JP3070282B2 - 障害処理方式 - Google Patents

障害処理方式

Info

Publication number
JP3070282B2
JP3070282B2 JP4218854A JP21885492A JP3070282B2 JP 3070282 B2 JP3070282 B2 JP 3070282B2 JP 4218854 A JP4218854 A JP 4218854A JP 21885492 A JP21885492 A JP 21885492A JP 3070282 B2 JP3070282 B2 JP 3070282B2
Authority
JP
Japan
Prior art keywords
processor
processing
failure
diagnostic
processing device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP4218854A
Other languages
English (en)
Other versions
JPH0667916A (ja
Inventor
淳 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP4218854A priority Critical patent/JP3070282B2/ja
Publication of JPH0667916A publication Critical patent/JPH0667916A/ja
Application granted granted Critical
Publication of JP3070282B2 publication Critical patent/JP3070282B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Hardware Redundancy (AREA)
  • Multi Processors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は複数プロセッサを有する
コンピュータ障害処理方式に関する。
【0002】
【従来の技術】従来のこの種のコンピュータシステムの
障害処理方式について図9および図10を参照して説明
する。
【0003】図9は従来のコンピュータシステムの代表
的な構成例であり、図10は従来のコンピュータシステ
ムにおけるプロセッサ903,904の障害処理の動作
を示すフローチャートである。
【0004】図9において901は診断処理装置、90
3,904は共にプロセッサ、405はメモリ制御装
置、906は入出力処理装置、907は主記憶装置であ
る。診断処理装置901はコンピュータシステム内の各
装置903〜907との間に、診断制御専用の直接イン
タフェースとして診断インタフェース902を有し、コ
ンピュータシステム内の各装置の初期化処理、構成制御
処理、障害処理など様々な制御を一括して実行する。
【0005】診断インタフェース902は主にコンピュ
ータの各装置から診断処理装置901への障害通知機
能、診断処理装置901からのコンピュータの各装置の
内部情報の読み出し機能、コンピュータの各装置のフリ
ップフロップに格納されたデータのスキャンアウト機能
およびコンピュータの各装置に対する各種指示機能など
を有する。
【0006】診断処理装置901はこの診断インタフェ
ース902を用いてコンピュータ内各装置の障害処理を
行うが、その代表的な制御手順を図10のフローチャー
トを参照して説明する。図10はプロセッサに障害が発
生した場合の該当プロセッサに対する障害処理の動作を
示す。
【0007】先ず、診断処理装置901はプロセッサか
らの障害通知を受信すると(図10のS101)と、該
当プロセッサの内容情報を診断インタフェース902を
介して採取する(S102)。次に、プロセッサ内の障
害状態をクリアし(S103)、障害発生時の命令から
プロセッサを再起動することによりプロセッサを復旧さ
せる(S104)。
【0008】診断処理装置901は該当プロセッサの復
旧処理を実行後、プロセッサの正常動作を確認する(S
105)。正常であれば復旧処理は成功でありコンピュ
ータは動作を継続する(S106)。正常でない場合、
復旧処理は失敗であり、診断処理装置401は該当プロ
セッサの動作を停止させ(S107)、コンピュータシ
ステムの構成から切り離す(S108)。
【0009】次に、プロセッサ引継ぎの処理について説
明する。上記プロセッサ障害時の復旧処理が失敗した場
合で、正常なプロセッサが他に存在する場合、診断処理
装置901はプロセッサ引継ぎ可能として復旧に失敗し
たプロセッサで実行していた処理を他の正常なプロセッ
サに引き継がせる。その手順は、先ず正常なプロセッサ
に対して現在実行中の処理の中止を指示する。
【0010】処理が正常に中止されると、障害の発生し
たプロセッサの内部情報は復旧処理を実行する前に収集
されているので、次にその情報のうち処理引継ぎに必要
内部情報を抽出して、これを正常なプロセッサに対し
て設定する。そしてこの正常なプロセッサに対して引き
継いだ処理の開始を指示する。このプロセッサ引継ぎ処
理により、1台のプロセッサに障害が発生した場合でも
そのプロセッサで実行されていた処理を他の正常なプロ
セッサに引き継ぐことができる。
【0011】
【発明が解決しようとする課題】上述した従来の障害処
理方式では、1台の診断処理装置にて複数のプロセッサ
に対する障害処理が集中することになり、診断処理装置
でのソフトウエアが使用するメモリ上のエリアの大幅な
拡大や、制御の複雑化などソフトウエアの負荷が非常に
大きくなる
【課題を解決するための手段】本発明の方式は、複数の
プロセッサを有するコンピュータの障害処理を司る診断
処理装置における障害処理方式において、前記プロセッ
サからの障害通知により起動され、前記プロセッサの内
部情報の収集、前記プロセッサの復旧処理、および前記
診断処理装置への復旧処理結果の通知を、ファームウエ
アまたはソフトウエアの制御により一括して行うプロセ
ッサ制御手段と、該プロセッサ制御手段からの通知を受
信して前記プロセッサ制御手段内に格納された前記プロ
セッサの内部情報を取り出し、前記復旧処理の結果に基
づき前記コンピュータからの前記プロセッサの切り離
し、組み込みの構成変更制御を行う前記診断処理装置の
状態管理手段とを具備し、前記各プロセッサ制御手段
は、2台の前記プロセッサに対して設けられ、プロセッ
サの障害発生時にプロセッサの復旧処理が失敗した場合
は、他方の正常なプロセッサに対して実行中の処理の停
止を指示し、前記障害プロセッサから収集した内部情報
より処理継続に必要な情報を抽出して前記正常なプロセ
ッサ内に設定することにより、前記障害プロセッサで実
行していた処理を前記正常なプロセッサに引き継ぎ、該
プロセッサ制御手段で制御される前記2台のプロセッサ
に関しては前記診断処理装置の制御を介さずにプロセッ
サの引継ぎが可能なことを特徴とする。
【0012】
【実施例】以下に図面を参照して本発明の実施例を説明
する。
【0013】図1は本発明の第1の実施例のブロック図
である。図中、診断処理装置1はコンピュータシステム
内の各装置の障害処理を一括して司る。この診断処理装
置1はコンピュータシステム内に構成されるn台のプロ
セッサ40〜4(n−1)に対応して、n台のプロセッ
サ制御手段30〜3(n−1)を備えている。このプロ
セッサ制御手段30〜3(n−1)は各対応するプロセ
ッサ40〜4(n−1)との間に診断処理専用の診断イ
ンタフェース8を持ち、本診断インタフェース8を介し
て対応するプロセッサ30〜3(n−1)の障害処理を
ファームウエアまたはソフトウエアの制御により専属し
て実行する。また状態管理手段9はプロセッサ制御手段
30〜3(n−1)にて行われたプロセッサの障害処理
の結果に基づき、コンピュータシステム内のプロセッサ
の構成制御を行う。尚説明を簡単にするためにメモリ制
御装置5、主記憶装置6、入出力処理装置7と、診断処
理装置1との間の診断インタフェースの記述は省略し
た。
【0014】図2は、図1に示した診断処理装置1とプ
ロセッサ制御手段30〜3(n−1)とプロセッサ40
〜4(n−1)の三者間のインタフェースの詳細および
プロセッサ制御装置3m内の構成を示したものである。
【0015】診断インタフェース8における信号線21
0はプロセッサ4mからの障害通知線であり、本信号が
論理“1”となることにより、プロセッサ制御手段3m
内のファームウエアまたはソフトウエアにより実現され
る障害処理手段205が起動される。障害処理手段20
5は診断インタフェース8を用いてプロセッサ4m内の
情報の抜き出しやプロセッサ4mに対する各種制御を実
行する。なお抜き出した内部情報はメモリ206に一時
格納される。
【0016】一方、診断処理装置1へのプロセッサ4m
の障害報告は、信号線207にて行われ、状態管理手段
9が起動される。状態管理手段9はプロセッサ制御イン
タフェース2を介してプロセッサ制御手段3mにおける
障害処理の結果を認識する。また同インタフェース2を
介してプロセッサ4mの内部情報が格納されているメモ
リ206のデータを読み出すことができる。
【0017】以下、本発明によるプロセッサ装置40〜
4(n−1)の障害処理の流れについて、図3および図
4のフローチャートを参照して説明する。
【0018】図3はプロセッサ制御手段3mにおけるプ
ロセッサ4mの障害処理の制御の流れを示したものであ
る。まず、プロセッサ4mに障害が発生すると、プロセ
ッサ4mからの障害通知によりプロセッサ制御手段3m
に対して障害が通知される。プロセッサ制御手段3mは
この障害通知を受信してプロセッサの障害処理手段20
5を起動する(図3のS31)。
【0019】障害処理手段205では、先ずプロセッサ
4mの障害時の内部情報を診断インタフェース8を介し
て抜き出し一時メモリ206に格納する(S32)。つ
ぎに、診断インタフェース8を介したクリア指示により
プロセッサ4mの障害状態をクリアする(S33)。そ
して、抜き出した内部情報を基に、プロセッサ4mに発
生した障害が復旧可能であるか否かを判断し(S3
4)、復旧可能の場合は(S35)は復旧処理を実行す
る(S36)。代表的な復旧処理としては、ソフトウエ
ア命令の再実行がある。この復旧処理にてプロセッサ4
mが正常に動作した場合は復旧成功とする(S37)。
また復旧処理を行ってもプロセッサ4mが正常に動作し
なかった場合、または復旧処理不可能と判定された場合
は復旧失敗とする(S37)。
【0020】障害処理実行後、プロセッサ制御手段3m
は診断処理装置1に対して信号線207を介してプロセ
ッサ4mに障害あったことを通知する(S38,S3
9)。以上がプロセッサ制御手段3mの制御である。
【0021】次に、診断処理装置1における制御を図4
を参照して説明する。図4はプロセッサ制御手段3mか
らの障害処理の結果を受信した診断処理装置1のプロセ
ッサ状態管理手段9における制御を示したものである。
【0022】状態管理手段9は、障害報告を信号線20
7経由で受信する(図4のS41)とプロセッサ制御手
段3mよりプロセッサ制御インタフェース2を介して障
害処理の結果を読みだし、復旧処理の成功/失敗を判定
する(S42)。成功の場合はコンピュータシステムの
動作をそのまま続行させる(S43)。失敗の場合は該
当プロセッサ4mを停止させ(S44)、コンピュータ
システムの構成から切り離す(S45)。そして、次に
復旧処理の成功/失敗に拘らずプロセッサ制御手段3m
のメモリ206に格納されたプロセッサ4mの障害発生
時の内部情報をプロセッサ制御インタフェース2を介し
て読み出す。
【0023】以上説明した通り、プロセッサ40〜4
(n−1)に障害が発生した場合、その障害処理は該当
プロセッサ専属のプロセッサ制御手段30〜3(n−
1)にて一括しておこなわれ、診断処理装置1は障害処
理結果の認識と、障害情報の収集および障害処理結果に
基づいたコンピュータシステムの構成制御を行うだけで
よく、プロセッサ台数が増加した場合の診断処理装置1
に対する処理集中の負荷を軽減できる。
【0024】図5は本発明の第2の実施例のブロック図
である。図中、50〜5(n−1)は2台のプロセッサ
の障害処理を司るプロセッサ制御手段である。このプロ
セッサ制御手段50〜5(n−1)以外の構成要素は、
図1に示した第1の実施例における構成要素と同一であ
る。
【0025】また、図6はプロセッサ制御手段50〜5
(n−1)のうちの1台mとプロセッサ4(2m−
2)〜4(2m−1)および診断処理装置1の三者間の
インタフェースの詳細およびプロセッサ制御手段5m内
の構成を示したものである。
【0026】プロセッサ制御手段5mは2台のプロセッ
サ4(2m−2)と4(2m−1)の障害処理を実行す
ることができ、その処理手順は以下の通りである。
【0027】診断インタフェース8における信号線21
0はプロセッサ4(2m−1)からの障害通知線であ
り、本信号が論理“1”となることによりプロセッサ制
御手段5m内の障害処理手段600が起動される。障害
処理手段600は診断インタフェース8を用いてプロセ
ッサ4(2m−1)の内部情報の抜き出しやプロセッサ
4(2m−1)に対する各種制御を実行する。なお抜き
出した内部情報はメモリ206に一時格納される。
【0028】次に図7のフローチャートを参照してプロ
セッサ制御手段5mにおけるプロセッサ引継処理を説明
する。障害処理手段600はプロセッサ4(2m−1)
の復旧処理を実行するが、これが失敗した場合で、しか
もプロセッサ制御手段5m配下の他のプロセッサ4(2
m−2)が継続されており正常な場合は、障害処理手段
600はプロセッサ引継処理が可能であると判断して、
プロセッサ引継手段601を起動する。プロセッサ引継
手段601は、まずプロセッサ制御手段5mに接続され
たもう一方の正常なプロセッサ4(2m−2)に対して
現在実行中の処理の停止を指示する。
【0029】次に、復旧処理前に障害プロセッサから採
取しモリ206に格納されている障害プロセッサの内部
情報より、処理引継ぎに必要なソフトウエア見えの情報
を抽出し、これを正常なプロセッサ4(2m−1)の内
部に設定する。そしてこの正常なプロセッサ4(2m−
1)に対して処理実行の開始を指示する。このようにし
て、診断処理装置1の制御を介さずに、プロセッサ制御
手段5m配下の2台のプロセッサ4(2m−1),4
(2m−2)の間でのプロセッサ引継処理を行い、診断
処理装置1にはその障害からの復旧処理の正否と、復旧
処理に失敗した場合のプロセッサ引継処理の実行結果の
みを報告する。
【0030】本実施例によれば、2台のプロセッサ間で
のプロセッサ引継処理を診断処理装置の処理を介さずに
実行可能とすることで、コンピュータシステム内のプロ
セッサ台数を増やした場合でも、プロセッサ引継の処理
を直接診断処理装置が行う必要がなく、プロセッサ台数
の増加による診断処理装置に対する処理集中による負荷
を軽減することができるという効果がある。
【0031】図8は本発明の第3の実施例を示すブロッ
ク図である。図中801は診断処理装置、8020〜8
02(n−1)はプロセッサ制御手段である。8030
〜803(n−1)はプロセッサの復旧処理及びプロセ
ッサ引継処理の結果を保持する障害処理結果保持手段で
あり、診断処理装置801におけるデータ転送制御手段
810からの歩進指示信号812が有効な間、格納する
データを1ビットずつ順次直列にシフトするフリップフ
ロップから構成される。
【0032】歩進指示信号812は全てのプロセッサ制
御手段8020〜802(n−1)に対して分配されて
おり、本信号が論理“1”の間、全てのプロセッサ制御
手段8020〜802(n−1)内の障害処理結果保持
手段8030〜803(n−1)が1ビットずつ歩進し
て直列インタフェース811を介して診断処理装置80
1に向けて1ビットずつ順次転送される。例えば、プロ
セッサ制御手段802(n−1)内のデータは直列イン
タフェース811を介してプロセッサ制御手段802
(n−1)→802(n−2)→・・・→8021→8
020→診断処理装置801と転送される。一方、診断
処理装置801はこれをシフトレジスタ804(n−
1)→804(n−2)→・・・→8041→8040
と1ビットずつシフトして順次受信する。
【0033】ここで、状態管理手段808はコンピュー
タシステム内に構成されるプロセッサの構成状態を構成
情報制御手段8090〜809(n−1)に保持してい
る。例えば一つのプロセッサがコンピュータシステムに
構成されていた場合は、そのプロセッサに対応する構成
情報制御手段8091の値が論理“1”となる。構成
制御手段8091の出力が論理“1”の場合、切り換
え回路8071はシフトレジスタ8041からの出力を
選択する。この制御により構成されている全プロセッサ
に対応したデータが各プロセッサに対応したシフトレジ
スタ804mに格納される。
【0034】データ転送制御手段810は全データ転送
が終了すると歩進指示信号812を論理“0”とする。
このタイミングで構成情報制御手段8090〜809
(n−1)のうち出力が論理“1”であるプロセッサに
対応したシフトレジスタ804の内容が、ANDゲート
806出力のセット信号により、データレジスタ805
mに格納される。
【0035】状態管理手段808はこのデータレジスタ
805の内容を取り込み、どのプロセッサに障害が発生
し、それに伴うプロセッサ制御手段での障害処理の結果
を認識しコンピュータシステムとしての状態管理制御を
実行する。
【0036】本実施例によれば、プロセッサ制御手段内
の各種情報を全プロセッサ制御手段を直列に接続して1
ビットずつシリアルに抜き出す直列インタフェースを設
けることにより、プロセッサ台数の増加による診断処理
装置に対するインタフェース・ケーブル接続の集中を避
けることができる、診断処理装置を小型化できるという
効果がある。
【0037】
【発明の効果】以上説明した通り、本発明の障害処理方
式によれば、プロセッサ装置の障害処理を一括して実行
し診断処理装置にはその障害処理の結果をのみ通知する
プロセッサ制御手段をプロセッサ単位に設けることで、
コンピュータシステム内のプロセッサ台数を増やした場
合でも、プロセッサの障害発生時にプロセッサ制御手段
により採取されたプロセッサの内部情報をプロセッサ制
御手段より読み出す処理と、システム内の複数のプロセ
ッサの構成状態の管理を行うだけでよく、プロセッサ台
数の増加による診断処理装置に対する処理集中による負
荷を軽減することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施例のブロック図である。
【図2】第1の実施例の詳細ブロック図である。
【図3】第1の実施例におけるプロセッサ制御手段によ
る障害処理のフローチャートである。
【図4】第1の実施例における診断処理装置における障
害処理のフローチャートである。
【図5】本発明の第2の実施例のブロック図である。
【図6】第2の実施例の詳細ブロック図である。
【図7】第2の実施例におけるプロセッサ制御手段によ
るプロセッサ引継処理のフローチャートである。
【図8】本発明の第3の実施例のブロック図である。
【図9】従来の一例を示すブロック図である。
【図10】従来例におけるプロセッサによる障害処理の
フローチャートである。
【符号の説明】
1,801,901 診断処理装置 2 プロセッサ制御インタフェース 30〜3(n−1),3m,50〜5(2n−1),5
m,8020〜802(n−1) プロセッサ制御手
段 40〜4(2n−1),4m,4(2m−2),4(2
m−1),903,904 プロセッサ 5,905 メモリ制御装置 6,907 主記憶装置 7,906 入出力処理装置 8,902 診断インタフェース 9,808 状態管理手段 205,600 障害処理手段 206 メモリ 601 プロセッサ引継ぎ手段 8030〜803(n−1) 障害処理結果保持手段 8040〜804(n−1) シフトレジスタ 8050〜805(n−1) データレジスタ 8060〜806(n−1) ANDゲート 8071〜807(n−1) 切り換え回路8090〜809(n−1) 構成情報制御手段 810 データ転送制御手段 811 直列インタフェース

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項1】複数のプロセッサを有するコンピュータの
    障害処理を司る診断処理装置における障害処理方式にお
    いて、前記プロセッサからの障害通知により起動され、
    前記プロセッサの内部情報の収集、前記プロセッサの復
    旧処理、および前記診断処理装置への復旧処理結果の通
    知を、ファームウエアまたはソフトウエアの制御により
    一括して行うプロセッサ制御手段と、該プロセッサ制御
    手段からの通知を受信して前記プロセッサ制御手段内に
    格納された前記プロセッサの内部情報を取り出し、前記
    復旧処理の結果に基づき前記コンピュータからの前記プ
    ロセッサの切り離し、組み込みの構成変更制御を行う前
    記診断処理装置の状態管理手段とを具備し、前記各プロ
    セッサ制御手段は、2台の前記プロセッサに対して設け
    られ、プロセッサの障害発生時にプロセッサの復旧処理
    が失敗した場合は、他方の正常なプロセッサに対して実
    行中の処理の停止を指示し、前記障害プロセッサから収
    集した内部情報より処理継続に必要な情報を抽出して前
    記正常なプロセッサ内に設定することにより、前記障害
    プロセッサで実行していた処理を前記正常なプロセッサ
    に引き継ぎ、該プロセッサ制御手段で制御される前記2
    台のプロセッサに関しては前記診断処理装置の制御を介
    さずにプロセッサの引継ぎが可能なことを特徴とする障
    害処理方式。
  2. 【請求項2】複数のプロセッサを有するコンピュータの
    障害処理を司る診断処理装置における障害処理方式にお
    いて、前記プロセッサからの障害通知により起動され、
    前記プロセッサの内部情報の収集、前記プロセッサの復
    旧処理、および前記診断処理装置への復旧処理結果の通
    知を、ファームウエアまたはソフトウエアの制御により
    一括して行うプロセッサ制御手段と、該プロセッサ制御
    手段からの通知を受信して前記プロセッサ制御手段内に
    格納された前記プロセッサの内部情報を取り出し、前記
    復旧処理の結果に基づき前記コンピュータからの前記プ
    ロセッサの切り離し、組み込みの構成変更制御を行う前
    記診断処理装置の状態管理手段とを具備し、前記プロセ
    ッサ制御手段は、前記プロセッサの障害復旧処理結果、
    プロセッサ引継ぎ処理結果などの各種情報を保持し、前
    記診断処理装置からの歩進指示により格納されているデ
    ータを1ビットずつ順次シフトする、直列に接続された
    フリップフロップで構成される障害処理結果保持手段
    と、前記複数の障害処理結果保持手段を直列に接続し、
    前記診断処理装置からの歩進指示が有効な間、全障害処
    理結果保持手段の内容を1ビットずつ順次シフトして前
    記診断処理装置に対して直列に転送する直列インタフェ
    ース部とを有し、前記状態管理手段は前記プロセッサの
    構成情報を保持し、また、前記診断処理装置は、前記歩
    進指示が有効な間、前記直列インタフェース手段により
    転送される前記障害処理結果情報を順次1ビットずつ受
    信して、前記状態管理手段で管理されるプロセッサ構成
    情報に基づきコンピュータシステム内に構成される前記
    プロセッサに対応した前記障害処理結果保持手段の内容
    を取り込む前記診断処理装置のデータ受信手段と、前記
    全障害処理結果保持手段の内容を1ビットずつ直列にデ
    ータ転送する間、前記歩進指示を有効とし、更に該歩進
    指示を定期的に出力するデータ転送制御手段とを具備
    し、該直列インタフェース手段により、前記全プロセッ
    サ制御手段の障害処理結果を定期的に認識可能なことを
    特徴とする障害処理方式。
JP4218854A 1992-08-18 1992-08-18 障害処理方式 Expired - Lifetime JP3070282B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4218854A JP3070282B2 (ja) 1992-08-18 1992-08-18 障害処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4218854A JP3070282B2 (ja) 1992-08-18 1992-08-18 障害処理方式

Publications (2)

Publication Number Publication Date
JPH0667916A JPH0667916A (ja) 1994-03-11
JP3070282B2 true JP3070282B2 (ja) 2000-07-31

Family

ID=16726368

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4218854A Expired - Lifetime JP3070282B2 (ja) 1992-08-18 1992-08-18 障害処理方式

Country Status (1)

Country Link
JP (1) JP3070282B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3042341B2 (ja) * 1994-11-30 2000-05-15 日本電気株式会社 クラスタ結合型マルチプロセッサシステムにおけるローカル入出力制御方法
JP4831599B2 (ja) 2005-06-28 2011-12-07 ルネサスエレクトロニクス株式会社 処理装置
JP4458119B2 (ja) 2007-06-11 2010-04-28 トヨタ自動車株式会社 マルチプロセッサシステム及びその制御方法
JP5716396B2 (ja) * 2010-02-05 2015-05-13 富士通株式会社 情報処理装置及び情報処理方法

Also Published As

Publication number Publication date
JPH0667916A (ja) 1994-03-11

Similar Documents

Publication Publication Date Title
US3921141A (en) Malfunction monitor control circuitry for central data processor of digital communication system
JP2000181890A (ja) マルチプロセッサ交換機及びその主プロセッサ切替方法
US20030119475A1 (en) Processor duplexing apparatus based on RTOS in mobile communication system and method thereof
JP3390824B2 (ja) 多重化制御装置及びその障害回復方法
JPS6215649A (ja) 複数のポ−トと複数のチヤンネルとの間を選択的に接続する手段
JP3070282B2 (ja) 障害処理方式
JP2728066B2 (ja) ユニット切替装置
JP3203016B2 (ja) 二重化部スタンバイ系からの一重化部に対するアクセス方式
JP2519276B2 (ja) 障害情報収集処理方式
JP2004310514A (ja) 情報処理端末および履歴情報保存方法
JPS6027041B2 (ja) ハイアラキ制御システムにおける下位制御装置の切換方法
JP3710649B2 (ja) マルチプロセッサシステム
JPS5929890B2 (ja) 予備切替制御方式
JPS60247750A (ja) システム初期構成制御方式
JPS61103252A (ja) 障害解析用メモリ装置
JPH0662114A (ja) プロセッサ間診断処理方式
JPH11149392A (ja) 障害情報データ収集方式
JP2906793B2 (ja) フレーム同期監視回路
JPS63156465A (ja) 時間スイツチ回路のデ−タ格納域監視方式
JPS62251950A (ja) デ−タ転送処理装置
JPS62105243A (ja) システム障害の復旧装置
JPS6367646A (ja) 障害箇所切離し機能付情報処理システム
JPH06105931B2 (ja) 初期プログラムロ−ド方式
JPH05233356A (ja) 情報処理装置
JPH04243341A (ja) ループ状データ伝送システムにおけるデータ伝送装置の診断方式

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000425