JP3069356B2 - Multilayer printed wiring board and method of manufacturing the same - Google Patents
Multilayer printed wiring board and method of manufacturing the sameInfo
- Publication number
- JP3069356B2 JP3069356B2 JP1135788A JP13578889A JP3069356B2 JP 3069356 B2 JP3069356 B2 JP 3069356B2 JP 1135788 A JP1135788 A JP 1135788A JP 13578889 A JP13578889 A JP 13578889A JP 3069356 B2 JP3069356 B2 JP 3069356B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- heat
- resistant resin
- layer
- conductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層プリント配線板およびその製造方法に
関し、特に内層回路の導体層がバイアホール（Intersti
tial Via Hole）を介して接続されるものについて、そ
の接続信頼性に優れた多層プリント配線板を製造する方
法についての提案である。Description: BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer printed wiring board and a method for manufacturing the same, and more particularly, to a method in which a conductor layer of an inner circuit is a via hole (Intersti).
This is a proposal for a method of manufacturing a multilayer printed wiring board having excellent connection reliability for those connected via a tial via hole.
多層プリント配線板の導体層と絶縁層とは、強固に接
着していることが重要である。このことから、従来、導
体層と絶縁層とを強固に接着させるための技術が、種々
提案されている。例えば、 （１） アルカリ性亜塩素酸ナトリウム水溶液や過マン
ガン酸により、導体層を形成している銅の表面を酸化し
て粗化することにより、導体層と絶縁層を強固に接着さ
せる方法。It is important that the conductor layer and the insulating layer of the multilayer printed wiring board are firmly bonded. For this reason, conventionally, various techniques for firmly bonding the conductor layer and the insulating layer have been proposed. For example, (1) a method in which the surface of copper forming the conductor layer is oxidized and roughened with an aqueous solution of alkaline sodium chlorite or permanganic acid, thereby firmly bonding the conductor layer and the insulating layer.
（２） アルカリ性亜塩素酸ナトリウム水溶液やアルカ
リ性過硫酸カリ水溶液、硫化カリ−塩化アンモニア水溶
液などにより、導体層を形成している銅の表面を酸化し
て酸化第２銅とし、その後還元を行うことにより導体層
の表面を粗化し、それによって導体層と絶縁層を強固に
接着させる、特公昭64−8479号公報に開示の方法。(2) The surface of copper forming the conductor layer is oxidized to cupric oxide using an aqueous solution of alkaline sodium chlorite, an aqueous solution of alkaline potassium persulfate, or an aqueous solution of potassium sulfide-ammonium chloride, and then reduced. A method disclosed in Japanese Patent Publication No. Sho 64-8479, in which the surface of the conductor layer is roughened, thereby firmly bonding the conductor layer and the insulating layer.
（３） 導体層の表面に、あらかじめ硬化させた熱硬化
性樹脂の微粒子を含む複合めっき層を形成することによ
り、導体層と絶縁層を強固に接着させる特開昭59−1069
18号公報に開示の方法、などがある。(3) By forming a composite plating layer containing fine particles of thermosetting resin cured in advance on the surface of the conductor layer, the conductor layer and the insulating layer are firmly adhered to each other.
No. 18 discloses a method disclosed therein.
しかしながら、前記（１）の方法は、導体層の表面が
銅酸化物で覆われているため、バイアホールを介して上
層・下層の導体層を接合した場合に、バイアホール接続
信頼性が低いという欠点があった。However, in the method (1), since the surface of the conductor layer is covered with the copper oxide, the via hole connection reliability is low when the upper and lower conductor layers are joined via the via hole. There were drawbacks.
前記（２）の方法は、導体層の表面の銅酸化物は還元
除去されてはいるが、導体層の表面が粗化されたままの
ため、バイアホールにめっきやスパッタリングにより上
層の導体層を形成しようとする場合に、接合界面空隙が
残存し易く、導通抵抗が高くなるばかりでなく、熱サイ
クルによる断線が発生し易いという問題があった。According to the method (2), although the copper oxide on the surface of the conductor layer is reduced and removed, the surface of the conductor layer is still roughened. When it is to be formed, there is a problem that not only the bonding interface void is likely to remain, the conduction resistance is increased, but also the disconnection due to a heat cycle is easily generated.
前記（３）の方法は、導体層表面の複合めっき層を介
して、導体層と絶縁層を強固に接着させる方法である
が、導体層の表面に形成された複合めっき層が導通抵抗
となるため、バイアホールによって多層プリント配線板
を製造しようとする場合に、バイアホールの接続信頼性
が低いという欠点があった。The method (3) is a method in which the conductor layer and the insulating layer are firmly bonded to each other via the composite plating layer on the surface of the conductor layer. However, the composite plating layer formed on the surface of the conductor layer has conduction resistance. Therefore, when a multilayer printed wiring board is to be manufactured using via holes, there is a disadvantage that the connection reliability of the via holes is low.
このことから、各従来技術は、バイアホールを持たな
いか、あるいは非ビルドアップ法により製造される多層
プリント配線板において有効な方法である。しかし、バ
イアホールを持つ多層プリント配線板をビルドアップ法
により製造する場合には、上述のように多くの欠点があ
り適用が困難であった。For this reason, each prior art is an effective method for a multilayer printed wiring board having no via hole or manufactured by a non-build-up method. However, when a multilayer printed wiring board having via holes is manufactured by a build-up method, there are many disadvantages as described above, and it has been difficult to apply the method.
以上説明したところから判るように、バイアホールを
有する多層プリント配線板をビルドアップ法により製造
する場合、導体層と絶縁層との優れた接着強度、および
バイアホール接続信頼性を同時に得るための方法は、こ
れまで提案されていなかった。As described above, when a multilayer printed wiring board having via holes is manufactured by a build-up method, a method for simultaneously obtaining excellent adhesive strength between a conductor layer and an insulating layer, and via hole connection reliability. Was not previously proposed.
しかしながら、バイアホールによってビルドアップさ
れる多層プリント配線板は、バイアホールによる層間接
続を任意の位置に形成することができるため高密度化が
可能であり、上述の欠点にもかかわらずその実用化が強
く望まれていた。However, the multilayer printed wiring board built up by the via hole can be formed at an arbitrary position with the interlayer connection by the via hole, so that the density can be increased. It was strongly desired.
そこで、本発明者らが鋭意研究した結果、上述の如き
要請に十分に応えられる次の如き要旨構成の多層プリン
ト配線板とその製造方法を開発するに到った。すなわ
ち、本発明は、 耐熱性樹脂層により絶縁された２層以上の導体層から
なる内層回路を、主としてバイアホールを介して電気的
に接続する形式の多層プリント配線板において、前記内
層回路の先行して形成した導体層のうち、後行の導体層
とバイアホールを通じて電気的に接続する部分の少なく
とも一部を除き、側面を含む全ての面が粗化処理による
粗化面となっており、前記バイアホールは、耐熱性樹脂
層に開口を設け、耐熱性樹脂層の表面に粗化面を形成し
てから、後行の導体層を形成して設けられてなることを
特徴とする多層プリント配線板、および、 耐熱性樹脂層により絶縁された２層以上の導体層から
なる内層回路を、主としてバイアホールを介して電気的
に接続する形式の多層プリント配線板を製造する方法に
おいて、バイアホールを通じて後から形成される後行導
体層と既に形成してある先行導体層とを電気的に接続す
る際、前記先行導体層のバイアホールを通じて電気的に
接続する部分の少なくとも一部を除いて、粗化処理によ
って粗化面を形成し、一方、前記バイアホールは、耐熱
性樹脂層に開口を設け、該耐熱性樹脂層の表面に粗化面
を形成してから、後行の導体層を形成して設けることを
特徴とする多層プリント配線板の製造方法、を提案す
る。The inventors of the present invention have conducted intensive studies and, as a result, have developed a multilayer printed wiring board having the following gist structure and a method for manufacturing the same, which can sufficiently satisfy the above-mentioned demands. That is, the present invention relates to a multilayer printed wiring board of a type in which an inner layer circuit composed of two or more conductor layers insulated by a heat-resistant resin layer is electrically connected mainly through via holes, Except for at least a part of a portion of the conductor layer formed and electrically connected to the subsequent conductor layer through the via hole, all surfaces including side surfaces are roughened by a roughening process, The via hole is provided by forming an opening in the heat-resistant resin layer, forming a roughened surface on the surface of the heat-resistant resin layer, and then forming a subsequent conductor layer. In a method of manufacturing a multilayer printed wiring board of a type in which a wiring board and an inner layer circuit composed of two or more conductor layers insulated by a heat-resistant resin layer are electrically connected mainly via via holes, When electrically connecting the subsequent conductor layer formed later through the hole and the already formed preceding conductor layer, except for at least a part of the portion electrically connected through the via hole of the preceding conductor layer. Forming a roughened surface by a roughening process, on the other hand, forming a roughened surface on the surface of the heat-resistant resin layer by forming an opening in the heat-resistant resin layer; And a method for manufacturing a multilayer printed wiring board, wherein the method is provided.
なお上述の製造に際しては、 前記先行導体層に粗化面を形成するに当り、バイアホ
ールを通じて後行導体層と電気的に接続する該先行導体
層の少なくとも一部に、マスクを施し、次いで前記先行
導体層の表面を粗化処理し、その後前記マスクを除去す
ることにより行い、そして、 先行導体層の上に形成する粗化表面を、該導体層の表
面を酸化させた後還元する処理によって形成すること、
が好ましい。In the above-described manufacturing, in forming a roughened surface in the preceding conductor layer, at least a part of the preceding conductor layer electrically connected to the subsequent conductor layer through a via hole, a mask is applied, and then the This is performed by roughening the surface of the preceding conductor layer and thereafter removing the mask, and reducing the roughened surface formed on the preceding conductor layer after oxidizing the surface of the conductor layer. Forming,
Is preferred.
本発明の多層プリント配線板は、耐熱性樹脂からなる
絶縁層により、電気的に絶縁された少なくとも２層の導
体層を有し、かつ各導体層がバイアホールで電気的に接
続されてなるものであって、前記導体層のうち先に形成
される先行導体層の表面は、バイアホールを通じて、後
から形成される後行導体層と電気的に接続される部分の
うちの少なくとも一部を残して粗化処理が施されたもの
である。すなわち、先行導体層の一部に粗化されていな
い面を有することが必要である。The multilayer printed wiring board of the present invention has at least two conductive layers electrically insulated by an insulating layer made of a heat-resistant resin, and each conductive layer is electrically connected by a via hole. Wherein the surface of the preceding conductor layer formed first of the conductor layers leaves at least a part of the portion electrically connected to the subsequent conductor layer formed later through the via hole. It has been subjected to a roughening treatment. That is, it is necessary that a part of the preceding conductor layer has an unroughened surface.
このように、導体層の表面を光沢面を基準としてその
一部に粗化面を設けることとした理由は、導体層の表面
を粗化することによって、基本的に投錨効果を生じさ
せ、導体層とこの導体層上部に形成される耐熱性樹脂絶
縁層との接着性を改善することにある。その一方で、バ
イアホールによって、後から形成される後行導体層と電
気的に接続される部分の少なくとも一部に、粗化処理を
施していない、いわゆる光沢面を残しておくことによ
り、前記粗化処理により生じる「接続面の形状変化」、
「化学的変化」に伴うバイアホール接続信頼性へ及ぼす
影響を、最小限に止めることができるからである。As described above, the reason why the surface of the conductor layer is provided with a roughened surface as a part with respect to the glossy surface is that, by roughening the surface of the conductor layer, basically an anchoring effect is generated, and An object of the present invention is to improve the adhesiveness between the layer and the heat-resistant resin insulating layer formed on the conductor layer. On the other hand, by leaving at least a part of the portion electrically connected to the subsequent conductor layer formed later by the via hole, a so-called glossy surface that has not been subjected to a roughening treatment, "Change in shape of connection surface" caused by roughening process,
This is because the influence on the via hole connection reliability due to the “chemical change” can be minimized.
さらに、本発明では、耐熱性樹脂からなる絶縁層は、
その絶縁層に設けた開口の内壁面を含む表面を粗化面と
しているので、この粗化面によりその開口に設けられる
バイアホールとの密着性が改善される。その結果、先行
導体層とこの導体層と接するバイアホールは、共にその
耐熱性樹脂からなる絶縁層と密着して一体化しているの
で、接続信頼性を確保するために光沢面を設けた場合で
も、両者の剥離を防止できる。Furthermore, in the present invention, the insulating layer made of a heat-resistant resin
Since the surface including the inner wall surface of the opening provided in the insulating layer is a roughened surface, the roughened surface improves the adhesion with the via hole provided in the opening. As a result, the via hole in contact with the preceding conductor layer and this conductor layer is both tightly integrated with the insulating layer made of the heat-resistant resin, so that even when a glossy surface is provided to ensure connection reliability, , Can be prevented from being separated from each other.
上述の導体層表面の粗化処理は、酸化処理、電解処理
などを挙げることができるが、なかでも好適なのは導体
層の表面を酸化させた後、還元処理を行う方法である。
なお、前記酸化，還元処理は、無電解めっきを行う際、
触媒性を付与する目的の塩酸酸性パラジウム−スズ水溶
液に銅酸化物が溶解する現象、すなわち、ハロー現象を
防止することができ、本発明においては、好適な粗化方
法である。Examples of the above-described roughening treatment of the conductor layer surface include an oxidation treatment and an electrolytic treatment. Among them, a method of performing a reduction treatment after oxidizing the surface of the conductor layer is preferable.
The oxidation and reduction treatments are performed when electroless plating is performed.
A phenomenon in which copper oxide is dissolved in an aqueous solution of acidic palladium-tin hydrochloride for imparting catalytic properties, that is, a halo phenomenon can be prevented, and is a preferable roughening method in the present invention.
前記粗化処理が施されないままに光沢面として残って
いる部分の面積は、前記バイアホールの面積に規制され
るものではなく、バイアホールの面積より大きくても、
また小さくてもよい。また、導体パターンの線幅によ
り、前記バイアホールの大きさが規制される必要もな
い。The area of the portion remaining as a glossy surface without being subjected to the roughening treatment is not limited to the area of the via hole, and is larger than the area of the via hole.
Also, it may be small. Also, the size of the via hole does not need to be restricted by the line width of the conductor pattern.
一方、バイアホールが形成されない部分は、大部分が
粗化されていることが望ましい。On the other hand, it is desirable that most of the portion where the via hole is not formed be roughened.
本発明において絶縁層を形成する耐熱性樹脂として
は、エポキシ樹脂やポリイミド樹脂、エポキシアクリレ
ート樹脂、ウレタンアクリレート樹脂、ポリエステル樹
脂、ビスマレイミド・トリアジン樹脂、フェノール樹
脂、エポキシ変成ポリイミド樹脂などから選ばれる少な
くとも１種であることが望ましい。In the present invention, the heat-resistant resin forming the insulating layer is at least one selected from an epoxy resin, a polyimide resin, an epoxy acrylate resin, a urethane acrylate resin, a polyester resin, a bismaleimide / triazine resin, a phenol resin, and an epoxy-modified polyimide resin. Desirably a seed.
また、無電解めっきを施す場合、無電解めっき用のア
ンカーとなりうる凹部を形成できるフィラー入りの樹
脂、すなわち、 酸化剤に対して難溶性の耐熱性樹脂中に、「平均粒径
２〜10μｍの耐熱性樹脂粒子と平均粒径２μｍ以下の耐
熱性樹脂微粉末との混合物」、もしくは「平均粒径２〜
10μｍ以下の耐熱性樹脂粒子の表面に平均粒径２μｍ以
下の耐熱性樹脂微粉末もしくは平均粒径２μｍ以下の無
機微粉末のいずれか少なくとも１種を付着させてなる擬
似粒子」、または「平均粒径２μｍ以下の耐熱性樹脂微
粉末を凝集させて平均粒径２〜10μｍの大きさとした凝
集粒子」、 の内から選ばれるいずれか少なくとも１種のものからな
る、酸化剤に対して可溶性の耐熱性粒子を含有させたも
のが望ましい。前記耐熱性の難溶性の樹脂としては感光
性樹脂を、そして耐熱性樹脂粒子としてはエポキシ樹脂
を用いることが好適である。前記フィラー入りの樹脂
は、クロム酸、クロム酸塩、過マンガン酸塩、オゾンな
どの酸化剤で処理することによって、酸化剤に対する溶
解度の相違から凹部を形成することができる。In addition, when performing electroless plating, a resin containing a filler capable of forming a concave portion that can serve as an anchor for electroless plating, that is, a heat-resistant resin that is hardly soluble in an oxidizing agent, contains “an average particle diameter of 2 to 10 μm. Mixture of heat-resistant resin particles and heat-resistant resin fine powder having an average particle diameter of 2 μm or less ”or“ average particle diameter of 2 to 2 μm ”.
Pseudo-particles in which at least one of a heat-resistant resin fine powder having an average particle diameter of 2 μm or less or an inorganic fine powder having an average particle diameter of 2 μm or less is adhered to the surface of heat-resistant resin particles having a particle diameter of 10 μm or less, Agglomerated particles obtained by aggregating a heat-resistant resin fine powder having a diameter of 2 μm or less into particles having an average particle size of 2 to 10 μm ”; It is desirable that the particles contain conductive particles. It is preferable to use a photosensitive resin as the heat-resistant hardly-soluble resin and to use an epoxy resin as the heat-resistant resin particles. By treating the resin containing the filler with an oxidizing agent such as chromate, chromate, permanganate, or ozone, a concave portion can be formed due to a difference in solubility in the oxidant.
次に本発明の多層プリント配線板の製造方法について
説明する。Next, a method for manufacturing a multilayer printed wiring board according to the present invention will be described.
本発明では、耐熱性樹脂からなる絶縁層により、電気
的に絶縁された２層以上の導体層からなる内層回路が先
行的に形成したものおよび後行的に形成する各導体層
が、バイアホールを通じて電気的に接続されてなる多層
プリント配線板を製造するに当り、 （１） 内層回路を形成する導体層のうちの先行導体層
表面について、バイアホールを通じて後行の導体層と電
気的に接続する部分の少なくとも一部（光沢面）を残し
て粗化処理を施し、その後絶縁層を被覆形成し、次いで
バイアホールを開口したのちその絶縁層表面を粗化面と
してから後行導体層を形成すること、 （２） 内層回路を形成する導体層のうちの先行導体層
表面の、バイアホールを通じて後行の導体層と電気的に
接続する部分の少なくとも一部に、マスクを形成し、そ
の後前記先行導体層の表面を粗化処理を施し、ついでマ
スクを除去し、その後絶縁層を被覆形成してからバイア
ホールを開口し、その絶縁層表面を粗化面としてから後
行導体層を形成することが必要である。In the present invention, the one in which an inner layer circuit composed of two or more conductor layers electrically insulated by an insulating layer composed of a heat-resistant resin is formed in advance and each conductor layer formed later is formed with a via hole. In manufacturing a multilayer printed wiring board which is electrically connected to the following conductor layer through a via hole, (1) the surface of the preceding conductor layer among the conductor layers forming the inner layer circuit is manufactured. Roughening treatment is performed leaving at least a part (glossy surface) of the portion to be formed, then an insulating layer is coated and formed, then a via hole is opened, the insulating layer surface is roughened, and a subsequent conductor layer is formed. (2) forming a mask on at least a part of a portion of the conductor layer forming the inner layer circuit, which is electrically connected to the subsequent conductor layer through the via hole, on the surface of the preceding conductor layer; The surface of the preceding conductor layer is subjected to a roughening treatment, the mask is removed, and then the insulating layer is coated and formed, then a via hole is opened, and the subsequent conductor layer is formed after the insulating layer surface is roughened. It is necessary to.
前記粗化処理は、酸化処理や電解処理などが挙げられ
るが、酸化処理を行った後、還元処理を行う方法が好適
である。Examples of the roughening treatment include an oxidation treatment and an electrolytic treatment. A method of performing a reduction treatment after performing the oxidation treatment is preferable.
酸化処理したのち還元処理をする方法において、該酸
化処理は、アルカリ性亜塩素酸ナトリウム水溶液やアル
カリ性過硫酸カリウム水溶液、硫化カリウム−塩化アン
モニウム水溶液などから選ばれる少なくとも１種の溶液
を用いて行われることが好ましい。In the method of performing the reduction treatment after the oxidation treatment, the oxidation treatment is performed using at least one solution selected from an aqueous solution of alkaline sodium chlorite, an aqueous solution of alkaline potassium persulfate, and an aqueous solution of potassium sulfide-ammonium chloride. Is preferred.
また、前記還元処理は、ホルマリンや次亜りん酸、次
亜りん酸ナトリウム、抱水ヒドラジン、塩酸ヒドラジ
ン、硫酸ヒドラジン、水素化ほう素ナトリウム、N,N′
−トリメチルボラザンなどから選ばれる少なくとも１種
の溶液を用いて行われることが望ましい。In addition, the reduction treatment is performed using formalin, hypophosphorous acid, sodium hypophosphite, hydrazine hydrate, hydrazine hydrochloride, hydrazine sulfate, sodium borohydride, N, N ′
-It is desirable to use at least one solution selected from trimethylborazane and the like.
また、酸化したのち還元処理を行って粗化する方法で
は、粗化する部分に前記酸化剤を塗布して酸化を行った
後、前記還元剤を塗布するか、もしくは前記還元剤に配
線板を浸漬することにより還元を実施して粗化を行う
か、あるいは粗化しない部分にマスクを施し、前記酸化
剤に配線板を浸漬するか、配線板に吹き付けて酸化した
後、前記還元剤に配線板を浸漬するか、配線板に吹き付
けて粗化を行う方法が好適である。Further, in the method of roughening by oxidizing and then performing a reduction treatment, the oxidizing agent is applied to a part to be roughened and oxidation is performed, and then the reducing agent is applied, or a wiring board is applied to the reducing agent. After performing reduction by immersion to perform roughening, or applying a mask to a non-roughened portion, immersing the wiring board in the oxidizing agent or spraying the wiring board to oxidize the wiring board, and then wiring to the reducing agent. A method in which the board is immersed or sprayed on a wiring board for roughening is preferred.
前記マスクは、溶剤現像型ドライフィルムをラミネー
トして、マスク形成部を硬化させた後現像するか、もし
くは液状レジストを印刷もしくは塗布し乾燥、硬化させ
ることにより形成することが望ましい。The mask is desirably formed by laminating a solvent-developing type dry film and curing the mask forming portion and then developing, or by printing or applying a liquid resist and drying and curing.
前記耐熱性樹脂絶縁層の形成方法は、前記耐熱性樹脂
の未硬化の溶液を塗布するか、もしくは前記耐熱性樹脂
を半硬化状態のフィルムを貼着させた後、硬化処理を行
うことにより形成することが望ましい。The method for forming the heat-resistant resin insulating layer is formed by applying an uncured solution of the heat-resistant resin, or by attaching a film of the heat-resistant resin in a semi-cured state, and then performing a curing treatment. It is desirable to do.
前記塗布方法としては、ローラーコート法やディップ
コート法、スプレーコート法、スピナーコート法、カー
テンコート法、スクリーン印刷法などの方法が適用でき
る。As the coating method, a method such as a roller coating method, a dip coating method, a spray coating method, a spinner coating method, a curtain coating method, and a screen printing method can be applied.
前記バイアホールを設けるための開口は、感光性樹脂
を露光現像して形成してもよく、またあらかじめバイア
ホールを設ける位置に開口を形成しておいた樹脂フィル
ムを貼着させてもよく、レーザー加工により形成しても
よい。The opening for providing the via hole may be formed by exposing and developing a photosensitive resin, or a resin film having an opening formed in advance at the position where the via hole is provided may be adhered, It may be formed by processing.
このようにして開口した耐熱性樹脂からなる絶縁層
は、実施例に示すように、その表面を粗化面とする。The insulating layer made of the heat-resistant resin thus opened has a roughened surface as shown in the examples.
さて、前記バイアホールを通じて先行形成の導体層と
電気的に接続する後行導体層は、電解めっきや無電解め
っき、蒸着、スパッタにより形成できるが、無電解めっ
きが特に好適である。The subsequent conductor layer that is electrically connected to the conductor layer formed beforehand through the via hole can be formed by electrolytic plating, electroless plating, vapor deposition, or sputtering. Electroless plating is particularly preferable.
この無電解めっきは、無電解銅めっき、無電解金めっ
き、無電解銀めっき、無電解錫めっき、無電解ニッケル
めっきのうち少なくとも１種を用いることができる。As the electroless plating, at least one of electroless copper plating, electroless gold plating, electroless silver plating, electroless tin plating, and electroless nickel plating can be used.
なお、前記導体層と耐熱性樹脂絶縁層との接着性を改
善するために、導体層の表面にカップリング剤を塗布す
ることもできる。In order to improve the adhesion between the conductor layer and the heat-resistant resin insulation layer, a coupling agent may be applied to the surface of the conductor layer.
本発明に使用する基板としては、プラスチック基板や
ガラスエポキシ基板、ガラスポリイミド基板、アルミナ
基板、窒化アルミニウム基板、アルミニウム基板、鉄基
板、ポリイミドフィルム基板などを使用できる。As the substrate used in the present invention, a plastic substrate, a glass epoxy substrate, a glass polyimide substrate, an alumina substrate, an aluminum nitride substrate, an aluminum substrate, an iron substrate, a polyimide film substrate, or the like can be used.
なお、本発明においては、プリント配線板について行
われる公知の方法で導体回路を形成することができ、例
えば、基板に無電解めっきを施してから回路をエッチン
グする方法や無電解めっきを施す際に直接回路を形成す
る方法などを適用してもよい。In the present invention, a conductive circuit can be formed by a known method performed on a printed wiring board, for example, when a circuit is etched after applying electroless plating to a substrate or when applying electroless plating. A method of directly forming a circuit or the like may be applied.
実施例１ （１） ガラスエポキシ銅張積層板（東芝ケミカル製、
商品名：東芝テコライト MEL−４）に感光性ドライフ
ィルム（デュポン製、商品名：リストン1051）をラミネ
ートし、所望の導体回路パターンが描画されたマスクフ
ィルムを通して紫外線露光させ画像を焼き付けた。つい
で１−１−１−トリクロロエタンで現像を行い、塩化第
二銅エッチング液を用いて非導体部の銅を除去した後、
塩化メチレンでドライフィルムを剥離した。これによ
り、基板２上に複数の導体パターンからなる第一層導体
回路１を有する配線板を形成した。（第１図ａ） （２） エポキシ樹脂粒子（東レ製、トレパールEP−
Ｂ、平均粒径3.9μｍ）200 gを、５のアセトン中に分
散させたエポキシ樹脂粒子懸濁液中へ、ヘンシェルミキ
サー（三井三池化工機製、FM10B型）内で撹拌しなが
ら、１に対してエポキシ樹脂（三井石油化学製、商品
名、TA−1800）を30gの割合で溶解させたアセトン溶液
中にエポキシ樹脂粉末（東レ製、トレパールEP−Ｂ、平
均粒径0.5μｍ）300 gを分散させた懸濁液を滴下するこ
とにより、上記エポキシ樹脂粒子表面にエポキシ樹脂粉
末を付着せしめた後、上記アセトンを除去し、その後15
0℃に加熱して、擬似粒子を作成した。この擬似粒子
は、平均粒径が約4.3μｍであり、約75重量％が、平均
粒径を中心として±２μｍの範囲に存在していた。Example 1 (1) Glass epoxy copper-clad laminate (manufactured by Toshiba Chemical
A photosensitive dry film (manufactured by DuPont, trade name: Liston 1051) was laminated on a trade name: Toshiba Tecolite MEL-4), and the image was printed by ultraviolet exposure through a mask film on which a desired conductive circuit pattern was drawn. Then, development was performed with 1-1-1-trichloroethane, and copper in the non-conductor portion was removed using a cupric chloride etching solution.
The dry film was peeled off with methylene chloride. As a result, a wiring board having the first-layer conductor circuit 1 including a plurality of conductor patterns on the substrate 2 was formed. (Fig. 1a) (2) Epoxy resin particles (Toray's Trepal EP-
B, average particle size: 3.9 μm) 200 g was added to a suspension of epoxy resin particles dispersed in acetone of 5 in a Henschel mixer (manufactured by Mitsui Miike Kakoki Co., Ltd., Model FM10B). Disperse 300 g of epoxy resin powder (Toray, Trepal EP-B, average particle size 0.5 μm) in an acetone solution in which 30 g of an epoxy resin (trade name, manufactured by Mitsui Petrochemical, TA-1800) is dissolved. After dropping the suspension, the epoxy resin powder was allowed to adhere to the surface of the epoxy resin particles, and then the acetone was removed.
Heating to 0 ° C. produced pseudo particles. The pseudo particles had an average particle size of about 4.3 μm, and about 75% by weight was in a range of ± 2 μm around the average particle size.
（３） クレゾールノボラック型エポキシ樹脂（油化シ
ェル製、商品名：エピコート180S）の50％アクリル化物
を60重量部、ビスフェノールＡ型エポキシ樹脂（油化シ
ェル製、商品名：エピコート180 S）の50％アクリル化
物を60重量部、ビスフェノールＡ型エポキシ樹脂（油化
シェル製、商品名：エピコート1001）を40重量部、ジア
リルテレフタレートを15重量部、２−メチル−１−〔４
−（メチルチオ）フェニル〕−２−モリフォリノプロパ
ノン−１（チバガイギー製、商品名：イルガキュアー90
7）を４重量部、イミダゾール（四国化成製、商品名:2P
4MHZ）４重量部、前記（２）で作成した擬似粒子50重量
部を混合した後、ブチルセルソルブを添加しながら、ホ
モディスパー撹拌機で粘度を250cpに調整し、次いで３
本ローラーで混練して感光性樹脂組成物の溶液を作成し
た。(3) 60 parts by weight of a 50% acrylate of a cresol novolak type epoxy resin (manufactured by Yuka Shell, trade name: Epikote 180S) and 50 parts of a bisphenol A type epoxy resin (manufactured by Yuka Shell, trade name: Epicoat 180S) % Acrylate, 60 parts by weight, 40 parts by weight of bisphenol A type epoxy resin (manufactured by Yuka Shell, trade name: Epicoat 1001), 15 parts by weight of diallyl terephthalate, 2-methyl-1- [4
-(Methylthio) phenyl] -2-morpholinopropanone-1 (manufactured by Ciba-Geigy, trade name: Irgacure 90
7) 4 parts by weight, imidazole (Shikoku Chemicals, trade name: 2P
After mixing 4 parts by weight of 4MHZ) and 50 parts by weight of the pseudo particles prepared in (2) above, the viscosity was adjusted to 250 cp with a homodisper stirrer while adding butyl cellosolve, and then 3 parts by weight.
The mixture was kneaded with this roller to prepare a solution of the photosensitive resin composition.
（４） 前記（１）で作成され、線幅100μｍの導体パ
ターン１を有する配線板上に感光性ドライフィルム（デ
ュポン、リストン1015）をラミネートし、バイアホール
形成位置に直径50μｍの透光性の円が形成されている黒
色のフォトマスクフィルムを密着させ、バイアホール形
成部を露光する。ついで、クロロセンを用いて室温で現
像を行い、粗化に対するレジスト３を形成した。（第１
図ｂ） （５） 60gの亜塩素酸ナトリウム、18gの水酸化ナトリ
ウム、5gのりん酸ナトリウム、5gの炭酸ナトリウムを水
に溶解させ１として、アルカリ性亜塩素酸ナトリウム
溶液を調製した。(4) A photosensitive dry film (DuPont, Liston 1015) is laminated on the wiring board having the conductor pattern 1 having a line width of 100 μm and prepared in the above (1), and a light transmitting layer having a diameter of 50 μm is formed at the via hole forming position. The black photomask film in which the circle is formed is brought into close contact, and the via hole forming portion is exposed. Subsequently, development was performed at room temperature using chlorocene to form a resist 3 for roughening. (First
Figure b) (5) An alkaline sodium chlorite solution was prepared by dissolving 60 g of sodium chlorite, 18 g of sodium hydroxide, 5 g of sodium phosphate, and 5 g of sodium carbonate in water to obtain 1.
（６） 30重量％ホルマリン水溶液30ml、38gのKOHを水
１に溶解させて、アルカリ性還元剤水溶液を調製し
た。(6) 30 ml of a 30% by weight aqueous solution of formalin and 38 g of KOH were dissolved in water 1 to prepare an aqueous solution of an alkaline reducing agent.
（７） 前記工程（４）で作成した配線板を、前記工程
（５）で得られたアルカリ性亜塩素酸ナトリウム溶液に
２〜３分間浸漬する。ついで、前記工程（６）で調製し
たアルカリ性還元剤水溶液に70℃で15分間浸漬し、導体
パターンに粗化面４を形成した。（第１図ｃ）。(7) The wiring board prepared in the step (4) is immersed in the alkaline sodium chlorite solution obtained in the step (5) for 2 to 3 minutes. Then, it was immersed in the aqueous alkaline reducing agent solution prepared in the above step (6) at 70 ° C. for 15 minutes to form a roughened surface 4 on the conductor pattern. (FIG. 1c).
（８） ついで、室温で、塩化メチレンに浸漬し、粗化
に対するレジスト３を溶解除去し、粗化されていない表
面５を露出させた。(8) Next, the resist 3 was immersed in methylene chloride at room temperature to dissolve and remove the resist 3 for roughening, thereby exposing the unroughened surface 5.
（９） 前記工程（８）で作成した配線板上に、前記工
程（３）で調製した感光性樹脂組成物の溶液を、ナイフ
コーターを用いて塗布し、水平状態で20分放置した後、
70℃で乾燥させて、厚さ約50μｍの感光性樹絶縁層を形
成した。(9) The solution of the photosensitive resin composition prepared in the step (3) is applied on the wiring board prepared in the step (8) using a knife coater, and is left in a horizontal state for 20 minutes.
After drying at 70 ° C., a photosensitive resin insulating layer having a thickness of about 50 μm was formed.
（10） 前記工程（９）の処理を施した配線板に、100
μｍφの黒円が印刷されたフォトマスクフィルムを密着
させ、超高圧水銀灯により500mJ/cm2で露光した。これ
をクロロセン溶液で超音波現像処理することにより、配
線板上100μｍφのバイアホールとなる開口10を形成し
た。前記配線板を超高圧水銀灯により約3000mJ/cm2で露
光し、さらに100℃で１時間、その後150℃で10時間加熱
処理することによりフォトマスクフィルムに相当する寸
法精度に優れた開口10を有する耐熱性樹脂絶縁層６を形
成した（第１図ｄ）。(10) 100% is added to the wiring board that has been subjected to the process of the step (9).
A photomask film on which a black circle of μmφ was printed was brought into close contact with the photomask film, and exposed at 500 mJ / cm 2 using an ultrahigh pressure mercury lamp. This was subjected to an ultrasonic development treatment with a chlorocene solution to form an opening 10 serving as a 100 μmφ via hole on the wiring board. The wiring board is exposed at about 3000 mJ / cm 2 by an ultra-high pressure mercury lamp, and further subjected to a heat treatment at 100 ° C. for 1 hour and then at 150 ° C. for 10 hours, thereby having an opening 10 with excellent dimensional accuracy equivalent to a photomask film. A heat-resistant resin insulating layer 6 was formed (FIG. 1d).
（11） クロム酸500g/水溶液からなる酸化剤に70℃
で15分間浸漬して、層間樹脂絶縁層６の表面に粗化面７
を形成してから、中和溶液（シプレイ社製、PN−950）
に浸漬して水洗した。(11) 70 ° C in oxidizing agent consisting of chromic acid 500g / water solution
Immersion for 15 minutes on the surface of the interlayer resin insulation layer 6
And then neutralized solution (Shipley, PN-950)
And washed with water.
次に、樹脂絶縁層が粗化された基板２に、パラジウム
触媒（プレイ社製、キャタポジット44）を付与して該樹
脂絶縁層６の表面を活性化させ、第一表に示す組成の無
電解銅めっき液に11時間浸漬して、めっき膜の厚さ25μ
ｍの無電解銅めっき膜８を施した（第１図ｅ）。Next, the surface of the resin insulating layer 6 is activated by applying a palladium catalyst (Cataposit 44, manufactured by Prey) to the substrate 2 having the roughened resin insulating layer. Immerse in the electrolytic copper plating solution for 11 hours, and make the plating film thickness 25μ
m of electroless copper plating film 8 (FIG. 1e).
（12） 前記の（１）〜（11）の各工程を、２回繰返し
た後、さらに前記（１）の工程を行うことにより、配線
層が４層のビルドアップ多層配線板（第１図の（ｆ）に
示す）を作成した。 (12) After repeating each of the above steps (1) to (11) twice, and further performing the above step (1), a build-up multilayer wiring board having four wiring layers (FIG. 1) (F) is prepared.
実施例２ （１） エポキシ樹脂粒子（東レ製、トレパールEP−
Ｂ、平均粒径0.5μｍ）を熱風乾燥機内に装入し、180℃
で３時間加熱処理して擬集結合させた。この凝集結合さ
せたエポキシ樹脂粒子を、アセトン中に分散させ、ボー
ルミルにて５時間解砕した後、風力分級機を用いて分級
し凝集粒子を作成した。この凝集粒子は、平均粒径が約
3.5μｍであり、約68重量％が平均粒径を中心として±
２μｍの範囲に存在していた。Example 2 (1) Epoxy resin particles (manufactured by Toray, Trepal EP-
B, average particle size 0.5 μm) is charged into a hot air dryer and
For 3 hours to perform pseudo-collection bonding. The cohesively bonded epoxy resin particles were dispersed in acetone, crushed by a ball mill for 5 hours, and then classified using an air classifier to prepare coagulated particles. The agglomerated particles have an average particle size of about
3.5 μm, and about 68% by weight ±
It was in the range of 2 μm.
（２） クレゾールノボラック型エポキシ樹脂（日本化
薬製、商品名:EOCN−103 S）の75％アクリル化物50重量
部、ビスフェノールＡ型エポキシ樹脂（ダウ・ケミカル
製、商品名:DER661）50重量部、ジペンタエリスリトー
ルヘキサアクリレートを25重量部、ベンジルアルキルケ
タール（チバガイギー製、商品名：イルガキュアー65
1）５重量部、イミダゾール（四国化成製、商品名:2P4M
HZ）６重量部、とよび前記工程（１）で作成した凝集粒
子50重量部を混合した後、ブチルセルソルブを添加しな
がら、ホモディスパー撹拌機で粘度250cpに調製し、つ
いで３本ローラーで混練して感光性樹脂組成物の溶液を
調製した。(2) 50 parts by weight of 75% acrylate of cresol novolak type epoxy resin (manufactured by Nippon Kayaku, trade name: EOCN-103 S), 50 parts by weight of bisphenol A type epoxy resin (manufactured by Dow Chemical, trade name: DER661) , 25 parts by weight of dipentaerythritol hexaacrylate, benzyl alkyl ketal (Ciba Geigy, trade name: Irgacure 65
1) 5 parts by weight, imidazole (Shikoku Chemicals, trade name: 2P4M
HZ) 6 parts by weight, and 50 parts by weight of the agglomerated particles prepared in the above step (1) were mixed, and while adding butyl cellosolve, the mixture was adjusted to a viscosity of 250 cp with a homodisper stirrer. By kneading, a solution of the photosensitive resin composition was prepared.
（３） 前記実施例１の工程（１）により得られた線幅
100μｍを有する導体パターン１を持つ基板２上に、感
光製ドライフィルム（デュポン、リストン1015）をラミ
ネートし、バイアホール形成位置に直径100μｍの透光
性の円が形成されている黒色のフォトマスクフィルムを
密着させ、バイアホール形成部を露光する。ついで、ク
ロロセンを用いて室温で現像を行い、粗化に対するレジ
スト３を形成した。(3) Line width obtained in step (1) of Example 1
A black dry photomask film in which a photosensitive dry film (DuPont, Liston 1015) is laminated on a substrate 2 having a conductor pattern 1 having 100 μm, and a 100 μm diameter transparent circle is formed at a via hole forming position. And expose the via-hole forming portion. Subsequently, development was performed at room temperature using chlorocene to form a resist 3 for roughening.
（４） 前記工程（３）の処理を施した配線板に、前記
実施例１の第（５）〜（８）工程までの処理を施し、粗
化面４を形成し、粗化されていない表面５を露出させ
た。ついで得られた配線板上に前記工程（２）で調製し
た感光性樹脂組成物の溶液をナイフコーターを用いて塗
布し、水平状態で20分放置した後、70℃で乾燥させて、
厚さ約50μｍの感光性樹脂絶縁層６を形成した。(4) The wiring board subjected to the process (3) is subjected to the processes (5) to (8) of the first embodiment to form a roughened surface 4 and is not roughened. Surface 5 was exposed. Next, the solution of the photosensitive resin composition prepared in the above step (2) was applied on the obtained wiring board using a knife coater, left standing for 20 minutes in a horizontal state, and dried at 70 ° C.
A photosensitive resin insulating layer 6 having a thickness of about 50 μm was formed.
（５） 前記工程（４）で得られた配線板に、実施例１
の第（10）工程、第（11）工程に記載される処理を実施
して、耐熱性樹脂絶縁層６の表面を粗化面７とし、無電
解銅めっき膜８を形成した。(5) Example 1 was added to the wiring board obtained in the step (4).
By performing the processes described in the (10) and (11) steps, the surface of the heat-resistant resin insulating layer 6 was turned into a roughened surface 7 and an electroless copper plating film 8 was formed.
（６） 前記工程（１）〜（５）を２回繰返し、次い
で、前記実施例１の工程（１）を実施することにより、
配線層が４層のビルドアップ多層配線板（第２図（ｆ）
に示す）を作成した。(6) By repeating the steps (1) to (5) twice, and then performing the step (1) of the first embodiment,
Build-up multilayer wiring board with four wiring layers (Fig. 2 (f)
Shown).
実施例３ （１） フェノールアラルキル型エポキシ樹脂の50％ア
クリル化物100重量部、ジアリルテレフタレート15重量
部、２−メチル−１−〔４−（メチルチオ）フェニル〕
−２−モルフォリノプパノン−１（チバガイギー製、商
品名:2P4MHZ）４重量部、粒径の大きいエポキシ樹脂粉
末（東レ製、トレパールEP−B,平均粒径3.9μｍ）10重
量部、および粒径の小さいエポキシ樹脂粉末（東レ製、
トレパールEP−Ｂ、平均粒径0.5μｍ）25重量部からな
るものにブチルカルビトールを加え、ホモディスパー分
散機で粘度を250cpに調製し、次いで３本ローラーで混
練して感光性樹脂組成物の溶液を作成した。Example 3 (1) 100 parts by weight of a 50% acrylate of a phenol aralkyl type epoxy resin, 15 parts by weight of diallyl terephthalate, 2-methyl-1- [4- (methylthio) phenyl]
4 parts by weight of 2-morpholinoppanone-1 (manufactured by Ciba-Geigy, trade name: 2P4MHZ), 10 parts by weight of epoxy resin powder having a large particle diameter (manufactured by Toray, Trepearl EP-B, average particle diameter of 3.9 μm), and particles Epoxy resin powder with small diameter (manufactured by Toray,
Tolpearl EP-B, average particle size 0.5 μm) To 25 parts by weight of butyl carbitol was added, the viscosity was adjusted to 250 cp with a homodisper disperser, and then kneaded with three rollers to obtain a photosensitive resin composition. A solution was made.
（２） 前記実施例１の第（１）工程で得られた、線幅
100μｍの導体パターン１を有する配線板上（第３図
ａ）に、感光性ドライフィルム（サンノプコ、DFR−25
R）をラミネートし、バイアホール形成位置には直径120
μｍの透光性の円が形成されている黒色のフォトマスク
フィルムを密着させ、バイアホール形成部を露光した。
ついで、クロロセンを用いて室温で現像を行い、粗化に
対するレジスト３を形成した（第３図ｂ）。(2) Line width obtained in the first step (1) of the first embodiment
On a wiring board having a conductor pattern 1 of 100 μm (FIG. 3a), a photosensitive dry film (SAN NOPCO, DFR-25
R) and laminate the via holes at a diameter of 120
A black photomask film in which a translucent circle of μm was formed was brought into close contact with the substrate, and the via-hole formed portion was exposed.
Next, development was performed at room temperature using chlorocene to form a resist 3 for roughening (FIG. 3b).
（３） 前記工程（２）の処理を施した配線板に、前記
実施例１の第（５）〜（８）各工程の処理を施し、導体
パーン１の表面に粗化面４を施し（第３図ｃ）た後、レ
ジスト３を剥離した。得られた配線板上に前記工程
（１）で調製した感光性樹脂組成物の溶液をナイフコー
ターを用いて塗布し、水平状態で20分放置した後、70℃
で乾燥させて、厚さ50μｍの感光性樹脂絶縁層６を形成
した。(3) The wiring board subjected to the process (2) is subjected to the processes (5) to (8) of the first embodiment, and the roughened surface 4 is formed on the surface of the conductor pan 1 ( After FIG. 3c), the resist 3 was peeled off. The solution of the photosensitive resin composition prepared in the above step (1) was applied on the obtained wiring board using a knife coater, and was left in a horizontal state for 20 minutes.
To form a photosensitive resin insulating layer 6 having a thickness of 50 μm.
（４） 前記工程（３）で得られた配線板に、実施例１
の第（10）、（11）各工程の処理（第３図ｄ）を施し
て、耐熱性樹脂絶縁層６の表面に粗化面７を形成した
後、無電解銅めっき膜８を形成した（第３図ｅ）。(4) Example 1 was added to the wiring board obtained in the step (3).
After performing the processes (FIG. 3d) of the respective steps (10) and (11) to form a roughened surface 7 on the surface of the heat-resistant resin insulating layer 6, an electroless copper plating film 8 was formed. (FIG. 3e).
（５） 前記第（１）〜（４）各工程を２回繰返し、次
いで、実施例１の第（１）工程を実施することにより、
配線層が４層のビルドアップ多層配線板（第３図の
（ｆ）に示す）を作成した。(5) The steps (1) to (4) are repeated twice, and then the step (1) of the first embodiment is performed.
A build-up multilayer wiring board having four wiring layers (shown in FIG. 3 (f)) was prepared.
実施例４ 本実施例は、基本的には実施例１と同様であるが、配
線板に形成されている導体パターンの線幅を100μｍと
し、直径80μｍのバイアホールが形成される部分に、直
径50μｍの粗化に対するレジストを形成することによ
り、配線層が４層のビルドアップ多層配線板を作成し
た。Embodiment 4 This embodiment is basically the same as Embodiment 1, except that the line width of the conductor pattern formed on the wiring board is 100 μm, and the diameter of the via hole having the diameter of 80 μm is formed. By forming a resist against roughening of 50 μm, a build-up multilayer wiring board having four wiring layers was prepared.
前記ビルドアップ多層配線板のバイアホール部の模式
図を第４図に示す。FIG. 4 is a schematic view of a via hole portion of the build-up multilayer wiring board.
実施例５ 本実施例は、基本的には実施例１と同様であるが、配
線板に形成されている導体パターンの線幅を100μｍと
し、直径80μｍのバイアホールが形成される部分に、直
径100μｍの粗化に対するレジストを形成することによ
り、配線層が４層のビルドアップ多層配線板を作成し
た。Embodiment 5 This embodiment is basically the same as Embodiment 1, except that the line width of the conductor pattern formed on the wiring board is 100 μm, and the diameter of the via hole having a diameter of 80 μm is formed. By forming a resist for roughening of 100 μm, a build-up multilayer wiring board having four wiring layers was prepared.
前記ビルドアップ多層配線板のバイアホール部の模式
図を第５図に示す。FIG. 5 is a schematic view of a via hole portion of the build-up multilayer wiring board.
実施例６ 本実施例は、基本的には実施例１と同様であるが、配
線板に形成されている導体パターンの線幅を100μｍと
し、直径80μｍのバイアホールが形成される部分に、直
径120μｍの粗化に対するレジストを形成することによ
り、配線層が４層のビルドアップ多層配線板を作成し
た。Embodiment 6 This embodiment is basically the same as Embodiment 1, except that the line width of the conductor pattern formed on the wiring board is set to 100 μm, and the diameter of the via hole having a diameter of 80 μm is formed. By forming a resist for roughening of 120 μm, a build-up multilayer wiring board having four wiring layers was prepared.
前記ビルドアップ多層配線板のバイアホール部の模式
図を第６図に示す。FIG. 6 is a schematic view of a via hole portion of the build-up multilayer wiring board.
実施例７ 本実施例は、基本的には実施例１と同様であるが、配
線板に形成されている導体パターンの線幅を50μｍと
し、バイアホールが形成される部分に、直径25μｍの粗
化に対するレジストを形成することにより、配線層が４
層のビルドアップ多層配線板を作成した。Embodiment 7 This embodiment is basically the same as Embodiment 1, except that the conductor pattern formed on the wiring board has a line width of 50 μm, and a coarse hole having a diameter of 25 μm is formed in a portion where a via hole is formed. By forming a resist against the formation of
A build-up multilayer wiring board with layers was created.
前記ビルドアップ多層配線板のバイアホール部の模式
図を第７図に示す。FIG. 7 is a schematic view of a via hole portion of the build-up multilayer wiring board.
実施例８ 本実施例は、基本的には実施例１と同様であるが、配
線板に形成されている導体パターンの線幅を50μｍと
し、バイアホールが形成される部分に、直径50μｍの粗
化に対するレジストを形成することにより、配線層が４
層のビルドアップ多層配線板を作成した。Embodiment 8 This embodiment is basically the same as Embodiment 1, except that the line width of the conductor pattern formed on the wiring board is set to 50 μm, and the portion where the via hole is formed is roughened with a diameter of 50 μm. By forming a resist against the formation of
A build-up multilayer wiring board with layers was created.
前記ビルドアップ多層配線板のバイアホール部の模式
図を第８図に示す。FIG. 8 is a schematic view of a via hole portion of the build-up multilayer wiring board.
実施例９ 本実施例は、基本的には実施例１と同様であるが、配
線板に形成されている導体パターンの線幅を50μｍと
し、バイアホールが形成される部分に、直径100μｍの
粗化に対するレジストを形成することにより、配線層が
４層のビルドアップ多層配線板を作成した。Embodiment 9 This embodiment is basically the same as Embodiment 1, except that the line width of the conductor pattern formed on the wiring board is set to 50 μm, and the rough portion having a diameter of 100 μm is formed in the portion where the via hole is formed. By forming a resist for the formation, a build-up multilayer wiring board having four wiring layers was prepared.
前記ビルドアップ多層配線板のバイアホール部の模式
図を第９図に示す。FIG. 9 is a schematic view of a via hole portion of the build-up multilayer wiring board.
実施例10 （１） フェノールノボラック型エポキシ樹脂（油化シ
ェル製、商品名:E−154）60重量部、ビスフェノールＡ
型エポキシ樹脂（油化シェル製:E−1001）40重量部、イ
ミダゾール硬化剤（四国化成製、商品名:2P4MHZ）４重
量部、粒径の大きいエポキシ樹脂粉末（東レ製、商品
名：トレパールEP−B,平均粒径0.5μｍ）25重量部から
なるものにブチルカルビトールを加え、ホモディスパー
分散機で粘度を250cpに調製して、次いで３本ローラー
で混練し、接着剤溶液を作成した。Example 10 (1) Phenol novolak type epoxy resin (manufactured by Yuka Shell, trade name: E-154) 60 parts by weight, bisphenol A
40 parts by weight of epoxy resin (made by Yuka Shell: E-1001), 4 parts by weight of imidazole hardener (made by Shikoku Chemicals, trade name: 2P4MHZ), epoxy resin powder with a large particle size (made by Toray, trade name: Trepearl EP) (B, average particle size 0.5 μm) To 25 parts by weight of butyl carbitol was added, the viscosity was adjusted to 250 cp with a homodisper disperser, and the mixture was kneaded with three rollers to prepare an adhesive solution.
（２） 次いで、ガラスエポキシ両面銅張り積層板の表
面銅箔を常法によりフォトエッチングして、導体パター
ン１の線幅が100μｍの配線板を得た（第10図ａ）。つ
いで、この配線板のバイアホールを形成する部分に液状
レジスト（東京応何工業製、商品名;OP−２−8000）で
直径50μｍの円をスクリーン印刷し、乾燥させた後、熱
硬化してレジスト３を形成した（第10図ｂ）。(2) Next, the surface copper foil of the glass-epoxy double-sided copper-clad laminate was photoetched by a conventional method to obtain a wiring board having a conductor pattern 1 with a line width of 100 μm (FIG. 10a). Then, a circle having a diameter of 50 μm is screen-printed with a liquid resist (trade name: OP-2-8000, manufactured by Tokyo Oden Kogyo Co., Ltd.) on a portion of the wiring board where a via hole is formed, dried, and then thermally cured. A resist 3 was formed (FIG. 10b).
（３） ついで、前記工程（２）の処理を施した多層プ
リント配線板を、前記実施例１の第（５）及び第（７）
に示すのと同様の操作を行うことにより、粗化面４を形
成した（第10図ｃ）。(3) Next, the multilayer printed wiring board that has been subjected to the process (2) is replaced with the (5) and (7) of the first embodiment.
The roughened surface 4 was formed by performing the same operation as shown in FIG. 10 (FIG. 10c).
（４） 前記工程（１）で得られた接着剤溶液をロール
コーターで前面に塗布した後、100℃で１時間、150℃で
５時間乾燥硬化して耐熱性樹脂絶縁層６を形成した（第
10図ｄ）。(4) After applying the adhesive solution obtained in the step (1) to the front surface by a roll coater, the adhesive solution was dried and cured at 100 ° C. for 1 hour and at 150 ° C. for 5 hours to form a heat-resistant resin insulating layer 6 ( No.
10 Figure d).
（５） バイアホールを形成する部分にCO2レーザー11
を照射し、耐熱性樹脂絶縁層に直径50μｍの開口12を形
成した。(5) CO 2 laser 11 is used to form via holes
To form an opening 12 having a diameter of 50 μm in the heat-resistant resin insulating layer.
（６） ついで、クロム酸に10分間浸漬して、前記耐熱
性樹脂絶縁層の表面に粗化面７を形成し、中和後、洗浄
した。(6) Then, the surface was immersed in chromic acid for 10 minutes to form a roughened surface 7 on the surface of the heat-resistant resin insulating layer, which was then neutralized and washed.
（７） 常法より、スルーホールを形成した。(7) Through holes were formed by a conventional method.
（８） 基板にパラジウム触媒（シプレイ社製、キャタ
ポジット44）を付与して耐熱性樹脂絶縁層の表面７を活
性化させた。(8) A palladium catalyst (Cataposit 44, manufactured by Shipley) was applied to the substrate to activate the surface 7 of the heat-resistant resin insulating layer.
（９） 次いで配線板に感光性ドライフィルム（サンノ
プコ製、商品名:DFR−40C）をラミネートし、導体パタ
ーンを露光した後現像し、無電解めっき用レジスト12を
形成した。(9) Next, a photosensitive dry film (manufactured by San Nopco, trade name: DFR-40C) was laminated on the wiring board, and the conductive pattern was exposed to light and developed to form a resist 12 for electroless plating.
（10） 第１表に示す無電解銅めっき液に11時間浸漬し
て、めっきレジストを除く箇所に、厚さ25μｍの無電解
銅めっき膜である導体回路８を形成したビルドアップ多
層プリント配線板（第10図の（ｅ）に示す）を製造し
た。(10) A build-up multilayer printed wiring board in which a conductor circuit 8, which is a 25 μm-thick electroless copper plating film, is formed by immersing it in the electroless copper plating solution shown in Table 1 for 11 hours and excluding the plating resist. (Shown in FIG. 10 (e)).
実施例11 （１） 実施例１の工程（１）、（４）を実施した後、
電流密度を変化させながら電解銅めっきを行い、導体パ
ターン表面に不均質な銅めっきを施して粗化面４を形成
した。次いで工程（８）の操作を実施することにより、
得られた配線板に、あらかじめバイアホールを形成する
部分に直径150μｍの開口を形成しておいたポリイミド
接着フィルム13とポリイミドフィルム14をそれぞれ配線
板に近い方から順に積層し、275℃、45kg/cm2で30分間
加熱加圧することによって接着する。Example 11 (1) After performing steps (1) and (4) of Example 1,
Electrolytic copper plating was performed while changing the current density, and the surface of the conductor pattern was subjected to non-uniform copper plating to form a roughened surface 4. Then, by performing the operation of step (8),
On the obtained wiring board, a polyimide adhesive film 13 and a polyimide film 14, which have been formed with openings of 150 μm in diameter at the portions where via holes are to be formed in advance, are laminated in order from the side closer to the wiring board, 275 ° C., 45 kg / Bond by heating and pressing at cm 2 for 30 minutes.
（２） 銅の膜８をスパッターで形成した。(2) A copper film 8 was formed by sputtering.
（３） 前記の工程（１）、（２）をさらに２回繰返し
た後、実施例１の工程（１）を１回行うことにより、４
層のビルドアップ多層配線板を製造した。(3) After repeating the above steps (1) and (2) two more times, the step (1) of Example 1 is performed once to obtain 4
A build-up multilayer wiring board with layers was manufactured.
前記ビルトアップ多層配線板のバイアホール部の模式
図を第11図に示す。FIG. 11 is a schematic view of a via hole portion of the built-up multilayer wiring board.
実施例12 本実施例は、基本的には実施例１と同様であるが、前
記実施例１の各工程（４）、（７）、（８）の操作の代
わりに前記実施例１の工程（５）で作成したアルカリ性
亜塩素酸ナトリウム溶液を、配線板のバイアホール形成
部以外の箇所に塗布して、粗化 処理を行い、ついで前記実施例１の工程（６）で作成し
たアルカリ性還元剤水溶液に、70℃で15分間浸漬するこ
とによって、４層の多層配線板を製造した。Example 12 This example is basically the same as Example 1, but replaces the operations of the steps (4), (7), and (8) of Example 1 with the steps of Example 1. The alkaline sodium chlorite solution prepared in (5) is applied to a portion other than the via hole forming portion of the wiring board to perform a roughening treatment, and then the alkaline reduction prepared in the step (6) of Example 1 is performed. A four-layered multilayer wiring board was manufactured by immersion in an aqueous solution of the agent at 70 ° C. for 15 minutes.
このようにして製造した多層プリント配線板の絶縁層
とめっき膜との密着強度をJIS−Ｃ−6481の方法で測定
し、第２表にその結果を示す。The adhesion strength between the insulating layer and the plating film of the multilayer printed wiring board thus manufactured was measured by the method of JIS-C-6481, and the results are shown in Table 2.
（発明の効果） 以上述べたように、本発明の多層プリント配線板およ
びその製造方法によれば、導体パターンと耐熱性樹脂絶
縁層との密着性が極めて優れ、かつバイアホールの接続
信頼性に優れたビルドアップ多層プリント配線板を提供
でき、産業上寄与する効果が極めて大きい。 (Effects of the Invention) As described above, according to the multilayer printed wiring board and the method for manufacturing the same of the present invention, the adhesion between the conductor pattern and the heat-resistant resin insulating layer is extremely excellent, and the connection reliability of the via hole is improved. An excellent build-up multilayer printed wiring board can be provided, and the effect of contributing to industry is extremely large.
第１図の（ａ）〜（ｆ）は、実施例１のビルドアップ多
層配線板の製造工程をそれぞれ示した図、 第２図の（ａ）〜（ｆ）は、実施例２のビルドアップ多
層配線板の製造工程をそれぞれ示した図、 第３図の（ａ）〜（ｆ）は、実施例３のビルドアップ多
層配線板の製造工程をそれぞれ示した図、 第４〜９図は実施例４〜９により得られるビルドアップ
多層配線板のバイアホール部の模式図、 第10図の（ａ）〜（ｅ）は、実施例10のビルドアップ多
層配線板の製造工程をそれぞれ示した図、 第11図は、実施例11により得られるビルドアップ多層配
線板のバイアホール部の模式図、 第12図は、典型的なバイアホールの模式図である。 １……導体パターン（第１層）、２……基板、 ３……粗化に対するマスク、 ４……導体パターンの粗化面、 ５……粗化されていない表面、 ６……耐熱性樹脂絶縁層、 ７……耐熱性樹脂絶縁層の粗化面、 ８……導体パターン（第２層）、 ９……導体パターン（第３層）、 10……導体パターン（第４層）、 11……炭酸ガスレーザー、 12……無電解めっき用レジスト、 13……ポリイミド接着フィルム、 14……ポリイミドフィルム。1 (a) to 1 (f) are views showing a manufacturing process of a build-up multilayer wiring board of Example 1, respectively. FIGS. 2 (a) to 2 (f) are views of a build-up multilayer wiring board of Example 2. FIGS. 3 (a) to 3 (f) are views respectively showing the manufacturing steps of the build-up multilayer wiring board of the third embodiment, and FIGS. FIGS. 10A to 10E are schematic diagrams showing via holes of the build-up multilayer wiring board obtained in Examples 4 to 9, respectively. FIGS. FIG. 11 is a schematic diagram of a via-hole portion of a build-up multilayer wiring board obtained according to Example 11, and FIG. 12 is a schematic diagram of a typical via-hole. DESCRIPTION OF SYMBOLS 1 ... Conductor pattern (1st layer), 2 ... Substrate, 3 ... Roughening mask, 4 ... Roughened surface of conductor pattern, 5 ... Unroughened surface, 6 ... Heat resistant resin Insulating layer, 7: roughened surface of heat-resistant resin insulating layer, 8: conductive pattern (second layer), 9: conductive pattern (third layer), 10: conductive pattern (fourth layer), 11 …… CO2 laser, 12… Resist for electroless plating, 13… Polyimide adhesive film, 14… Polyimide film.
フロントページの続き (72)発明者 渡辺 勝人 岐阜県大垣市河間町３丁目200番地 イ ビデン株式会社河間工場内 (56)参考文献 特開 昭47−44066（ＪＰ，Ａ) 特開 平３−16196（ＪＰ，Ａ) 特公 昭64−8479（ＪＰ，Ｂ２) (58)調査した分野(Int.Cl.7，ＤＢ名) H05K 3/46 Continuation of the front page (72) Inventor Katsuhito Watanabe 3-200, Kawamacho, Ogaki-shi, Gifu Pref. Inside the Ibiden Co., Ltd. Kawama Plant (56) References JP-A-47-44066 (JP, A) JP-A-3-3 16196 (JP, A) JP-B 64-8479 (JP, B2) (58) Fields investigated (Int. Cl. 7 , DB name) H05K 3/46
Claims (6)
導体層からなる内層回路を、主としてバイアホールを介
して電気的に接続する形式の多層プリント配線板におい
て、 前記内層回路の先行して形成した導体層のうち、後行の
導体層とバイアホールを通じて電気的に接続する部分の
少なくとも一部を除き、側面を含む全ての面が粗化処理
による粗化面となっており、 前記バイアホールは、耐熱性樹脂層に開口を設け、耐熱
性樹脂層の表面に粗化面を形成してから、後行の導体層
を形成して設けられてなることを特徴とする多層プリン
ト配線板。1. A multilayer printed wiring board of a type in which an inner layer circuit composed of two or more conductor layers insulated by a heat-resistant resin layer is electrically connected mainly through via holes, wherein the inner layer circuit precedes the inner layer circuit. Except for at least a part of the portion electrically connected to the subsequent conductive layer through the via hole, all surfaces including the side surfaces are roughened surfaces by a roughening process, The multilayer printed wiring, wherein the via hole is provided by forming an opening in the heat-resistant resin layer, forming a roughened surface on the surface of the heat-resistant resin layer, and then forming a subsequent conductor layer. Board.
性の耐熱性樹脂中に、酸化剤に対して可溶性の耐熱性樹
脂粒子を含有させたものである請求項１に記載の多層プ
リント配線板。2. The heat-resistant resin layer according to claim 1, wherein the heat-resistant resin layer comprises heat-resistant resin hardly soluble in an oxidizing agent, and heat-resistant resin particles soluble in the oxidizing agent. Multilayer printed wiring board.
導体層からなる内層回路を、主としてバイアホールを介
して電気的に接続する形式の多層プリント配線板を製造
する方法において、 バイアホールを通じて後から形成される後行導体層と既
に形成してある先行導体層とを電気的に接続する際、前
記先行導体層のバイアホールを通じて電気的に接続する
部分の少なくとも一部を除いて、粗化処理によって粗化
面を形成し、 一方、前記バイアホールは、耐熱性樹脂層に開口を設
け、耐熱性樹脂層の表面に粗化面を形成してから、後行
の導体層を形成して設けることを特徴とする多層プリン
ト配線板の製造方法。3. A method for manufacturing a multilayer printed wiring board of a type in which an inner layer circuit composed of two or more conductor layers insulated by a heat-resistant resin layer is electrically connected mainly through via holes. When electrically connecting the subsequent conductor layer formed later through and the already formed preceding conductor layer, except for at least a part of the portion electrically connected through the via hole of the preceding conductor layer, A roughened surface is formed by a roughening process. On the other hand, the via hole is provided with an opening in the heat-resistant resin layer, a roughened surface is formed on the surface of the heat-resistant resin layer, and then a subsequent conductor layer is formed A method for manufacturing a multilayer printed wiring board, comprising:
の耐熱性樹脂中に、酸化剤に対して可溶性の耐熱性樹脂
粒子を含有させたものである請求項３に記載の多層プリ
ント配線板の製造方法。4. The multilayer according to claim 3, wherein the heat-resistant resin comprises heat-resistant resin hardly soluble in an oxidizing agent and heat-resistant resin particles soluble in the oxidizing agent. Manufacturing method of printed wiring board.
導体層に粗化面を形成するに当たり、バイアホールを通
じて後行導体層と電気的に接続する該先行導体層の少な
くとも一部に、マスクを施し、次いで前記先行導体層の
表面を粗化処理し、その後前記マスクを除去することを
特徴とする多層プリント配線板の製造方法。5. The method according to claim 3, wherein in forming the roughened surface in the preceding conductor layer, at least a part of the preceding conductor layer electrically connected to the subsequent conductor layer through the via hole includes: A method for manufacturing a multilayer printed wiring board, comprising: applying a mask, roughening the surface of the preceding conductor layer, and removing the mask.
て、先行導体層の上に形成する粗化表面を、該導体層の
表面を酸化させた後還元する処理によって形成すること
を特徴とする多層プリント配線板の製造方法。6. The method according to claim 3, wherein the roughened surface formed on the preceding conductor layer is formed by a treatment of oxidizing and then reducing the surface of the conductor layer. A method for manufacturing a multilayer printed wiring board.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135788A JP3069356B2 (en) | 1989-05-31 | 1989-05-31 | Multilayer printed wiring board and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1135788A JP3069356B2 (en) | 1989-05-31 | 1989-05-31 | Multilayer printed wiring board and method of manufacturing the same |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20879597A Division JP2951923B2 (en) | 1997-08-04 | 1997-08-04 | Multilayer printed wiring board |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH033297A JPH033297A (en) | 1991-01-09 |
| JP3069356B2 true JP3069356B2 (en) | 2000-07-24 |
Family
ID=15159853
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1135788A Expired - Lifetime JP3069356B2 (en) | 1989-05-31 | 1989-05-31 | Multilayer printed wiring board and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3069356B2 (en) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2694802B2 (en) * | 1993-12-28 | 1997-12-24 | 日本電気株式会社 | Manufacturing method of printed wiring board |
| JP3361903B2 (en) * | 1994-01-06 | 2003-01-07 | 凸版印刷株式会社 | Manufacturing method of printed wiring board |
| JP2701802B2 (en) * | 1995-07-17 | 1998-01-21 | 日本電気株式会社 | Printed circuit board for bare chip mounting |
| JPH09331154A (en) * | 1996-06-11 | 1997-12-22 | Nec Corp | Photo viahole and forming method thereof |
| USRE43509E1 (en) | 1996-12-19 | 2012-07-17 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing the same |
| EP1583407B1 (en) | 1998-02-26 | 2007-05-30 | Ibiden Co., Ltd. | Multilayer printed wiring board with filled viaholes |
| MY139405A (en) | 1998-09-28 | 2009-09-30 | Ibiden Co Ltd | Printed circuit board and method for its production |
| KR20090057820A (en) * | 2007-12-03 | 2009-06-08 | 삼성전기주식회사 | Printed circuit board and manufacturing method thereof |
| JP2013041633A (en) * | 2011-08-11 | 2013-02-28 | Dainippon Printing Co Ltd | Substrate for suspension, suspension, suspension with element, hard disk drive, and method for manufacturing substrate for suspension |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS648479A (en) * | 1987-07-01 | 1989-01-12 | Toshiba Corp | Machine translation system |
| JPH0648755B2 (en) * | 1989-03-30 | 1994-06-22 | 富士ゼロックス株式会社 | Manufacturing method of multilayer printed circuit board |
-
1989
- 1989-05-31 JP JP1135788A patent/JP3069356B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH033297A (en) | 1991-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5589255A (en) | Adhesive for electroless plating, printed circuit boards and method of producing the same | |
| US6376049B1 (en) | Multilayer printed wiring board and its manufacturing method, and resin composition for filling through-hole | |
| JP2000124617A (en) | Multilayer printed wiring board | |
| JP2001196743A (en) | Method for manufacturing multilayer printed wiring substrate using adhesive film | |
| JP2547938B2 (en) | Photosensitive resin insulation | |
| JP3069356B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JP2776886B2 (en) | Multilayer printed wiring board and method of manufacturing the same | |
| JPH0669648A (en) | Multi-layer printed board and its manufacturing method | |
| JPH11214846A (en) | Multilayer printed wiring board | |
| WO2000062588A1 (en) | Multilayer printed wiring board | |
| JPH06260756A (en) | Manufacture of printed wiring board | |
| JP2951923B2 (en) | Multilayer printed wiring board | |
| JP4159136B2 (en) | Multilayer printed wiring board | |
| JPH0632386B2 (en) | Multilayer printed wiring board and manufacturing method thereof | |
| JPH10275983A (en) | Mutilayer printed-wiring board | |
| JP3373406B2 (en) | Printed wiring board and method of manufacturing the same | |
| JP2001217549A (en) | Multilayer circuit board | |
| JP3637613B2 (en) | Manufacturing method of multilayer wiring board | |
| JP3697726B2 (en) | Manufacturing method of multilayer wiring board | |
| JPH02143492A (en) | Manufacture of high-density multilayered printed-wiring board | |
| JPH1070368A (en) | Multilayer printed-wiring board | |
| JPH05343854A (en) | Multilayer printed wiring board and manufacture thereof | |
| JPH10294568A (en) | Multilayer printed circuit board | |
| JP2000306429A (en) | Insulation composition and multilayer wiring plate | |
| JPH11261220A (en) | Manufacture of multilayered printed wiring board |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080519 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080519 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090519 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100519 Year of fee payment: 10 |