JP3064751B2 - Method for manufacturing multilayer jumper chip - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、回路基板上に配線用部
品として搭載されるジャンパーチップの製造方法に関
し、特に複数の交差配線を層間に形成された内部配線に
より交わること なく収納した多層型ジャンパーチップの
製造方法に関するものである。 The present invention relates to a function to <br/> method of manufacturing a jumper chip mounted as a wiring parts on the circuit board, particularly the internal wiring formed between layers a plurality of intersecting lines
Of multi-layer jumper chips stored without intersecting
It relates to a manufacturing method .

【０００２】[0002]

【従来の技術】基板上に形成された電子回路を接続する
配線は、交差する場合が存在する。このような場合、そ
の交差を防ぐための一方法として、基板を多層構造とす
る場合がある。この多層構造の基板では、図４に示した
ように交差する配線１０１，１０２の一方を、ヴィアホ
ール１０３を用いて他の層１０４に一旦迂回させ、さら
にその層からヴィアホール１０５を用いて元の層１０６
に戻して配線の交差を防いでいる。2. Description of the Related Art In some cases, wires connecting electronic circuits formed on a substrate cross each other. In such a case, as one method for preventing the intersection, the substrate may have a multilayer structure. In this multi-layered substrate, as shown in FIG. 4, one of the intersecting wirings 101 and 102 is once detoured to another layer 104 by using a via hole 103, and is further returned to the original layer by using a via hole 105. Layer 106 of
To prevent the intersection of the wiring.

【０００３】しかしながら、上述した多層構造の基板に
よって配線の交差を防ぐ方法においては、層数を増やす
ことにより、容易に交差する配線の数が多い複雑な電子
回路の接続が可能となるが、層数が増える分、製作費用
が高くなるという課題を有していた。However, in the above-described method of preventing crossing of wirings by a substrate having a multilayer structure, it is possible to easily connect a complicated electronic circuit having a large number of crossing wirings by increasing the number of layers. There was a problem that as the number increased, the production cost increased.

【０００４】また、交差する配線の数が少ない場合にお
いては、ジャンパーチップを用いて交差を防ぐ方法が存
在する。かかる方法は、図５に示したように回路基板上
において交差する配線１０７，１０８の一方を、陸橋の
如くはんだ１０９によってその両端を配線上に接続され
たジャンパーチップ１１０を用いて接続する構造のもの
である。In the case where the number of intersecting wires is small, there is a method of preventing the intersection by using a jumper chip. This method has a structure in which, as shown in FIG. 5, one of wirings 107 and 108 crossing on a circuit board is connected by using a jumper chip 110 having both ends connected to the wiring by solder 109 like a bridge. Things.

【０００５】しかし、かかる回路基板上にジャンパーチ
ップを搭載する方法においては、交差する配線毎にジャ
ンパーチップを一つずつ搭載するものであるため、交差
する配線の数が多くなるとその搭載のための作業が増
え、煩雑のものとなると共に、搭載のための費用は電子
部品１つを搭載するのと同じ費用が発生するため、交差
する配線の数が少ない場合にのみ有効な手段となってい
た。However, in such a method of mounting a jumper chip on a circuit board, one jumper chip is mounted for each intersecting wiring. Therefore, when the number of intersecting wirings increases, the mounting of the jumper chip becomes difficult. In addition to the increase in work, it becomes complicated, and the cost for mounting is the same as mounting one electronic component. Therefore, it has become an effective means only when the number of intersecting wires is small. .

【０００６】また、上記した従来より使用されているジ
ャンパーチップは、一つのチップで１本しか交差を受け
持つことが出来ないため、交差する配線の数自体が少な
いものであっても、その配線が複雑に交差している場合
には対応が出来ないという課題も有していた。In addition, since only one jumper chip conventionally used in the prior art can handle the intersection, even if the number of intersecting wires is small, the number of the interconnects is small. There is also a problem that it is not possible to cope with complicated intersections.

【０００７】そこで、近年においては、実開平４−３８
０８０号公報に開示されたような、複数の交差配線を層
間に形成された内部配線により交わることなく収納した
多層型のジャンパーチップが考案されている。 かかる多
層型のジャンパーチップは、複数の配線の交差を１チッ
プで防ぐことが可能となり、また、複雑な配線にもその
積層枚数を増加することにより容易に対応できると言う
効果を有している。 Therefore, in recent years, Japanese Utility Model Laid-Open No. 4-38 has been proposed.
No. 080, as disclosed in US Pat.
Stored without intersecting due to internal wiring formed between
Multilayer jumper chips have been devised. Such many
The layer type jumper chip is used to check the intersection of
Can be prevented by using
It can be easily handled by increasing the number of layers
Has an effect.

【０００８】[0008]

【発明が解決しようとする課題】[Problems to be solved by the invention] しかしながらここで、However, here
上記複数の交差配線を層間に形成された内部配線によりThe above plurality of cross wirings are formed by internal wiring formed between layers.
交わることなく収納した多層型ジャンパーチップを製造Manufacture multilayer jumper chips stored without intersecting
するにあたり、焼成前のセラミックグリーンシートの状In doing so, the shape of the ceramic green sheet before firing
態で上記内部配線をその表面に形成し、該グリーンシーIn this state, the internal wiring is formed on the surface,
トを複数枚積層して焼成することにより一体化する所謂So-called “integration by stacking and firing multiple sheets
グリーンシート積層法によって製造するセラミック多層Ceramic multilayer produced by green sheet lamination method
基板とした場合、該セラミック多層基板は焼成収縮によIn the case of a substrate, the ceramic multilayer substrate is shrunk by firing.
り少なからず収縮しており、所定寸法のジャンパーチッThe shrinkage is not small, and the jumper chip
プを正確に製造することは困難である。また、セラミッIt is difficult to manufacture a loop accurately. In addition,
クグリーンシート上への上記内部配線の形成状態、複数The formation state of the above internal wiring on the green sheet, multiple
枚のグリーンシートの積層及び圧着状態、更には内部配Stacking and crimping of two green sheets,
線とグリーンシートとの焼成収縮差等に起因して、内部Due to the difference in firing shrinkage between the wire and the green sheet, etc.
配線の端部がセラミック多層基板の端面に現れず、内部The end of the wiring does not appear on the end face of the ceramic multilayer board,
配線との導通が図れない多層型ジャンパーチップと成るIt becomes a multilayer type jumper chip that cannot be connected to the wiring
憂いが高い。The sadness is high.

【０００９】 本発明は、上述した多層型ジャンパーチッ
プを所謂グリーンシート積層法で製造するセラミック多
層基板とした場合の課題に鑑みなされたものであって、
その目的は、所定寸法の多層型ジャンパーチップを正確
に製造でき、しかも形成した内部配線との導通が確実に
図れる多層型ジャンパーチップの製造方法を提供するこ
とにある。 The present invention relates to a multilayer jumper chip as described above.
Ceramics manufactured by so-called green sheet lamination method
Considering the problem in the case of a layer substrate ,
The purpose is to precisely fit a multilayer jumper chip of a given size.
As well as reliable conduction with the formed internal wiring
An object of the present invention is to provide a method of manufacturing a multilayer jumper chip that can be achieved .

【００１０】[0010]

【課題を解決するための手段】本発明は、上記した目的
を達成するため、請求項１に記載した発明においては、
複数枚の焼成前のセラミックグリーンシートの表面に各
々チップサイズよりも長く内部配線を形成し、該焼成前
のセラミックグリーンシートを積層して焼成することに
より一体化させた後、該積層体を所定のチップサイズに
切断し、その後切断によって積層体の端面に現れた内部
配線の端部に導通する端面電極を積層体に形成する多層
型ジャンパーチップの製造方法とした。 また、請求項２
に記載した発明においては、少なくとも一枚の焼成後の
セラミック板と、少なくとも一枚の焼成前のセラミック
グリーンシートとの表面に各々チップサイズよりも長く
内部配線を形成し、該焼成後のセラミック板と焼成前の
セラミックグリーンシートとを、少なくとも焼成後のセ
ラミック板が重ならない状態で積層して焼成することに
より一体化させた後、該積層体を所定のチップサイズに
切断し、その後切断によって積層体の端面に現れた内部
配線の端部に導通する端面電極を積層体に形成する多層
型ジャンパーチップの製造方法とした。 According to the present invention, in order to achieve the above object, in the invention described in claim 1,
Each of the green ceramic sheets before firing
Form internal wiring longer than each chip size, before firing
Ceramic green sheets laminated and fired
After further integration, the laminate is set to a predetermined chip size.
After cutting, the inside that appeared on the end face of the laminate by cutting
Multi-layer that forms end-face electrodes conducting to the end of wiring in a laminate
And a method of manufacturing a jumper chip. Claim 2
In the invention described in the above, after firing at least one sheet
Ceramic plate and at least one ceramic before firing
On the surface with the green sheet each longer than the chip size
Internal wiring is formed, and the fired ceramic plate and the fired
At least after firing, the ceramic green sheet
Laminating and firing in a state where lamic plates do not overlap
After further integration, the laminate is set to a predetermined chip size.
After cutting, the inside that appeared on the end face of the laminate by cutting
Multi-layer that forms end-face electrodes conducting to the end of wiring in a laminate
And a method of manufacturing a jumper chip.

【００１１】 上記した本発明にかかる多層型ジャンパー
チップの製造方法によれば、焼成により一体化した積層
体を形成した後、該積層体を所定のチップサイズに切断
するため、所定寸法の多層型ジャンパーチップを正確に
製造することができる。 また、層間に形成された内部配
線は、その形成時においてはチップサイズよりも長く形
成し、その後所定のチップサイズに切断するため、積層
体の端面に確実に内部配線の端部が現れ、積層体の端面
に形成する端面電極との導通が確実に図れる多層型ジャ
ンパーチップを製造することができる。 更に、請求項２
に記載した発明においては、上記作用・効果に加えて、
焼成後のセラミック板が、グリーンシートの焼成時にお
ける縦、横の平面方向の収縮、及び反り等を抑えるた
め、更に形状・寸法の安定した多層型ジャンパーチップ
を製造することができる。 The above-mentioned multilayer jumper according to the present invention.
According to the chip manufacturing method , lamination integrated by firing
After forming the body, the laminate is cut to a predetermined chip size.
In order to make the multi-layer jumper chip
Can be manufactured. Also, the internal wiring formed between the layers
The line is longer than the chip size when it is formed
Layer, and then cut it to the desired chip size.
The end of the internal wiring appears on the end face of the body,
Multi-layer type jaw that can ensure conduction with the end face electrode formed on the
Can be manufactured. Further, claim 2
In the invention described in the above, in addition to the above action and effect,
The fired ceramic plate is
To reduce shrinkage and warpage in vertical and horizontal planes
Multi-layer jumper chip with more stable shape and dimensions
Can be manufactured.

【００１２】 ここで、上記焼成前のセラミックグリーン
シートは、１０００°Ｃ以下で焼成される所謂低温焼成
セラミックを用いることが望ましい。これは、低温焼成
セラミックを用いることにより、内部配線導体として導
電抵抗の低い銀、銅、金、銀−パラジュウム等の使用が
可能となり、電気損失の少ない多層型ジャンパーチップ
となるためである。 [0012] In this case, before the firing ceramic green
Sheets, so-called low-temperature firing is fired below 1000 ° C
It is desirable to use ceramic . This is because the use of low-temperature fired ceramics makes it possible to use silver, copper, gold, silver-palladium, or the like having a low conductive resistance as an internal wiring conductor, and a multilayer jumper chip with low electric loss. It is.

【００１３】 また、上記焼成後のセラミック板は、焼成
されたアルミナ板とすることが望ましい。これは、アル
ミナ板は、強度、熱放散、熱膨張係数、寸法安定性等で
優れた特性を持つため、該アルミナ板が、積層されて焼
成されることにより一体化した他のセラミック板、例え
ば低温焼成セラミック板の強度等を補い、多層型ジャン
パーチップ全体の品質特性を高いものとするために望ま
しい。 Further, the ceramic plate after the burning, it is desirable that the calcined alumina plate. This is al
Mina plate has strength, heat dissipation, coefficient of thermal expansion, dimensional stability, etc.
Because of its excellent properties, the alumina plates are laminated and fired.
Other ceramic plates integrated by being formed, for example
For example, a multilayer type
Desired to enhance the quality characteristics of the whole par chip
New

【００１４】[0014]

【実施例】以下、本発明の実施例を、比較例と共に図面
を参照しながら詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Embodiments of the present invention will be described below in detail with reference to the drawings together with comparative examples .

【００１５】 −比較例− 図１は、本発明に対する比較例を示したものであり、該
図中（ａ），（ｂ）は、ジャンパーチップであるセラミ
ック多層基板を作製する途中のグリーンシートを示した
平面図、（ｃ）及び（ｄ）は、各々作製したセラミック
多層基板の側面図、及び斜視図である。また（ｅ）は、
完成した電子回路基板の斜視図である。 [0015] - Comparative Example - FIG. 1 is a view showing a comparative example to the present invention, in figure (a), (b), the middle of the green sheet for making a ceramic multilayer substrate is a jumper chip The illustrated plan views, (c) and (d) are a side view and a perspective view, respectively, of the manufactured ceramic multilayer substrate. (E)
It is a perspective view of the completed electronic circuit board.

【００１６】 ジャンパーチップであるセラミック多層基
板の作製は、先ずアルミナとホウ珪酸鉛系ガラスを５０
重量部づつ用い、それに樹脂（バインダー）と溶剤を加
えて混合し、スラリーを作製した後、該スラリーをドク
ターブレード法により塗工し、乾燥してグリーンシート
１、及び２を作製する。 In order to manufacture a ceramic multilayer substrate as a jumper chip, first, alumina and lead borosilicate glass
After using a part by weight, a resin (binder) and a solvent are added thereto and mixed to prepare a slurry. The slurry is applied by a doctor blade method and dried to produce green sheets 1 and 2.

【００１７】 その後、上記グリーンシート１，２に、図
１（ａ），（ｂ）に示したように端面電極用の孔３，４
を各々開け、その孔３，４内に、スクリーン印刷法にて
銀−パラジウム系電極ペーストを用いて端面電極５，６
を印刷する。さらに上記グリーンシート１，２上に、内
部配線用銀ペーストを用いて各々同様にスクリーン印刷
法にて内部配線７，８を形成する。 [0017] Then, the green sheet 1, FIG. 1 (a), holes 3 and 4 for edge electrode as shown in (b)
Are respectively formed in the holes 3 and 4 by using a silver-palladium-based electrode paste by a screen printing method.
Print. Further, the internal wirings 7 and 8 are formed on the green sheets 1 and 2 by using a silver paste for internal wiring by screen printing in the same manner.

【００１８】 配線が形成された上記グリーンシート１，
２を重ね、さらに印刷した配線を保護するため、印刷し
ていないグリーンシートを最上部に重ねてグリーンシー
ト積層法にて積層した後、圧力２９０ｋｇ／ｃｍ^２で１
０分間プレスする。なお、本比較例においては、内部配
線を形成する層数を２層の例を挙げているが、３層以上
でも特に制限はない。 The above-mentioned green sheet 1 on which wiring is formed,
2 lap, to protect the wires were further printed, the green sheet which is not printed after laminating in the green sheet laminating method superimposed on top, under a pressure 290 kg / cm ² 1
Press for 0 minutes. In this comparative example , an example in which the number of layers forming the internal wiring is two is described, but there is no particular limitation even if the number of layers is three or more.

【００１９】 プレスした積層板は、４００°Ｃで１２０
分間脱バインダー（樹脂を燃焼、灰化して取り除く）し
た後、８５０°Ｃで１０分間焼成する。その後、得られ
た焼成体の表面に、内部配線７，８の位置が判るよう
に、配線に沿ってマーキング用ガラスペーストを用いて
マーキング９を印刷し、焼成する。 The pressed laminate is heated at 400 ° C. for 120
After debinding (burning and ashing the resin to remove the binder) for 10 minutes, baking is performed at 850 ° C. for 10 minutes. Thereafter, a marking 9 is printed on the surface of the obtained fired body along with the wiring using a glass paste for marking so that the positions of the internal wirings 7 and 8 can be known, and then fired.

【００２０】 最後に、端面電極５，６が焼成体の端面に
現れるように、上記端面電極用の孔３，４の中央部に沿
ってダイシングソーにて焼成体を切断し、図１（ｃ）及
び（ｄ）に示すような、交差配線を層間に形成された内
部配線７，８により交わることなく収納したジャンパー
チップであるセラミック多層基板１０を作製する。 [0020] Finally, as the end face electrodes 5 and 6 appear in the end face of the fired body, cutting the fired body in a dicing saw along a central portion of the bore 3 and 4 for the end surface electrodes, FIG. 1 (c 1) and (d), a ceramic multilayer substrate 10 which is a jumper chip in which cross wirings are housed without being crossed by internal wirings 7 and 8 formed between layers is produced.

【００２１】 得られたセラミック多層基板１０を、図１
（ｅ）に示す如くマザーボードである回路基板１１に、
その端面電極部において電気的に接続し、電子回路基板
を作製する。かかる電子回路基板は、マザーボードであ
る回路基板１１に形成された複数の交差する配線１２
を、１つのジャンパーチップであるセラミック多層基板
１０によって交わることなく接続した基板となる。 The obtained ceramic multilayer substrate 10 is shown in FIG.
(E) As shown in FIG.
Electrical connection is made at the end face electrode portions to produce an electronic circuit board. Such an electronic circuit board includes a plurality of intersecting wirings 12 formed on a circuit board 11 which is a motherboard.
Are connected without being crossed by a ceramic multilayer substrate 10 as one jumper chip.

【００２２】[0022] 上記比較例に示した製造方法においては、In the manufacturing method shown in the comparative example,
端面電極５，６が焼成体の端面に現れるように、上記端The end electrodes 5 and 6 are provided on the end surfaces of the fired body so that the end electrodes 5 and 6 appear on the end surfaces.
面電極用の孔３，４の中央部に沿ってダイシングソーにAlong dicing saw along the center of holes 3 and 4 for surface electrode
て焼成体を切断する際、端面電極５，６が焼成体の端面When cutting the fired body by heating, the end face electrodes 5 and 6 are connected to the end face of the fired body.
から剥離してしまう憂いがある。There is a fear that it will be peeled off.

【００２３】 −実施例１− 図２は、本発明の第１の実施例を示したものであり、該
図中（ａ），（ｂ）は、ジャンパーチップであるセラミ
ック多層基板を作製する途中のグリーンシートを示した
平面図、（ｃ）は、作製途中にあるセラミック多層基板
の側面図である。また（ｄ）及び（ｅ）は、各々作製し
たセラミック多層基板の側面図、及び斜視図である。 [0023] - Example 1 - 2, there is shown a first embodiment of the present invention, in figure (a), (b), the course of producing a ceramic multilayer substrate is a jumper chip (C) is a side view of the ceramic multi-layer substrate in the process of being manufactured. (D) and (e) are a side view and a perspective view, respectively, of the manufactured ceramic multilayer substrate.

【００２４】 本実施例においては、先ず上記比較例と同
様の方法で作製したグリーンシート２１、及び２２の表
面に、図２（ａ），（ｂ）に示したように、各々内部配
線用の銀ペーストを用いて、スクリーン印刷法にて配線
の端部がチップの外側にはみ出すようにチップサイズよ
りも大きく内部配線２３、及び２４を印刷する。 In this embodiment, first, as shown in FIGS. 2 (a) and 2 (b), the surfaces of the green sheets 21 and 22 produced by the same method as in the comparative example are respectively provided for the internal wiring. Using silver paste, the internal wirings 23 and 24 are printed larger than the chip size by screen printing so that the ends of the wirings protrude outside the chip.

【００２５】 その後、上記グリーンシート２１、及び２
２を、比較例と同じく積層、プレス、脱バインダー、焼
成した後、さらに比較例と同じくマーキング用のガラス
ペーストを用いてマーキング２５を焼成体の表面に印刷
し、焼成する。 [0025] Thereafter, the green sheet 21, and 2
2, similarly laminated to Comparative Example, the press, debinder, after firing, to print a marking 25 on the surface of the sintered body using a further comparative example also glass paste for marking, calcined.

【００２６】 得られた焼成体を、所定の寸法に切断し、
図２（ｃ）に示すように焼成体の端面に、内部配線２
３、及び２４の端部が現れた焼成体を形成する。 The obtained fired body is cut into a predetermined size,
As shown in FIG. 2C, the internal wiring 2 is provided on the end face of the fired body.
A fired body is formed in which the end portions 3 and 24 appear.

【００２７】 そして最後に、焼成体の端面に現れた上記
内部配線２３、及び２４の端部に、各々導通するように
銀−パラジウム系外部電極ペーストを用いて端面電極２
６を印刷し、焼成して図２（ｄ）及び（ｅ）に示すよう
な、交差配線を層間に形成された内部配線２３、及び２
４により交わることなく収納したセラミック多層基板２
７を作製する。 [0027] Finally, the end portion of the internal wiring 23, and 24 appeared on the end surface of the sintered body of silver such that each conductive - edge electrode using a palladium external electrode paste 2
6 is printed and baked to form internal wirings 23 and 2 having intersecting wirings formed between layers as shown in FIGS. 2 (d) and 2 (e).
Ceramic multilayer substrate 2 housed without intersecting with 4
7 is produced.

【００２８】 このセラミック多層基板２７を用いて、上
記比較例の図１（ｅ）に示したと同様の電子回路基板を
作製できる。 Using this ceramic multilayer substrate 27, an electronic circuit board similar to that shown in FIG. 1E of the comparative example can be manufactured.

【００２９】 −実施例２− 図３は、本発明の第２の実施例を示したものであり、該
図中（ａ）は、焼成したアルミナ板の平面図、（ｂ）
は、グリーンシートの平面図である。また（ｃ）及び
（ｄ）は、各々作製したセラミック多層基板の側面図、
及び斜視図である。 [0029] - Example 2 - 3, there is shown a second embodiment of the present invention, in figure (a) is a plan view of the fired alumina plate, (b)
FIG. 3 is a plan view of a green sheet. (C) and (d) are side views of the manufactured ceramic multilayer substrate, respectively.
And a perspective view.

【００３０】 先ず、焼成されたアルミナ板３１に、図３
（ａ）に示したように実施例１と同じくチップサイズよ
りも大きく内部配線３３を印刷し、焼成する。次に、実
施例１と同様の方法で作製したグリーンシート３２に、
図３（ｂ）に示したように同じく大きめの内部配線３４
を印刷する。 [0030] First, an alumina plate 31 which is fired, Figure 3
As shown in (a), the internal wiring 33 is printed and baked to be larger than the chip size as in the first embodiment. Next, a green sheet 32 produced in the same manner as in Example 1
As shown in FIG. 3B, similarly large internal wiring 34
Print.

【００３１】 その後、上記グリーンシート３２を、上記
アルミナ板３１の上に位置合わせして積層し、６０ｋｇ
／ｃｍ^２の圧力で３分間プレスした後、実施例１と同じ
く脱バインダー、焼成する。これを実施例１と同じく所
定の寸法に切断し、端面電極３５を印刷した後、焼成す
る。 [0031] Thereafter, the green sheet 32, stacked and aligned on top of the alumina plate 31, 60 kg
After pressing at a pressure of / cm ² for 3 minutes, the binder is removed and baked as in Example 1. This is cut into a predetermined size in the same manner as in the first embodiment, the end face electrode 35 is printed, and then fired.

【００３２】 そして最後に、得られた焼成体の最上部の
配線を保護するため、表面をガラス３６にて被覆すると
共に、上記実施例１と同様にマーキング３７を施し、焼
成して図３（ｃ）及び（ｄ）に示すような、交差配線を
層間に形成された内部配線３３，３４により交わること
なく収納したセラミック多層基板３８を作製する。 [0032] Finally, to protect the uppermost wiring of the resultant fired body surface as well as coated with glass 36, similarly subjected to marking 37 as in Example 1, FIG. 3 and fired ( A ceramic multilayer substrate 38 in which cross wirings are accommodated without intersecting with internal wirings 33 and 34 formed between layers as shown in c) and (d) is manufactured.

【００３３】 このセラミック多層基板３８を用いて、上
記比較例の図１（ｅ）に示したと同様の電子回路基板を
作製できる。 Using this ceramic multilayer substrate 38, an electronic circuit board similar to that shown in FIG. 1E of the comparative example can be manufactured.

【００３４】[0034]

【発明の効果】以上、説明した本発明にかかる多層型ジ
ャンパーチップの製造方法によれば、所定寸法の多層型
ジャンパーチップを正確に製造することができ、しかも
形成した内部配線との導通が確実に図れる多層型ジャン
パーチップを製造できる効果がある。 As described above, the multilayer die according to the present invention described above.
According to the method of manufacturing a jumper chip, a multilayer type having a predetermined size is used.
Jumper chips can be manufactured accurately, and
Multi-layer type jumper that can ensure conduction with the formed internal wiring
There is an effect that a par chip can be manufactured.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明に対する比較例を示した図であり、
（ａ），（ｂ）は、ジャンパーチップであるセラミック
多層基板を作製する途中のグリーンシートを示した平面
図、（ｃ）及び（ｄ）は、各々作製したセラミック多層
基板の側面図、及び斜視図である。また（ｅ）は、完成
した電子回路基板の斜視図である。FIG. 1 is a diagram showing a comparative example of the present invention,
(A), (b) is a plan view showing a green sheet in the process of manufacturing a ceramic multilayer substrate as a jumper chip, (c) and (d) are side views and perspective views of the manufactured ceramic multilayer substrate, respectively. FIG. (E) is a perspective view of the completed electronic circuit board.

【図２】本発明の第１の実施例を示した図であり、
（ａ），（ｂ）は、ジャンパーチップであるセラミック
多層基板を作製する途中のグリーンシートを示した平面
図、（ｃ）は、作製途中にあるセラミック多層基板の側
面図である。また（ｄ）及び（ｅ）は、各々作製したセ
ラミック多層基板の側面図、及び斜視図である。FIG. 2 is a diagram showing a first embodiment of the present invention;
(A), (b) is a plan view showing a green sheet during the production of a ceramic multilayer substrate as a jumper chip, and (c) is a side view of the ceramic multilayer substrate during the production. (D) and (e) are a side view and a perspective view, respectively, of the manufactured ceramic multilayer substrate.

【図３】本発明の第２の実施例を示した図であり、
（ａ）は、焼成したアルミナ板の平面図、（ｂ）は、グ
リーンシートの平面図である。また（ｃ）及び（ｄ）
は、各々作製したセラミック多層基板の側面図、及び斜
視図である。FIG. 3 is a view showing a second embodiment of the present invention;
(A) is a plan view of a fired alumina plate, and (b) is a plan view of a green sheet. (C) and (d)
3A and 3B are a side view and a perspective view, respectively, of a manufactured ceramic multilayer substrate.

【図４】従来の電子回路基板の一部を示した斜視図であ
る。FIG. 4 is a perspective view showing a part of a conventional electronic circuit board.

【図５】従来の他の電子回路基板の一部を示した斜視図
である。FIG. 5 is a perspective view showing a part of another conventional electronic circuit board.

【符号の説明】[Explanation of symbols]

１，２，２１，２２，３２ グリーンシート ３，４ グリーンシートに形成された孔 ５，６，２６，３５ 端面電極 ７，８，２３，２４，３３，３４ 内部配線 ９，２５，３７ マーキング １０，２７，３８ セラミック多層基板 １１ 回路基板 １２ 交差する配線 ３１ アルミナ板 1,2,21,22,32 Green sheet 3,4 Hole formed in green sheet 5,6,26,35 End face electrode 7,8,23,24,33,34 Internal wiring 9,25,37 Marking 10 , 27,38 Ceramic multilayer board 11 Circuit board 12 Crossing wiring 31 Alumina plate

フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H05K 1/11 Continuation of front page (58) Field surveyed (Int.Cl. ⁷ , DB name) H05K 1/11

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 複数の交差配線を層間に形成された内部
配線により交わることなく収納した多層型ジャンパーチ
ップの製造方法において、複数枚の焼成前のセラミック
グリーンシートの表面に各々チップサイズよりも長く上
記内部配線を形成し、該焼成前のセラミックグリーンシ
ートを積層して焼成することにより一体化させた後、該
積層体を所定のチップサイズに切断し、その後切断によ
って積層体の端面に現れた内部配線の端部に導通する端
面電極を積層体に形成したことを特徴とする、多層型ジ
ャンパーチップの製造方法。 A plurality of intersecting wires formed between layers.
Multi-layer jumper stored without intersecting by wiring
In the method of manufacturing a chip, a plurality of ceramics before firing
Longer than the chip size on the surface of the green sheet
The internal wiring is formed, and the ceramic green ceramic before firing is formed.
After laminating the sheets and integrating them by firing,
The laminate is cut to a predetermined chip size and then cut.
End that is connected to the end of the internal wiring that appears on the end face of the laminate
Characterized in that surface electrodes are formed in a laminate,
Manufacturing method of jumper chips. 【請求項２】 複数の交差配線を層間に形成された内部
配線により交わることなく収納した多層型ジャンパーチ
ップの製造方法において、少なくとも一枚の焼成後のセ
ラミック板と、少なくとも一枚の焼成前のセラミックグ
リーンシートとの表面に各々チップサイズよりも長く上
記内部配線を形成し、該焼成後のセラミック板と焼成前
のセラミックグリーンシートとを、少なくとも焼成後の
セラミック板が重ならない状態で積層して焼成すること
により一体化させた後、該積層体を所定のチップサイズ
に切断し、その後切断によって積層体の端面に現れた内
部配線の端部に導通する端面電極を積層体に形成したこ
とを特徴とする、多層型ジャンパーチップの製造方法。 2. An interior in which a plurality of cross wirings are formed between layers.
Multi-layer jumper stored without intersecting by wiring
In the method of manufacturing a chip, at least one fired
Lamic plate and at least one ceramic block before firing
Longer than the chip size on the surface with the lean sheet
The internal wiring is formed, and the fired ceramic plate and the fired
At least after firing
Laminating and firing without overlapping ceramic plates
After the integration, the laminate is set to a predetermined chip size.
And then cut to the end of the laminate
The end face electrode conducting to the end of the external wiring is formed on the laminate.
And a method for manufacturing a multilayer jumper chip. 【請求項３】 上記焼成前のセラミックグリーンシート
が、１０００°Ｃ以下で焼成される所謂低温焼成セラミ
ックであることを特徴とする、請求項１又は２記載の多
層型ジャンパーチップの製造方法。 Wherein said pre-fired ceramic green sheet <br/> is, so-called low-temperature firing is fired below 1000 ° C Ceramic
Wherein the Tsu is click, claim 1 or 2 multi according
Manufacturing method of layer type jumper chip. 【請求項４】 上記焼成後のセラミック板が、焼成され
たアルミナ板であることを特徴とする、請求項２又は３
記載の多層型ジャンパーチップの製造方法。 4. A ceramic plate after the firing, characterized in that it is a calcined alumina plate, according to claim 2 or 3
A method for manufacturing the multilayer jumper chip as described in the above .