JP3064680B2 - 液晶表示装置 - Google Patents
液晶表示装置Info
- Publication number
- JP3064680B2 JP3064680B2 JP18396492A JP18396492A JP3064680B2 JP 3064680 B2 JP3064680 B2 JP 3064680B2 JP 18396492 A JP18396492 A JP 18396492A JP 18396492 A JP18396492 A JP 18396492A JP 3064680 B2 JP3064680 B2 JP 3064680B2
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- switching
- switching elements
- voltage
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
にアクティブマトリクス型の液晶表示装置に関する。
て軽量、薄型で高画質なアクティブマトリクス型の液晶
表示装置(LCD)の採用が顕著となっている。さらに
最近のパソコンはマルチメディア化の方向へ進んでお
り、パソコン画像もTV画像も光ディスクからの静止画
像も表示できるマルチメディア対応LCDが求められて
いる。
するために必要な構成例を図12に示す。ここでは表示
装置としてパソコン画像表示専用の液晶表示装置7が使
用されている。液晶表示装置7にはパソコン8の映像信
号とは映像信号周波数の異なる光ディスク10及びTV
チューナ9がパソコン8を介して接続される。液晶表示
装置7にはパソコン8内のCPU8aで生成された画像
が表示されると共にTVチューナ9からのTV画像や光
ディスク10からの静止画像はインターフェース(I/
F)回路8bを通して変換された後メモリ8cに取り込
まれ、パソコン画像として表示される。
に液晶パネル7a,データドライバ7b,スキャンドラ
イバ7cよりなる。液晶パネル7aはマトリクス状に配
置された画素電極7a-1に対向して対向電極を設け、画
素電極7a-1と対向電極との間に液晶を充填しておき、
画素電極7a-1と対向電極との間に電圧を印加すること
により液晶の状態を変化させて、光の透過率を変えてや
ることにより表示を行っていた。このとき、画素電極7
a-1の選択は各画素電極7a-1にドレインが接続され、
ソースがデータドライバ7bに接続され、ゲートがスキ
ャンドライバ7cに接続され1画素電極当たりに1個の
割合で設けられたスイッチング素子7a-2により行って
いた。
表示装置は各画素電極に対して1つのスイッチング素子
が配設されており、映像信号周波数が異なる映像源を表
示しようとすると、スイッチング素子の周波数特性に合
った信号に変換して入力する必要があった。
ミックレンジ)を小さくしてコストを抑えていることに
起因する。映像信号の周波数が高く1走査ライン当たり
の書き込み時間が短いパソコン画像を表示するには、ス
イッチング素子がオンの時の電流(オン電流)が大きく
なるようにゲートオン電圧を高くする必要があり、ドラ
イバの耐圧からゲートオフ電圧も高くせざるをえない。
その結果、非書き込み時の電流(オフ電流、リーク電
流)も大きくなり、画像リフレッシュ周期の短いパソコ
ン画像ならば問題はないが、リフレッシュ周期の長いT
V画像や静止画像では画質が著しく劣化してしまう。
映像源からなるマルチメディアシステムを構成する場
合、変換回路が必要となり装置の構造が複雑となると共
に高価なものとなってしまう等の問題点があった。
各種表示条件で画質の劣化なく表示できる液晶表示装置
を提供することを目的とする。
するために、マトリクス状に配置された複数の画素電極
夫々に印加する電圧を制御することにより画素電極の上
部の液晶の状態を変化させ表示を行なう液晶表示装置に
おいて、前記複数の画素電極より所定の画素電極を選択
するスイッチング素子を一画素電極当たりに複数個設
け、複数個のスイッチング素子を切換手段により切換
え、切換え時に、複数個のスイッチング素子のうちオフ
とするスイッチング素子のゲート電極にゲートオフ電圧
以下の電圧を印加する構成としてなる。
け、切換信号に応じてスイッチング素子を切換えられる
構成とすることにより、各種表示条件に応じてスイッチ
ング素子の特性を変更でき、表示条件に応じた表示が可
能となり、従って、いかなる表示条件でも画質を劣化さ
せずに済む。
を示す。
画素分だけを示したものである。
ル1は画素電極111 ,112 ,スイッチング素子121 ,12
2 ,123 ,124 ,ゲート電極131 ,132 ,133 ,134 ,
そしてデータ電極14を有する。2はデータドライバで
あり、映像源6からのデータ、及び同期信号SCKに基
づいた電圧をデータ電極14に出力する。31,32は
スキャンドライバであり、ゲート電源4から電圧V411
を選択電圧入力VSELに電圧V412 を非選択電圧入力
VNSELに入力すると共に電圧V421 を選択電圧入力
VSELに電圧V422 を非選択電圧VNSELにそれぞ
れ入力する。また、スキャンドライバ31,32は映像
源6からの水平同期信号HSに基づいてゲート選択期間
には電圧V411 ,V421 をそれぞれ選択出力し、ゲート
非選択期間には電圧V412 ,V422 をそれぞれ選択出力
して、ゲート電極131 ,133 ,及びゲート電極132 ,13
4 にそれぞれ印加する。4はゲート電源回路を示す。ゲ
ート電源回路4はゲート電源制御回路5からの制御デー
タCNTLに基づいて、図3に示すようにスキャンドラ
イバ31,32いずれにもスイッチング素子を順次選択
走査するためのゲートオン電圧とゲートオフ電圧を出力
するか、あるいはスキャンドライバ31には同様の電圧
を与えるとともにスキャンドライバ32にはゲートオフ
電圧よりも低い電圧を出力するかを選択する。又ゲート
電源制御回路5は映像源6からの水平同期信号HSのタ
イミングで制御データCNTLを生成する。水平同期信
号HSに応じて制御データCNTLを出力するゲート電
源制御回路5の構成を図2に示す。ゲート電源制御回路
5はカウンタ51,タイマ52,ラッチ53,メモリ5
4よりなる。タイマ52の出力により定期的にリセット
されるカウンタ51が水平同期信号HSをカウントし、
そのカウント結果をラッチ53がタイマ52のタイミン
グで取り込み、変換テーブルを記録したメモリ54によ
ってラッチ53の出力値が変換され制御データCNTL
が出力される。なお、制御データCNTLのビット数は
1画素に設けるスイッチング素子の個数による。例えば
2個なら1ビット、4個までなら2ビットというように
決定できる。この結果、水平同期信号HSの周波数で一
定時間内のカウンタ51のカウント結果が異なるため周
波数の違いを検出することができ、周波数によるゲート
電源回路4の制御を行なう構成とされている。
給される映像信号の周波数に基づいて1画素電極当たり
2個のスイッチング素子121 ,122 及びスイッチング素
子123 ,124 を用いるか、1個のスイッチング素子121
,123 を完全にオフにして1個のスイッチング素子122
,124 だけを用いるかを選択して駆動するように構成
する。
122 及びスイッチング素子123 ,124 のチャネル幅/チ
ャネル長(W/L)はすべて同じものとする。つまり、
同一の特性を有する構成とする。
の周波数が高く1走査ライン当たりの書き込み時間が短
い映像を表示する場合には、スキャンドライバ31,3
2の両方から表示のためのゲート電圧波形(順次走査波
形)が出力されて2個のスイッチング素子を用いて短時
間で充電書き込みが行われる。このとき、映像のリフレ
ッシュ周期が短いことからリーク電流の影響は小さく問
題にならない。一方、映像信号の周波数が低く1走査ラ
イン当たりの書き込み時間が長い映像を表示する場合に
は、スキャンドライバ31からは順次走査波形が出力さ
れて1個のスイッチング素子を用いてゆっくりと充電書
き込みが行われる。このとき、スキャンドライバ32は
オフされ、他方のスイッチング素子が完全にオフ状態で
あるため非書き込み時間(電荷保持時間)のリーク電流
は小さく、リフレッシュ周期の長いTV画像や静止画像
での画質劣化の問題が無くなる。
アに対してフレームメモリや専用インタフェース回路等
を用いずに対応できる。
のスイッチング素子を設けたが、スイッチング素子は3
個以上であってもよい。また、ゲート電極131 ,133 に
つながるスキャンドライバ31とゲート電極132 ,134
につながるスキャンドライバ32は別個の装置とした
が、これを1個の装置にまとめてもよい。また、ゲート
電源制御回路5は映像源6からの水平同期信号HSに基
づいて制御データCNTLを決定したが、他の方法で決
めてもよい。
には電圧V411 ≪VGOFF,電圧V412 ≪VGOF
F,電圧V421 =VGON,電圧V422 =VGOFFを
出力し、HSの周波数が低い時には電圧V411 =VGO
N,V412 =VGOFF,電圧V421 ≪VGOFF,電
圧V422 ≪VGOFFを出力するようにしてもよい。こ
の場合は常に1個のスイッチング素子だけが書き込み動
作を行う構成も考えられる。
スイッチング素子には異なる特性を持たせる。スイッチ
ング素子122 ,124 には表示に用いた場合のオフ・リー
ク電流が大きいがオン電流も大きくなるトランジスタを
使用し、スイッチング素子121 ,123 にはオン電流が小
さいがオフ・リーク電流も小さいトランジスタを使用す
る。なお、これらの素子の作り分けは例えばトランジス
タのチャネルのチャネル幅/チャネル長(W/L)を変
えることで実現できる。
5の制御データCNTLに基づいて、水平同期信号HS
の周波数が予め決められた所定の値より周波数が高い時
にはV411 =VGON(ゲートオン電圧)、V412 =V
GOFF(ゲートオフ電圧)、V421 =VGON,V42
2 =VGOFFを出力し、水平同期信号HSの周波数が
予め決められた所定の周波数が低い時には電圧V411 =
VGON,電圧V412=VGOFF,電圧V421 ,V422
≪VGOFFを出力する。そして、スキャンドライバ
31,32は図3,または図4に示すような波形をデー
タ電極に印加する。この結果、映像信号の周波数が高く
1走査ラインの時間が短い場合にはスイッチング素子12
1 (小)とスイッチング素子122 (大)の両方を使って
短時間で充電書き込みを行う。一方、映像信号の周波数
が低く1走査ラインの時間が長い場合には、スイッチン
グ素子121 だけを用いてゆっくりと充電書き込みを行う
とともに、スイッチング素子122 は完全にオフ状態であ
るため電荷保持時間の2つのスイッチング素子のリーク
電流は小さく、リフレッシュ周期の長いTV画像や静止
画像にも対応できる構成とする。
を示す。図1と同一構成部分には同一符号を付し、その
説明は省略する。
5の構成が異なる、すなわち、本実施例はゲート電源制
御回路5を温度センサ56,A/D(アナログ/ディジ
タル)コンバータ57,メモリ54で構成し、液晶パネ
ル1に取り付けた温度センサ56の出力(温度に依存し
たアナログ電圧)をA/Dコンバータ57でディジタル
データに変換し、前記例と同様にメモリ54でテーブル
変換するものである。温度センサ56としては例えば熱
電対が挙げられる。このとき、温度が高くなると液晶の
電流が大きくなるため、スイッチング素子の切換えは同
一特性のスイッチング素子の2つ又はオン電流の大きな
ものを温度が低いときには液晶のもれ電流が小さくなる
ため、同一特性の2つのうち1つのスイッチング素子又
は異なる特性の2つのスイッチング素子のうちオン電流
の小さなものを用いる。この結果、液晶パネルの温度変
化によるスイッチング素子や液晶容量、リーク特性の変
化に対応した駆動を実現することができる。
を示す。同図中、図1と同一構成部分には同一符号を付
し、その説明は省略する。
源制御回路5をパソコン等から日付データを入力し、こ
れをメモリ54によりテーブル変換して制御データCN
TLを得る構成とした。このときのスイッチの切換え
は、初めのうちは同一特性の1つのスイッチング素子又
は特性の異なる2つのスイッチング素子のうちオン電流
の小さい方を用い、これにより時間が経過し、液晶が劣
化した場合には液晶のもれ電流が大きくなるため、2つ
又は特性の異なる2つのスイッチング素子のうちオン電
流の大きい方のスイッチング素子又はオン電流の大・小
2つのスイッチング素子両方を用いる構成とする。液晶
特性やスイッチング素子特性の経年変化に対応した駆動
を実現することが可能となる。
Lを自動的に発生する方法を述べたが、このほかディッ
プスイッチ等を用いて使用者が手動で入力することも可
能である。この構成では、制御回路や変換テーブルを全
て省略でき、小型化・低コスト化を図ることができるた
め、頻繁に切り換える必要のない用途では有効な構成で
ある。
は、変換テーブルのアドレス入力ビット数を増やすこと
で任意に組み合わせることが可能である。
示す。本実施例の構成は図1と同一であるためその説明
は省略する。本実施例ではゲートオフ電圧よりも低い電
圧を印加する素子がある場合ゲート電源回路31,32
は図7に示すようにゲート電圧波形を印加する構成とし
ている。
すようにゲート・ソース間には寄生容量C121 ,C122
が存在し、図9(A)に示すようにゲート電圧波形が立
ち下がるときに図9(B)に実線で示すように液晶に充
電した電圧(ソース電圧)に影響して、容量結合により
引き下げてしまう。そこで、本実施例では、図7(A)
に示すようにV421 V422 をVGOFFよりも低い電圧
に設定すると共に、図7(B)に示すようにV421 をV
422 に対して(VGON−VGOFF)だけ低く設定す
る。この結果、ゲート電極131 に印加する波形の立ち下
がりの影響をゲート電極132 に印加する波形の立ち上が
りの影響が打ち消すように動作し、スイッチング素子12
2 は完全オフでリークを抑えたままで寄生容量の影響を
打ち消し、図9(B)に実線で示すように充電電圧を充
電した値に保持する効果も有する。また、ゲート電極13
2 に印加する波形の変化量はゲート電極131 に印加する
波形の変化量と同じであり、スキャンドライバ31,3
2に負担をかけるものではないため、容易に実現するこ
とができる。
た場合には、動作させる素子と完全オフにする素子の個
数や種類を調整したり、電圧V422 と電圧V421 の電位
差を調整することによって寄生容量の影響と打ち消し効
果のつりあいをとることができる。
す。同図中、図1と同一構成部分には同一符号を付し、
その説明は省略する。本実施例はゲート電源制御回路5
をカウンタ51とメモリ54から構成し、カウンタ51
は同期信号SCKをカウントしながら水平同期信号HS
によって1H(水平同期期間)毎にリセットされ、54
は51のカウント結果をアドレス入力に入力して制御デ
ータCNTLを出力する。ここではスイッチング素子の
グループ分けを2種類(2個ともAグループ/1個だけ
Aグループ)の間で切り換えるので、制御データCNT
Lは1ビットでよい。もし、1画素当たりのスイッチン
グ素子数が3個以上であり、しかも3種類以上のグルー
プ分けを切り換えて用いるのならば(例:3個/2個/
1個、素子α/素子β/素子γ等)、そのグループ分け
の数を表現できるだけのビット数が必要となる、スイッ
チング素子122 はW/Lを大きくした素子であり、オン
電流が大きいかわりにゲート・ソース間寄生容量C122
も大きくゲート電圧波形の立ち下がりでソース電圧に与
える影響が大きい。一方、スイッチング素子121 はW/
Lを小さくした素子であり、寄生容量C121 が小さくソ
ース電圧に与える影響が小さいかわりにオン電流も小さ
い。
(B)はゲート電極131 (スイッチング素子121 )に
(C)はゲート電極132 (スイッチング素子122 )に印
加する波形であり、このときのソース電圧波形(画素電
極電位)を(D)に示してある。1H内での制御データ
CNTLの変化前の期間を期間,変化後の期間を期間
とおくと、期間ではスイッチング素子121 ,122 両
方の素子がAグループに分類されてゲート・オン電圧V
GONが印加されており、期間ではスイッチング素子
121 だけがAグループに分類されてVGONが印加さ
れ、スイッチング素子122 にはVGOFFが印加され
る。この結果ソース電圧波形は、まずスイッチング素子
121 とオン電流の大きなスイッチング素子122 によって
急速にデータ電圧VDATAまで充電されるが、期間
の終わりにスイッチング素子122 のゲート波形が立ち下
がることで大幅に(ΔV1)低下する。続いて、期間
ではスイッチング素子121 が低下分を充電してVDAT
Aまで立ち上げる。スイッチング素子121 の寄生容量は
小さいため、ゲート波形立ち下がりの影響は非常に小さ
く(ΔV2)、その結果短時間で精度良く液晶に書き込
むことができる。
間はVGOFF,期間でVGONとしてもよい。こ
の場合、期間のゲート電圧波形の立ち上がりでΔV1
を若干小さくする効果が期待できる。
画素当たり2個より多くてもよい。
極当たりに、複数個の画素電極を設けることにより、映
像信号の1ライン当たりの書き込み時間や装置の温度変
化・経年変化など、液晶への電荷の書き込み・保持条件
の変化に対応してスイッチング素子を切り換えて使用す
ることができるため、周囲条件や各種メディアに対応し
た表示が可能となる等の特長を有する。
ある。
る。
る。
Claims (6)
- 【請求項1】 マトリクス状に配置された複数の画素電
極(111 ,112 )夫々に印加する電圧を制御することに
より該画素電極(111 ,112 )の上部の液晶の状態を変
化させ表示を行なう液晶表示装置において、 前記複数の画素電極(111 ,112 )より所定の画素電極
を選択するスイッチング素子(121 〜124 )を一画素電
極当たりに複数個設け、該複数個のスイッチング素子
(121 ,122 ;123 ,124 )を切換手段(5,4,3
1,32)により切換信号に応じて切換え、切換え時
に、該複数個のスイッチング素子(121 ,122;123 ,1
24 )のうちオフとするスイッチング素子のゲート電極
にゲートオフ電圧以下の電圧を印加することを特徴とし
た液晶表示装置。 - 【請求項2】 前記複数個のスイッチング素子(121 ,
122 ;123 ,124 )は互いにオン電流値が異なることを
特徴とする請求項1記載の液晶表示装置。 - 【請求項3】 前記複数個のスイッチング素子(121 ,
122 ;123 ,124 )はすべて同一のオン電流値を有する
ことを特徴とする請求項1記載の液晶表示装置。 - 【請求項4】 前記切換手段(5)は表示画像の同期信
号周波数に応じて前記複数個のスイッチング素子(121
,122 ;123 ,124 )の切換えを行なうことを特徴と
する請求項1乃至3のうちいずれか一項記載の液晶表示
装置。 - 【請求項5】 前記切換手段(5)は温度センサ(5
6)を有し、液晶の周囲温度に応じて前記複数個のスイ
ッチング素子(121 ,122 ;123 ,124 )のうち使用す
るスイッチング素子の切換えを行なうことを特徴とする
請求項1乃至3のうちいずれか一項記載の液晶表示装
置。 - 【請求項6】 前記切換手段(5)は日付データに応じ
て前記スイッチング素子(121 〜124 )の劣化を検出
し、前記複数個のスイッチング素子(121 ,122 ;123
,124 )のうち使用するスイッチング素子の切換えを
行なうことを特徴とする請求項1乃至3のうちいずれか
一項記載の液晶表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18396492A JP3064680B2 (ja) | 1992-07-10 | 1992-07-10 | 液晶表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP18396492A JP3064680B2 (ja) | 1992-07-10 | 1992-07-10 | 液晶表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0627489A JPH0627489A (ja) | 1994-02-04 |
JP3064680B2 true JP3064680B2 (ja) | 2000-07-12 |
Family
ID=16144905
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP18396492A Expired - Fee Related JP3064680B2 (ja) | 1992-07-10 | 1992-07-10 | 液晶表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3064680B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001013930A (ja) * | 1999-07-02 | 2001-01-19 | Nec Corp | アクティブマトリクス型液晶ディスプレイの駆動制御装置 |
CN103018987B (zh) * | 2012-12-06 | 2015-05-13 | 京东方科技集团股份有限公司 | 阵列基板及显示装置 |
-
1992
- 1992-07-10 JP JP18396492A patent/JP3064680B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0627489A (ja) | 1994-02-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1134721B1 (en) | Display apparatus comprising two display regions and portable electronic apparatus that can reduce power consumption, and method of driving the same | |
US7403185B2 (en) | Liquid crystal display device and method of driving the same | |
US7148885B2 (en) | Display device and method for driving the same | |
JP4547047B2 (ja) | 画素予備充電を用いてフラットスクリーンをアドレス指定する方法、その方法を実施するドライバ及びその方法の大型スクリーンへの応用 | |
US6172663B1 (en) | Driver circuit | |
JP4330059B2 (ja) | 液晶表示装置及びその駆動制御方法 | |
KR100358879B1 (ko) | 액정 표시 장치의 구동 회로와 그 구동 방법 | |
JPH11281957A (ja) | 表示装置および表示方法 | |
JP2001215469A (ja) | 液晶表示装置 | |
JPH11119734A (ja) | 液晶表示装置の駆動回路、及び液晶表示装置 | |
US20120120044A1 (en) | Liquid crystal display device and method for driving the same | |
JP3800831B2 (ja) | 表示装置及び電子機器 | |
JP2007279539A (ja) | ドライバ回路、表示装置及びその駆動方法 | |
JP4378125B2 (ja) | 液晶表示装置 | |
JP3568615B2 (ja) | 液晶駆動装置,その制御方法及び液晶表示装置 | |
JP2000231365A (ja) | 液晶表示パネル用駆動回路及び液晶表示装置 | |
US8872809B2 (en) | Liquid crystal display apparatus, drive circuit therefor, and drive method therefor | |
KR100848953B1 (ko) | 액정표시장치의 게이트 구동회로 | |
JP2003208141A (ja) | 表示装置および表示方法 | |
JP2005513537A (ja) | 液晶ディスプレイ用列ドライバ | |
JP2506582B2 (ja) | アクティブ液晶表示装置 | |
KR101408260B1 (ko) | 액정표시장치의 게이트 구동 회로 | |
KR101386569B1 (ko) | 액정표시장치의 응답속도 개선 장치 및 방법 | |
JP3064680B2 (ja) | 液晶表示装置 | |
KR20050106125A (ko) | 디스플레이 장치 및 그 제어 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000418 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080512 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120512 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |