JP3064676B2 - 積層セラミック磁器素子 - Google Patents
積層セラミック磁器素子Info
- Publication number
- JP3064676B2 JP3064676B2 JP4168841A JP16884192A JP3064676B2 JP 3064676 B2 JP3064676 B2 JP 3064676B2 JP 4168841 A JP4168841 A JP 4168841A JP 16884192 A JP16884192 A JP 16884192A JP 3064676 B2 JP3064676 B2 JP 3064676B2
- Authority
- JP
- Japan
- Prior art keywords
- layers
- internal electrode
- ceramic
- layer
- external electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Thermistors And Varistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、電子機器や電気機器で
発生するノイズ、パルス、静電気などの異常高電圧、高
周波ノイズからＩＣ，ＬＳＩなどの半導体素子および電
子機器や電気機器の回路を保護する目的で使用される積
層セラミック磁器素子に関するものである。
発生するノイズ、パルス、静電気などの異常高電圧、高
周波ノイズからＩＣ，ＬＳＩなどの半導体素子および電
子機器や電気機器の回路を保護する目的で使用される積
層セラミック磁器素子に関するものである。
【０００２】
【従来の技術】近年電子機器や電気機器は小型化、多機
能化を実現するためにＩＣ，ＬＳＩなどの半導体素子が
広く用いられ、それに伴って電子機器や電気機器のノイ
ズ、パルス、静電気などの異常高電圧に対する耐力は低
下している。そこでこれら電子機器や電気機器のノイ
ズ、パルス、静電気などの異常高電圧に対する耐力を確
保するためにフィルムコンデンサ、電解コンデンサ、半
導体セラミックコンデンサ、積層セラミックコンデンサ
などが用いられているが、これらは電圧の比較的低いノ
イズや高周波ノイズの吸収、抑制には優れた特性を示す
が、高い電圧のパルスや静電気に対してはその効果を示
さず、半導体素子の誤動作や破壊を引き起こすことがあ
る。
能化を実現するためにＩＣ，ＬＳＩなどの半導体素子が
広く用いられ、それに伴って電子機器や電気機器のノイ
ズ、パルス、静電気などの異常高電圧に対する耐力は低
下している。そこでこれら電子機器や電気機器のノイ
ズ、パルス、静電気などの異常高電圧に対する耐力を確
保するためにフィルムコンデンサ、電解コンデンサ、半
導体セラミックコンデンサ、積層セラミックコンデンサ
などが用いられているが、これらは電圧の比較的低いノ
イズや高周波ノイズの吸収、抑制には優れた特性を示す
が、高い電圧のパルスや静電気に対してはその効果を示
さず、半導体素子の誤動作や破壊を引き起こすことがあ
る。
【０００３】また高い電圧のパルスや静電気を吸収、抑
制するためにはＳｉＣ，ＺｎＯ系バリスタが用いられて
いるが、これらは電圧の比較的低いノイズや高周波ノイ
ズの吸収、抑制には効果を示さず半導体素子の誤動作を
引き起こすことがあり、これら両者の欠点を補完するも
のとして特開昭５７−２７００１号公報、特開昭５７−
３５３０３号公報に開示されているようなＳｒＴｉＯ3
系バリスタが開発され使用されている。
制するためにはＳｉＣ，ＺｎＯ系バリスタが用いられて
いるが、これらは電圧の比較的低いノイズや高周波ノイ
ズの吸収、抑制には効果を示さず半導体素子の誤動作を
引き起こすことがあり、これら両者の欠点を補完するも
のとして特開昭５７−２７００１号公報、特開昭５７−
３５３０３号公報に開示されているようなＳｒＴｉＯ3
系バリスタが開発され使用されている。
【０００４】一方電子部品の分野においては、機器の小
型化に対応して軽薄短小化、高性能化がますます進み面
実装可能なチップ部品の開発が必要不可欠になってきて
いる。これらに対応して特開昭５４−５３２４８号公
報、特開昭５４−５３２５０号公報などに開示された内
容を応用した例や、特開昭５９−２１５７０１号公報、
特開昭６３−２１９１１５号公報に開示された例がある
が、これらの方法はプロセス的に複雑であったり、得ら
れた特性が目的を達成するのに不十分であったりして未
だに実用化の段階に達していない。そこで我々発明者は
特願平１−８６２４３号公報に新しい組成及び新しい製
造方法により実用化可能な方法を開示した。
型化に対応して軽薄短小化、高性能化がますます進み面
実装可能なチップ部品の開発が必要不可欠になってきて
いる。これらに対応して特開昭５４−５３２４８号公
報、特開昭５４−５３２５０号公報などに開示された内
容を応用した例や、特開昭５９−２１５７０１号公報、
特開昭６３−２１９１１５号公報に開示された例がある
が、これらの方法はプロセス的に複雑であったり、得ら
れた特性が目的を達成するのに不十分であったりして未
だに実用化の段階に達していない。そこで我々発明者は
特願平１−８６２４３号公報に新しい組成及び新しい製
造方法により実用化可能な方法を開示した。
【０００５】
【発明が解決しようとする課題】従来、積層型ＳｒＴｉ
Ｏ3系バリスタに関しては前記従来例で示したように様
々な材料組成、製造方法が開発されてきたが、いずれの
場合もプロセス的に複雑であったりして実用化のレベル
に達していないという問題点を有していた。また得られ
た素子の特性は電源ラインに加わる高い電圧のパルスや
静電気を吸収、抑制するのにはその効果を示すが、信号
ラインの加わる高周波ノイズの吸収、抑制には効果を示
さないといった問題点を有していた。
Ｏ3系バリスタに関しては前記従来例で示したように様
々な材料組成、製造方法が開発されてきたが、いずれの
場合もプロセス的に複雑であったりして実用化のレベル
に達していないという問題点を有していた。また得られ
た素子の特性は電源ラインに加わる高い電圧のパルスや
静電気を吸収、抑制するのにはその効果を示すが、信号
ラインの加わる高周波ノイズの吸収、抑制には効果を示
さないといった問題点を有していた。
【０００６】本発明は前記従来の問題点を解決するもの
で、信号ラインに加わる高周波ノイズの吸収、抑制が可
能で静電気パルスなどの異常電圧が加わっても壊れず、
耐環境特性、特に耐湿性に優れた積層セラミック磁器素
子を得ることを目的とするものである。
で、信号ラインに加わる高周波ノイズの吸収、抑制が可
能で静電気パルスなどの異常電圧が加わっても壊れず、
耐環境特性、特に耐湿性に優れた積層セラミック磁器素
子を得ることを目的とするものである。
【０００７】
【課題を解決するための手段】本発明の積層セラミック
磁器素子は、セラミック層と内部電極層が交互に積層さ
れるように２層の内部電極層を設け、この二層の内部電
極層のそれぞれの一端を対向する外部電極に接続し、最
上層と最下層のセラミック層の厚みの合計が前記内部電
極層間によって挟まれるセラミック層の厚みより大きく
なるように構成し、前記内部電極層の一方は長方形であ
り、他方は前記外部電極と接続された部分を底辺とする
三角形である。
磁器素子は、セラミック層と内部電極層が交互に積層さ
れるように２層の内部電極層を設け、この二層の内部電
極層のそれぞれの一端を対向する外部電極に接続し、最
上層と最下層のセラミック層の厚みの合計が前記内部電
極層間によって挟まれるセラミック層の厚みより大きく
なるように構成し、前記内部電極層の一方は長方形であ
り、他方は前記外部電極と接続された部分を底辺とする
三角形である。
【０００８】
【作用】この構成によれば、最上層と最下層のセラミッ
ク層の厚みの合計を内部電極層間に挟まれるセラミック
層の厚みより大きくすることにより、外部電極間に加わ
る電圧は内部電極層間に挟まれるセラミック層に加わ
り、積層セラミック磁器素子表面をリークすること無
く、積層セラミック磁器素子を機能させることができ
る。
ク層の厚みの合計を内部電極層間に挟まれるセラミック
層の厚みより大きくすることにより、外部電極間に加わ
る電圧は内部電極層間に挟まれるセラミック層に加わ
り、積層セラミック磁器素子表面をリークすること無
く、積層セラミック磁器素子を機能させることができ
る。
【０００９】また内部電極層に挟まれるセラミック層を
一層とし、このセラミック層を介して対向する内部電極
層面積を小さくすることにより、静電容量を小さくして
いる。 従ってノイズ減衰率が最大になる共振周波数を高
くすることができ、信号ラインに乗ってくる高周波ノイ
ズを吸収、抑制することができる。
一層とし、このセラミック層を介して対向する内部電極
層面積を小さくすることにより、静電容量を小さくして
いる。 従ってノイズ減衰率が最大になる共振周波数を高
くすることができ、信号ラインに乗ってくる高周波ノイ
ズを吸収、抑制することができる。
【００１０】
【００１１】
【００１２】
【００１３】
【実施例】（実施例１）以下に実施例を挙げて具体的に
説明する。
説明する。
【００１４】まず、第１成分としてＳｒＣＯ3、ＣａＣ
Ｏ3、ＴｉＯ2を（Ｓｒ0.98Ｃａ0.02）0.995ＴｉＯ3の組
成比になるようにして９９．２モル％、第２成分として
Ｎｂ 2Ｏ5を０．３モル％、第３成分としてＭｎＣＯ3を
０．２モル％、Ｃｒ2Ｏ3を０．１モル％、第４成分とし
てＳｉＯ2を０．２モル％秤量し、ボールミルなどによ
り２０Ｈｒ混合、粉砕し、乾燥した後空気中で８００℃
で２Ｈｒ仮焼し、再びボールミルなどにより８０Ｈｒ混
合、粉砕し平均粒径が１．０μｍ以下になるようにす
る。こうして得られた粉末にブチラール系樹脂などの有
機バインダーと有機溶剤を混合してスラリー状とし、ド
クター・ブレード法などのシート成形法により厚さ５０
μｍ程度のグリーンシート１を得る。
Ｏ3、ＴｉＯ2を（Ｓｒ0.98Ｃａ0.02）0.995ＴｉＯ3の組
成比になるようにして９９．２モル％、第２成分として
Ｎｂ 2Ｏ5を０．３モル％、第３成分としてＭｎＣＯ3を
０．２モル％、Ｃｒ2Ｏ3を０．１モル％、第４成分とし
てＳｉＯ2を０．２モル％秤量し、ボールミルなどによ
り２０Ｈｒ混合、粉砕し、乾燥した後空気中で８００℃
で２Ｈｒ仮焼し、再びボールミルなどにより８０Ｈｒ混
合、粉砕し平均粒径が１．０μｍ以下になるようにす
る。こうして得られた粉末にブチラール系樹脂などの有
機バインダーと有機溶剤を混合してスラリー状とし、ド
クター・ブレード法などのシート成形法により厚さ５０
μｍ程度のグリーンシート１を得る。
【００１５】次に、前記シート１を所定の枚数積層して
図１ならびに図２に示す最下層の無効層１ｂを形成し、
その上にＰｄなどからなる一方の電極が長方形である形
状の内部電極３ａをスクリーン印刷などにより印刷、乾
燥し、さらにその上に前記シート１を所定枚数積層した
後、Ｐｄなどからなる他方の電極が外部電極４に接続さ
れる部分を底辺とする三角形である形状の内部電極３ｂ
をスクリーン印刷などにより印刷、乾燥する。その際、
内部電極３ａならびに３ｂは対向して相異なる端縁に至
るように印刷する。最後に前記シート１を所定枚数積層
して最上層の無効層１ａを形成し、加熱しながら加圧、
圧着し、所定の形状に切断する。
図１ならびに図２に示す最下層の無効層１ｂを形成し、
その上にＰｄなどからなる一方の電極が長方形である形
状の内部電極３ａをスクリーン印刷などにより印刷、乾
燥し、さらにその上に前記シート１を所定枚数積層した
後、Ｐｄなどからなる他方の電極が外部電極４に接続さ
れる部分を底辺とする三角形である形状の内部電極３ｂ
をスクリーン印刷などにより印刷、乾燥する。その際、
内部電極３ａならびに３ｂは対向して相異なる端縁に至
るように印刷する。最後に前記シート１を所定枚数積層
して最上層の無効層１ａを形成し、加熱しながら加圧、
圧着し、所定の形状に切断する。
【００１６】次に空気中で８００℃で２０Ｈｒ脱脂仮焼
し、例えばＮ2：Ｈ2＝９：１の還元性雰囲気中で１２１
０℃で１０Ｈｒ焼成した後、空気中で９３０℃で２Ｈｒ
再酸化する。その後、内部電極３ａ，３ｂを異なる端縁
に露出させた両端面にＡｇなどからなる外部電極ペース
トを塗布し、空気中で７００℃で１０分焼成する。次に
前記外部電極上にたとえば電解法でＮｉメッキさらに半
田メッキを施して外部電極４を形成する。
し、例えばＮ2：Ｈ2＝９：１の還元性雰囲気中で１２１
０℃で１０Ｈｒ焼成した後、空気中で９３０℃で２Ｈｒ
再酸化する。その後、内部電極３ａ，３ｂを異なる端縁
に露出させた両端面にＡｇなどからなる外部電極ペース
トを塗布し、空気中で７００℃で１０分焼成する。次に
前記外部電極上にたとえば電解法でＮｉメッキさらに半
田メッキを施して外部電極４を形成する。
【００１７】このようにして得られた積層セラミック磁
器素子の初期特性および信頼性試験の結果を（表１）に
示す。また図１，図２は本実施例のシートの積層構成を
示す図である。図１において１はシート、３は内部電
極、４は外部電極である。
器素子の初期特性および信頼性試験の結果を（表１）に
示す。また図１，図２は本実施例のシートの積層構成を
示す図である。図１において１はシート、３は内部電
極、４は外部電極である。
【００１８】
【表１】
【００１９】（実施例２）以下、本発明の第２の実施例
を図３，図４を用いて説明する。
を図３，図４を用いて説明する。
【００２０】前記実施例１と同様にして内部電極層３
ａ，３ｃの形状が一方の電極が長方形で、他方の電極が
外部電極に接続される部分を底辺とし他の二辺が内部に
湾曲した曲線からなる略三角形である積層セラミック磁
器素子を得た後、外部電極４の部分に有機物系のレジス
トを塗布した後乾燥し、Ｓｉを主成分とするアルコキシ
ド溶液からなるコーティング剤に前記積層セラミック磁
器素子をディップし、１００℃で予備乾燥した後トルエ
ンなどの有機溶剤等に浸漬し前記レジストを溶解除去
し、その後４５０℃で２０分焼き付けて被膜５ａ，５ｂ
を形成する。次に前記外部電極上にたとえば電解法でＮ
ｉメッキさらに半田メッキを施す。
ａ，３ｃの形状が一方の電極が長方形で、他方の電極が
外部電極に接続される部分を底辺とし他の二辺が内部に
湾曲した曲線からなる略三角形である積層セラミック磁
器素子を得た後、外部電極４の部分に有機物系のレジス
トを塗布した後乾燥し、Ｓｉを主成分とするアルコキシ
ド溶液からなるコーティング剤に前記積層セラミック磁
器素子をディップし、１００℃で予備乾燥した後トルエ
ンなどの有機溶剤等に浸漬し前記レジストを溶解除去
し、その後４５０℃で２０分焼き付けて被膜５ａ，５ｂ
を形成する。次に前記外部電極上にたとえば電解法でＮ
ｉメッキさらに半田メッキを施す。
【００２１】このようにして得られた積層セラミック磁
器素子の初期特性および信頼性試験の結果を（表２）に
示す。また図３，図４は本実施例の積層セラミック磁器
素子の断面図である。図３において５ａ，５ｂはコーテ
ィング剤によって形成された被膜である。
器素子の初期特性および信頼性試験の結果を（表２）に
示す。また図３，図４は本実施例の積層セラミック磁器
素子の断面図である。図３において５ａ，５ｂはコーテ
ィング剤によって形成された被膜である。
【００２２】
【表２】
【００２３】なお、本実施例ではセラミック粉体の組成
については一部の組合せについてのみ示したが、ＳｒＴ
ｉＯ3を主成分としコンデンサとバリスタの両方の機能
を有するものであればどのような組成であってもかまわ
ない。また、無効層１ａ，１ｂおよび有効層２は薄いシ
ート１を積層して形成したが、厚いシート１枚で形成し
てもかまわない。
については一部の組合せについてのみ示したが、ＳｒＴ
ｉＯ3を主成分としコンデンサとバリスタの両方の機能
を有するものであればどのような組成であってもかまわ
ない。また、無効層１ａ，１ｂおよび有効層２は薄いシ
ート１を積層して形成したが、厚いシート１枚で形成し
てもかまわない。
【００２４】また、本実施例で示した内部電極３ａ，３
ｂ，３ｃおよび外部電極４はＰｄやＡｇといった貴金属
だけでなく、ＣｕやＮｉ，Ｃｒといった非金属および非
金属の酸化物やそれらの混合物であってもかまわない。
ｂ，３ｃおよび外部電極４はＰｄやＡｇといった貴金属
だけでなく、ＣｕやＮｉ，Ｃｒといった非金属および非
金属の酸化物やそれらの混合物であってもかまわない。
【００２５】また電気的特性については、前記積層セラ
ミック磁器素子に０．１ｍＡの電流が流れた時に素子の
両端に加わる電圧をＶ0.1mAで示し、静電容量およびｔａ
ｎδは１ｋHzで測定した値を示した。また、信頼性試験
については８５℃、８５ＲＨ％、課電率９０％、５００
時間後の変化率を示した。ここで課電率とは素子に印加
する電圧を素子の持つ初期のＶ0.1mAで割った値のこと
である。
ミック磁器素子に０．１ｍＡの電流が流れた時に素子の
両端に加わる電圧をＶ0.1mAで示し、静電容量およびｔａ
ｎδは１ｋHzで測定した値を示した。また、信頼性試験
については８５℃、８５ＲＨ％、課電率９０％、５００
時間後の変化率を示した。ここで課電率とは素子に印加
する電圧を素子の持つ初期のＶ0.1mAで割った値のこと
である。
【００２６】なお、本実施例で示した積層セラミック磁
器素子の形状はＷ３．２０mm×Ｄ１．６０mm×Ｔ２．０
０mmの大きさで形成された１×３タイプと呼ばれるもの
である。
器素子の形状はＷ３．２０mm×Ｄ１．６０mm×Ｔ２．０
０mmの大きさで形成された１×３タイプと呼ばれるもの
である。
【００２７】
【発明の効果】以上示したように本発明によれば、最上
層と最下層のセラミック層の厚みの合計を内部電極層間
に挟まれるセラミック層の厚みより大きくすることによ
り、外部電極間に加わる電圧は内部電極層間に挟まれる
セラミック層に加わり、積層セラミック磁器素子表面を
リークすること無く、積層セラミック磁器素子を機能さ
せることができる。
層と最下層のセラミック層の厚みの合計を内部電極層間
に挟まれるセラミック層の厚みより大きくすることによ
り、外部電極間に加わる電圧は内部電極層間に挟まれる
セラミック層に加わり、積層セラミック磁器素子表面を
リークすること無く、積層セラミック磁器素子を機能さ
せることができる。
【００２８】また内部電極層に挟まれるセラミック層を
一層とし、このセラミック層を介して対向する内部電極
層面積を小さくすることにより、静電容量を小さくして
いる。 従ってノイズ減衰率が最大になる共振周波数を高
くすることができ、信号ラインに乗ってくる高周波ノイ
ズを吸収、抑制することができる。
一層とし、このセラミック層を介して対向する内部電極
層面積を小さくすることにより、静電容量を小さくして
いる。 従ってノイズ減衰率が最大になる共振周波数を高
くすることができ、信号ラインに乗ってくる高周波ノイ
ズを吸収、抑制することができる。
【００２９】
【００３０】
【００３１】
【００３２】また、このようにして作られた積層セラミ
ック磁器素子の表面、内部のいずれかまたは両方に主成
分がＳｉ，Ａｌ，Ｔｉのうち少なくとも一つ以上からな
るコーティング剤で被膜を形成することにより、均一で
緻密な被膜が得られることから耐環境特性、特に耐湿特
性を著しく改善することができる。
ック磁器素子の表面、内部のいずれかまたは両方に主成
分がＳｉ，Ａｌ，Ｔｉのうち少なくとも一つ以上からな
るコーティング剤で被膜を形成することにより、均一で
緻密な被膜が得られることから耐環境特性、特に耐湿特
性を著しく改善することができる。
【図１】本発明の第１の実施例における積層セラミック
磁器素子の構成を示す断面図
磁器素子の構成を示す断面図
【図２】同実施例における内部電極の形状を示す積層セ
ラミック磁器素子の平面図
ラミック磁器素子の平面図
【図３】本発明の第２の実施例における積層セラミック
磁器素子の構成を示す断面図
磁器素子の構成を示す断面図
【図４】同実施例における内部電極の形状を示す積層セ
ラミック磁器素子の平面図
ラミック磁器素子の平面図
１ シート １ａ 最上層の無効層 １ｂ 最下層の無効層 ２ 有効層 ３ａ，３ｂ 内部電極 ５ コーティング剤で形成した被膜
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01G 4/00 - 4/42
Claims (9)
- 【請求項１】セラミック層と内部電極層が交互に積層さ
れるように２層の内部電極層を設け、この二層の内部電
極層のそれぞれの一端を対向する外部電極に接続し、最
上層と最下層のセラミック層の厚みの合計が前記内部電
極層間によって挟まれるセラミック層の厚みより大きく
なるように構成し、前記内部電極層の一方は長方形であ
り、他方は前記外部電極と接続された部分を底辺とする
三角形である積層セラミック磁器素子。 - 【請求項２】セラミック層と内部電極層が交互に積層さ
れるように２層の内部電極層を設け、この二層の内部電
極層のそれぞれの一端を対向する外部電極に接続し、最
上層と最下層のセラミック層の厚みの合計が前記内部電
極層間によって挟まれるセラミック層の厚みより大きく
なるように構成し、前記内部電極層の一方は長方形であ
り、他方は前記外部電極と接続された部分を底辺とし、
他の二辺が内部に湾曲した曲線からなる略三角形である
積層セラミック磁器素子。 - 【請求項３】セラミック層と内部電極層が交互に積層さ
れるように２層の内部電極層を設け、この二層の内部電
極層のそれぞれの一端を対向する外部電極に接続し、最
上層と最下層のセラミック層の厚みの合計が前記内部電
極層間によって挟まれるセラミック層の厚みより大きく
なるように構成し、前記内部電極層の一方は長方形であ
り、他方は前記外部電極と接続された部分を底辺とし、
他の二辺が外部に湾曲した曲線からなる略三角形である
積層セラミック磁器素子。 - 【請求項４】セラミック層と内部電極層が交互に積層さ
れるように２層の内部電極層を設け、この二層の内部電
極層のそれぞれの一端を対向する外部電極に接続し、最
上層と最下層のセラミック層の厚みの合計が前記内部電
極層間によって挟まれるセラミック層の厚みより大きく
なるように構成し、前記内部電極層はそれぞれ前記外部
電極に接続された部分を底辺とする三角形である積層セ
ラミック磁器素子。 - 【請求項５】セラミック層と内部電極層が交互に積層さ
れるように２層の内部電極層を設け、この二層の内部電
極層のそれぞれの一端を対向する外部電極に接続し、最
上層と最下層のセラミック層の厚みの合計が前記内部電
極層間によって挟まれるセラミック層の厚みより大きく
なるように構成し、前記内部電極層はそ れぞれ前記外部
電極に接続された部分を底辺とし、他の二辺が内部に湾
曲した曲線からなる略三角形である積層セラミック磁器
素子。 - 【請求項６】セラミック層と内部電極層が交互に積層さ
れるように２層の内部電極層を設け、この二層の内部電
極層のそれぞれの一端を対向する外部電極に接続し、最
上層と最下層のセラミック層の厚みの合計が前記内部電
極層間によって挟まれるセラミック層の厚みより大きく
なるように構成し、前記内部電極層はそれぞれ前記外部
電極に接続された部分を底辺とし、他の二辺が外部に湾
曲した曲線からなる略三角形である積層セラミック磁器
素子。 - 【請求項７】セラミック層と内部電極層が交互に積層さ
れるように２層の内部電極層を設け、この二層の内部電
極層のそれぞれの一端を対向する外部電極に接続し、最
上層と最下層のセラミック層の厚みの合計が前記内部電
極層間によって挟まれるセラミック層の厚みより大きく
なるように構成し、前記内部電極層の一方は、前記外部
電極に接続された部分を底辺とする三角形であり、他方
は前記外部電極に接続された部分を底辺とし他の二辺が
内部に湾曲した曲線からなる略三角形である積層セラミ
ック磁器素子。 - 【請求項８】セラミック層と内部電極層が交互に積層さ
れるように２層の内部電極層を設け、この二層の内部電
極層のそれぞれの一端を対向する外部電極に接続し、最
上層と最下層のセラミック層の厚みの合計が前記内部電
極層間によって挟まれるセラミック層の厚みより大きく
なるように構成し、前記内部電極層の一方は前記外部電
極に接続された部分を底辺とする三角形であり、他方は
前記外部電極に接続された部分を底辺とし、他の二辺が
外部に湾曲した曲線からなる略三角形である積層セラミ
ック磁器素子。 - 【請求項９】セラミック層と内部電極層が交互に積層さ
れるように２層の内部電極層を設け、この二層の内部電
極層のそれぞれの一端を対向する外部電極に接続し、最
上層と最下層のセラミック層の厚みの合計が前記内部電
極層間によって挟まれるセラミック層の厚みより大きく
なるように構成し、前記内部電極層の一方は前記外部電
極に接続された部分を底辺とし他の二辺が内部に湾曲し
た曲線からなる略三角形であり、他方は前記外部電極に
接続された部分を底辺とし他の二辺が外部に湾曲した曲
線からなる略三角形である積層セラミック磁器素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4168841A JP3064676B2 (ja) | 1992-06-26 | 1992-06-26 | 積層セラミック磁器素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4168841A JP3064676B2 (ja) | 1992-06-26 | 1992-06-26 | 積層セラミック磁器素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0613260A JPH0613260A (ja) | 1994-01-21 |
| JP3064676B2 true JP3064676B2 (ja) | 2000-07-12 |
Family
ID=15875526
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4168841A Expired - Fee Related JP3064676B2 (ja) | 1992-06-26 | 1992-06-26 | 積層セラミック磁器素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3064676B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4801434A (en) * | 1985-12-06 | 1989-01-31 | Fuji Photo Film Co., Ltd. | Dual pipette device |
| JP2003197406A (ja) * | 2001-12-25 | 2003-07-11 | Maruwa Co Ltd | チップ型バリスタの製造方法 |
| JP4565869B2 (ja) * | 2004-03-25 | 2010-10-20 | 三洋電機株式会社 | 電解コンデンサ |
-
1992
- 1992-06-26 JP JP4168841A patent/JP3064676B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0613260A (ja) | 1994-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101462798B1 (ko) | 외부 전극용 도전성 페이스트 조성물 및 이를 포함하는 적층 세라믹 전자 부품 | |
| KR101719838B1 (ko) | 도전성 수지 조성물 및 이를 포함하는 적층 세라믹 전자 부품 | |
| US20240038446A1 (en) | Multilayer ceramic electronic component | |
| JPH0387091A (ja) | アルミナ多層配線基板及びその製造方法 | |
| JPH03173402A (ja) | チップバリスタ | |
| US11017953B2 (en) | Multilayer ceramic electronic component | |
| JP3064659B2 (ja) | 積層型セラミック素子の製造方法 | |
| JP3064676B2 (ja) | 積層セラミック磁器素子 | |
| JP2005353845A (ja) | 積層型チップバリスタ | |
| JP2727626B2 (ja) | セラミックコンデンサ及びその製造方法 | |
| JP4262141B2 (ja) | 積層型チップバリスタ及びその製造方法 | |
| JPH10229004A (ja) | チップ型バリスタ | |
| JP2870317B2 (ja) | セラミック磁器素子の製造方法 | |
| JPH053135A (ja) | 積層セラミツクコンデンサ | |
| JP3457882B2 (ja) | 積層セラミックコンデンサ | |
| JPH09134839A (ja) | 積層セラミック受動素子 | |
| JPH0590062A (ja) | 積層型粒界絶縁型半導体セラミツクコンデンサ | |
| JPS63102218A (ja) | 積層形多端子電子部品 | |
| JP2946865B2 (ja) | 粒界絶縁型半導体セラミックコンデンサの製造方法 | |
| JP3070238B2 (ja) | 積層型セラミック素子の製造方法 | |
| JP3039117B2 (ja) | 積層型粒界絶縁型半導体セラミックコンデンサ | |
| JPH06176954A (ja) | 積層型粒界絶縁型半導体セラミックコンデンサ | |
| JPH05291074A (ja) | 積層型セラミック素子の製造方法 | |
| JP3078375B2 (ja) | 積層セラミックコンデンサ | |
| JPH0377647B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |