JP3064380B2 - 固体撮像装置及びその駆動方法 - Google Patents
固体撮像装置及びその駆動方法Info
- Publication number
- JP3064380B2 JP3064380B2 JP2279932A JP27993290A JP3064380B2 JP 3064380 B2 JP3064380 B2 JP 3064380B2 JP 2279932 A JP2279932 A JP 2279932A JP 27993290 A JP27993290 A JP 27993290A JP 3064380 B2 JP3064380 B2 JP 3064380B2
- Authority
- JP
- Japan
- Prior art keywords
- reset
- gate
- mos transistor
- output
- reset signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は、固体撮像装置及びその駆動方法に関し、特
に受光部毎に増幅素子を有する増幅型固体撮像装置及び
その駆動方法に関する。
に受光部毎に増幅素子を有する増幅型固体撮像装置及び
その駆動方法に関する。
＜発明の概要＞ 本発明は、画素毎に増幅用MOSトランジスタ及びその
ゲート電位をリセットするリセット用MOSトランジスタ
を持つ固体撮像装置において、ストレージ及び出力ゲー
トによって１ビットのCCD（Charge Coupled Device;電
荷結合素子）を構成し、光電変換によって得られた信号
電荷を当該CCDによって増幅用MOSトランジスタ側へ完全
に転送させるとともに、リセット用MOSトランジスタを
増幅用MOSトランジスタのゲート電極と第１のリセット
信号線との間に接続し、かつそのゲート電極を第２のリ
セット信号線に接続した構成を採っている。
ゲート電位をリセットするリセット用MOSトランジスタ
を持つ固体撮像装置において、ストレージ及び出力ゲー
トによって１ビットのCCD（Charge Coupled Device;電
荷結合素子）を構成し、光電変換によって得られた信号
電荷を当該CCDによって増幅用MOSトランジスタ側へ完全
に転送させるとともに、リセット用MOSトランジスタを
増幅用MOSトランジスタのゲート電極と第１のリセット
信号線との間に接続し、かつそのゲート電極を第２のリ
セット信号線に接続した構成を採っている。
＜従来の技術＞ 基本的なCCD型固体撮像装置では、各画素の光電変換
部に入射光量に応じて蓄積された信号電荷を、CCDを用
いて電荷のまま出力部に転送する構成となっていたた
め、CCDによる電荷転送中に雑音成分が混入することに
より、S/Nが劣化し易いという不具合があった。
部に入射光量に応じて蓄積された信号電荷を、CCDを用
いて電荷のまま出力部に転送する構成となっていたた
め、CCDによる電荷転送中に雑音成分が混入することに
より、S/Nが劣化し易いという不具合があった。
かかる不具合を解消すべくなされた固体撮像装置とし
て、従来、入射光量に応じて信号電荷を蓄積する光電変
換部と、この光電変換部に蓄積された信号電荷を増幅す
る手段と、この増幅手段の入力をリセットする手段とを
有する受光部を、２次元状に配列された複数画素の各画
素毎に設けた構成の増幅型固体撮像装置が知られている
（例えば、特開平１−154678号公報参照）。
て、従来、入射光量に応じて信号電荷を蓄積する光電変
換部と、この光電変換部に蓄積された信号電荷を増幅す
る手段と、この増幅手段の入力をリセットする手段とを
有する受光部を、２次元状に配列された複数画素の各画
素毎に設けた構成の増幅型固体撮像装置が知られている
（例えば、特開平１−154678号公報参照）。
＜発明が解決しようとする課題＞ しかしながら、増幅型固体撮像装置では、キズ欠陥を
含む固定パターン雑音に関しては、製造プロセスの技術
改善により雑音低減が可能であるものの、素子の特性等
に起因するリセット雑音は原理的なものであるため、固
体撮像装置の小型化を図るべく画素セルを微細化する
と、S/Nが悪化するという問題があった。
含む固定パターン雑音に関しては、製造プロセスの技術
改善により雑音低減が可能であるものの、素子の特性等
に起因するリセット雑音は原理的なものであるため、固
体撮像装置の小型化を図るべく画素セルを微細化する
と、S/Nが悪化するという問題があった。
また、画素単位で垂直及び水平走査を行うために、２
つの素子からなるホトゲートトランジスタを画素毎に設
けた構成の固体撮像装置も知られている（例えば、特開
昭63−100879号公報参照）。
つの素子からなるホトゲートトランジスタを画素毎に設
けた構成の固体撮像装置も知られている（例えば、特開
昭63−100879号公報参照）。
ところで、ホトゲートトランジスタとして用いられる
MOSトランジスタのソース・ドレインは、どんなに電圧
をかけても空乏化しない、即ち常に電子が存在する条件
で作られる。すなわち、このホトゲートトランジスタを
通して信号電荷を転送するときに、光電変換部（例え
ば、ホトダイオード）に多くの電荷を取り残すプロファ
イルとなっている。一方、ホトダイオードでは、暗電流
成分が存在し、そこに光電変換された信号電荷が上積み
され、その上積みの分が信号電荷としてホトゲートトラ
ンジスタを通して転送されるのであるが、このとき、熱
雑音成分の不確定性があり、これがいわゆるkTC雑音と
なる。
MOSトランジスタのソース・ドレインは、どんなに電圧
をかけても空乏化しない、即ち常に電子が存在する条件
で作られる。すなわち、このホトゲートトランジスタを
通して信号電荷を転送するときに、光電変換部（例え
ば、ホトダイオード）に多くの電荷を取り残すプロファ
イルとなっている。一方、ホトダイオードでは、暗電流
成分が存在し、そこに光電変換された信号電荷が上積み
され、その上積みの分が信号電荷としてホトゲートトラ
ンジスタを通して転送されるのであるが、このとき、熱
雑音成分の不確定性があり、これがいわゆるkTC雑音と
なる。
このように、ホトゲートトランジスタとしてMOSトラ
ンジスタを用いた画素構造では、ホトゲートトランジス
タを通して信号電荷を転送するときに、MOSトランジス
タのプロファイルに起因する電荷の転送残しが生じるた
めにkTC雑音が発生するという問題があった。
ンジスタを用いた画素構造では、ホトゲートトランジス
タを通して信号電荷を転送するときに、MOSトランジス
タのプロファイルに起因する電荷の転送残しが生じるた
めにkTC雑音が発生するという問題があった。
そこで、本発明は、低雑音化により高感度で、しかも
画素セルの微細化により装置の小型化が可能な固体撮像
装置及びその駆動方法を提供することを目的とする。
画素セルの微細化により装置の小型化が可能な固体撮像
装置及びその駆動方法を提供することを目的とする。
＜課題を解決するための手段＞ 本発明による固体撮像装置は、入射光量に応じた信号
電荷を貯えるストレージと、このストレージと共に１ビ
ットのCCDを構成する出力ゲートと、この出力ゲートを
通して前記ストレージから出力される信号電荷を増幅し
て出力する増幅用MOSトランジスタと、この増幅用MOSト
ランジスタのゲート電極と第１のリセット信号線との間
に接続されるとともに、第２のリセット信号線にゲート
電極が接続されたリセット用MOSトランジスタとを有
し、水平及び垂直方向にてマトリクス状に２次元配置さ
れた複数画素と、第１のリセット信号線を通してリセッ
ト用MOSトランジスタに第１のリセット信号を印加する
ことによって水平ラインを選択するとともに、その選択
した水平ラインのリセット用MOSトランジスタのゲート
電極に第２のリセット信号線を通して第２のリセット信
号を印加することによって増幅用MOSトランジスタのゲ
ート電位をリセットし、しかる後選択した水平ラインの
出力ゲートをオン状態とし、ストレージに貯えられてい
る信号電荷を当該出力ゲートを通して増幅用MOSトラン
ジスタのゲート電極に転送する垂直走査回路とを備えた
構成となっている。
電荷を貯えるストレージと、このストレージと共に１ビ
ットのCCDを構成する出力ゲートと、この出力ゲートを
通して前記ストレージから出力される信号電荷を増幅し
て出力する増幅用MOSトランジスタと、この増幅用MOSト
ランジスタのゲート電極と第１のリセット信号線との間
に接続されるとともに、第２のリセット信号線にゲート
電極が接続されたリセット用MOSトランジスタとを有
し、水平及び垂直方向にてマトリクス状に２次元配置さ
れた複数画素と、第１のリセット信号線を通してリセッ
ト用MOSトランジスタに第１のリセット信号を印加する
ことによって水平ラインを選択するとともに、その選択
した水平ラインのリセット用MOSトランジスタのゲート
電極に第２のリセット信号線を通して第２のリセット信
号を印加することによって増幅用MOSトランジスタのゲ
ート電位をリセットし、しかる後選択した水平ラインの
出力ゲートをオン状態とし、ストレージに貯えられてい
る信号電荷を当該出力ゲートを通して増幅用MOSトラン
ジスタのゲート電極に転送する垂直走査回路とを備えた
構成となっている。
また、本発明による固体撮像装置の駆動方法は、水平
及び垂直方向にてマトリクス状に２次元配置された複数
画素の各々が、入射光量に応じた信号電荷を貯えるスト
レージと、このストレージと共に１ビットのCCDを構成
する出力ゲートと、この出力ゲートを通して前記ストレ
ージから出力される信号電荷を増幅して出力する増幅用
MOSトランジスタと、この増幅用MOSトランジスタのゲー
ト電極と第１のリセット信号線との間に接続されるとと
もに、第２のリセット信号線にゲート電極が接続された
リセット用MOSトランジスタとを有する固体撮像装置に
おいて、第１のリセット信号線を通してリセット用MOS
トランジスタに第１のリセット信号を印加することによ
って水平ラインを選択し、その選択した水平ラインのリ
セット用MOSトランジスタのゲート電極に第２のリセッ
ト信号線を通して第２のリセット信号を印加することに
よって増幅用MOSトランジスタのゲート電位をリセット
し、しかる後選択した水平ラインの出力ゲートをオン状
態とし、ストレージに貯えられている信号電荷を当該出
力ゲートを通して増幅用MOSトランジスタのゲート電極
に転送する。
及び垂直方向にてマトリクス状に２次元配置された複数
画素の各々が、入射光量に応じた信号電荷を貯えるスト
レージと、このストレージと共に１ビットのCCDを構成
する出力ゲートと、この出力ゲートを通して前記ストレ
ージから出力される信号電荷を増幅して出力する増幅用
MOSトランジスタと、この増幅用MOSトランジスタのゲー
ト電極と第１のリセット信号線との間に接続されるとと
もに、第２のリセット信号線にゲート電極が接続された
リセット用MOSトランジスタとを有する固体撮像装置に
おいて、第１のリセット信号線を通してリセット用MOS
トランジスタに第１のリセット信号を印加することによ
って水平ラインを選択し、その選択した水平ラインのリ
セット用MOSトランジスタのゲート電極に第２のリセッ
ト信号線を通して第２のリセット信号を印加することに
よって増幅用MOSトランジスタのゲート電位をリセット
し、しかる後選択した水平ラインの出力ゲートをオン状
態とし、ストレージに貯えられている信号電荷を当該出
力ゲートを通して増幅用MOSトランジスタのゲート電極
に転送する。
＜作用＞ 本発明では、画素毎に増幅用MOSトランジスタ及びそ
のゲート電位をリセットするリセット用MOSトランジス
タを持つ固体撮像装置において、ストレージ及び出力ゲ
ートによって１ビットのCCDを構成し、光電変換によっ
て得られた信号電荷を当該CCDによって増幅用MOSトラン
ジスタ側へ完全に転送させる。また、垂直走査の駆動に
際しては、先ず、第１のリセット信号線を通してリセッ
ト用MOSトランジスタに第１のリセット信号を印加する
ことによって水平ラインを選択する。そして、その選択
した水平ラインのリセット用MOSトランジスタのゲート
電極に第２のリセット信号線を通して第２のリセット信
号を印加することによって増幅用MOSトランジスタのゲ
ート電位をリセットし、しかる後選択した水平ラインの
出力ゲートをオン状態とする。これにより、ストレージ
に貯えられている信号電荷が、上述したように、１ビッ
トのCCDによって増幅用MOSトランジスタ側に完全に転送
される。
のゲート電位をリセットするリセット用MOSトランジス
タを持つ固体撮像装置において、ストレージ及び出力ゲ
ートによって１ビットのCCDを構成し、光電変換によっ
て得られた信号電荷を当該CCDによって増幅用MOSトラン
ジスタ側へ完全に転送させる。また、垂直走査の駆動に
際しては、先ず、第１のリセット信号線を通してリセッ
ト用MOSトランジスタに第１のリセット信号を印加する
ことによって水平ラインを選択する。そして、その選択
した水平ラインのリセット用MOSトランジスタのゲート
電極に第２のリセット信号線を通して第２のリセット信
号を印加することによって増幅用MOSトランジスタのゲ
ート電位をリセットし、しかる後選択した水平ラインの
出力ゲートをオン状態とする。これにより、ストレージ
に貯えられている信号電荷が、上述したように、１ビッ
トのCCDによって増幅用MOSトランジスタ側に完全に転送
される。
＜実施例＞ 以下、本発明の実施例を図面に基づいて詳細に説明す
る。
る。
第１図は、本発明による固体撮像装置の一実施例の要
部のみを示す回路図である。この図では、説明の都合
上、水平及び垂直方向においてマトリクス状に２次元配
列された複数画素のうち、隣り合うｎ番目及びｎ＋１番
目の２ラインの各１画素のみの回路構成を示している
が、残りの画素も全て同じ回路構成となっているものと
する。
部のみを示す回路図である。この図では、説明の都合
上、水平及び垂直方向においてマトリクス状に２次元配
列された複数画素のうち、隣り合うｎ番目及びｎ＋１番
目の２ラインの各１画素のみの回路構成を示している
が、残りの画素も全て同じ回路構成となっているものと
する。
図において、各画素に光が入射すると、その入射光量
に応じた信号電荷がストレージ（ST）１に貯えられる。
このストレージ１及びその出力ゲート（OG）スイッチ２
により、ストレージ１を蓄積部、出力ゲートスイッチ２
を転送部とする１ビット（１段）のCCD（Charge Couple
d Device）が構成されている。また、このCCDと同一チ
ップ上にリセット用MOS−FET3とソースホロワの増幅用M
OS−FET4とが作られ、増幅用MOS−FET4のゲートがフロ
ーティング・ディフュージョン（Floating Diffusion）
に接続されてフローティング・ディフュージョン・アン
プ（FDA）５を構成している。
に応じた信号電荷がストレージ（ST）１に貯えられる。
このストレージ１及びその出力ゲート（OG）スイッチ２
により、ストレージ１を蓄積部、出力ゲートスイッチ２
を転送部とする１ビット（１段）のCCD（Charge Couple
d Device）が構成されている。また、このCCDと同一チ
ップ上にリセット用MOS−FET3とソースホロワの増幅用M
OS−FET4とが作られ、増幅用MOS−FET4のゲートがフロ
ーティング・ディフュージョン（Floating Diffusion）
に接続されてフローティング・ディフュージョン・アン
プ（FDA）５を構成している。
このフローティング・ディフュージョン・アンプ５に
おいて、出力ゲートスイッチ２のゲート電極が出力ゲー
ト（OG）信号線６に接続され、又リセット用MOS−FET3
のゲート電極がリセットゲート（RG）信号線（第２のリ
セット信号線）7aに、ドレイン電極がリセットドレイン
（RD）信号線（第１のリセット信号線）7bに、ソース電
極が増幅用MOS−FET4のゲート電極にそれぞれ接続され
ている。そして、垂直走査シフトレジスタ８から、出力
ゲートスイッチ２のゲート電極に出力ゲートパルスφOG
が、またリセット用MOS−FET3のゲート電極にリセット
ゲートパルス（第１のリセット信号）φRGが、ドレイン
電極にリセットドレインパルス（第２のリセット信号）
φRDがそれぞれ印加されることにより水平ラインの選択
を行うようになっている。また、増幅用MOS−FET4のド
レイン電極には電源電圧VDDが印加され、そのソース電
極が出力端Voutとして垂直信号線９に接続されている。
そして、１の水平ラインが選択されると、その選択され
た水平ラインの画素の信号電荷が増幅用MOS−FET4によ
って増幅されて垂直信号線９に出力される。
おいて、出力ゲートスイッチ２のゲート電極が出力ゲー
ト（OG）信号線６に接続され、又リセット用MOS−FET3
のゲート電極がリセットゲート（RG）信号線（第２のリ
セット信号線）7aに、ドレイン電極がリセットドレイン
（RD）信号線（第１のリセット信号線）7bに、ソース電
極が増幅用MOS−FET4のゲート電極にそれぞれ接続され
ている。そして、垂直走査シフトレジスタ８から、出力
ゲートスイッチ２のゲート電極に出力ゲートパルスφOG
が、またリセット用MOS−FET3のゲート電極にリセット
ゲートパルス（第１のリセット信号）φRGが、ドレイン
電極にリセットドレインパルス（第２のリセット信号）
φRDがそれぞれ印加されることにより水平ラインの選択
を行うようになっている。また、増幅用MOS−FET4のド
レイン電極には電源電圧VDDが印加され、そのソース電
極が出力端Voutとして垂直信号線９に接続されている。
そして、１の水平ラインが選択されると、その選択され
た水平ラインの画素の信号電荷が増幅用MOS−FET4によ
って増幅されて垂直信号線９に出力される。
垂直信号線９には転送ゲートスイッチ10を介して負荷
トランジスタ11が接続されており、垂直信号９に出力さ
れた各画素の増幅出力はノイズ除去用コンデンサC0に貯
えられる。このコンデンサC0の出力端にはクランプスイ
ッチ12が接続されており、クランプスイッチ12がそのゲ
ート電極にクランプパルスφcLが印加されることによっ
てオン状態となることにより、コンデンサC0の出力端の
電位がクランプレベルVcLpにクランプされる。このノイ
ズ除去用コンデンサC0及びクランプスイッチ12により、
増幅用MOS−FET4のソース出力に含まれるリセット雑音
等の雑音を低減するためのCDS（相関二重サンプリン
グ）回路15が構成されている。
トランジスタ11が接続されており、垂直信号９に出力さ
れた各画素の増幅出力はノイズ除去用コンデンサC0に貯
えられる。このコンデンサC0の出力端にはクランプスイ
ッチ12が接続されており、クランプスイッチ12がそのゲ
ート電極にクランプパルスφcLが印加されることによっ
てオン状態となることにより、コンデンサC0の出力端の
電位がクランプレベルVcLpにクランプされる。このノイ
ズ除去用コンデンサC0及びクランプスイッチ12により、
増幅用MOS−FET4のソース出力に含まれるリセット雑音
等の雑音を低減するためのCDS（相関二重サンプリン
グ）回路15が構成されている。
ノイズ除去用コンデンサC0の出力は、バッファアンプ
13を経た後切替えスイッチ14によって第1,第２の信号保
持手段であるサンプル／ホールド用コンデンサC1,C2に
択一的に供給され、これらコンデンサC1,C2によってサ
ンプル／ホールドされる。切替えスイッチ14の切替え制
御は、水平ブランキング期間において発生されるサンプ
ル／ホールドパルスφSHによって１ライン毎に行われ
る。これにより、例えば、偶数ラインの画素出力がコン
デンサC1に、奇数ラインの画素出力がコンデンサC2にそ
れぞれホールドされることになる。
13を経た後切替えスイッチ14によって第1,第２の信号保
持手段であるサンプル／ホールド用コンデンサC1,C2に
択一的に供給され、これらコンデンサC1,C2によってサ
ンプル／ホールドされる。切替えスイッチ14の切替え制
御は、水平ブランキング期間において発生されるサンプ
ル／ホールドパルスφSHによって１ライン毎に行われ
る。これにより、例えば、偶数ラインの画素出力がコン
デンサC1に、奇数ラインの画素出力がコンデンサC2にそ
れぞれホールドされることになる。
コンデンサC1,C2のホールド出力は、バッファアンプ1
6-1,16-2を経た後水平ゲートスイッチ17-1,17-2による
スイッチングによって水平信号線18-1,18-2に導出され
る。水平ゲートスイッチ16-1,16-2のスイッチング制御
は、水平走査シフトレジスタ19から出力される水平シフ
トパルスφＨによって行われる。
6-1,16-2を経た後水平ゲートスイッチ17-1,17-2による
スイッチングによって水平信号線18-1,18-2に導出され
る。水平ゲートスイッチ16-1,16-2のスイッチング制御
は、水平走査シフトレジスタ19から出力される水平シフ
トパルスφＨによって行われる。
かかる構成の本発明による固体撮像装置の断面構造を
第２図に示す。なお、第２図は、１ユニットセルにおけ
るST−OG−RG−RD…FET4のドレイン電極（VDD）−ゲー
ト電極−ソース電極（Vout）の断面図である。同図から
明らかなように、本発明による固体撮像装置は、薄いシ
リコン基板20の表面上にフローティング・ディフュージ
ョン・アンプ（FDA）を構成する電極素子群を配し、そ
の上にさらにCVD（Chemical Vapor Deposition）等の方
法によりSiO2膜21を堆積させる一方、シリコン基板20の
裏面に配されたSiO2膜22上に第４図に示す如くXYマトリ
クス状にパターン配線された水平アルミ線23及び垂直ア
ルミ線24にリセットドレイン（RD）及び増幅用MOS−FET
4の出力端（Vout）をそれぞれ接続し、シリコン基板20
の裏面側から照射光を取り込むいわゆる裏面照射型構造
となっている。
第２図に示す。なお、第２図は、１ユニットセルにおけ
るST−OG−RG−RD…FET4のドレイン電極（VDD）−ゲー
ト電極−ソース電極（Vout）の断面図である。同図から
明らかなように、本発明による固体撮像装置は、薄いシ
リコン基板20の表面上にフローティング・ディフュージ
ョン・アンプ（FDA）を構成する電極素子群を配し、そ
の上にさらにCVD（Chemical Vapor Deposition）等の方
法によりSiO2膜21を堆積させる一方、シリコン基板20の
裏面に配されたSiO2膜22上に第４図に示す如くXYマトリ
クス状にパターン配線された水平アルミ線23及び垂直ア
ルミ線24にリセットドレイン（RD）及び増幅用MOS−FET
4の出力端（Vout）をそれぞれ接続し、シリコン基板20
の裏面側から照射光を取り込むいわゆる裏面照射型構造
となっている。
このように、固体撮像装置の構造を裏面照射型とする
ことにより、シリコン基板20の裏面側には水平アルミ線
23及び垂直アルミ線24がパターン配線されているのみで
あるため、開口率を飛躍的に向上できることになる。
ことにより、シリコン基板20の裏面側には水平アルミ線
23及び垂直アルミ線24がパターン配線されているのみで
あるため、開口率を飛躍的に向上できることになる。
続いて、本発明による固体撮像装置において、垂直走
査シフトレジスタ８及び水平走査シフトレジスタ19によ
って選択された１画素につき、第２図のセル断面図及び
第３図のポテンシャル分布図を参照しつつ第５図のタイ
ムチャートに従ってその動作を説明する。
査シフトレジスタ８及び水平走査シフトレジスタ19によ
って選択された１画素につき、第２図のセル断面図及び
第３図のポテンシャル分布図を参照しつつ第５図のタイ
ムチャートに従ってその動作を説明する。
先ず、水平ブランキング期間において、第３図に示す
ように、垂直方向において選択するｎ番目の水平ライン
のRD（リセットドレイン）に対してのみ、時点t1でリセ
ットドレインパルスφRDによる高レベル（例えば、5V）
のリセット電圧VRDを印加し、残りの水平ラインのRDに
は低レベル（例えば、1.5V）の電圧を印加することによ
り、ライン選択を行う。このとき、選択された水平ライ
ンの画素のFDをリセットゲートパルスφRGでリセットす
れば、FDの電位が高レベルとなり、これにより増幅用MO
S−FET4のゲート電位も高レベルとなる。一方、選択さ
れなかった水平ラインの画素においては、そのFD電位を
低レベルに保持することにより、増幅用MOS−FET4はそ
のゲート電位が第３図に点線で示す如くFD電位よりスレ
ッショールドレベルVth分だけ低レベル（例えば、0.5
V）となり、カットオフ状態になる。
ように、垂直方向において選択するｎ番目の水平ライン
のRD（リセットドレイン）に対してのみ、時点t1でリセ
ットドレインパルスφRDによる高レベル（例えば、5V）
のリセット電圧VRDを印加し、残りの水平ラインのRDに
は低レベル（例えば、1.5V）の電圧を印加することによ
り、ライン選択を行う。このとき、選択された水平ライ
ンの画素のFDをリセットゲートパルスφRGでリセットす
れば、FDの電位が高レベルとなり、これにより増幅用MO
S−FET4のゲート電位も高レベルとなる。一方、選択さ
れなかった水平ラインの画素においては、そのFD電位を
低レベルに保持することにより、増幅用MOS−FET4はそ
のゲート電位が第３図に点線で示す如くFD電位よりスレ
ッショールドレベルVth分だけ低レベル（例えば、0.5
V）となり、カットオフ状態になる。
次に、時点t2でリセットゲートパルスφRGが低レベル
に遷移することにより、リセット用MOS−FET3がカット
オフ状態となる。この状態では、クランプパルスφcLに
よりクランプスイッチ12がオンとなってコンデンサC0の
出力端をクランプレベルVcLpに固定している。そして、
時点t3でクランプパルスφcLが消滅することにより、ク
ランプスイッチ12がオフとなる。
に遷移することにより、リセット用MOS−FET3がカット
オフ状態となる。この状態では、クランプパルスφcLに
よりクランプスイッチ12がオンとなってコンデンサC0の
出力端をクランプレベルVcLpに固定している。そして、
時点t3でクランプパルスφcLが消滅することにより、ク
ランプスイッチ12がオフとなる。
このCDS回路15におけるコンデンサC0及びクランプス
イッチ12の作用により、キズを含む固定パターン雑音
（FPN）、ソースホロワの入力オフセットばらつきに起
因するVthムラやソースホロワの低周波（1/f）雑音及び
FDAのリセット時に発生するリセット雑音、さらには信
号線やCCDへの光の混入に起因するスミアをキャンセル
できることになる。これにより、固体撮像装置の出力信
号の信号処理系において従来用いられいたFPN除去用の
フレームメモリが不要となる。
イッチ12の作用により、キズを含む固定パターン雑音
（FPN）、ソースホロワの入力オフセットばらつきに起
因するVthムラやソースホロワの低周波（1/f）雑音及び
FDAのリセット時に発生するリセット雑音、さらには信
号線やCCDへの光の混入に起因するスミアをキャンセル
できることになる。これにより、固体撮像装置の出力信
号の信号処理系において従来用いられいたFPN除去用の
フレームメモリが不要となる。
続いて、出力ゲートパルスφOGにより時点t4で出力ゲ
ート（OG）２をオン状態とすることにより、ストレージ
（ST）１に貯えられた信号電荷をFDへ転送し、出力ゲー
トパルスφOGが消滅する時点t5までの間に全ての信号電
荷をFDに移す。しかる後、サンプル／ホールドパルスφ
SHにより時点t6で切替えスイッチ14をサンプル／ホール
ド用コンデンサC1側に切り替えて信号電圧をコンデンサ
C1に入力し、サンプル／ホールドパルスφSHが消滅する
時点t7で切替えスイッチ14をオフ状態（図の中立位置）
としてコンデンサC1の信号電圧をホールドする。
ート（OG）２をオン状態とすることにより、ストレージ
（ST）１に貯えられた信号電荷をFDへ転送し、出力ゲー
トパルスφOGが消滅する時点t5までの間に全ての信号電
荷をFDに移す。しかる後、サンプル／ホールドパルスφ
SHにより時点t6で切替えスイッチ14をサンプル／ホール
ド用コンデンサC1側に切り替えて信号電圧をコンデンサ
C1に入力し、サンプル／ホールドパルスφSHが消滅する
時点t7で切替えスイッチ14をオフ状態（図の中立位置）
としてコンデンサC1の信号電圧をホールドする。
上述した動作タイミングによってｎ番目の水平ライン
の信号電荷を増幅用MOS−FET4で増幅し、CDS回路15のコ
ンデンサC1に貯えたなら、続けて同様の動作タイミング
によってｎ＋１番目の水平ラインの信号電荷を増幅用MO
S−FET4で増幅し、CDS回路15のコンデンサC2に貯える。
これにより、水平走査シフトレジスタ19から発せられる
水平シフトパルスφＨによる水平ゲートスイッチ17-1,1
7-2のスイッチング制御によって垂直方向の隣り合う２
画素の信号を水平走査有効期間に独立に読み出すことが
できることになる。なお、水平走査有効期間では、リセ
ットゲート（RG）を高レベル、リセットドレイン（RD）
を低レベル（約1.5V）にする。
の信号電荷を増幅用MOS−FET4で増幅し、CDS回路15のコ
ンデンサC1に貯えたなら、続けて同様の動作タイミング
によってｎ＋１番目の水平ラインの信号電荷を増幅用MO
S−FET4で増幅し、CDS回路15のコンデンサC2に貯える。
これにより、水平走査シフトレジスタ19から発せられる
水平シフトパルスφＨによる水平ゲートスイッチ17-1,1
7-2のスイッチング制御によって垂直方向の隣り合う２
画素の信号を水平走査有効期間に独立に読み出すことが
できることになる。なお、水平走査有効期間では、リセ
ットゲート（RG）を高レベル、リセットドレイン（RD）
を低レベル（約1.5V）にする。
この読出しの際に、コンデンサC1,C2の各ホールド出
力を順次に読み出すことにより、ノンインターレースの
テレビジョン信号を得ることができることになる。ま
た、コンデンサC1,C2の各ホールド出力を同時に読み出
すようにしても良く、この場合には、読み出した信号を
図示せぬ信号処理系で適当に処理することにより、順次
読出しの場合と同様に、ノンインターレースのテレビジ
ョン信号を得ることができることになる。
力を順次に読み出すことにより、ノンインターレースの
テレビジョン信号を得ることができることになる。ま
た、コンデンサC1,C2の各ホールド出力を同時に読み出
すようにしても良く、この場合には、読み出した信号を
図示せぬ信号処理系で適当に処理することにより、順次
読出しの場合と同様に、ノンインターレースのテレビジ
ョン信号を得ることができることになる。
ストレージ（ST）１が信号電荷で溢れた場合には、そ
の信号電荷はST→OG→FD→RDへと横型オーバーフローに
より捨てられることになる。このように、リセット用MO
S−FET3のドレイン電極（RD）を水平ラインの選択に利
用すると共に、オーバーフロードレインに共用すること
により、水平ラインの選択素子及びオーバーフロートレ
インの構成を簡易化できる。
の信号電荷はST→OG→FD→RDへと横型オーバーフローに
より捨てられることになる。このように、リセット用MO
S−FET3のドレイン電極（RD）を水平ラインの選択に利
用すると共に、オーバーフロードレインに共用すること
により、水平ラインの選択素子及びオーバーフロートレ
インの構成を簡易化できる。
＜発明の効果＞ 以上説明したように、本発明によれば、画素毎に増幅
用MOSトランジスタ及びそのゲート電位をリセットする
リセット用MOSトランジスタを持つ固体撮像装置におい
て、ストレージ及び出力ゲートにより１ビットのCCDを
構成し、信号電荷を増幅用MOSトランジスタ側へ完全に
転送させる構成としたことにより、画素のリセット時に
発生するkTC雑音を、発生させないように抑制すること
ができるため、低雑音化により高感度化及び画素セルの
微細化が図れ、さらには画素セルの微細化によって装置
を小型化できる効果がある。
用MOSトランジスタ及びそのゲート電位をリセットする
リセット用MOSトランジスタを持つ固体撮像装置におい
て、ストレージ及び出力ゲートにより１ビットのCCDを
構成し、信号電荷を増幅用MOSトランジスタ側へ完全に
転送させる構成としたことにより、画素のリセット時に
発生するkTC雑音を、発生させないように抑制すること
ができるため、低雑音化により高感度化及び画素セルの
微細化が図れ、さらには画素セルの微細化によって装置
を小型化できる効果がある。
第１図は、本発明による固体撮像装置の一実施例の要部
のみを示す回路図、 第２図は、１ユニットセルの構造を示す断面構造図、 第３図は、第２図に対応して示したポテンシャル分布
図、 第４図は、本発明による固体撮像装置の一部を示す裏面
図、 第５図は、第１図の回路動作を説明するためのタイムチ
ャートである。 １……ストレージ（ST）， ２……出力ゲート（OG）， ３……リセット用MOS−FET, ４……増幅用MOS−FET, ５……FDA（フローティング・ディフュージョン・アン
プ）， 12……クランプスイッチ， 15……CDS（相関二重サンプルホールド）回路， C1,C2……サンプル／ホールド用コンデンサ。
のみを示す回路図、 第２図は、１ユニットセルの構造を示す断面構造図、 第３図は、第２図に対応して示したポテンシャル分布
図、 第４図は、本発明による固体撮像装置の一部を示す裏面
図、 第５図は、第１図の回路動作を説明するためのタイムチ
ャートである。 １……ストレージ（ST）， ２……出力ゲート（OG）， ３……リセット用MOS−FET, ４……増幅用MOS−FET, ５……FDA（フローティング・ディフュージョン・アン
プ）， 12……クランプスイッチ， 15……CDS（相関二重サンプルホールド）回路， C1,C2……サンプル／ホールド用コンデンサ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/30 - 5/335 H01L 27/146
Claims (2)
- 【請求項１】入射光量に応じた信号電荷を貯えるストレ
ージと、このストレージと共に１ビットの電荷結合素子
を構成する出力ゲートと、この出力ゲートを通して前記
ストレージから出力される信号電荷を増幅して出力する
増幅用MOSトランジスタと、この増幅用MOSトランジスタ
のゲート電極と第１のリセット信号線との間に接続され
るとともに、第２のリセット信号線にゲート電極が接続
されたリセット用MOSトランジスタとを有し、水平及び
垂直方向にてマトリクス状に２次元配置された複数画素
と、 前記第１のリセット信号線を通して前記リセット用MOS
トランジスタに第１のリセット信号を印加することによ
って水平ラインを選択するとともに、その選択した水平
ラインの前記リセット用MOSトランジスタのゲート電極
に前記第２のリセット信号線を通して第２のリセット信
号を印加することによって前記増幅用MOSトランジスタ
のゲート電位をリセットし、しかる後前記選択した水平
ラインの前記出力ゲートをオン状態とし、前記ストレー
ジに貯えられている信号電荷を前記出力ゲートを通して
前記増幅用MOSトランジスタのゲート電極に転送する垂
直走査回路と を備えたことを特徴とする固体撮像装置。 - 【請求項２】水平及び垂直方向にてマトリクス状に２次
元配置された複数画素の各々が、入射光量に応じた信号
電荷を貯えるストレージと、このストレージと共に１ビ
ットの電荷結合素子を構成する出力ゲートと、この出力
ゲートを通して前記ストレージから出力される信号電荷
を増幅して出力する増幅用MOSトランジスタと、この増
幅用MOSトランジスタのゲート電極と第１のリセット信
号線との間に接続されるとともに、第２のリセット信号
線にゲート電極が接続されたリセット用MOSトランジス
タとを有する固体撮像装置の駆動方法であって、 前記第１のリセット信号線を通して前記リセット用MOS
トランジスタに第１のリセット信号を印加することによ
って水平ラインを選択し、 その選択した水平ラインの前記リセット用MOSトランジ
スタのゲート電極に前記第２のリセット信号線を通して
第２のリセット信号を印加することによって前記増幅用
MOSトランジスタのゲート電位をリセットし、 しかる後前記選択した水平ラインの前記出力ゲートをオ
ン状態とし、前記ストレージに貯えられている信号電荷
を前記出力ゲートを通して前記増幅用MOSトランジスタ
のゲート電極に転送する ことを特徴とする固体撮像装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279932A JP3064380B2 (ja) | 1990-10-17 | 1990-10-17 | 固体撮像装置及びその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2279932A JP3064380B2 (ja) | 1990-10-17 | 1990-10-17 | 固体撮像装置及びその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04154283A JPH04154283A (ja) | 1992-05-27 |
| JP3064380B2 true JP3064380B2 (ja) | 2000-07-12 |
Family
ID=17617926
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2279932A Expired - Lifetime JP3064380B2 (ja) | 1990-10-17 | 1990-10-17 | 固体撮像装置及びその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3064380B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69624714T2 (de) * | 1995-08-11 | 2003-08-07 | Toshiba Kawasaki Kk | Bildaufnahmesystem, integrierte festkörperbildaufnahmehalbleiterschaltung |
| JP4200545B2 (ja) | 1998-06-08 | 2008-12-24 | ソニー株式会社 | 固体撮像素子およびその駆動方法、並びにカメラシステム |
| JP4779320B2 (ja) | 2004-08-10 | 2011-09-28 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
| JP2007324873A (ja) * | 2006-05-31 | 2007-12-13 | Matsushita Electric Ind Co Ltd | 固体撮像装置及びその駆動方法 |
| JP5136524B2 (ja) * | 2009-08-17 | 2013-02-06 | ソニー株式会社 | 固体撮像装置およびその製造方法 |
-
1990
- 1990-10-17 JP JP2279932A patent/JP3064380B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04154283A (ja) | 1992-05-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3050583B2 (ja) | 固体撮像装置 | |
| US5434619A (en) | Solid-state imaging device imaging device having noise cancellation and an output pixel signal | |
| US8289425B2 (en) | Solid-state image pickup device with an improved output amplifier circuitry | |
| KR100834424B1 (ko) | 이미지 센서 | |
| US6624850B1 (en) | Photogate active pixel sensor with high fill factor and correlated double sampling | |
| US9473720B2 (en) | Solid-state image-capturing device and image-capturing device | |
| JP3918248B2 (ja) | 固体撮像素子およびその駆動方法 | |
| US20150303234A1 (en) | Solid-state imaging device, driving method thereof, and electronic device | |
| US7550704B2 (en) | Solid state imaging device, method of driving solid state imaging device, and image pickup apparatus | |
| US20090295974A1 (en) | Solid-state image pickup device and method of resetting the same | |
| JPH04290081A (ja) | 固体撮像装置 | |
| JPH11122532A (ja) | 固体撮像素子およびその駆動方法 | |
| JP2708455B2 (ja) | 固体撮像装置 | |
| WO2015068507A1 (ja) | 固体撮像装置および撮像装置 | |
| JP2013009301A (ja) | 固体撮像装置、撮像装置、および信号読み出し方法 | |
| JP3064380B2 (ja) | 固体撮像装置及びその駆動方法 | |
| JPH11261899A (ja) | 固体撮像装置 | |
| JP2867680B2 (ja) | 固体撮像装置の駆動方法 | |
| JP2000295530A (ja) | 固体撮像装置 | |
| JP4058789B2 (ja) | 固体撮像装置及びその駆動方法、並びにカメラ | |
| JPH0834558B2 (ja) | 高品質ビデオカメラ | |
| US20240022836A1 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
| WO2014119344A1 (ja) | 固体撮像装置および撮像装置 | |
| JPH04225687A (ja) | 撮像装置 | |
| JPH11313255A (ja) | 固体撮像素子およびその駆動方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110512 Year of fee payment: 11 |