JP3056102B2 - マイクロ波回路用パッケージおよびその実装体 - Google Patents
マイクロ波回路用パッケージおよびその実装体Info
- Publication number
- JP3056102B2 JP3056102B2 JP33143796A JP33143796A JP3056102B2 JP 3056102 B2 JP3056102 B2 JP 3056102B2 JP 33143796 A JP33143796 A JP 33143796A JP 33143796 A JP33143796 A JP 33143796A JP 3056102 B2 JP3056102 B2 JP 3056102B2
- Authority
- JP
- Japan
- Prior art keywords
- microwave circuit
- output
- package
- shield conductor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Wire Bonding (AREA)
Description
く、且つスタック状に配置されるマイクロ波回路用パッ
ケージの入出力端子間のアイソレーションを向上させる
技術に関するものである。
み重なったマイクロ波回路用パッケージの構造を示す
図、図26、図28は、それぞれ図25、図27のスタ
ック状に積み重ねたパッケージのうちの1枚の構造を示
す図である。
ケージ2801は、パッケージの機密性を保つと共に外
部からの不要電磁波の入射を防止するため、パッケージ
自体がキャビティ2802となっている。また、パッケ
ージと外部との接続には、同軸構造の入力用接続端子2
803、出力用接続端子2804が用いられ、キャビテ
ィ内配線2805と接続している。このキャビティ内配
線2805はワイヤ2806を介してマイクロ波回路素
子2807に接続されている。そして、キャップ280
8を取り付けることにより、機密封止している。このパ
ッケージ2801を複数枚スタック状に積み重ねると、
図27に示すような実装体2701となる。
1は、パッケージ内配線2805や入出力用端子280
3、2804の部分がシールドされていることから、パ
ッケージの外部空気中の伝搬に起因する端子間結合は小
さく、アイソレーションが良好である。しかしながら、
端子部が同軸構造である場合には、同軸外径が通常8m
m〜10mm程度となり端子ピッチが大きくなることか
ら、キャビィティ共振の影響を避けるためにキャビティ
サイズが限定されたパッケージにおいては、端子数に限
りが生じ、多端子化には不適当である。この問題は、図
27に示すようにスタック状にマイクロ波回路用パケー
ジを配置した実装体2801においても同様である。
を増やすためには、ピッチを数百μmに設定できるリー
ド状の端子を用いた図26に示すようなマイクロ波回路
用パッケージ2601が一般的に用いられている。な
お、この図26は、入力用接続端子2602が1個、出
力用接続端子2603が5個の場合である。マイクロ波
回路用パッケージ2601の中央部には周囲がシールリ
ング2604で囲まれたキャビティ部2605が設けら
れ、その内部にマイクロ波回路素子2606が収容さ
れ、ワイヤ2607などによりキャビティ内配線260
8と接続している。またシールリング2604の外側に
は、マイクロ波信号の入力用配線2609、出力用配線
2610が展開し、その端部である入力用パッド261
1、出力用パッド2612において、リード状の入力用
接続端子2602、出力用接続端子2603が取り付け
られている。なお、機密性を保持するため、シールリン
グ2604にはキャップ2613が取り付けられてい
る。
挿入して複数枚をスタック状に積み重ねると、図25に
示すような実装体2501の構造となる。ここではマイ
クロ波回路用パッケージ2601を符号25A、25
B、25C、25Dで示すように4枚スタック状に積み
重ねている。パッケージ2601の裏面全体が接地面と
すると、枠体2502の内壁とパッケージ間の隙間に新
たなキャビティ領域が生じる。
回路用パッケージ2601を枠体2502に挿入してス
タック状に実装した場合、入力用接続端子2602から
シールリング2604の外側の新たなキャビティ領域を
介して出力用接続端子2603に伝搬する不要なマイク
ロ波の漏れが存在し易くなる。
ないものをアイソレーションが良いというが、このアイ
ソレーションが悪いと不要なマイクロ波の漏れ伝搬量が
増えて、利得の大きな増幅用IC(半導体集積回路)を
搭載したパッケージでは、入力用接続端子2602にフ
ィドバックされた信号により発振等を引き起こし易くな
る。また、減衰器や損失の大きなマイクロ波信号処理用
IC等を搭載したパッケージの場合には、希望信号が不
要信号に埋もれて判別できなくなったり、本来のICの
特性を劣化させることがあった。
チを小さくでき、しかも入出力用接続端子間のアイソレ
ーションも良好にできるようにしたマイクロ波回路用パ
ッケージおよびそのパッケージをスタック状に実装した
実装体を提供するにある。
イクロ波回路素子を収容するためのキャビティを有し、
該キャビティの周囲には導電性の蓋を取り付けるための
導電性のシールグリングを有し、該シールリングの外側
にはマイクロ波信号の入力用配線および出力用配線が配
設され、該入力用配線の端部には入力用パッドが、前記
出力用配線の端部には出力用パッドが設けられ、前記入
力用パッドおよび前記出力用パッドにはそれぞれ入力用
接続端子および出力用接続端子が接続されているマイク
ロ波回路用パッケージにおいて、前記シールリングの外
側で且つ前記入力用配線と前記出力用配線の中間部に、
前記シールリングとほぼ同一高さの導電性壁をパッケー
ジの端部に向かって突出するように設け、且つ下面に接
地面を設けて構成した。
導電性壁に代えて、前記シールリング内部の配線に干渉
しない位置に、前記シールリングとほぼ同一高さを有す
る導電壁を設けて構成した。
導電性壁に代えて、前記入力用パッドを覆うシールド導
体を設け、および/又は前記出力用パッドを覆うシール
ド導体を設けて構成した。
導電性壁に代えて、前記入力用パッドを覆うシールド導
体および前記入力用接続端子の周囲を同軸状に覆うシー
ルド導体を設け、並びに/又は前記出力用パッドを覆う
シールド導体および前記出力用接続端子を同軸状に覆う
シールド導体を設けて構成した。
シールリング内部の配線に干渉しない位置に、前記シー
ルリングとほぼ同一高さを有する導電壁を設けるよう構
成した。
入力用パッドを覆うシールド導体を設け、および/又は
前記出力用パッドを覆うシールド導体を設けて構成し
た。
入力用パッドを覆うシールド導体および前記入力用接続
端子の周囲を同軸状に覆うシールド導体を設け、並びに
/又は前記出力用パッドを覆うシールド導体および前記
出力用接続端子を同軸状に覆うシールド導体を設けて構
成した。
入力用パッドを覆うシールド導体を設け、および/又は
前記出力用パッドを覆うシールド導体を設けて構成し
た。
入力用パッドを覆うシールド導体および前記入力用接続
端子の周囲を同軸状に覆うシールド導体を設け、並びに
/又は前記出力用パッドを覆うシールド導体および前記
出力用接続端子を同軸状に覆うシールド導体を設けて構
成した。
記入力用パッドを覆うシールド導体を設け、および/又
は前記出力用パッドを覆うシールド導体を設けるよう構
成した。
記入力用パッドを覆うシールド導体および前記入力用接
続端子の周囲を同軸状に覆うシールド導体を設け、並び
に/又は前記出力用パッドを覆うシールド導体および前
記出力用接続端子を同軸状に覆うシールド導体を設けて
構成した。
か1つの発明のマイクロ波回路用パッケージを実装した
実装体であって、前記マイクロ波回路用パッケージの複
数枚を導電性の枠体に挿入してスタック状に積み重ねて
構成した。
のマイクロ波回路用パッケージ実装体を示す図、図2は
その実装体を構成する1枚のマイクロ波回路用パッケー
ジを示す図である。
パッケージ201は、入力用接続端子202が1個、出
力用接続端子203が5個の場合を例にとっている。パ
ッケージ中央部に導電性のシールリング204で囲まれ
たキャビティ部205が設けられ、その内部にマイクロ
波回路素子206が収容され、ワイヤ207などにより
キャビティ内配線208と接続している。また、シール
リング204の外側には、マイクロ波信号の入力用配線
209および出力用配線210が展開し、その端部であ
る入力用パッド211、出力用パッド212において、
リード状の前記した入力用接続端子202、出力用端子
203が取り付けられている。なお、機密性を保持する
ために、シールリング204の上面には導電性のキャッ
プ213が取り付けられている。214は下面が導電性
のグランド面となった絶縁性基板である。
202と出力用接続端子203との間のパッケージ表面
において、シールリング204の入力用接続端子202
と出力用接続端子203に対応していない外側(両側)
からパッケージ201の端部に向かって連続して突出す
るように、シールリング204と同一の高さを有する金
属壁215を設けている。このように構成したパッケー
ジ201の複数枚を枠体102に挿入してスタック状に
積み重ねると、図1に示すような実装体101の構造と
なる。なお、この図1ではパッケージ201を符号1
A、1B、1C、1Dで示す4枚とした例としている。
に着目すると、シールリング204と、そのシールリン
グ204から両側に突出した金属壁215と、両側の導
電性の枠体102と、パッケージ1Aの下面の導電性グ
ランドとによって、入力用接続端子202と出力用接続
端子203との間が、3次元的にシールドされることに
なって、これらの両端子間のアイソレーションが良好と
なる。なお、このシールドは入出力端子間が完全な遮断
状態になる必要はなく、扱う周波数を遮断できる寸法以
下であれば、隙間があっても差し支えない。
を示す。ここでは、パッケージでのマイクロ波回路素子
206、2606が搭載されるキャビティ205、26
05の寸法によりキャビティ共振(基本モード)の周波
数が10GHzの場合を例としている。図26で説明し
た従来のマイクロ波回路用パッケージ2601の点線2
302で示す特性と比較すると、本実施の形態のマイク
ロ波回路用パッケージ201の実線2301で示す特性
は、アイソレーションが5dB〜20dB改善されてい
ることが分かる。
ード)の周波数が10GHzの場合を例としたが、キャ
ビティの寸法を変化させればキャビティ共振(基本モー
ド)は変化し、その場合でも同様な効果が得られること
はいうまでもない。
の実施の形態のマイクロ波回路用パッケージ実装体を示
す図、図4はその実装体を構成する1枚のマイクロ波回
路用パッケージを示す図である。
パッケージ401は、入力用接続端子402が1個、出
力用接続端子403が5個の場合を例にとっている。パ
ッケージ中央部に導電性のシールリング404で囲まれ
たキャビティ部405が設けられ、その内部にマイクロ
波回路素子406が収容され、ワイヤ407などにより
キャビティ内配線408と接続している。また、シール
リング404の外側には、マイクロ波信号の入力用配線
409および出力用配線410が展開し、その端部であ
る入力用パッド411、出力用パッド412において、
リード状の前記した入力用接続端子402、出力用端子
403が取り付けられている。なお、機密性を保持する
ために、シールリング404の上面には導電性のキャッ
プ413が取り付けられている。414は下面が導電性
のグランド面となった絶縁性基板である。
04の内側において、キャビティ内配線408の存在し
ない領域に向かって、シールリング404と同一の高さ
を有する金属壁415を、シールリング404の両内側
から対向するように連続して突出させている。このよう
に構成したパッケージ401の複数枚を導電性の枠体3
02に挿入してスタック状に積み重ねると、図3に示す
ような実装体301の構造となる。なお、この図3では
パッケージ401を符号3A、3B、3C、3Dで示す
4枚とした例としている。
構造は、キャビティ内配線408のの存在しない領域に
向かって、シールリング404と同じ高さの金属壁41
5を設けたので、マイクロ波回路素子406が搭載され
るキャビティ部405の空洞部分の体積が減少し、キャ
ビティ共振(基本モード)の周波数が高くなる。このた
め、同一周波数での空洞内を伝搬する電磁波の漏れ量が
減少し、入力用接続端子402と出力用接続端子403
との間のアイソレーションが良好となる。
を示す。図26で説明した従来のマイクロ波回路素子2
606が搭載されるキャビティ部2605の寸法により
決るキャビティ共振(基本モード)の周波数が10GH
zの場合を例にあげている。このときのアイソレーショ
ン特性は点線2402で示される曲線となる。これに対
し、本実施の形態のパッケージ401では、キャビティ
共振(基本モード)の周波数が12.5GHzと高くな
ったことにより、アイソレーション特性は実線2401
で示される曲線となり、アイソレーション特性は20〜
30dB程度改善されている。
ード)の周波数が12.5GHzとなった場合を例にあ
げているが、キャビティ部405の寸法を変化させれ
ば、キャビティ共振(基本モード)の周波数は変化し、
その場合であっても同様の効果が得られることはいうま
でもない。
の実施の形態のマイクロ波回路用パッケージ実装体を示
す図、図6はその実装体を構成する1枚のマイクロ波回
路用パッケージを示す図である。
パッケージ601は、入力用接続端子602が1個、出
力用接続端子603が5個の場合を例にとっている。パ
ッケージ中央部に導電性のシールリング604で囲まれ
たキャビティ部605が設けられ、その内部にマイクロ
波回路素子606が収容され、ワイヤ607などにより
キャビティ内配線608と接続している。また、シール
リング604の外側には、マイクロ波信号の入力用配線
(図示せず)および出力用配線(図示せず)が展開し、
その端部である入力用パッド(図示せず)、出力用パッ
ド612において、リード状の前記した入力用接続端子
602、出力用端子603が取り付けられている。な
お、機密性を保持するために、シールリング604の上
面には導電性のキャップ613が取り付けられている。
614は下面が導電性のグランド面となった絶縁性基板
である。
個々の出力用パッド612を各々シールド導体615に
より覆っている。このように構成したパッケージ601
の複数枚を導電性の枠体502に挿入してスタック状に
積み重ねると、図5に示すような実装体501の構造と
なる。なお、この図5ではパッケージ601を符号5
A、5B、5C、5Dで示す4枚とした例としている。
の出力用パッド612がシールド導体615により覆わ
れるので、入力用接続端子602と出力用接続端子60
3との間のアイソレーションが良好となる。この第3の
実施の形態のアイレーション特性の測定結果は、第1の
実施の形態で説明した場合とほぼ同様である。
又は出力用パッド612の一方のみをシールド導体61
5により覆った構造としても、同様な効果が得られるこ
とは言うまでもない。
の実施の形態のマイクロ波回路用パッケージ実装体を示
す図、図8はその実装体を構成する1枚のマイクロ波回
路用パッケージを示す図である。
パッケージ801は、入力用接続端子(図示せず)が1
個、出力用接続端子803が5個の場合を例にとってい
る。パッケージ中央部に導電性のシールリング804で
囲まれたキャビティ部805が設けられ、その内部にマ
イクロ波回路素子806が収容され、ワイヤ807など
によりキャビティ内配線808と接続している。また、
シールリング804の外側には、マイクロ波信号の入力
用配線(図示せず)および出力用配線(図示せず)が展
開し、その端部である入力用パッド(図示せず)、出力
用パッド(図示せず)において、リード状の前記した入
力用接続端子、出力用端子803が取り付けられてい
る。なお、機密性を保持するために、シールリング80
4の上面には導電性のキャップ813が取り付けられて
いる。814は下面が導電性のグランド面となった絶縁
性基板である。
個々の出力用パッド812を各々シールド導体815に
より覆い、さらに入力用接続端子と個々の出力用接続端
子803の周囲を各々シールド導体816により同軸状
に覆っている。このように構成したパッケージ801の
複数枚を導電性の枠体702に挿入してスタック状に積
み重ねると、図7に示すような実装体701の構造とな
る。なお、この図7ではパッケージ801を符号7A、
7B、7C、7Dで示す4枚とした例としている。
力用接続端子803に至るまでの信号伝送線路の周囲が
シールドされるので、入力用接続端子と出力用接続端子
803との間のアイソレーションが良好となる。なお、
この第4の実施の形態のアイレーション特性の測定結果
は、第1の実施の形態で説明した場合とほぼ同様であ
る。
入力用接続端子の側のみ、又は出力用パッドと出力用接
続端子803の側のみのをシールド導体815、816
により覆った構造としても、同様な効果が得られること
は言うまでもない。
の実施の形態のマイクロ波回路用パッケージ実装体を示
す図、図10はその実装体を構成する1枚のマイクロ波
回路用パッケージを示す図である。
用パッケージ1001は、入力用接続端子1002が1
個、出力用接続端子1003が5個の場合を例にとって
いる。パッケージ中央部に導電性のシールリング100
4で囲まれたキャビティ部1005が設けられ、その内
部にマイクロ波回路素子1006が収容され、ワイヤ1
007などによりキャビティ内配線1008と接続して
いる。また、シールリング1004の外側には、マイク
ロ波信号の入力用配線1009および出力用配線101
0が展開し、その端部である入力用パッド1011、出
力用パッド1012において、リード状の前記した入力
用接続端子1002、出力用端子1003が取り付けら
れている。なお、機密性を保持するために、シールリン
グ1004の上面には導電性のキャップ1013が取り
付けられている。1014は下面が導電性のグランド面
となった絶縁性基板である。
1002と出力用接続端子1003との間のパッケージ
表面において、シールリング1004の入力用接続端子
1002と出力用接続端子1003に対応していない外
側(両側)からパッケージ1001の端部に向かって連
続して突出するように、シールリング1004と同一の
高さを有する金属壁1015を設けている。
いて、キャビティ内配線1008の存在しない領域に向
かって、シールリング1004と同一の高さを有する金
属壁1016を、シールリング1004の両内側から対
向するように連続して突出させている。
複数枚を導電性の枠体902に挿入してスタック状に積
み重ねると、図9に示すような実装体901の構造とな
る。なお、この図9ではパッケージ1001を符号9
A、9B、9C、9Dで示す4枚とした例としている。
1、図2)と第2の実施の形態(図3、図4)の作用効
果を合わせ持った作用効果を得ることができ、よりアイ
ソレションが良好となる。
6の実施の形態のマイクロ波回路用パッケージ実装体を
示す図、図12はその実装体を構成する1枚のマイクロ
波回路用パッケージを示す図である。
用パッケージ1201は、入力用接続端子1202が1
個、出力用接続端子1203が5個の場合を例にとって
いる。パッケージ中央部に導電性のシールリング120
4で囲まれたキャビティ部1205が設けられ、その内
部にマイクロ波回路素子1206が収容され、ワイヤ1
207などによりキャビティ内配線1208と接続して
いる。また、シールリング1204の外側には、マイク
ロ波信号の入力用配線(図示せず)および出力用配線
(図示せず)が展開し、その端部である入力用パッド
(図示せず)、出力用パッド1212において、リード
状の前記した入力用接続端子1202、出力用端子12
03が取り付けられている。なお、機密性を保持するた
めに、シールリング1204の上面には導電性のキャッ
プ1213が取り付けられている。1214は下面が導
電性のグランド面となった絶縁性基板である。
1202と出力用接続端子1203との間のパッケージ
表面において、シールリング1204の入力用接続端子
1202と出力用接続端子1203に対応していない外
側(両側)からパッケージ1201の端部に向かって連
続して突出するように、シールリング1204と同一の
高さを有する金属壁1215を設けている。さらに、入
力用パッド、個々の出力用パッド1212を各々シール
ド導体1216により覆っている。
複数枚を導電性の枠体1102に挿入してスタック状に
積み重ねると、図11に示すような実装体1101の構
造となる。なお、この図11ではパッケージ1201を
符号11A、11B、11C、11Dで示す4枚とした
例としている。
1、図2)と第3の実施の形態(図5、図6)の作用効
果を合わせ持った作用効果を得ることができ、よりアイ
ソレションが良好となる。
側のみ、又は出力用パッド1212の側のみをシールド
導体1216により覆った構造としても、同様な効果が
得られることは言うまでもない。
7の実施の形態のマイクロ波回路用パッケージ実装体を
示す図、図14はその実装体を構成する1枚のマイクロ
波回路用パッケージを示す図である。
用パッケージ1401は、入力用接続端子(図示せず)
が1個、出力用接続端子1403が5個の場合を例にと
っている。パッケージ中央部に導電性のシールリング1
404で囲まれたキャビティ部1405が設けられ、そ
の内部にマイクロ波回路素子1406が収容され、ワイ
ヤ1407などによりキャビティ内配線1408と接続
している。また、シールリング1404の外側には、マ
イクロ波信号の入力用配線(図示せず)および出力用配
線(図示せず)が展開し、その端部である入力用パッド
(図示せず)、出力用パッド(図示せず)において、リ
ード状の前記した入力用接続端子、出力用端子1403
が取り付けられている。なお、機密性を保持するため
に、シールリング1404の上面には導電性のキャップ
1413が取り付けられている。1414は下面が導電
性のグランド面となった絶縁性基板である。
と出力用接続端子1403との間のパッケージ表面にお
いて、シールリング1404の入力用接続端子と出力用
接続端子1403に対応していない外側(両側)からパ
ッケージ1401の端部に向かって連続して突出するよ
うに、シールリング1404と同一の高さを有する金属
壁1415を設けている。さらに、入力用パッド、個々
の出力用パッドを各々シールド導体1416により覆っ
ている。さらに加えて、入力用接続端子、個々の出力用
接続端子1403の周囲を各々シールド導体1407に
より同軸状に覆っている。
複数枚を導電性の枠体1302に挿入してスタック状に
積み重ねると、図13に示すような実装体1301の構
造となる。なお、この図13ではパッケージ1401を
符号13A、13B、13C、13Dで示す4枚とした
例としている。
1、図2)と第4の実施の形態(図7、図8)の作用効
果を合わせ持った作用効果を得ることができ、よりアイ
ソレションが良好となる。
入力用接続端子の側のみ、又は出力用パッドと出力用接
続端子1403の側のみのをシールド導体1416、1
417により覆った構造としても、同様な効果が得られ
ることは言うまでもない。
8の実施の形態のマイクロ波回路用パッケージ実装体を
示す図、図16はその実装体を構成する1枚のマイクロ
波回路用パッケージを示す図である。
用パッケージ1601は、入力用接続端子1602が1
個、および出力用接続端子1603が5個の場合を例に
とっている。
1604で囲まれたキャビティ部1605が設けられ、
その内部にマイクロ波回路素子1606が収容され、ワ
イヤ1607などによりキャビティ内配線1608と接
続している。また、シールリング1604の外側には、
マイクロ波信号の入力用配線(図示せず)および出力用
配線(図示せず)が展開し、その端部である入力用パッ
ド(図示せず)、出力用パッド1612において、リー
ド状の前記した入力用接続端子1602、出力用端子1
603が取り付けられている。なお、機密性を保持する
ために、シールリング1604の上面には導電性のキャ
ップ1613が取り付けられている。1614は下面が
導電性のグランド面となった絶縁性基板である。
604の内側において、キャビティ内配線1608の存
在しない領域に向かって、シールリング1604と同一
の高さを有する金属壁1615をシールリング1604
の内側から対向するよう連続して突出させている。さら
に、入力用パッド、個々の出力用パッド1612を各々
シールド導体1616により覆っている。
複数枚を導電性の枠体1502に挿入してスタック状に
積み重ねると、図15に示すような実装体1501の構
造となる。なお、この図15ではパッケージ1601を
符号15A、15B、15C、15Dで示す4枚とした
例としている。
3、図4)と第3の実施の形態(図5、図6)の作用効
果を合わせ持った作用効果を得ることができ、よりアイ
ソレションが良好となる。
側のみ、又は出力用パッド1603の側のみをシールド
導体1616により覆った構造としても、同様な効果が
得られることは言うまでもない。
9の実施の形態のマイクロ波回路用パッケージ実装体を
示す図、図18はその実装体を構成する1枚のマイクロ
波回路用パッケージを示す図である。
用パッケージ1801は、入力用接続端子(図示せず)
が1個、出力用接続端子1803が5個の場合を例にと
っている。パッケージ中央部に導電性のシールリング1
804で囲まれたキャビティ部1805が設けられ、そ
の内部にマイクロ波回路素子1806が収容され、ワイ
ヤ1807などによりキャビティ内配線1808と接続
している。また、シールリング1804の外側には、マ
イクロ波信号の入力用配線(図示せず)および出力用配
線(図示せず)が展開し、その端部である入力用パッド
(図示せず)、出力用パッド(図示せず)において、リ
ード状の前記した入力用接続端子、出力用端子1803
が取り付けられている。なお、機密性を保持するため
に、シールリング1804の上面には導電性のキャップ
1813が取り付けられている。1814は下面が導電
性のグランド面となった絶縁性基板である。
804の内側において、キャビティ内配線1808の存
在しない領域に向かって、シールリング1804と同一
の高さを有する金属壁1815をシールリング1804
から対向するよう連続して突出させている。さらに、入
力用パッドと個々の出力用パッドを各々シールド導体1
816により覆い、さらに加えて入力用接続端子と個々
の出力用接続端子1803の周囲を各々シールド導体1
817により同軸状に覆っている。
複数枚を導電性の枠体1702に挿入してスタック状に
積み重ねると、図17に示すような実装体1701の構
造となる。なお、この図17ではパッケージ1801を
符号17A、17B、17C、17Dで示す4枚とした
例としている。
3、図4)と第4の実施の形態(図7、図8)の作用効
果を合わせ持った作用効果を得ることができ、よりアイ
ソレションが良好となる。
よび入力用接続端子の側のみ、又は出力用パッドおよび
出力用接続端子1803の側のみをシールド導体181
6、1817により覆った構造としても、同様な効果が
得られることは言うまでもない。
第10の実施の形態のマイクロ波回路用パッケージ実装
体を示す図、図20はその実装体を構成する1枚のマイ
クロ波回路用パッケージを示す図である。
用パッケージ2001は、入力用接続端子2002が1
個、出力用接続端子2003が5個の場合を例にとって
いる。パッケージ中央部に導電性のシールリング200
4で囲まれたキャビティ部2005が設けられ、その内
部にマイクロ波回路素子2006が収容され、ワイヤ2
007などによりキャビティ内配線2008と接続して
いる。また、シールリング2004の外側には、マイク
ロ波信号の入力用配線(図示せず)および出力用配線
(図示せず)が展開し、その端部である入力用パッド
(図示せず)、出力用パッド2012において、リード
状の前記した入力用接続端子2002、出力用端子20
03が取り付けられている。なお、機密性を保持するた
めに、シールリング2004の上面には導電性のキャッ
プ2013が取り付けられている。2014は下面が導
電性のグランド面となった絶縁性基板である。
2002と出力用接続端子2003との間のパッケージ
表面において、シールリング2004の入力用接続端子
2002と出力用接続端子2003に対応していない外
側(両側)からパッケージ2001の端部に向かって連
続して突出するように、シールリング2004と同一の
高さを有する金属壁2015を設けている。
いて、キャビティ内配線2008の存在しない領域に向
かって、シールリング2004と同一の高さを有する金
属壁2016をシールリング2004から対向するよう
連続して突出させている。さらに加えて、入力用パッ
ド、個々の出力用パッド2012を各々シールド導体2
017により覆っている。
複数枚を導電性の枠体1902に挿入してスタック状に
積み重ねると、図19に示すような実装体1901の構
造となる。なお、この図19ではパッケージ2001を
符号19A、19B、19C、19Dで示す4枚とした
例としている。
1、図2)と第2の実施の形態(図3、図4)と第3の
実施の形態(図5、図6)の作用効果を合わせ持った作
用効果を得ることができ、よりアイソレションが良好と
なる。
側のみ、又は出力用パッド1812の側のみのをシール
ド導体2017により覆った構造としても、同様な効果
が得られることは言うまでもない。
第22の実施の形態のマイクロ波回路用パッケージ実装
体を示す図、図22はその実装体を構成する1枚のマイ
クロ波回路用パッケージを示す図である。
用パッケージ2201は、入力用接続端子2202が1
個、出力用接続端子2203が5個の場合を例にとって
いる。パッケージ中央部に導電性のシールリング220
4で囲まれたキャビティ部2205が設けられ、その内
部にマイクロ波回路素子2206が収容され、ワイヤ2
207などによりキャビティ内配線2208と接続して
いる。また、シールリング2204の外側には、マイク
ロ波信号の入力用配線(図示せず)および出力用配線
(図示せず)が展開し、その端部である入力用パッド
(図示せず)、出力用パッド(図示せず)において、リ
ード状の前記した入力用接続端子、出力用端子2203
が取り付けられている。なお、機密性を保持するため
に、シールリング2204の上面には導電性のキャップ
2213が取り付けられている。2214は下面が導電
性のグランド面となった絶縁性基板である。
と出力用接続端子2203との間のパッケージ表面にお
いて、シールリング2204の入力用接続端子と出力用
接続端子2203に対応していない外側(両側)からパ
ッケージ2201の端部に向かって連続して突出するよ
うに、シールリング2204と同一の高さを有する金属
壁2215を設けている。
いて、キャビティ内配線2208の存在しない領域に向
かって、シールリング2204と同一の高さを有する金
属壁2216をシールリング2204から相互に対向す
るよう連続させて突出させている。
ドを各々シールド導体2217により覆うと共に、入力
用接続端子、個々の出力用接続端子2203の周囲を各
々シールド導体2218により同軸状に覆っている。
複数枚を導電性の枠体2102に挿入してスタック状に
積み重ねると、図21に示すような実装体2101の構
造となる。なお、この図21ではパッケージ2201を
符号21A、21B、21C、21Dで示す4枚とした
例としている。
1、図2)と第2の実施の形態(図3、図4)と第4の
実施の形態(図7、図8)の作用効果を合わせ持った作
用効果を得ることができ、よりアイソレションが良好と
なる。
入力用接続端子の側のみ、又は出力用パッドと出力用接
続端子2203の側のみをシールド導体2217、22
18により覆った構造としても、同様な効果が得られる
ことは言うまでもない。
た第1〜第11の実施の形態においては、入力用接続端
子が1個、出力用接続端子が5個の場合を例にとって説
明したが、入力用接続端子の数および出力用接続端子の
数は、任意の数に設定しても同様の作用効果を得ること
ができる。
ルリングや接地壁には金属を用いているが、表面にメタ
ライズにより導電性を持たせた絶縁体であっても良い。
回路用パッケージに、第1〜第11の実施の形態で示し
た異なったパッケージを組み合せて使用しても同様の効
果を得ることができる。
スタック状に積み重ねたパッケージについて述べたが、
上下左右が高周波的にシールドされたケースに挿入した
場合でも、同様の作用効果が得られることはいうまでも
ない。
0、第11の実施の形態では、シールリングの側面から
から外側に突出する金属壁215、1015、121
5、1415、2015、2215を両側に設けたが、
シールリングが絶縁性基板の片側に寄っていて、その側
ではシールドが必要ない場合には、その反対側の1箇所
のみに形成しても、同様な作用効果を得ることができ
る。
小さくすることができることはもとより、入力用接続端
子と出力用接続端子との相互間の高周波的なシールドが
可能となり、従来のマイクロ波回路用パッケージと比較
して、より良好な入出力用端子相互間のアイソレーショ
ンを得ることができ、高利得のICや損失の大きなIC
の特性を劣化させることなく、実装することができる。
用パッケージ実装体の斜視図である。
路用パッケージの一部分解の斜視図である。
用パッケージ実装体の斜視図である。
路用パッケージの一部分解の斜視図である。
用パッケージ実装体の斜視図である。
路用パッケージの一部分解の斜視図である。
用パッケージ実装体の斜視図である。
路用パッケージの一部分解の斜視図である。
用パッケージ実装体の斜視図である。
回路用パッケージの一部分解の斜視図である。
路用パッケージ実装体の斜視図である。
波回路用パッケージの一部分解の斜視図である。
路用パッケージ実装体の斜視図である。
波回路用パッケージの一部分解の斜視図である。
路用パッケージ実装体の斜視図である。
波回路用パッケージの一部分解の斜視図である。
路用パッケージ実装体の斜視図である。
波回路用パッケージの一部分解の斜視図である。
回路用パッケージ実装体の斜視図である。
波回路用パッケージの一部分解の斜視図である。
回路用パッケージ実装体の斜視図である。
波回路用パッケージの一部分解の斜視図である。
ケージ実装体と従来のマイクロ波回路用パッケージ実装
体のアイソレーションの測定結果を示す特性図である。
ケージと従来のマイクロ波回路用パッケージのアイソレ
ーションの測定結果を示す特性図である。
の斜視図である。
波回路用パッケージの一部分解の斜視図である。
装体の斜視図である。
波回路用パッケージの一部分解の斜視図である。
枠体、1A、1B、1C、1D、201:マイクロ波回
路用パッケージ、202:入力用接続端子、203:出
力用接続端子、204:シールリング、205:キャビ
ティ部、206:マイクロ波回路素子、207:ワイ
ヤ、208:キャビティ内配線、209:入力用配線、
210:出力用配線、211:入力用パッド、212:
出力用パッド、213:キャップ、214:絶縁性基
板、215:金属壁、301:マイクロ波回路用パッケ
ージ実装体、302:枠体、3A、3B、3C、3D、
401:マイクロ波回路用パッケージ、402:入力用
接続端子、403:出力用接続端子、404:シールリ
ング、405:キャビティ部、406:マイクロ波回路
素子、407:ワイヤ、408:キャビティ内配線、4
09:入力用配線、410:出力用配線、411:入力
用パッド、412:出力用パッド、413:キャップ、
414:絶縁性基板、415:金属壁、501:マイク
ロ波回路用パッケージ実装体、502:枠体、5A、5
B、5C、5D、601:マイクロ波回路用パッケー
ジ、602:入力用接続端子、603:出力用接続端
子、604:シールリング、605:キャビティ部、6
06:マイクロ波回路素子、607:ワイヤ、608:
キャビティ内配線、612:出力用パッド、613:キ
ャップ、614:絶縁性基板、615:シールド導体、
701:マイクロ波回路用パッケージ実装体、702:
枠体、8A、8B、8C、8D、801:マイクロ波回
路用パッケージ、803:出力用接続端子、804:シ
ールリング、805:キャビティ部、806:マイクロ
波回路素子、807:ワイヤ、808:キャビティ内配
線、813:キャップ、814:絶縁性基板、815、
816:シールド導体、901:マイクロ波回路用パッ
ケージ実装体、902:枠体、9A、9B、9C、9
D、1001:マイクロ波回路用パッケージ、100
2:入力用接続端子、1003:出力用接続端子、10
04:シールリング、1005:キャビティ部、100
6:マイクロ波回路素子、1007:ワイヤ、100
8:キャビティ内配線、1009:入力用配線、101
0:出力用配線、1011:入力用パッド、1012:
出力用パッド、1013:キャップ、1014:絶縁性
基板、1015、1016:金属壁、1101:マイク
ロ波回路用パッケージ実装体、1102:枠体、11
A、11B、11C、11D、1201:マイクロ波回
路用パッケージ、1202:入力用接続端子、120
3:出力用接続端子、1204:シールリング、120
5:キャビティ部、1206:マイクロ波回路素子、1
207:ワイヤ、1208:キャビティ内配線、121
2:出力用パッド、1213:キャップ、1214:絶
縁性基板、1215:金属壁、1216:シールド導
体、1301:マイクロ波回路用パッケージ実装体、1
302:枠体、13A、13B、13C、13D、14
01:マイクロ波回路用パッケージ、1402:入力用
接続端子、1403:出力用接続端子、1404:シー
ルリング、1405:キャビティ部、1406:マイク
ロ波回路素子、1407:ワイヤ、1408:キャビテ
ィ内配線、1413:キャップ、1414:絶縁性基
板、1415:金属壁、1416、1417:シールド
導体、1501:マイクロ波回路用パッケージ実装体、
1502:枠体、15A、15B、15C、15D、1
601:マイクロ波回路用パッケージ、1602:入力
用接続端子、1603:出力用接続端子、1604:シ
ールリング、1605:キャビティ部、1606:マイ
クロ波回路素子、1607:ワイヤ、1608:キャビ
ティ内配線、1612:出力用パッド、1613:キャ
ップ、1614:絶縁性基板、1615:金属壁、16
16:シールド導体、1701:マイクロ波回路用パッ
ケージ実装体、1702:枠体、17A、17B、17
C、17D、1801:マイクロ波回路用パッケージ、
1802:入力用接続端子、1803:出力用接続端
子、1804:シールリング、1805:キャビティ
部、1806:マイクロ波回路素子、1807:ワイ
ヤ、1808:キャビティ内配線、1813:キャッ
プ、1814:絶縁性基板、1815:金属壁、181
6、1817:シールド導体、1901:マイクロ波回
路用パッケージ実装体、1902:枠体、19A、19
B、19C、19D、2001:マイクロ波回路用パッ
ケージ、2002:入力用接続端子、2003:出力用
接続端子、2004:シールリング、2005:キャビ
ティ部、2006:マイクロ波回路素子、2007:ワ
イヤ、2008:キャビティ内配線、2012:出力用
パッド、2013:キャップ、2014:絶縁性基板、
2015、2016:金属壁、2017:シールド導
体、2101:マイクロ波回路用パッケージ実装体、2
102:枠体、21A、21B、21C、21D、22
01:マイクロ波回路用パッケージ、2202:入力用
接続端子、2203:出力用接続端子、2204:シー
ルリング、2205:キャビティ部、2206:マイク
ロ波回路素子、2207:ワイヤ、2208:キャビテ
ィ内配線、2213:キャップ、2214:絶縁性基
板、2215、2216:金属壁、2217、221
8:シールド導体、2501:マイクロ波回路用パッケ
ージ実装体、2502:枠体、25A、25B、25
C、25D、2601:マイクロ波回路用パッケージ、
2602:入力用接続端子、2603:出力用接続端
子、2604:シールリング、2605:キャビティ
部、2606:マイクロ波回路素子、2607:ワイ
ヤ、2608:キャビティ内配線、2609:入力用配
線、2610:出力用配線、2611:入力用パッド、
2612:出力用パッド、2613:キャップ、261
4:絶縁性基板、2701:マイクロ波回路用パッケー
ジ実装体、3801:マイクロ波回路用パッケージ、3
802:キャビティ、2803:入力用接続端子、28
04:出力用接続端子、2805:キャビティ内配線、
2806:キャビティ内配線、2807:マイクロ波回
路素子、2808:キャップ。
Claims (12)
- 【請求項1】内部にマイクロ波回路素子を収容するため
のキャビティを有し、該キャビティの周囲には導電性の
蓋を取り付けるための導電性のシールグリングを有し、
該シールリングの外側にはマイクロ波信号の入力用配線
および出力用配線が配設され、該入力用配線の端部には
入力用パッドが、前記出力用配線の端部には出力用パッ
ドが設けられ、前記入力用パッドおよび前記出力用パッ
ドにはそれぞれ入力用接続端子および出力用接続端子が
接続されているマイクロ波回路用パッケージにおいて、 前記シールリングの外側で且つ前記入力用配線と前記出
力用配線の中間部に、前記シールリングとほぼ同一高さ
の導電性壁をパッケージの端部に向かって突出するよう
に設け、且つ下面に接地面を設けたことを特徴とするマ
イクロ波回路用パッケージ。 - 【請求項2】前記請求項1に記載のマイクロ波回路用パ
ッケージにおいて、前記導電性壁に代えて、前記シール
リング内部の配線に干渉しない位置に、前記シールリン
グとほぼ同一高さを有する導電壁を設けたことを特徴と
するマイクロ波回路用パッケージ。 - 【請求項3】前記請求項1に記載のマイクロ波回路用パ
ッケージにおいて、前記導電性壁に代えて、前記入力用
パッドを覆うシールド導体を設け、および/又は前記出
力用パッドを覆うシールド導体を設けたことを特徴とす
るマイクロ波回路用パッケージ。 - 【請求項4】前記請求項1に記載のマイクロ波回路用パ
ッケージにおいて、前記導電性壁に代えて、前記入力用
パッドを覆うシールド導体および前記入力用接続端子の
周囲を同軸状に覆うシールド導体を設け、並びに/又は
前記出力用パッドを覆うシールド導体および前記出力用
接続端子を同軸状に覆うシールド導体を設けたことを特
徴とするマイクロ波回路用パッケージ。 - 【請求項5】前記請求項1に記載のマイクロ波回路用パ
ッケージにおいて、前記シールリング内部の配線に干渉
しない位置に、前記シールリングとほぼ同一高さを有す
る導電壁を設けたことを特徴とするマイクロ波回路用パ
ッケージ。 - 【請求項6】前記請求項1に記載のマイクロ波回路用パ
ッケージにおいて、前記入力用パッドを覆うシールド導
体を設け、および/又は前記出力用パッドを覆うシール
ド導体を設けたことを特徴とするマイクロ波回路用パッ
ケージ。 - 【請求項7】前記請求項1に記載のマイクロ波回路用パ
ッケージにおいて、前記入力用パッドを覆うシールド導
体および前記入力用接続端子の周囲を同軸状に覆うシー
ルド導体を設け、並びに/又は前記出力用パッドを覆う
シールド導体および前記出力用接続端子を同軸状に覆う
シールド導体を設けたことを特徴とするマイクロ波回路
用パッケージ。 - 【請求項8】前記請求項2に記載のマイクロ波回路用パ
ッケージにおいて、前記入力用パッドを覆うシールド導
体を設け、および/又は前記出力用パッドを覆うシール
ド導体を設けたことを特徴とするマイクロ波回路用パッ
ケージ。 - 【請求項9】前記請求項2に記載のマイクロ波回路用パ
ッケージにおいて、前記入力用パッドを覆うシールド導
体および前記入力用接続端子の周囲を同軸状に覆うシー
ルド導体を設け、並びに/又は前記出力用パッドを覆う
シールド導体および前記出力用接続端子を同軸状に覆う
シールド導体を設けたことを特徴とするマイクロ波回路
用パッケージ。 - 【請求項10】前記請求項5に記載のマイクロ波回路用
パッケージにおいて、前記入力用パッドを覆うシールド
導体を設け、および/又は前記出力用パッドを覆うシー
ルド導体を設けたことを特徴とするマイクロ波回路用パ
ッケージ。 - 【請求項11】前記請求項5に記載のマイクロ波回路用
パッケージにおいて、前記入力用パッドを覆うシールド
導体および前記入力用接続端子の周囲を同軸状に覆うシ
ールド導体を設け、並びに/又は前記出力用パッドを覆
うシールド導体および前記出力用接続端子を同軸状に覆
うシールド導体を設けたことを特徴とするマイクロ波回
路用パッケージ。 - 【請求項12】前記請求項1乃至11のいずれか1つに
記載のマイクロ波回路用パッケージを実装した実装体で
あって、前記マイクロ波回路用パッケージの複数枚を導
電性の枠体に挿入してスタック状に積み重ねたことを特
徴とするマイクロ波回路用パッケージの実装体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33143796A JP3056102B2 (ja) | 1996-11-28 | 1996-11-28 | マイクロ波回路用パッケージおよびその実装体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP33143796A JP3056102B2 (ja) | 1996-11-28 | 1996-11-28 | マイクロ波回路用パッケージおよびその実装体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10163377A JPH10163377A (ja) | 1998-06-19 |
JP3056102B2 true JP3056102B2 (ja) | 2000-06-26 |
Family
ID=18243661
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP33143796A Expired - Lifetime JP3056102B2 (ja) | 1996-11-28 | 1996-11-28 | マイクロ波回路用パッケージおよびその実装体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3056102B2 (ja) |
-
1996
- 1996-11-28 JP JP33143796A patent/JP3056102B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JPH10163377A (ja) | 1998-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4188373B2 (ja) | 多層誘電体基板および半導体パッケージ | |
US6333552B1 (en) | Millimeter wave semiconductor device | |
US6335669B1 (en) | RF circuit module | |
EP0157505B1 (en) | High-frequency semiconductor device | |
EP0438056B1 (en) | High-Frequency circuit package | |
JPH09321215A (ja) | マイクロ波回路用パッケージ | |
JPWO2009139210A1 (ja) | 高周波収納ケースおよび高周波モジュール | |
JP2005150345A (ja) | 高周波パッケージ | |
KR100983855B1 (ko) | 고주파용 반도체 장치 | |
JP3056102B2 (ja) | マイクロ波回路用パッケージおよびその実装体 | |
JP2674417B2 (ja) | 超高周波用パッケージ | |
JPH11204690A (ja) | 表面実装型パッケージ及び半導体装置 | |
JPH11238823A (ja) | 半導体パッケージ | |
JPH08274512A (ja) | マイクロ波半導体集積回路装置 | |
JP2534841B2 (ja) | マイクロ波集積回路用外囲器 | |
JP4038285B2 (ja) | 高周波集積回路用パッケージ | |
JP3317123B2 (ja) | マイクロ波回路装置 | |
JP2001044717A (ja) | マイクロ波用半導体装置 | |
JP3127645B2 (ja) | パッケージ構造 | |
JP2000323595A (ja) | 半導体装置 | |
JP3013845B1 (ja) | 高周波集積回路パッケージ | |
JP2876579B2 (ja) | マイクロ波集積回路 | |
JP2002111329A (ja) | 誘電体共振器およびフィルタ | |
JP4563980B2 (ja) | 表面実装型パッケージ及び半導体装置 | |
JP4095263B2 (ja) | 高周波パッケージ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000328 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090414 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100414 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110414 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120414 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130414 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140414 Year of fee payment: 14 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
EXPY | Cancellation because of completion of term |