JP3056102B2 - マイクロ波回路用パッケージおよびその実装体 - Google Patents

マイクロ波回路用パッケージおよびその実装体

Info

Publication number
JP3056102B2
JP3056102B2 JP33143796A JP33143796A JP3056102B2 JP 3056102 B2 JP3056102 B2 JP 3056102B2 JP 33143796 A JP33143796 A JP 33143796A JP 33143796 A JP33143796 A JP 33143796A JP 3056102 B2 JP3056102 B2 JP 3056102B2
Authority
JP
Japan
Prior art keywords
microwave circuit
output
package
shield conductor
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP33143796A
Other languages
English (en)
Other versions
JPH10163377A (ja
Inventor
登 岩崎
文則 石塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP33143796A priority Critical patent/JP3056102B2/ja
Publication of JPH10163377A publication Critical patent/JPH10163377A/ja
Application granted granted Critical
Publication of JP3056102B2 publication Critical patent/JP3056102B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、端子ピッチが小さ
く、且つスタック状に配置されるマイクロ波回路用パッ
ケージの入出力端子間のアイソレーションを向上させる
技術に関するものである。
【０００２】
【従来の技術】図２５、図２７は従来のスタック状に積
み重なったマイクロ波回路用パッケージの構造を示す
図、図２６、図２８は、それぞれ図２５、図２７のスタ
ック状に積み重ねたパッケージのうちの１枚の構造を示
す図である。
【０００３】図２８に示す従来のマイクロ波回路用パッ
ケージ２８０１は、パッケージの機密性を保つと共に外
部からの不要電磁波の入射を防止するため、パッケージ
自体がキャビティ２８０２となっている。また、パッケ
ージと外部との接続には、同軸構造の入力用接続端子２
８０３、出力用接続端子２８０４が用いられ、キャビテ
ィ内配線２８０５と接続している。このキャビティ内配
線２８０５はワイヤ２８０６を介してマイクロ波回路素
子２８０７に接続されている。そして、キャップ２８０
８を取り付けることにより、機密封止している。このパ
ッケージ２８０１を複数枚スタック状に積み重ねると、
図２７に示すような実装体２７０１となる。
【０００４】上記した図２８に示したパッケージ２８０
１は、パッケージ内配線２８０５や入出力用端子２８０
３、２８０４の部分がシールドされていることから、パ
ッケージの外部空気中の伝搬に起因する端子間結合は小
さく、アイソレーションが良好である。しかしながら、
端子部が同軸構造である場合には、同軸外径が通常８ｍ
ｍ〜１０ｍｍ程度となり端子ピッチが大きくなることか
ら、キャビィティ共振の影響を避けるためにキャビティ
サイズが限定されたパッケージにおいては、端子数に限
りが生じ、多端子化には不適当である。この問題は、図
２７に示すようにスタック状にマイクロ波回路用パケー
ジを配置した実装体２８０１においても同様である。
【０００５】そこで、端子ピッチを小さくして、端子数
を増やすためには、ピッチを数百μｍに設定できるリー
ド状の端子を用いた図２６に示すようなマイクロ波回路
用パッケージ２６０１が一般的に用いられている。な
お、この図２６は、入力用接続端子２６０２が１個、出
力用接続端子２６０３が５個の場合である。マイクロ波
回路用パッケージ２６０１の中央部には周囲がシールリ
ング２６０４で囲まれたキャビティ部２６０５が設けら
れ、その内部にマイクロ波回路素子２６０６が収容さ
れ、ワイヤ２６０７などによりキャビティ内配線２６０
８と接続している。またシールリング２６０４の外側に
は、マイクロ波信号の入力用配線２６０９、出力用配線
２６１０が展開し、その端部である入力用パッド２６１
１、出力用パッド２６１２において、リード状の入力用
接続端子２６０２、出力用接続端子２６０３が取り付け
られている。なお、機密性を保持するため、シールリン
グ２６０４にはキャップ２６１３が取り付けられてい
る。
【０００６】このパッケージ２６０１を枠体２５０２に
挿入して複数枚をスタック状に積み重ねると、図２５に
示すような実装体２５０１の構造となる。ここではマイ
クロ波回路用パッケージ２６０１を符号２５Ａ、２５
Ｂ、２５Ｃ、２５Ｄで示すように４枚スタック状に積み
重ねている。パッケージ２６０１の裏面全体が接地面と
すると、枠体２５０２の内壁とパッケージ間の隙間に新
たなキャビティ領域が生じる。
【０００７】
【発明が解決しようとする課題】このようなマイクロ波
回路用パッケージ２６０１を枠体２５０２に挿入してス
タック状に実装した場合、入力用接続端子２６０２から
シールリング２６０４の外側の新たなキャビティ領域を
介して出力用接続端子２６０３に伝搬する不要なマイク
ロ波の漏れが存在し易くなる。
【０００８】一般に、この不要なマイクロ波の漏れが少
ないものをアイソレーションが良いというが、このアイ
ソレーションが悪いと不要なマイクロ波の漏れ伝搬量が
増えて、利得の大きな増幅用ＩＣ（半導体集積回路）を
搭載したパッケージでは、入力用接続端子２６０２にフ
ィドバックされた信号により発振等を引き起こし易くな
る。また、減衰器や損失の大きなマイクロ波信号処理用
ＩＣ等を搭載したパッケージの場合には、希望信号が不
要信号に埋もれて判別できなくなったり、本来のＩＣの
特性を劣化させることがあった。
【０００９】本発明は前記した問題解決して、端子ピッ
チを小さくでき、しかも入出力用接続端子間のアイソレ
ーションも良好にできるようにしたマイクロ波回路用パ
ッケージおよびそのパッケージをスタック状に実装した
実装体を提供するにある。
【００１０】
【課題を解決するための手段】第１の発明は、内部にマ
イクロ波回路素子を収容するためのキャビティを有し、
該キャビティの周囲には導電性の蓋を取り付けるための
導電性のシールグリングを有し、該シールリングの外側
にはマイクロ波信号の入力用配線および出力用配線が配
設され、該入力用配線の端部には入力用パッドが、前記
出力用配線の端部には出力用パッドが設けられ、前記入
力用パッドおよび前記出力用パッドにはそれぞれ入力用
接続端子および出力用接続端子が接続されているマイク
ロ波回路用パッケージにおいて、前記シールリングの外
側で且つ前記入力用配線と前記出力用配線の中間部に、
前記シールリングとほぼ同一高さの導電性壁をパッケー
ジの端部に向かって突出するように設け、且つ下面に接
地面を設けて構成した。
【００１１】第２の発明は、第１の発明において、前記
導電性壁に代えて、前記シールリング内部の配線に干渉
しない位置に、前記シールリングとほぼ同一高さを有す
る導電壁を設けて構成した。
【００１２】第３の発明は、第１の発明において、前記
導電性壁に代えて、前記入力用パッドを覆うシールド導
体を設け、および／又は前記出力用パッドを覆うシール
ド導体を設けて構成した。
【００１３】第４の発明は、第１の発明において、前記
導電性壁に代えて、前記入力用パッドを覆うシールド導
体および前記入力用接続端子の周囲を同軸状に覆うシー
ルド導体を設け、並びに／又は前記出力用パッドを覆う
シールド導体および前記出力用接続端子を同軸状に覆う
シールド導体を設けて構成した。
【００１４】第５の発明は、第１の発明において、前記
シールリング内部の配線に干渉しない位置に、前記シー
ルリングとほぼ同一高さを有する導電壁を設けるよう構
成した。
【００１５】第６の発明は、第１の発明において、前記
入力用パッドを覆うシールド導体を設け、および／又は
前記出力用パッドを覆うシールド導体を設けて構成し
た。
【００１６】第７の発明は、第１の発明において、前記
入力用パッドを覆うシールド導体および前記入力用接続
端子の周囲を同軸状に覆うシールド導体を設け、並びに
／又は前記出力用パッドを覆うシールド導体および前記
出力用接続端子を同軸状に覆うシールド導体を設けて構
成した。
【００１７】第８の発明は、第２の発明において、前記
入力用パッドを覆うシールド導体を設け、および／又は
前記出力用パッドを覆うシールド導体を設けて構成し
た。
【００１８】第９の発明は、第２の発明において、前記
入力用パッドを覆うシールド導体および前記入力用接続
端子の周囲を同軸状に覆うシールド導体を設け、並びに
／又は前記出力用パッドを覆うシールド導体および前記
出力用接続端子を同軸状に覆うシールド導体を設けて構
成した。
【００１９】第１０の発明は、第５の発明において、前
記入力用パッドを覆うシールド導体を設け、および／又
は前記出力用パッドを覆うシールド導体を設けるよう構
成した。
【００２０】第１１の発明は、第５の発明において、前
記入力用パッドを覆うシールド導体および前記入力用接
続端子の周囲を同軸状に覆うシールド導体を設け、並び
に／又は前記出力用パッドを覆うシールド導体および前
記出力用接続端子を同軸状に覆うシールド導体を設けて
構成した。
【００２１】第１２の発明は、第１乃至第１１のいずれ
か１つの発明のマイクロ波回路用パッケージを実装した
実装体であって、前記マイクロ波回路用パッケージの複
数枚を導電性の枠体に挿入してスタック状に積み重ねて
構成した。
【００２２】
【発明の実施の形態】
［第１の実施の形態］図１は本発明の第１の実施の形態
のマイクロ波回路用パッケージ実装体を示す図、図２は
その実装体を構成する１枚のマイクロ波回路用パッケー
ジを示す図である。
【００２３】図２に示すように、このマイクロ波回路用
パッケージ２０１は、入力用接続端子２０２が１個、出
力用接続端子２０３が５個の場合を例にとっている。パ
ッケージ中央部に導電性のシールリング２０４で囲まれ
たキャビティ部２０５が設けられ、その内部にマイクロ
波回路素子２０６が収容され、ワイヤ２０７などにより
キャビティ内配線２０８と接続している。また、シール
リング２０４の外側には、マイクロ波信号の入力用配線
２０９および出力用配線２１０が展開し、その端部であ
る入力用パッド２１１、出力用パッド２１２において、
リード状の前記した入力用接続端子２０２、出力用端子
２０３が取り付けられている。なお、機密性を保持する
ために、シールリング２０４の上面には導電性のキャッ
プ２１３が取り付けられている。２１４は下面が導電性
のグランド面となった絶縁性基板である。
【００２４】さて、本実施の形態では、入力用接続端子
２０２と出力用接続端子２０３との間のパッケージ表面
において、シールリング２０４の入力用接続端子２０２
と出力用接続端子２０３に対応していない外側（両側）
からパッケージ２０１の端部に向かって連続して突出す
るように、シールリング２０４と同一の高さを有する金
属壁２１５を設けている。このように構成したパッケー
ジ２０１の複数枚を枠体１０２に挿入してスタック状に
積み重ねると、図１に示すような実装体１０１の構造と
なる。なお、この図１ではパッケージ２０１を符号１
Ａ、１Ｂ、１Ｃ、１Ｄで示す４枚とした例としている。
【００２５】この構造において、例えばパッケージ１Ｂ
に着目すると、シールリング２０４と、そのシールリン
グ２０４から両側に突出した金属壁２１５と、両側の導
電性の枠体１０２と、パッケージ１Ａの下面の導電性グ
ランドとによって、入力用接続端子２０２と出力用接続
端子２０３との間が、３次元的にシールドされることに
なって、これらの両端子間のアイソレーションが良好と
なる。なお、このシールドは入出力端子間が完全な遮断
状態になる必要はなく、扱う周波数を遮断できる寸法以
下であれば、隙間があっても差し支えない。
【００２６】図２３にアイソレーション特性の測定結果
を示す。ここでは、パッケージでのマイクロ波回路素子
２０６、２６０６が搭載されるキャビティ２０５、２６
０５の寸法によりキャビティ共振（基本モード）の周波
数が１０ＧＨｚの場合を例としている。図２６で説明し
た従来のマイクロ波回路用パッケージ２６０１の点線２
３０２で示す特性と比較すると、本実施の形態のマイク
ロ波回路用パッケージ２０１の実線２３０１で示す特性
は、アイソレーションが５ｄＢ〜２０ｄＢ改善されてい
ることが分かる。
【００２７】なお、ここでは、キャビティ共振（基本モ
ード）の周波数が１０ＧＨｚの場合を例としたが、キャ
ビティの寸法を変化させればキャビティ共振（基本モー
ド）は変化し、その場合でも同様な効果が得られること
はいうまでもない。
【００２８】［第２の実施の形態］図３は本発明の第２
の実施の形態のマイクロ波回路用パッケージ実装体を示
す図、図４はその実装体を構成する１枚のマイクロ波回
路用パッケージを示す図である。
【００２９】図４に示すように、このマイクロ波回路用
パッケージ４０１は、入力用接続端子４０２が１個、出
力用接続端子４０３が５個の場合を例にとっている。パ
ッケージ中央部に導電性のシールリング４０４で囲まれ
たキャビティ部４０５が設けられ、その内部にマイクロ
波回路素子４０６が収容され、ワイヤ４０７などにより
キャビティ内配線４０８と接続している。また、シール
リング４０４の外側には、マイクロ波信号の入力用配線
４０９および出力用配線４１０が展開し、その端部であ
る入力用パッド４１１、出力用パッド４１２において、
リード状の前記した入力用接続端子４０２、出力用端子
４０３が取り付けられている。なお、機密性を保持する
ために、シールリング４０４の上面には導電性のキャッ
プ４１３が取り付けられている。４１４は下面が導電性
のグランド面となった絶縁性基板である。
【００３０】さて、本実施の形態では、シールリング４
０４の内側において、キャビティ内配線４０８の存在し
ない領域に向かって、シールリング４０４と同一の高さ
を有する金属壁４１５を、シールリング４０４の両内側
から対向するように連続して突出させている。このよう
に構成したパッケージ４０１の複数枚を導電性の枠体３
０２に挿入してスタック状に積み重ねると、図３に示す
ような実装体３０１の構造となる。なお、この図３では
パッケージ４０１を符号３Ａ、３Ｂ、３Ｃ、３Ｄで示す
４枚とした例としている。
【００３１】この構造において、シールリング４０４の
構造は、キャビティ内配線４０８のの存在しない領域に
向かって、シールリング４０４と同じ高さの金属壁４１
５を設けたので、マイクロ波回路素子４０６が搭載され
るキャビティ部４０５の空洞部分の体積が減少し、キャ
ビティ共振（基本モード）の周波数が高くなる。このた
め、同一周波数での空洞内を伝搬する電磁波の漏れ量が
減少し、入力用接続端子４０２と出力用接続端子４０３
との間のアイソレーションが良好となる。
【００３２】図２４にアイソレーション特性の測定結果
を示す。図２６で説明した従来のマイクロ波回路素子２
６０６が搭載されるキャビティ部２６０５の寸法により
決るキャビティ共振（基本モード）の周波数が１０ＧＨ
ｚの場合を例にあげている。このときのアイソレーショ
ン特性は点線２４０２で示される曲線となる。これに対
し、本実施の形態のパッケージ４０１では、キャビティ
共振（基本モード）の周波数が１２．５ＧＨｚと高くな
ったことにより、アイソレーション特性は実線２４０１
で示される曲線となり、アイソレーション特性は２０〜
３０ｄＢ程度改善されている。
【００３３】なお、ここでは、キャビティ共振（基本モ
ード）の周波数が１２．５ＧＨｚとなった場合を例にあ
げているが、キャビティ部４０５の寸法を変化させれ
ば、キャビティ共振（基本モード）の周波数は変化し、
その場合であっても同様の効果が得られることはいうま
でもない。
【００３４】［第３の実施の形態］図５は本発明の第３
の実施の形態のマイクロ波回路用パッケージ実装体を示
す図、図６はその実装体を構成する１枚のマイクロ波回
路用パッケージを示す図である。
【００３５】図６に示すように、このマイクロ波回路用
パッケージ６０１は、入力用接続端子６０２が１個、出
力用接続端子６０３が５個の場合を例にとっている。パ
ッケージ中央部に導電性のシールリング６０４で囲まれ
たキャビティ部６０５が設けられ、その内部にマイクロ
波回路素子６０６が収容され、ワイヤ６０７などにより
キャビティ内配線６０８と接続している。また、シール
リング６０４の外側には、マイクロ波信号の入力用配線
（図示せず）および出力用配線（図示せず）が展開し、
その端部である入力用パッド（図示せず）、出力用パッ
ド６１２において、リード状の前記した入力用接続端子
６０２、出力用端子６０３が取り付けられている。な
お、機密性を保持するために、シールリング６０４の上
面には導電性のキャップ６１３が取り付けられている。
６１４は下面が導電性のグランド面となった絶縁性基板
である。
【００３６】さて、本実施の形態では、入力用パッド、
個々の出力用パッド６１２を各々シールド導体６１５に
より覆っている。このように構成したパッケージ６０１
の複数枚を導電性の枠体５０２に挿入してスタック状に
積み重ねると、図５に示すような実装体５０１の構造と
なる。なお、この図５ではパッケージ６０１を符号５
Ａ、５Ｂ、５Ｃ、５Ｄで示す４枚とした例としている。
【００３７】この構造においては、入力用パッド、個々
の出力用パッド６１２がシールド導体６１５により覆わ
れるので、入力用接続端子６０２と出力用接続端子６０
３との間のアイソレーションが良好となる。この第３の
実施の形態のアイレーション特性の測定結果は、第１の
実施の形態で説明した場合とほぼ同様である。
【００３８】なお、本実施の形態では、入力用パッド、
又は出力用パッド６１２の一方のみをシールド導体６１
５により覆った構造としても、同様な効果が得られるこ
とは言うまでもない。
【００３９】［第４の実施の形態］図７は本発明の第４
の実施の形態のマイクロ波回路用パッケージ実装体を示
す図、図８はその実装体を構成する１枚のマイクロ波回
路用パッケージを示す図である。
【００４０】図８に示すように、このマイクロ波回路用
パッケージ８０１は、入力用接続端子（図示せず）が１
個、出力用接続端子８０３が５個の場合を例にとってい
る。パッケージ中央部に導電性のシールリング８０４で
囲まれたキャビティ部８０５が設けられ、その内部にマ
イクロ波回路素子８０６が収容され、ワイヤ８０７など
によりキャビティ内配線８０８と接続している。また、
シールリング８０４の外側には、マイクロ波信号の入力
用配線（図示せず）および出力用配線（図示せず）が展
開し、その端部である入力用パッド（図示せず）、出力
用パッド（図示せず）において、リード状の前記した入
力用接続端子、出力用端子８０３が取り付けられてい
る。なお、機密性を保持するために、シールリング８０
４の上面には導電性のキャップ８１３が取り付けられて
いる。８１４は下面が導電性のグランド面となった絶縁
性基板である。
【００４１】さて、本実施の形態では、入力用パッドと
個々の出力用パッド８１２を各々シールド導体８１５に
より覆い、さらに入力用接続端子と個々の出力用接続端
子８０３の周囲を各々シールド導体８１６により同軸状
に覆っている。このように構成したパッケージ８０１の
複数枚を導電性の枠体７０２に挿入してスタック状に積
み重ねると、図７に示すような実装体７０１の構造とな
る。なお、この図７ではパッケージ８０１を符号７Ａ、
７Ｂ、７Ｃ、７Ｄで示す４枚とした例としている。
【００４２】この構造においては入力用接続端子から出
力用接続端子８０３に至るまでの信号伝送線路の周囲が
シールドされるので、入力用接続端子と出力用接続端子
８０３との間のアイソレーションが良好となる。なお、
この第４の実施の形態のアイレーション特性の測定結果
は、第１の実施の形態で説明した場合とほぼ同様であ
る。
【００４３】なお、本実施の形態では、入力用パッドと
入力用接続端子の側のみ、又は出力用パッドと出力用接
続端子８０３の側のみのをシールド導体８１５、８１６
により覆った構造としても、同様な効果が得られること
は言うまでもない。
【００４４】［第５の実施の形態］図９は本発明の第５
の実施の形態のマイクロ波回路用パッケージ実装体を示
す図、図１０はその実装体を構成する１枚のマイクロ波
回路用パッケージを示す図である。
【００４５】図１０に示すように、このマイクロ波回路
用パッケージ１００１は、入力用接続端子１００２が１
個、出力用接続端子１００３が５個の場合を例にとって
いる。パッケージ中央部に導電性のシールリング１００
４で囲まれたキャビティ部１００５が設けられ、その内
部にマイクロ波回路素子１００６が収容され、ワイヤ１
００７などによりキャビティ内配線１００８と接続して
いる。また、シールリング１００４の外側には、マイク
ロ波信号の入力用配線１００９および出力用配線１０１
０が展開し、その端部である入力用パッド１０１１、出
力用パッド１０１２において、リード状の前記した入力
用接続端子１００２、出力用端子１００３が取り付けら
れている。なお、機密性を保持するために、シールリン
グ１００４の上面には導電性のキャップ１０１３が取り
付けられている。１０１４は下面が導電性のグランド面
となった絶縁性基板である。
【００４６】さて、本実施の形態では、入力用接続端子
１００２と出力用接続端子１００３との間のパッケージ
表面において、シールリング１００４の入力用接続端子
１００２と出力用接続端子１００３に対応していない外
側（両側）からパッケージ１００１の端部に向かって連
続して突出するように、シールリング１００４と同一の
高さを有する金属壁１０１５を設けている。
【００４７】さらに、シールリング１００４の内側にお
いて、キャビティ内配線１００８の存在しない領域に向
かって、シールリング１００４と同一の高さを有する金
属壁１０１６を、シールリング１００４の両内側から対
向するように連続して突出させている。
【００４８】このように構成したパッケージ１００１の
複数枚を導電性の枠体９０２に挿入してスタック状に積
み重ねると、図９に示すような実装体９０１の構造とな
る。なお、この図９ではパッケージ１００１を符号９
Ａ、９Ｂ、９Ｃ、９Ｄで示す４枚とした例としている。
【００４９】本実施の形態では、第１の実施の形態（図
１、図２）と第２の実施の形態（図３、図４）の作用効
果を合わせ持った作用効果を得ることができ、よりアイ
ソレションが良好となる。
【００５０】［第６の実施の形態］図１１は本発明の第
６の実施の形態のマイクロ波回路用パッケージ実装体を
示す図、図１２はその実装体を構成する１枚のマイクロ
波回路用パッケージを示す図である。
【００５１】図１２に示すように、このマイクロ波回路
用パッケージ１２０１は、入力用接続端子１２０２が１
個、出力用接続端子１２０３が５個の場合を例にとって
いる。パッケージ中央部に導電性のシールリング１２０
４で囲まれたキャビティ部１２０５が設けられ、その内
部にマイクロ波回路素子１２０６が収容され、ワイヤ１
２０７などによりキャビティ内配線１２０８と接続して
いる。また、シールリング１２０４の外側には、マイク
ロ波信号の入力用配線（図示せず）および出力用配線
（図示せず）が展開し、その端部である入力用パッド
（図示せず）、出力用パッド１２１２において、リード
状の前記した入力用接続端子１２０２、出力用端子１２
０３が取り付けられている。なお、機密性を保持するた
めに、シールリング１２０４の上面には導電性のキャッ
プ１２１３が取り付けられている。１２１４は下面が導
電性のグランド面となった絶縁性基板である。
【００５２】さて、本実施の形態では、入力用接続端子
１２０２と出力用接続端子１２０３との間のパッケージ
表面において、シールリング１２０４の入力用接続端子
１２０２と出力用接続端子１２０３に対応していない外
側（両側）からパッケージ１２０１の端部に向かって連
続して突出するように、シールリング１２０４と同一の
高さを有する金属壁１２１５を設けている。さらに、入
力用パッド、個々の出力用パッド１２１２を各々シール
ド導体１２１６により覆っている。
【００５３】このように構成したパッケージ１２０１の
複数枚を導電性の枠体１１０２に挿入してスタック状に
積み重ねると、図１１に示すような実装体１１０１の構
造となる。なお、この図１１ではパッケージ１２０１を
符号１１Ａ、１１Ｂ、１１Ｃ、１１Ｄで示す４枚とした
例としている。
【００５４】本実施の形態では、第１の実施の形態（図
１、図２）と第３の実施の形態（図５、図６）の作用効
果を合わせ持った作用効果を得ることができ、よりアイ
ソレションが良好となる。
【００５５】なお、本実施の形態では、入力用パッドの
側のみ、又は出力用パッド１２１２の側のみをシールド
導体１２１６により覆った構造としても、同様な効果が
得られることは言うまでもない。
【００５６】［第７の実施の形態］図１３は本発明の第
７の実施の形態のマイクロ波回路用パッケージ実装体を
示す図、図１４はその実装体を構成する１枚のマイクロ
波回路用パッケージを示す図である。
【００５７】図１４に示すように、このマイクロ波回路
用パッケージ１４０１は、入力用接続端子（図示せず）
が１個、出力用接続端子１４０３が５個の場合を例にと
っている。パッケージ中央部に導電性のシールリング１
４０４で囲まれたキャビティ部１４０５が設けられ、そ
の内部にマイクロ波回路素子１４０６が収容され、ワイ
ヤ１４０７などによりキャビティ内配線１４０８と接続
している。また、シールリング１４０４の外側には、マ
イクロ波信号の入力用配線（図示せず）および出力用配
線（図示せず）が展開し、その端部である入力用パッド
（図示せず）、出力用パッド（図示せず）において、リ
ード状の前記した入力用接続端子、出力用端子１４０３
が取り付けられている。なお、機密性を保持するため
に、シールリング１４０４の上面には導電性のキャップ
１４１３が取り付けられている。１４１４は下面が導電
性のグランド面となった絶縁性基板である。
【００５８】さて、本実施の形態では、入力用接続端子
と出力用接続端子１４０３との間のパッケージ表面にお
いて、シールリング１４０４の入力用接続端子と出力用
接続端子１４０３に対応していない外側（両側）からパ
ッケージ１４０１の端部に向かって連続して突出するよ
うに、シールリング１４０４と同一の高さを有する金属
壁１４１５を設けている。さらに、入力用パッド、個々
の出力用パッドを各々シールド導体１４１６により覆っ
ている。さらに加えて、入力用接続端子、個々の出力用
接続端子１４０３の周囲を各々シールド導体１４０７に
より同軸状に覆っている。
【００５９】このように構成したパッケージ１４０１の
複数枚を導電性の枠体１３０２に挿入してスタック状に
積み重ねると、図１３に示すような実装体１３０１の構
造となる。なお、この図１３ではパッケージ１４０１を
符号１３Ａ、１３Ｂ、１３Ｃ、１３Ｄで示す４枚とした
例としている。
【００６０】本実施の形態では、第１の実施の形態（図
１、図２）と第４の実施の形態（図７、図８）の作用効
果を合わせ持った作用効果を得ることができ、よりアイ
ソレションが良好となる。
【００６１】なお、本実施の形態では、入力用パッドと
入力用接続端子の側のみ、又は出力用パッドと出力用接
続端子１４０３の側のみのをシールド導体１４１６、１
４１７により覆った構造としても、同様な効果が得られ
ることは言うまでもない。
【００６２】［第８の実施の形態］図１５は本発明の第
８の実施の形態のマイクロ波回路用パッケージ実装体を
示す図、図１６はその実装体を構成する１枚のマイクロ
波回路用パッケージを示す図である。
【００６３】図１６に示すように、このマイクロ波回路
用パッケージ１６０１は、入力用接続端子１６０２が１
個、および出力用接続端子１６０３が５個の場合を例に
とっている。
【００６４】パッケージ中央部に導電性のシールリング
１６０４で囲まれたキャビティ部１６０５が設けられ、
その内部にマイクロ波回路素子１６０６が収容され、ワ
イヤ１６０７などによりキャビティ内配線１６０８と接
続している。また、シールリング１６０４の外側には、
マイクロ波信号の入力用配線（図示せず）および出力用
配線（図示せず）が展開し、その端部である入力用パッ
ド（図示せず）、出力用パッド１６１２において、リー
ド状の前記した入力用接続端子１６０２、出力用端子１
６０３が取り付けられている。なお、機密性を保持する
ために、シールリング１６０４の上面には導電性のキャ
ップ１６１３が取り付けられている。１６１４は下面が
導電性のグランド面となった絶縁性基板である。
【００６５】さて、本実施の形態では、シールリング１
６０４の内側において、キャビティ内配線１６０８の存
在しない領域に向かって、シールリング１６０４と同一
の高さを有する金属壁１６１５をシールリング１６０４
の内側から対向するよう連続して突出させている。さら
に、入力用パッド、個々の出力用パッド１６１２を各々
シールド導体１６１６により覆っている。
【００６６】このように構成したパッケージ１６０１の
複数枚を導電性の枠体１５０２に挿入してスタック状に
積み重ねると、図１５に示すような実装体１５０１の構
造となる。なお、この図１５ではパッケージ１６０１を
符号１５Ａ、１５Ｂ、１５Ｃ、１５Ｄで示す４枚とした
例としている。
【００６７】本実施の形態では、第２の実施の形態（図
３、図４）と第３の実施の形態（図５、図６）の作用効
果を合わせ持った作用効果を得ることができ、よりアイ
ソレションが良好となる。
【００６８】なお、本実施の形態では、入力用パッドの
側のみ、又は出力用パッド１６０３の側のみをシールド
導体１６１６により覆った構造としても、同様な効果が
得られることは言うまでもない。
【００６９】［第９の実施の形態］図１７は本発明の第
９の実施の形態のマイクロ波回路用パッケージ実装体を
示す図、図１８はその実装体を構成する１枚のマイクロ
波回路用パッケージを示す図である。
【００７０】図１８に示すように、このマイクロ波回路
用パッケージ１８０１は、入力用接続端子（図示せず）
が１個、出力用接続端子１８０３が５個の場合を例にと
っている。パッケージ中央部に導電性のシールリング１
８０４で囲まれたキャビティ部１８０５が設けられ、そ
の内部にマイクロ波回路素子１８０６が収容され、ワイ
ヤ１８０７などによりキャビティ内配線１８０８と接続
している。また、シールリング１８０４の外側には、マ
イクロ波信号の入力用配線（図示せず）および出力用配
線（図示せず）が展開し、その端部である入力用パッド
（図示せず）、出力用パッド（図示せず）において、リ
ード状の前記した入力用接続端子、出力用端子１８０３
が取り付けられている。なお、機密性を保持するため
に、シールリング１８０４の上面には導電性のキャップ
１８１３が取り付けられている。１８１４は下面が導電
性のグランド面となった絶縁性基板である。
【００７１】さて、本実施の形態では、シールリング１
８０４の内側において、キャビティ内配線１８０８の存
在しない領域に向かって、シールリング１８０４と同一
の高さを有する金属壁１８１５をシールリング１８０４
から対向するよう連続して突出させている。さらに、入
力用パッドと個々の出力用パッドを各々シールド導体１
８１６により覆い、さらに加えて入力用接続端子と個々
の出力用接続端子１８０３の周囲を各々シールド導体１
８１７により同軸状に覆っている。
【００７２】このように構成したパッケージ１８０１の
複数枚を導電性の枠体１７０２に挿入してスタック状に
積み重ねると、図１７に示すような実装体１７０１の構
造となる。なお、この図１７ではパッケージ１８０１を
符号１７Ａ、１７Ｂ、１７Ｃ、１７Ｄで示す４枚とした
例としている。
【００７３】本実施の形態では、第２の実施の形態（図
３、図４）と第４の実施の形態（図７、図８）の作用効
果を合わせ持った作用効果を得ることができ、よりアイ
ソレションが良好となる。
【００７４】なお、本実施の形態では、入力用パッドお
よび入力用接続端子の側のみ、又は出力用パッドおよび
出力用接続端子１８０３の側のみをシールド導体１８１
６、１８１７により覆った構造としても、同様な効果が
得られることは言うまでもない。
【００７５】［第１０の実施の形態］図１９は本発明の
第１０の実施の形態のマイクロ波回路用パッケージ実装
体を示す図、図２０はその実装体を構成する１枚のマイ
クロ波回路用パッケージを示す図である。
【００７６】図２０に示すように、このマイクロ波回路
用パッケージ２００１は、入力用接続端子２００２が１
個、出力用接続端子２００３が５個の場合を例にとって
いる。パッケージ中央部に導電性のシールリング２００
４で囲まれたキャビティ部２００５が設けられ、その内
部にマイクロ波回路素子２００６が収容され、ワイヤ２
００７などによりキャビティ内配線２００８と接続して
いる。また、シールリング２００４の外側には、マイク
ロ波信号の入力用配線（図示せず）および出力用配線
（図示せず）が展開し、その端部である入力用パッド
（図示せず）、出力用パッド２０１２において、リード
状の前記した入力用接続端子２００２、出力用端子２０
０３が取り付けられている。なお、機密性を保持するた
めに、シールリング２００４の上面には導電性のキャッ
プ２０１３が取り付けられている。２０１４は下面が導
電性のグランド面となった絶縁性基板である。
【００７７】さて、本実施の形態では、入力用接続端子
２００２と出力用接続端子２００３との間のパッケージ
表面において、シールリング２００４の入力用接続端子
２００２と出力用接続端子２００３に対応していない外
側（両側）からパッケージ２００１の端部に向かって連
続して突出するように、シールリング２００４と同一の
高さを有する金属壁２０１５を設けている。
【００７８】さらに、シールリング２００４の内側にお
いて、キャビティ内配線２００８の存在しない領域に向
かって、シールリング２００４と同一の高さを有する金
属壁２０１６をシールリング２００４から対向するよう
連続して突出させている。さらに加えて、入力用パッ
ド、個々の出力用パッド２０１２を各々シールド導体２
０１７により覆っている。
【００７９】このように構成したパッケージ２００１の
複数枚を導電性の枠体１９０２に挿入してスタック状に
積み重ねると、図１９に示すような実装体１９０１の構
造となる。なお、この図１９ではパッケージ２００１を
符号１９Ａ、１９Ｂ、１９Ｃ、１９Ｄで示す４枚とした
例としている。
【００８０】本実施の形態では、第１の実施の形態（図
１、図２）と第２の実施の形態（図３、図４）と第３の
実施の形態（図５、図６）の作用効果を合わせ持った作
用効果を得ることができ、よりアイソレションが良好と
なる。
【００８１】なお、本実施の形態では、入力用パッドの
側のみ、又は出力用パッド１８１２の側のみのをシール
ド導体２０１７により覆った構造としても、同様な効果
が得られることは言うまでもない。
【００８２】［第１１の実施の形態］図２１は本発明の
第２２の実施の形態のマイクロ波回路用パッケージ実装
体を示す図、図２２はその実装体を構成する１枚のマイ
クロ波回路用パッケージを示す図である。
【００８３】図２２に示すように、このマイクロ波回路
用パッケージ２２０１は、入力用接続端子２２０２が１
個、出力用接続端子２２０３が５個の場合を例にとって
いる。パッケージ中央部に導電性のシールリング２２０
４で囲まれたキャビティ部２２０５が設けられ、その内
部にマイクロ波回路素子２２０６が収容され、ワイヤ２
２０７などによりキャビティ内配線２２０８と接続して
いる。また、シールリング２２０４の外側には、マイク
ロ波信号の入力用配線（図示せず）および出力用配線
（図示せず）が展開し、その端部である入力用パッド
（図示せず）、出力用パッド（図示せず）において、リ
ード状の前記した入力用接続端子、出力用端子２２０３
が取り付けられている。なお、機密性を保持するため
に、シールリング２２０４の上面には導電性のキャップ
２２１３が取り付けられている。２２１４は下面が導電
性のグランド面となった絶縁性基板である。
【００８４】さて、本実施の形態では、入力用接続端子
と出力用接続端子２２０３との間のパッケージ表面にお
いて、シールリング２２０４の入力用接続端子と出力用
接続端子２２０３に対応していない外側（両側）からパ
ッケージ２２０１の端部に向かって連続して突出するよ
うに、シールリング２２０４と同一の高さを有する金属
壁２２１５を設けている。
【００８５】さらに、シールリング２２０４の内側にお
いて、キャビティ内配線２２０８の存在しない領域に向
かって、シールリング２２０４と同一の高さを有する金
属壁２２１６をシールリング２２０４から相互に対向す
るよう連続させて突出させている。
【００８６】さらに、入力用パッド、個々の出力用パッ
ドを各々シールド導体２２１７により覆うと共に、入力
用接続端子、個々の出力用接続端子２２０３の周囲を各
々シールド導体２２１８により同軸状に覆っている。
【００８７】このように構成したパッケージ２２０１の
複数枚を導電性の枠体２１０２に挿入してスタック状に
積み重ねると、図２１に示すような実装体２１０１の構
造となる。なお、この図２１ではパッケージ２２０１を
符号２１Ａ、２１Ｂ、２１Ｃ、２１Ｄで示す４枚とした
例としている。
【００８８】本実施の形態では、第１の実施の形態（図
１、図２）と第２の実施の形態（図３、図４）と第４の
実施の形態（図７、図８）の作用効果を合わせ持った作
用効果を得ることができ、よりアイソレションが良好と
なる。
【００８９】なお、本実施の形態では、入力用パッドと
入力用接続端子の側のみ、又は出力用パッドと出力用接
続端子２２０３の側のみをシールド導体２２１７、２２
１８により覆った構造としても、同様な効果が得られる
ことは言うまでもない。
【００９０】［その他の実施の形態］なお、以上説明し
た第１〜第１１の実施の形態においては、入力用接続端
子が１個、出力用接続端子が５個の場合を例にとって説
明したが、入力用接続端子の数および出力用接続端子の
数は、任意の数に設定しても同様の作用効果を得ること
ができる。
【００９１】また、第１〜第１１の実施の形態ではシー
ルリングや接地壁には金属を用いているが、表面にメタ
ライズにより導電性を持たせた絶縁体であっても良い。
【００９２】さらに、スタック状に配置するマイクロ波
回路用パッケージに、第１〜第１１の実施の形態で示し
た異なったパッケージを組み合せて使用しても同様の効
果を得ることができる。
【００９３】さらに、第１〜第１１の実施の形態では、
スタック状に積み重ねたパッケージについて述べたが、
上下左右が高周波的にシールドされたケースに挿入した
場合でも、同様の作用効果が得られることはいうまでも
ない。
【００９４】さらに、第１、第５、第６、第７、第１
０、第１１の実施の形態では、シールリングの側面から
から外側に突出する金属壁２１５、１０１５、１２１
５、１４１５、２０１５、２２１５を両側に設けたが、
シールリングが絶縁性基板の片側に寄っていて、その側
ではシールドが必要ない場合には、その反対側の１箇所
のみに形成しても、同様な作用効果を得ることができ
る。
【００９５】
【発明の効果】以上から本発明によれば、端子ピッチを
小さくすることができることはもとより、入力用接続端
子と出力用接続端子との相互間の高周波的なシールドが
可能となり、従来のマイクロ波回路用パッケージと比較
して、より良好な入出力用端子相互間のアイソレーショ
ンを得ることができ、高利得のＩＣや損失の大きなＩＣ
の特性を劣化させることなく、実装することができる。
【図面の簡単な説明】
【図１】 本発明の第１の実施の形態のマイクロ波回路
用パッケージ実装体の斜視図である。
【図２】 図１の実装体を構成する１枚のマイクロ波回
路用パッケージの一部分解の斜視図である。
【図３】 本発明の第２の実施の形態のマイクロ波回路
用パッケージ実装体の斜視図である。
【図４】 図３の実装体を構成する１枚のマイクロ波回
路用パッケージの一部分解の斜視図である。
【図５】 本発明の第３の実施の形態のマイクロ波回路
用パッケージ実装体の斜視図である。
【図６】 図５の実装体を構成する１枚のマイクロ波回
路用パッケージの一部分解の斜視図である。
【図７】 本発明の第４の実施の形態のマイクロ波回路
用パッケージ実装体の斜視図である。
【図８】 図７の実装体を構成する１枚のマイクロ波回
路用パッケージの一部分解の斜視図である。
【図９】 本発明の第５の実施の形態のマイクロ波回路
用パッケージ実装体の斜視図である。
【図１０】 図９の実装体を構成する１枚のマイクロ波
回路用パッケージの一部分解の斜視図である。
【図１１】 本発明の第６の実施の形態のマイクロ波回
路用パッケージ実装体の斜視図である。
【図１２】 図１１の実装体を構成する１枚のマイクロ
波回路用パッケージの一部分解の斜視図である。
【図１３】 本発明の第７の実施の形態のマイクロ波回
路用パッケージ実装体の斜視図である。
【図１４】 図１３の実装体を構成する１枚のマイクロ
波回路用パッケージの一部分解の斜視図である。
【図１５】 本発明の第８の実施の形態のマイクロ波回
路用パッケージ実装体の斜視図である。
【図１６】 図１５の実装体を構成する１枚のマイクロ
波回路用パッケージの一部分解の斜視図である。
【図１７】 本発明の第９の実施の形態のマイクロ波回
路用パッケージ実装体の斜視図である。
【図１８】 図１７の実装体を構成する１枚のマイクロ
波回路用パッケージの一部分解の斜視図である。
【図１９】 本発明の第１０の実施の形態のマイクロ波
回路用パッケージ実装体の斜視図である。
【図２０】 図１９の実装体を構成する１枚のマイクロ
波回路用パッケージの一部分解の斜視図である。
【図２１】 本発明の第１１の実施の形態のマイクロ波
回路用パッケージ実装体の斜視図である。
【図２２】 図２１の実装体を構成する１枚のマイクロ
波回路用パッケージの一部分解の斜視図である。
【図２３】 第１の実施の形態のマイクロ波回路用パッ
ケージ実装体と従来のマイクロ波回路用パッケージ実装
体のアイソレーションの測定結果を示す特性図である。
【図２４】 第２の実施の形態のマイクロ波回路用パッ
ケージと従来のマイクロ波回路用パッケージのアイソレ
ーションの測定結果を示す特性図である。
【図２５】 従来のマイクロ波回路用パッケージ実装体
の斜視図である。
【図２６】 図２５の実装体を構成する１枚のマイクロ
波回路用パッケージの一部分解の斜視図である。
【図２７】 従来の別のマイクロ波回路用パッケージ実
装体の斜視図である。
【図２８】 図２７の実装体を構成する１枚のマイクロ
波回路用パッケージの一部分解の斜視図である。
【符号の説明】
１０１：マイクロ波回路用パッケージ実装体、１０２：
枠体、１Ａ、１Ｂ、１Ｃ、１Ｄ、２０１：マイクロ波回
路用パッケージ、２０２：入力用接続端子、２０３：出
力用接続端子、２０４：シールリング、２０５：キャビ
ティ部、２０６：マイクロ波回路素子、２０７：ワイ
ヤ、２０８：キャビティ内配線、２０９：入力用配線、
２１０：出力用配線、２１１：入力用パッド、２１２：
出力用パッド、２１３：キャップ、２１４：絶縁性基
板、２１５：金属壁、３０１：マイクロ波回路用パッケ
ージ実装体、３０２：枠体、３Ａ、３Ｂ、３Ｃ、３Ｄ、
４０１：マイクロ波回路用パッケージ、４０２：入力用
接続端子、４０３：出力用接続端子、４０４：シールリ
ング、４０５：キャビティ部、４０６：マイクロ波回路
素子、４０７：ワイヤ、４０８：キャビティ内配線、４
０９：入力用配線、４１０：出力用配線、４１１：入力
用パッド、４１２：出力用パッド、４１３：キャップ、
４１４：絶縁性基板、４１５：金属壁、５０１：マイク
ロ波回路用パッケージ実装体、５０２：枠体、５Ａ、５
Ｂ、５Ｃ、５Ｄ、６０１：マイクロ波回路用パッケー
ジ、６０２：入力用接続端子、６０３：出力用接続端
子、６０４：シールリング、６０５：キャビティ部、６
０６：マイクロ波回路素子、６０７：ワイヤ、６０８：
キャビティ内配線、６１２：出力用パッド、６１３：キ
ャップ、６１４：絶縁性基板、６１５：シールド導体、
７０１：マイクロ波回路用パッケージ実装体、７０２：
枠体、８Ａ、８Ｂ、８Ｃ、８Ｄ、８０１：マイクロ波回
路用パッケージ、８０３：出力用接続端子、８０４：シ
ールリング、８０５：キャビティ部、８０６：マイクロ
波回路素子、８０７：ワイヤ、８０８：キャビティ内配
線、８１３：キャップ、８１４：絶縁性基板、８１５、
８１６：シールド導体、９０１：マイクロ波回路用パッ
ケージ実装体、９０２：枠体、９Ａ、９Ｂ、９Ｃ、９
Ｄ、１００１：マイクロ波回路用パッケージ、１００
２：入力用接続端子、１００３：出力用接続端子、１０
０４：シールリング、１００５：キャビティ部、１００
６：マイクロ波回路素子、１００７：ワイヤ、１００
８：キャビティ内配線、１００９：入力用配線、１０１
０：出力用配線、１０１１：入力用パッド、１０１２：
出力用パッド、１０１３：キャップ、１０１４：絶縁性
基板、１０１５、１０１６：金属壁、１１０１：マイク
ロ波回路用パッケージ実装体、１１０２：枠体、１１
Ａ、１１Ｂ、１１Ｃ、１１Ｄ、１２０１：マイクロ波回
路用パッケージ、１２０２：入力用接続端子、１２０
３：出力用接続端子、１２０４：シールリング、１２０
５：キャビティ部、１２０６：マイクロ波回路素子、１
２０７：ワイヤ、１２０８：キャビティ内配線、１２１
２：出力用パッド、１２１３：キャップ、１２１４：絶
縁性基板、１２１５：金属壁、１２１６：シールド導
体、１３０１：マイクロ波回路用パッケージ実装体、１
３０２：枠体、１３Ａ、１３Ｂ、１３Ｃ、１３Ｄ、１４
０１：マイクロ波回路用パッケージ、１４０２：入力用
接続端子、１４０３：出力用接続端子、１４０４：シー
ルリング、１４０５：キャビティ部、１４０６：マイク
ロ波回路素子、１４０７：ワイヤ、１４０８：キャビテ
ィ内配線、１４１３：キャップ、１４１４：絶縁性基
板、１４１５：金属壁、１４１６、１４１７：シールド
導体、１５０１：マイクロ波回路用パッケージ実装体、
１５０２：枠体、１５Ａ、１５Ｂ、１５Ｃ、１５Ｄ、１
６０１：マイクロ波回路用パッケージ、１６０２：入力
用接続端子、１６０３：出力用接続端子、１６０４：シ
ールリング、１６０５：キャビティ部、１６０６：マイ
クロ波回路素子、１６０７：ワイヤ、１６０８：キャビ
ティ内配線、１６１２：出力用パッド、１６１３：キャ
ップ、１６１４：絶縁性基板、１６１５：金属壁、１６
１６：シールド導体、１７０１：マイクロ波回路用パッ
ケージ実装体、１７０２：枠体、１７Ａ、１７Ｂ、１７
Ｃ、１７Ｄ、１８０１：マイクロ波回路用パッケージ、
１８０２：入力用接続端子、１８０３：出力用接続端
子、１８０４：シールリング、１８０５：キャビティ
部、１８０６：マイクロ波回路素子、１８０７：ワイ
ヤ、１８０８：キャビティ内配線、１８１３：キャッ
プ、１８１４：絶縁性基板、１８１５：金属壁、１８１
６、１８１７：シールド導体、１９０１：マイクロ波回
路用パッケージ実装体、１９０２：枠体、１９Ａ、１９
Ｂ、１９Ｃ、１９Ｄ、２００１：マイクロ波回路用パッ
ケージ、２００２：入力用接続端子、２００３：出力用
接続端子、２００４：シールリング、２００５：キャビ
ティ部、２００６：マイクロ波回路素子、２００７：ワ
イヤ、２００８：キャビティ内配線、２０１２：出力用
パッド、２０１３：キャップ、２０１４：絶縁性基板、
２０１５、２０１６：金属壁、２０１７：シールド導
体、２１０１：マイクロ波回路用パッケージ実装体、２
１０２：枠体、２１Ａ、２１Ｂ、２１Ｃ、２１Ｄ、２２
０１：マイクロ波回路用パッケージ、２２０２：入力用
接続端子、２２０３：出力用接続端子、２２０４：シー
ルリング、２２０５：キャビティ部、２２０６：マイク
ロ波回路素子、２２０７：ワイヤ、２２０８：キャビテ
ィ内配線、２２１３：キャップ、２２１４：絶縁性基
板、２２１５、２２１６：金属壁、２２１７、２２１
８：シールド導体、２５０１：マイクロ波回路用パッケ
ージ実装体、２５０２：枠体、２５Ａ、２５Ｂ、２５
Ｃ、２５Ｄ、２６０１：マイクロ波回路用パッケージ、
２６０２：入力用接続端子、２６０３：出力用接続端
子、２６０４：シールリング、２６０５：キャビティ
部、２６０６：マイクロ波回路素子、２６０７：ワイ
ヤ、２６０８：キャビティ内配線、２６０９：入力用配
線、２６１０：出力用配線、２６１１：入力用パッド、
２６１２：出力用パッド、２６１３：キャップ、２６１
４：絶縁性基板、２７０１：マイクロ波回路用パッケー
ジ実装体、３８０１：マイクロ波回路用パッケージ、３
８０２：キャビティ、２８０３：入力用接続端子、２８
０４：出力用接続端子、２８０５：キャビティ内配線、
２８０６：キャビティ内配線、２８０７：マイクロ波回
路素子、２８０８：キャップ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−204807（ＪＰ，Ａ) 特開 平３−258005（ＪＰ，Ａ) 特開 平４−117801（ＪＰ，Ａ) 特開 平６−112346（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 301 H01L 21/60 321 H05K 9/00

Claims (12)

    (57)【特許請求の範囲】
  1. 【請求項１】内部にマイクロ波回路素子を収容するため
    のキャビティを有し、該キャビティの周囲には導電性の
    蓋を取り付けるための導電性のシールグリングを有し、
    該シールリングの外側にはマイクロ波信号の入力用配線
    および出力用配線が配設され、該入力用配線の端部には
    入力用パッドが、前記出力用配線の端部には出力用パッ
    ドが設けられ、前記入力用パッドおよび前記出力用パッ
    ドにはそれぞれ入力用接続端子および出力用接続端子が
    接続されているマイクロ波回路用パッケージにおいて、 前記シールリングの外側で且つ前記入力用配線と前記出
    力用配線の中間部に、前記シールリングとほぼ同一高さ
    の導電性壁をパッケージの端部に向かって突出するよう
    に設け、且つ下面に接地面を設けたことを特徴とするマ
    イクロ波回路用パッケージ。
  2. 【請求項２】前記請求項１に記載のマイクロ波回路用パ
    ッケージにおいて、前記導電性壁に代えて、前記シール
    リング内部の配線に干渉しない位置に、前記シールリン
    グとほぼ同一高さを有する導電壁を設けたことを特徴と
    するマイクロ波回路用パッケージ。
  3. 【請求項３】前記請求項１に記載のマイクロ波回路用パ
    ッケージにおいて、前記導電性壁に代えて、前記入力用
    パッドを覆うシールド導体を設け、および／又は前記出
    力用パッドを覆うシールド導体を設けたことを特徴とす
    るマイクロ波回路用パッケージ。
  4. 【請求項４】前記請求項１に記載のマイクロ波回路用パ
    ッケージにおいて、前記導電性壁に代えて、前記入力用
    パッドを覆うシールド導体および前記入力用接続端子の
    周囲を同軸状に覆うシールド導体を設け、並びに／又は
    前記出力用パッドを覆うシールド導体および前記出力用
    接続端子を同軸状に覆うシールド導体を設けたことを特
    徴とするマイクロ波回路用パッケージ。
  5. 【請求項５】前記請求項１に記載のマイクロ波回路用パ
    ッケージにおいて、前記シールリング内部の配線に干渉
    しない位置に、前記シールリングとほぼ同一高さを有す
    る導電壁を設けたことを特徴とするマイクロ波回路用パ
    ッケージ。
  6. 【請求項６】前記請求項１に記載のマイクロ波回路用パ
    ッケージにおいて、前記入力用パッドを覆うシールド導
    体を設け、および／又は前記出力用パッドを覆うシール
    ド導体を設けたことを特徴とするマイクロ波回路用パッ
    ケージ。
  7. 【請求項７】前記請求項１に記載のマイクロ波回路用パ
    ッケージにおいて、前記入力用パッドを覆うシールド導
    体および前記入力用接続端子の周囲を同軸状に覆うシー
    ルド導体を設け、並びに／又は前記出力用パッドを覆う
    シールド導体および前記出力用接続端子を同軸状に覆う
    シールド導体を設けたことを特徴とするマイクロ波回路
    用パッケージ。
  8. 【請求項８】前記請求項２に記載のマイクロ波回路用パ
    ッケージにおいて、前記入力用パッドを覆うシールド導
    体を設け、および／又は前記出力用パッドを覆うシール
    ド導体を設けたことを特徴とするマイクロ波回路用パッ
    ケージ。
  9. 【請求項９】前記請求項２に記載のマイクロ波回路用パ
    ッケージにおいて、前記入力用パッドを覆うシールド導
    体および前記入力用接続端子の周囲を同軸状に覆うシー
    ルド導体を設け、並びに／又は前記出力用パッドを覆う
    シールド導体および前記出力用接続端子を同軸状に覆う
    シールド導体を設けたことを特徴とするマイクロ波回路
    用パッケージ。
  10. 【請求項１０】前記請求項５に記載のマイクロ波回路用
    パッケージにおいて、前記入力用パッドを覆うシールド
    導体を設け、および／又は前記出力用パッドを覆うシー
    ルド導体を設けたことを特徴とするマイクロ波回路用パ
    ッケージ。
  11. 【請求項１１】前記請求項５に記載のマイクロ波回路用
    パッケージにおいて、前記入力用パッドを覆うシールド
    導体および前記入力用接続端子の周囲を同軸状に覆うシ
    ールド導体を設け、並びに／又は前記出力用パッドを覆
    うシールド導体および前記出力用接続端子を同軸状に覆
    うシールド導体を設けたことを特徴とするマイクロ波回
    路用パッケージ。
  12. 【請求項１２】前記請求項１乃至１１のいずれか１つに
    記載のマイクロ波回路用パッケージを実装した実装体で
    あって、前記マイクロ波回路用パッケージの複数枚を導
    電性の枠体に挿入してスタック状に積み重ねたことを特
    徴とするマイクロ波回路用パッケージの実装体。
JP33143796A 1996-11-28 1996-11-28 マイクロ波回路用パッケージおよびその実装体 Expired - Lifetime JP3056102B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33143796A JP3056102B2 (ja) 1996-11-28 1996-11-28 マイクロ波回路用パッケージおよびその実装体

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33143796A JP3056102B2 (ja) 1996-11-28 1996-11-28 マイクロ波回路用パッケージおよびその実装体

Publications (2)

Publication Number Publication Date
JPH10163377A JPH10163377A (ja) 1998-06-19
JP3056102B2 true JP3056102B2 (ja) 2000-06-26

Family

ID=18243661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33143796A Expired - Lifetime JP3056102B2 (ja) 1996-11-28 1996-11-28 マイクロ波回路用パッケージおよびその実装体

Country Status (1)

Country Link
JP (1) JP3056102B2 (ja)

Also Published As

Publication number Publication date
JPH10163377A (ja) 1998-06-19

Similar Documents

Publication Publication Date Title
JP4188373B2 (ja) 多層誘電体基板および半導体パッケージ
US6333552B1 (en) Millimeter wave semiconductor device
US6335669B1 (en) RF circuit module
EP0157505B1 (en) High-frequency semiconductor device
EP0438056B1 (en) High-Frequency circuit package
JPH09321215A (ja) マイクロ波回路用パッケージ
JPWO2009139210A1 (ja) 高周波収納ケースおよび高周波モジュール
JP2005150345A (ja) 高周波パッケージ
KR100983855B1 (ko) 고주파용 반도체 장치
JP3056102B2 (ja) マイクロ波回路用パッケージおよびその実装体
JP2674417B2 (ja) 超高周波用パッケージ
JPH11204690A (ja) 表面実装型パッケージ及び半導体装置
JPH11238823A (ja) 半導体パッケージ
JPH08274512A (ja) マイクロ波半導体集積回路装置
JP2534841B2 (ja) マイクロ波集積回路用外囲器
JP4038285B2 (ja) 高周波集積回路用パッケージ
JP3317123B2 (ja) マイクロ波回路装置
JP2001044717A (ja) マイクロ波用半導体装置
JP3127645B2 (ja) パッケージ構造
JP2000323595A (ja) 半導体装置
JP3013845B1 (ja) 高周波集積回路パッケージ
JP2876579B2 (ja) マイクロ波集積回路
JP2002111329A (ja) 誘電体共振器およびフィルタ
JP4563980B2 (ja) 表面実装型パッケージ及び半導体装置
JP4095263B2 (ja) 高周波パッケージ

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000328

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090414

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100414

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110414

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120414

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130414

Year of fee payment: 13

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140414

Year of fee payment: 14

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term