JP3054269B2 - Image forming method and apparatus - Google Patents
Image forming method and apparatusInfo
- Publication number
- JP3054269B2 JP3054269B2 JP4170616A JP17061692A JP3054269B2 JP 3054269 B2 JP3054269 B2 JP 3054269B2 JP 4170616 A JP4170616 A JP 4170616A JP 17061692 A JP17061692 A JP 17061692A JP 3054269 B2 JP3054269 B2 JP 3054269B2
- Authority
- JP
- Japan
- Prior art keywords
- video clock
- clock
- video
- output
- image data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dot-Matrix Printers And Others (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は、画像の拡大処理が可能
な画像形成方法及び装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an image forming method and apparatus capable of enlarging an image.
【0002】[0002]
【従来の技術】レーザビームプリンタなどにおいては、
接続されたホストコンピュータ等から送られてくる文字
情報をビットイメージとして展開し、内部のビットマッ
プメモリ上に蓄積する。然る後、このビットイメージを
読み出して、シリアルなビデオ信号に変換する。そし
て、このビデオ信号によりレーザビームのオン/オフを
制御して記録媒体上に出力する。このような従来のレー
ザビームプリンタにおいて拡大印刷を実行する場合、メ
モリ内に拡大したビットイメージを拡大して展開し直す
か、或いはビデオ信号を出力する際にドット密度を低く
して出力しなければならなかった。2. Description of the Related Art In a laser beam printer or the like,
Character information sent from a connected host computer or the like is developed as a bit image and stored in an internal bit map memory. Thereafter, the bit image is read and converted into a serial video signal. Then, the on / off of the laser beam is controlled by the video signal and output on a recording medium. When performing enlargement printing in such a conventional laser beam printer, it is necessary to enlarge and re-expand the bit image enlarged in the memory or to output a video signal with a reduced dot density. did not become.
【0003】[0003]
【発明が解決しようとする課題】しかしながら、上記従
来例では、メモリ内に拡大する前のオリジナルのビット
イメージを格納するためのビットマップメモリと、拡大
した後のビットイメージを格納するためのビットマップ
メモリの2つのビットマップメモリが必要となり高価に
なってしまう。更に、オリジナルのビットイメージを拡
大するための拡大処理が必要となるので、処理に時間が
かかるという問題があった。又、ビデオ信号を出力する
際にそのドット密度を低くするという方法では、例えば
A4の印刷データをA3に拡大する際には、ビデオクロ
ックの周波数を2種類用意しておき、通常印刷の時と拡
大印刷の時を切り換える。しかしながら、固定のビデオ
クロック周波数を切り替えて使用するので、複数の発信
器が必要となる上に、任意倍率の拡大には対応できなく
なるという問題がある。However, in the above conventional example, the bit map memory for storing the original bit image before the enlargement in the memory and the bit map memory for storing the bit image after the enlargement Two bitmap memories of the memory are required, which is expensive. Further, since enlargement processing for enlarging the original bit image is required, there is a problem that the processing takes time. In the method of lowering the dot density when outputting a video signal, for example, when enlarging the print data of A4 to A3, two types of video clock frequencies are prepared, and the frequency of the video clock is set at the time of normal printing. Switches the time of enlargement printing. However, since a fixed video clock frequency is used by switching, a plurality of transmitters are required and there is a problem that it is impossible to cope with enlargement of an arbitrary magnification.
【0004】本発明は上記の問題点に鑑みてなされたも
のであり、設定された拡大率に応じたタイミングでビデ
オクロックの間隔を変化させることにより、単一の発信
器による任意倍率の拡大を可能とするとともに、拡大後
のビットイメージを格納するためのビットマップメモリ
を不要とし、更に、高品位の拡大画像を得ることができ
る画像形成方法及び装置を提供することを目的とする。[0004] The present invention has been made in view of the above-mentioned problems, and it is possible to enlarge an arbitrary magnification by a single transmitter by changing the interval of a video clock at a timing corresponding to a set enlargement ratio. In addition to making it possible, a bitmap memory for storing the enlarged bit image is not required, and a high-quality enlarged image can be obtained.
And to provide an image forming method and apparatus that.
【0005】[0005]
【課題を解決するための手段】上記の目的を達成するた
めの本発明による画像形成装置は以下の構成を備える。
即ち、イメージデータをビデオクロックに同期して出力
する手段を有する画像形成装置であって、前記イメージ
データを出力する際の拡大率を設定する設定手段と、前
記設定手段により設定された拡大率と前記ビデオクロッ
クに基づいてタイミング信号を発生するタイミング信号
発生手段と、前記タイミング信号の発生時に前記ビデオ
クロックを2クロック分間引くと共に、間引きを実行し
た箇所に前記ビデオクロックの位相を反転したクロック
を1クロック挿入することにより、前記ビデオクロック
の間隔を変更する変更手段とを備える。An image forming apparatus according to the present invention for achieving the above object has the following arrangement.
That is, an image forming apparatus having means for outputting image data in synchronization with a video clock, wherein: a setting means for setting an enlargement rate when outputting the image data; and an enlargement rate set by the setting means. a timing signal generating means for generating a timing signal based on the video clock, the video upon occurrence of said timing signal
Subtract the clock for two clocks and execute the decimation.
A clock obtained by inverting the phase of the video clock
And changing means for changing the interval of the video clock by inserting one clock .
【0006】また、上記の目的を達成するための本発明
による画像形成方法は以下の構成を備える。即ち、イメ
ージデータをビデオクロックに同期して出力する工程を
有する画像形成方法であって、前記イメージデータを出
力する際の拡大率を設定する設定工程と、前記設定工程
により設定された拡大率と前記ビデオクロックに基づい
てタイミング信号を発生するタイミング信号発生工程
と、前記タイミング信号の発生時に前記ビデオクロック
を2クロック分間引くと共に、間引きを実行した箇所に
前記ビデオクロックの位相を反転したクロックを1クロ
ック挿入することにより、前記ビデオクロックの間隔を
変更する変更工程とを備える。Further, an image forming method according to the present invention for achieving the above object has the following arrangement. That is, an image forming method including a step of outputting image data in synchronization with a video clock, wherein: a setting step of setting an enlargement rate when outputting the image data; and an enlargement rate set by the setting step. A timing signal generating step of generating a timing signal based on the video clock; and
Is subtracted for two clocks, and at the place where
One clock is obtained by inverting the phase of the video clock.
Changing the video clock interval by inserting a clock.
【0007】[0007]
【作用】上記の構成により、設定手段により設定された
拡大率とビデオクロックとに基づいてビデオクロックの
間隔を変更するためのタイミング信号を発生する。この
タイミング信号の発生時に前記ビデオクロックを2クロ
ック分間引くと共に、間引きを実行した箇所に前記ビデ
オクロックの位相を反転したクロックを1クロック挿入
することでビデオクロックの間隔を広げ、イメージの拡
大を実行する。With the above arrangement, a timing signal for changing the interval of the video clock is generated based on the enlargement ratio and the video clock set by the setting means. When this timing signal is generated, the video clock is
The video is removed at the place where the
Insert 1 clock with inverted clock phase
By doing so, the interval of the video clock is widened and the image is enlarged.
【0008】[0008]
【実施例】以下に添付の図面を参照して本発明の好適な
実施例について説明する。Preferred embodiments of the present invention will be described below with reference to the accompanying drawings.
【0009】まず、本実施例を適応するレーザビームプ
リンタの構成を図1を参照して説明する。First, the configuration of a laser beam printer to which the present embodiment is applied will be described with reference to FIG.
【0010】図1は実施例のレーザビームプリンタ(以
下、LBPと略す)の内部構造を示す断面図で、このL
BPは不図示のデータ源から文字パターンの登録や提携
書式(フォームデータ9)などの登録が行える。FIG. 1 is a sectional view showing the internal structure of a laser beam printer (hereinafter abbreviated as LBP) according to an embodiment.
The BP can register a character pattern and a partner format (form data 9) from a data source (not shown).
【0011】図において、100はLBP本体であり、
外部に接続されているホストコンピュータから供給され
る印刷情報(文字コード等)やフォーム情報或いはマク
ロ命令などを入力して記憶するとともに、それらの情報
に従って対応する文字パターンやフォームパターンなど
を作成し、記録媒体である記録紙上に像を形成する。3
00は操作のためのスイッチ及びLED表示器などが配
されている操作パネル、101はLBP100全体の制
御及びホストコンピュータから供給される文字情報など
を解析するプリンタ制御ユニットである。このプリンタ
制御ユニット101は主に文字情報を対応する文字パタ
ーンのビデオ信号に変換してレーザドライバ102に出
力する。In the figure, 100 is an LBP main body,
While inputting and storing print information (character codes, etc.), form information, macro instructions, etc., supplied from an externally connected host computer, create a corresponding character pattern, form pattern, etc. according to the information, An image is formed on a recording paper as a recording medium. 3
Reference numeral 00 denotes an operation panel on which switches for operation and an LED display are arranged, and 101 denotes a printer control unit that controls the entire LBP 100 and analyzes character information supplied from a host computer. The printer control unit 101 mainly converts character information into a video signal having a corresponding character pattern and outputs the video signal to the laser driver 102.
【0012】レーザドライバ102は半導体レーザ10
3を駆動するための回路であり、入力されたビデオ信号
に応じて半導体レーザ103から発射されるレーザ光1
04をオン・オフ切り換えするレーザ光104は回転多
面鏡105で左右方向に振らされて静電ドラム106上
を走査露光する。これにより、静電ドラム106上には
文字パターンの静電潜像が形成されることになる。この
潜像は静電ドラム106周囲に配設された現像ユニット
107により現像された後、記録紙に転写される。この
記録紙にはカットシートを用い、カットシート記録紙は
LBP100に装着した用紙カセット108に収納さ
れ、給紙ローラ109及び搬送ローラ110と111と
により、装置内に取り込まれて、静電ドラム106に供
給される。The laser driver 102 is a semiconductor laser 10
3 for driving the laser light 1 emitted from the semiconductor laser 103 in accordance with the input video signal.
The laser beam 104 for turning on and off the laser beam 104 is swung right and left by a rotary polygon mirror 105 to scan and expose an electrostatic drum 106. As a result, an electrostatic latent image of a character pattern is formed on the electrostatic drum 106. This latent image is developed by a developing unit 107 provided around the electrostatic drum 106 and then transferred to a recording sheet. A cut sheet is used as the recording paper, and the cut sheet recording paper is stored in a paper cassette 108 mounted on the LBP 100, taken into the apparatus by a paper feed roller 109 and transport rollers 110 and 111, and Supplied to
【0013】図2は本レーザビームプリンタのプリンタ
制御ユニットの概略構成を表すブロック図である。同図
において、200は中央演算処理装置(CPU)であ
り、本レーザビームプリンタの全体の制御を行う。20
1はROMであり、CPU200が実行する各種処理プ
ログラムやデータが格納されている。202はRAMで
あり、CPU200が各種処理を実行するために必要な
各種データを一時適に保管する。203はインターフェ
イスであり、ホストコンピュータ207より印刷データ
を受信する。204はビットマップメモリであり、イン
ターフェイス203で受信した印刷データがイメージデ
ータに展開されてここに格納される。205はビデオコ
ントローラであり、ビットマップメモリよりイメージデ
ータを取り込みこれをビデオ信号に変換して印刷部20
6へ出力する。ビデオコントローラ205については後
述する。21はデータバスであり、ビットマップメモリ
204よりビデオコントローラ205にダイレクトメモ
リアクセス(DMA)転送を行うためのバスである。2
06は印刷部であり、レーザビーム方式により記録媒体
への記録出力を実行する。操作パネル300は、拡大率
を設定するための操作キー等を備えている。上記の各構
成はシステムバス208に接続されて、相互にデータの
授受が可能となっている。尚、システムバス208は後
述のデータバス12を備えている。FIG. 2 is a block diagram showing a schematic configuration of a printer control unit of the laser beam printer. In the figure, reference numeral 200 denotes a central processing unit (CPU), which controls the entire laser beam printer. 20
A ROM 1 stores various processing programs and data executed by the CPU 200. A RAM 202 temporarily stores various data necessary for the CPU 200 to execute various processes. An interface 203 receives print data from the host computer 207. Reference numeral 204 denotes a bitmap memory, in which print data received by the interface 203 is developed into image data and stored. Reference numeral 205 denotes a video controller which takes in image data from a bitmap memory, converts it into a video signal, and
Output to 6. The video controller 205 will be described later. Reference numeral 21 denotes a data bus, which is a bus for performing direct memory access (DMA) transfer from the bitmap memory 204 to the video controller 205. 2
Reference numeral 06 denotes a printing unit that executes recording output on a recording medium by a laser beam method. The operation panel 300 includes operation keys and the like for setting an enlargement ratio. Each of the above components is connected to the system bus 208 so that data can be exchanged with each other. The system bus 208 has a data bus 12 described later.
【0014】次に、ビデオコントローラ205について
説明する。図3は本レーザビームプリンタにおけるイメ
ージデータの拡大が可能なビデオコントローラ205の
ブロック図である。1は拡大率設定レジスタであり、操
作パネル300により設定された拡大率をCPU200
のデータバス12より設定する。拡大率設定レジスタ1
の出力24は加算器2へ入力される。加算結果格納レジ
スタ3は加算器2の出力22がビデオクロック信号15
によりラッチされる。又、加算結果格納レジスタ3の出
力23は加算器2の入力となり、出力23はCPUから
の命令によるクリア信号27により0クリアされる。以
上の、拡大率設定レジスタ1,加算器2及び加算結果格
納レジスタ3により、拡大率設定レジスタ1に設定され
た値がビデオクロック信号15の入力のたびに加算され
る。そして、加算器2における加算の結果が1以上のと
き、ビデオクロック15でラッチされた加算結果格納レ
ジスタ3の値を加算し、その結果が1以上のときキャリ
ー信号25を出力する。Next, the video controller 205 will be described. FIG. 3 is a block diagram of the video controller 205 capable of enlarging image data in the laser beam printer. Reference numeral 1 denotes an enlargement ratio setting register, which stores the enlargement ratio set by the operation panel 300 in the CPU 200.
From the data bus 12. Enlargement ratio setting register 1
Is input to the adder 2. The addition result storage register 3 outputs the video clock signal 15 from the output 22 of the adder 2.
Is latched. Further, the output 23 of the addition result storage register 3 becomes an input of the adder 2, and the output 23 is cleared to 0 by a clear signal 27 according to a command from the CPU. The value set in the enlargement ratio setting register 1 is added by the above-described enlargement ratio setting register 1, adder 2, and addition result storage register 3 every time the video clock signal 15 is input. When the result of the addition by the adder 2 is 1 or more, the value of the addition result storage register 3 latched by the video clock 15 is added, and when the result is 1 or more, the carry signal 25 is output.
【0015】13は基本ビデオクロックであり、AND
回路7の入力、インバータ4の入力となる。また、フリ
ップフロップ5は前記キャリー信号25をインバータ4
の出力、つまり基本ビデオクロックの立下りでサンプリ
ングする。そして、フリップフロップ5の出力17はキ
ャリー信号25がサンプリングされると“L”、キャリ
ー信号25がサンプリングされないと“H”となり、A
ND回路7に入力される。フリップフロップ5の出力1
1は、前述の出力17とは逆の動作で、AND回路20
の入力となる。フリップフロップ6は、前記基本ビデオ
クロック13の立上りにて、AND回路20の出力をサ
ンプリングする。AND回路8は基本ビデオクロック1
3を反転した信号と、フリップフロップ6の出力14の
論理積をとる。OR回路9は、AND回路7の出力26
とAND回路8の出力18の論理和をとり、その出力で
あるビデオクロック15は加算結果格納レジスタ3のラ
ッチ信号及びP/S変換器10のクロック信号となる。
P/S変換器10では、ビットマップメモリ204から
のデータバス21を通じてデータがとりこまれ、ビデオ
クロック15に同期してシリアル信号に変換され、ビデ
オ信号19として出力されていく。Reference numeral 13 denotes a basic video clock.
The input of the circuit 7 and the input of the inverter 4. The flip-flop 5 outputs the carry signal 25 to the inverter 4
, Ie, at the falling edge of the basic video clock. The output 17 of the flip-flop 5 becomes “L” when the carry signal 25 is sampled, and becomes “H” when the carry signal 25 is not sampled.
Input to the ND circuit 7. Output 1 of flip-flop 5
1 is an operation opposite to that of the output 17 described above.
Input. The flip-flop 6 samples the output of the AND circuit 20 at the rise of the basic video clock 13. The AND circuit 8 outputs the basic video clock 1
The logical product of the inverted signal of 3 and the output 14 of the flip-flop 6 is calculated. The OR circuit 9 outputs the output 26 of the AND circuit 7
And the output 18 of the AND circuit 8 is ORed, and the output video clock 15 becomes the latch signal of the addition result storage register 3 and the clock signal of the P / S converter 10.
In the P / S converter 10, data is taken in through the data bus 21 from the bitmap memory 204, converted into a serial signal in synchronization with the video clock 15, and output as a video signal 19.
【0016】次に、上記の構成によるビデオコントロー
ラ205の動作を図4,図5,図6を参照して更に詳し
く説明する。図4は本実施例を説明するタイミングチャ
ートであり、図5は転送するデータを説明する図であ
る。また、図6は拡大率設定レジスタ1における拡大率
の設定状態を表す図である。Next, the operation of the video controller 205 having the above configuration will be described in more detail with reference to FIGS. FIG. 4 is a timing chart for explaining the present embodiment, and FIG. 5 is a view for explaining data to be transferred. FIG. 6 is a diagram illustrating a setting state of the enlargement ratio in the enlargement ratio setting register 1.
【0017】まず、図4のS0のタイミングにおいて、
CPU200は、まず加算結果格納レジスタ3の内容を
0クリアする為に、クリア信号27を出力する。そし
て、加算結果格納レジスタ3を“0”クリアする。次
に、CPU200は拡大率設定レジスタ1にデータバス
12を通じて、拡大率をセットする。ここで、設定する
データの形式は、固定小数点の形でありこれを図6の
(a)に示す。ここで、例えば、拡大率を1.25とす
ると、図6の(b)に示されるように設定される。加算
器2においては、拡大率設定レジスタ1,加算結果格納
レジスタ3の値が加算され、その値がここでは0.25
+0=0.25となる。First, at the timing of S0 in FIG.
The CPU 200 first outputs a clear signal 27 to clear the contents of the addition result storage register 3 to 0. Then, the addition result storage register 3 is cleared to "0". Next, the CPU 200 sets the enlargement ratio in the enlargement ratio setting register 1 via the data bus 12. Here, the format of the data to be set is a fixed-point format, which is shown in FIG. Here, for example, assuming that the enlargement ratio is 1.25, it is set as shown in FIG. In the adder 2, the values of the enlargement ratio setting register 1 and the addition result storage register 3 are added, and the value is 0.25 here.
+ 0 = 0.25.
【0018】尚、初期状態において、フリップフロップ
5及び6はリセット状態にあり、フリップフロップ5の
出力11は“L”である。従って、AND回路20の出
力28は“L”となる。また、フリップフロップ5の出
力17は“H”となる。フリップフロップ6の出力14
は“L”であるので、AND回路8の出力18は“L”
である。In the initial state, the flip-flops 5 and 6 are in the reset state, and the output 11 of the flip-flop 5 is "L". Therefore, the output 28 of the AND circuit 20 becomes "L". The output 17 of the flip-flop 5 becomes "H". Output 14 of flip-flop 6
Is "L", the output 18 of the AND circuit 8 is "L".
It is.
【0019】次にS1のタイミングにおいて、印刷が可
能となると、基本ビデオクロック13が出力され、AN
D回路7の出力26は基本ビデオクロック13に従う。
一方出力18は“L”であるので、OR回路9の出力で
あるビデオクロック15は基本ビデオクロック13と同
じものとなる。従って、基本ビデオクロックが立ち上が
った本タイミング(S1)では、ビデオクロック15も
“H”となり、加算器2の出力の値0.25が加算結果
格納レジスタ3にラッチされる。又、この時、ビットマ
ップメモリ204から転送すべきイメージデータがP/
S変換器10にとりこまれ、図3(a)で示される番号
0の位置のビットデータがビデオ信号として出力され
る。Next, at the timing of S1, when printing becomes possible, the basic video clock 13 is output, and AN
The output 26 of the D circuit 7 follows the basic video clock 13.
On the other hand, since the output 18 is “L”, the video clock 15 output from the OR circuit 9 is the same as the basic video clock 13. Therefore, at this timing (S1) when the basic video clock rises, the video clock 15 also becomes “H”, and the output value 0.25 of the adder 2 is latched in the addition result storage register 3. At this time, the image data to be transferred from the bitmap memory 204 is P /
The bit data at the position of number 0 shown in FIG. 3A is output as a video signal.
【0020】次に、S2のタイミングにおいて、基本ビ
デオクロック13の立下りにて、加算器2のキャリー信
号25がサンプリングされるが、本タイミングにおいて
はキャリー信号が“L”となっているため、フリップフ
ロップ5の出力には変化がない。次のタイミング(S
3)においても、キャリー信号25は出力されないの
で、フリップフロップ5の出力に変化はない。Next, at the timing of S2, the carry signal 25 of the adder 2 is sampled at the falling edge of the basic video clock 13. At this timing, the carry signal is "L". The output of the flip-flop 5 remains unchanged. Next timing (S
Also in 3), the carry signal 25 is not output, so that the output of the flip-flop 5 does not change.
【0021】そして、S4のタイミングにて、キャリー
信号25が“H”となり、S5のタイミングにおいて、
基本ビデオクロック13の立ち下がりにてキャリー信号
25がフリップフロップ5にサンプリングされる。従っ
て、本タイミング(S5)にてフリップフロップ5の出
力11,17は反転する。このため、AND回路7の出
力は常時“L”となり、AND回路20の出力28が
“H”となる。At the timing of S4, the carry signal 25 becomes "H", and at the timing of S5,
At the falling edge of the basic video clock 13, the carry signal 25 is sampled by the flip-flop 5. Therefore, the outputs 11, 17 of the flip-flop 5 are inverted at this timing (S5). Therefore, the output of the AND circuit 7 is always “L”, and the output 28 of the AND circuit 20 is “H”.
【0022】次に、S6のタイミングにおいて、フリッ
プフロップ6はAND回路20の出力28のレベル
“H”をサンプリングし、その出力14は“H”とな
る。S7のタイミングにおいて、基本ビデオクロック1
3の反転信号(即ちインバータ4の出力)とフリップフ
ロップ6の出力14との論理積がAND回路8の出力1
8となる。このため、タイミングS7においてOR回路
9の出力であるビデオクロック15が“H”となる。こ
のタイミングS7の時、つまり基本ビデオクロックの立
ち下がりにて、ビデオ信号19には図5に示される番号
3のデータが出力されると同時に、加算器2の出力値2
2が加算結果格納レジスタ3にラッチされ、加算器2の
キャリー信号25は出力されなくなる(“L”にな
る)。Next, at the timing of S6, the flip-flop 6 samples the level "H" of the output 28 of the AND circuit 20, and the output 14 thereof becomes "H". At the timing of S7, the basic video clock 1
The logical product of the inverted signal of C.3 (ie, the output of inverter 4) and the output 14 of flip-flop 6 is output 1 of AND circuit 8
It becomes 8. Therefore, the video clock 15, which is the output of the OR circuit 9, becomes "H" at the timing S7. At the timing S7, that is, at the falling edge of the basic video clock, the data of the number 3 shown in FIG.
2 is latched in the addition result storage register 3, and the carry signal 25 of the adder 2 is not output (becomes "L").
【0023】S8のタイミングにおいては、フリップフ
ロップ6にて、キャリー信号25の“L”がサンプリン
グされ、その出力14は“L”となる。このため、AN
D回路8の出力18は“L”になり、ビデオクロック1
5も“L”になる。S9のタイミングにおいて、キャリ
ー信号25の“L”がフリップフロップ5においてサン
プリングされ、その出力17は“H”となる。S10の
タイミングでは、フリップフロップ5の出力17が
“H”であることをうけて、AND回路7の出力26は
“H”となり、OR回路26の出力ビデオクロック15
が“H”となる。以後は上述のS1〜S10のタイミン
グの動作を繰り返していく。At the timing of S8, the "L" of the carry signal 25 is sampled by the flip-flop 6, and the output 14 thereof becomes "L". Therefore, AN
The output 18 of the D circuit 8 becomes “L” and the video clock 1
5 also becomes "L". At the timing of S9, "L" of carry signal 25 is sampled in flip-flop 5, and output 17 thereof becomes "H". At the timing of S10, since the output 17 of the flip-flop 5 is at "H", the output 26 of the AND circuit 7 becomes "H" and the output video clock 15 of the OR circuit 26 is output.
Becomes “H”. Thereafter, the operations at the timings of S1 to S10 described above are repeated.
【0024】以上説明したように、本実施例のレーザビ
ームプリンタによれば、ビットマップメモリに展開され
たビットイメージデータを拡大しながらビデオ信号とし
て送出するので、拡大後のビットイメージデータを格納
するためのビットマップメモリが不要となる。更に、1
個の発振器にて任意の拡大率にも対応できるため、コス
ト削減に効果がある。また、拡大処理のためのデータ処
理を不要とし、処理時間を短縮するという効果もある。As described above, according to the laser beam printer of this embodiment, the bit image data expanded in the bit map memory is transmitted as a video signal while being expanded, so that the expanded bit image data is stored. No bitmap memory is required. Furthermore, 1
Since any number of oscillators can cope with an arbitrary enlargement ratio, it is effective in cost reduction. In addition, there is an effect that data processing for enlargement processing is not required, and processing time is shortened.
【0025】また、拡大時、単純に1画素のデータを2
画素分続けて印刷するのではなく、ビデオクロックの間
隔を変更して拡大処理を実行するため、隣接する画素と
ともに1.5倍の画素を印刷する用になる。このため、
印刷の品位が高くなるという効果もある。Also, at the time of enlargement, data of one pixel is simply
Since the enlargement process is executed by changing the interval of the video clock instead of printing continuously for the number of pixels, 1.5 times pixels are printed together with adjacent pixels. For this reason,
There is also an effect that the quality of printing is improved.
【0026】尚、CPU200のデータバス12と、イ
メージメモリのデータバス21を分離して説明したが、
同じバスにて構成できることはいうまでもない。その時
はCPU200が自分自身でビットマップメモリ204
よりイメージデータを送出しても良いし、DMA(ダイ
レクトメモリアクセス)にてイメージデータを送出して
も良い。Although the data bus 12 of the CPU 200 and the data bus 21 of the image memory have been described separately,
It goes without saying that the same bus can be used. At that time, the CPU 200 sets the bitmap memory 204 by itself.
The image data may be transmitted more, or the image data may be transmitted by DMA (direct memory access).
【0027】尚、本発明は、複数の機器から構成される
システムに適用しても、1つの機器から成る装置に適用
しても良い。また、本発明はシステム或は装置にプログ
ラムを供給することによって達成される場合にも適用で
きることは言うまでもない。The present invention may be applied to a system constituted by a plurality of devices or to an apparatus constituted by a single device. Needless to say, the present invention can be applied to a case where the present invention is achieved by supplying a program to a system or an apparatus.
【0028】[0028]
【発明の効果】以上説明してきたように、本発明の画像
形成方法及び装置によれば、設定された拡大率に応じた
タイミングでビデオクロックの間隔を変化させることに
より、単一の発信器による任意倍率の拡大を可能とする
とともに、イメージ拡大のためのデータ処理と、拡大後
のビットイメージを格納するためのビットマップメモリ
を不要とする効果がある。更に、ビデオクロックを2ク
ロック分間引くと共に、間引きを実行した箇所にビデオ
クロックの位相を反転したクロックを1クロック挿入す
ることによってビデオクロックの間隔を変更するので、
高品位の拡大画像を得ることが可能となる。 As described above, according to the image forming method and apparatus of the present invention, by changing the interval of the video clock at a timing corresponding to the set magnification, a single transmitter can be used. In addition to the possibility of enlargement at an arbitrary magnification, there is an effect that data processing for image enlargement and a bitmap memory for storing the enlarged bit image are not required. In addition, two video clocks
Video at the place where the thinning was performed, with the lock mined
Insert one clock with inverted clock phase
To change the video clock interval,
It is possible to obtain a high-quality enlarged image.
【0029】[0029]
【図1】実施例のレーザビームプリンタの内部構造を示
す断面図である。FIG. 1 is a sectional view showing the internal structure of a laser beam printer according to an embodiment.
【図2】本レーザビームプリンタのプリンタ制御ユニッ
トの概略構成を表すブロック図である。FIG. 2 is a block diagram illustrating a schematic configuration of a printer control unit of the laser beam printer.
【図3】本レーザビームプリンタにおけるビデオコント
ローラのブロック図である。FIG. 3 is a block diagram of a video controller in the laser beam printer.
【図4】本実施例のビデオコントローラの動作を表すタ
イミングチャートである。FIG. 4 is a timing chart illustrating the operation of the video controller according to the present embodiment.
【図5】転送するデータを説明する図である。FIG. 5 is a diagram illustrating data to be transferred.
【図6】拡大率設定レジスタにおける拡大率の設定状態
を表す図である。FIG. 6 is a diagram illustrating a setting state of an enlargement ratio in an enlargement ratio setting register.
1 拡大率設定レジスタ 3 加算結果格納レジスタ 5,6 フリップフロップ 13 基本ビデオクロック 15 ビデオクロック 10 P/S変換器 19 ビデオ信号 Reference Signs List 1 enlargement ratio setting register 3 addition result storage register 5, 6 flip-flop 13 basic video clock 15 video clock 10 P / S converter 19 video signal
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) B41J 2/485 B41J 2/00 G06F 3/12 H04N 1/387 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int. Cl. 7 , DB name) B41J 2/485 B41J 2/00 G06F 3/12 H04N 1/387
Claims (3)
して出力する手段を有する画像形成装置であって、 前記イメージデータを出力する際の拡大率を設定する設
定手段と、 前記設定手段により設定された拡大率と前記ビデオクロ
ックに基づいてタイミング信号を発生するタイミング信
号発生手段と、 前記タイミング信号の発生時に前記ビデオクロックを2
クロック分間引くと共に、間引きを実行した箇所に前記
ビデオクロックの位相を反転したクロックを1クロック
挿入することにより、前記ビデオクロックの間隔を変更
する変更手段とを備えることを特徴とする画像形成装
置。1. An image forming apparatus comprising: means for outputting image data in synchronization with a video clock, wherein the setting means sets an enlargement ratio when outputting the image data; and Timing signal generating means for generating a timing signal based on an enlargement ratio and the video clock;
In addition to subtracting the clock minutes,
One clock with inverted video clock phase
Changing means for changing an interval of the video clock by inserting the video clock.
メージデータをレーザスキャン方式により記録媒体に記
録する記録手段を更に備えることを特徴とする請求項1
に記載の画像形成装置。2. The image processing apparatus according to claim 1, further comprising a recording unit that records the image data output in synchronization with the video clock on a recording medium by a laser scan method.
An image forming apparatus according to claim 1.
して出力する工程を有する画像形成方法であって、 前記イメージデータを出力する際の拡大率を設定する設
定工程と、 前記設定工程により設定された拡大率と前記ビデオクロ
ックに基づいてタイミング信号を発生するタイミング信
号発生工程と、 前記タイミング信号の発生時に前記ビデオクロックを2
クロック分間引くと共に、間引きを実行した箇所に前記
ビデオクロックの位相を反転したクロックを1クロック
挿入することにより、前記ビデオクロックの間隔を変更
する変更工程とを備えることを特徴とする画像形成方
法。3. An image forming method having a step of outputting image data in synchronization with a video clock, wherein: a setting step of setting an enlargement factor when outputting the image data; and A timing signal generating step of generating a timing signal based on an enlargement ratio and the video clock;
In addition to subtracting the clock minutes,
One clock with inverted video clock phase
Changing the video clock interval by inserting the video clock.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4170616A JP3054269B2 (en) | 1992-06-29 | 1992-06-29 | Image forming method and apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4170616A JP3054269B2 (en) | 1992-06-29 | 1992-06-29 | Image forming method and apparatus |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH068522A JPH068522A (en) | 1994-01-18 |
JP3054269B2 true JP3054269B2 (en) | 2000-06-19 |
Family
ID=15908173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4170616A Expired - Fee Related JP3054269B2 (en) | 1992-06-29 | 1992-06-29 | Image forming method and apparatus |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3054269B2 (en) |
-
1992
- 1992-06-29 JP JP4170616A patent/JP3054269B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH068522A (en) | 1994-01-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3054269B2 (en) | Image forming method and apparatus | |
JP3006956B2 (en) | Printing equipment | |
JPH0624043A (en) | Image forming device | |
JPS6327984A (en) | Image reducing device | |
JPS61129975A (en) | Printer control circuit | |
JP2000138832A (en) | Video data converter | |
JPH04323058A (en) | Output method and apparatus | |
JPH0550718A (en) | Printer | |
JPH08207355A (en) | Printing apparatus | |
JPS62191973A (en) | Bit pattern editing processor in bit map memory | |
JP2598125B2 (en) | Output control device | |
JPH1051627A (en) | Image processing method and device therefor | |
JPH0631982A (en) | Video-tape output circuit for electrophotographic type printer | |
JP2000280528A (en) | Method and apparatus for image process | |
JPH0965112A (en) | Recorder, method therefor and computer controller | |
JPH1086458A (en) | Printing method and apparatus, and memory medium | |
JPH09220828A (en) | Printing method and apparatus | |
JPS6352190A (en) | Image generator | |
JPH11328396A (en) | Device and method for information processing | |
JPH05221037A (en) | Image processor and control method thereof | |
JPH0484370A (en) | Picture forming device | |
JPH0814754B2 (en) | Image processing method | |
JPH06238860A (en) | Character pattern generating method | |
JP2002307764A (en) | Print controller, print control method, program and storage medium | |
JPH02194977A (en) | Apparatus for forming of image |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000313 |
|
LAPS | Cancellation because of no payment of annual fees |