JP3049042B1 - バス制御装置及びバス制御方法 - Google Patents
バス制御装置及びバス制御方法Info
- Publication number
- JP3049042B1 JP3049042B1 JP11047688A JP4768899A JP3049042B1 JP 3049042 B1 JP3049042 B1 JP 3049042B1 JP 11047688 A JP11047688 A JP 11047688A JP 4768899 A JP4768899 A JP 4768899A JP 3049042 B1 JP3049042 B1 JP 3049042B1
- Authority
- JP
- Japan
- Prior art keywords
- data
- bus
- transfer
- buffer
- retry
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Bus Control (AREA)
Abstract
【要約】
【課題】 本発明は、データの転送に失敗したイニシエ
ータのリトライ動作(データの再転送)を一定時間停止
させることにより、汎用バス上での無駄なアクセスを防
止し、汎用バスの使用効率を向上させ、データ転送を効
率的に行うことができるバス制御装置及びバス制御方法
を提供することを課題とする。 【解決手段】 前記複数のイニシエータからのリクエス
ト信号を受け、選択した一つのイニシエータにアクノリ
ッジ信号を出力するバスアービタ7において、リトライ
検出部9でデータ転送に失敗してリトライが発生したこ
とを検出し、リトライ発生イニシエータ検出部10でデ
ータ転送に失敗してリトライが発生したイニシエータを
検出し、マスク信号生成部12でデータ転送に失敗して
リトライが発生したイニシエータに対するアクノリッジ
信号を一定時間マスクする。
ータのリトライ動作(データの再転送)を一定時間停止
させることにより、汎用バス上での無駄なアクセスを防
止し、汎用バスの使用効率を向上させ、データ転送を効
率的に行うことができるバス制御装置及びバス制御方法
を提供することを課題とする。 【解決手段】 前記複数のイニシエータからのリクエス
ト信号を受け、選択した一つのイニシエータにアクノリ
ッジ信号を出力するバスアービタ7において、リトライ
検出部9でデータ転送に失敗してリトライが発生したこ
とを検出し、リトライ発生イニシエータ検出部10でデ
ータ転送に失敗してリトライが発生したイニシエータを
検出し、マスク信号生成部12でデータ転送に失敗して
リトライが発生したイニシエータに対するアクノリッジ
信号を一定時間マスクする。
Description
【0001】
【発明の属する技術分野】本発明は、コンピュータ等に
使用されるシステムバスの制御に関し、特にデータの転
送にエラーが生じた際にデータの再転送、すなわちリト
ライを行うバス制御装置及びバス制御方法に関する。
使用されるシステムバスの制御に関し、特にデータの転
送にエラーが生じた際にデータの再転送、すなわちリト
ライを行うバス制御装置及びバス制御方法に関する。
【0002】
【従来の技術 】従来、汎用バスを使用したデータ転送
システムでは、イニシエータ側(データを送信する側)
からターゲット側(データを受信する側)にデータを送
信するに際し、ターゲット側の状態により、データ受信
が一時的にできない場合でも、ターゲット側のデータ受
信が可能になるまで、イニシエータ側は、データの再送
信、すなわちリトライ動作を繰り返して行う。
システムでは、イニシエータ側(データを送信する側)
からターゲット側(データを受信する側)にデータを送
信するに際し、ターゲット側の状態により、データ受信
が一時的にできない場合でも、ターゲット側のデータ受
信が可能になるまで、イニシエータ側は、データの再送
信、すなわちリトライ動作を繰り返して行う。
【0003】
【発明が解決しようとする課題】しかしながら、従来技
術のデータ転送システムでは、リトライ動作でも通常の
データ転送と同じようにアービトレーション、コマンド
/アドレス/データ転送といった動作を行うため、汎用
バス上で無駄なアクセスが発生してしまい、汎用バスの
使用効率が悪化し、データ転送を効率的に行えないとい
う問題点があった。
術のデータ転送システムでは、リトライ動作でも通常の
データ転送と同じようにアービトレーション、コマンド
/アドレス/データ転送といった動作を行うため、汎用
バス上で無駄なアクセスが発生してしまい、汎用バスの
使用効率が悪化し、データ転送を効率的に行えないとい
う問題点があった。
【0004】本発明は斯かる問題点を鑑みてなされたも
のであり、その目的とするところは、データの転送に失
敗したイニシエータのリトライ動作(データの再転送)
を一定時間停止させることにより、汎用バス上での無駄
なアクセスを防止し、汎用バスの使用効率を向上させ、
データ転送を効率的に行うことができるバス制御装置及
びバス制御方法を提供する点にある。
のであり、その目的とするところは、データの転送に失
敗したイニシエータのリトライ動作(データの再転送)
を一定時間停止させることにより、汎用バス上での無駄
なアクセスを防止し、汎用バスの使用効率を向上させ、
データ転送を効率的に行うことができるバス制御装置及
びバス制御方法を提供する点にある。
【0005】
【課題を解決するための手段】本発明は上記課題を解決
すべく、以下に掲げる構成とした。請求項1記載の発明
の要旨は、データを送信する複数のイニシエータからデ
ータを受信するターゲットへデータバスを介してデータ
転送を行うとともに該データ転送が失敗した際にはデー
タの再転送を行うデータ転送システムにおけるバス制御
装置であって、前記複数のイニシエータから送信するデ
ータを前記データバスに出力する前に一旦記憶し、前記
データ転送が正常に終了するまで前記データを記憶して
いる第1のバッファと、前記データ転送に失敗したこと
を検出する転送エラー検出手段と、該転送エラー検出手
段による転送エラー検出から予め定めた所定の時間、前
記第1のバッファに記憶しているデータの再転送に係る
出力を阻止するデータ出力阻止手段と、前記第1のバッ
ファと並列的に、前記複数のイニシエータから送信する
データを前記データバスに出力する前に一旦記憶し、前
記データ転送が正常に終了するまで前記データを記憶し
ている第2のバッファとを具備し、前記データ出力阻止
手段により再転送に係る前記第1のバッファに記憶され
ているデータの出力を阻止している間は、前記第2のバ
ッファを用いて前記データ転送を行うことを特徴とする
バス制御装置に存する。また請求項2記載の発明の要旨
は、データを送信する複数のイニシエータからデータを
受信するターゲットへデータバスを介してデータ転送を
行うとともに該データ転送が失敗した際にはデータの再
転送を行うデータ転送システムにおけるバス制御方法で
あって、前記複数のイニシエータから送信するデータを
前記データバスに出力する前に第1のバッファに一旦記
憶し、前記データ転送が正常に終了するまで前記第1の
バッファに前記データを記憶しておき、前記データ転送
に失敗した場合には、該失敗を検出し、前記データ転送
の失敗の検出から予め定めた所定の時間、前記第1のバ
ッファに記憶しているデータの再転送に係る出力を阻止
し、前記第1のバッファに記憶しているデータの再転送
に係る出力を阻止している間は、前記複数のイニシエー
タから送信するデータを前記データバスに出力する前に
第2のバッファに一旦記憶し、前記第2のバッファを用
いて前記データ転送を行うことを特徴とするバス制御方
法に存する。
すべく、以下に掲げる構成とした。請求項1記載の発明
の要旨は、データを送信する複数のイニシエータからデ
ータを受信するターゲットへデータバスを介してデータ
転送を行うとともに該データ転送が失敗した際にはデー
タの再転送を行うデータ転送システムにおけるバス制御
装置であって、前記複数のイニシエータから送信するデ
ータを前記データバスに出力する前に一旦記憶し、前記
データ転送が正常に終了するまで前記データを記憶して
いる第1のバッファと、前記データ転送に失敗したこと
を検出する転送エラー検出手段と、該転送エラー検出手
段による転送エラー検出から予め定めた所定の時間、前
記第1のバッファに記憶しているデータの再転送に係る
出力を阻止するデータ出力阻止手段と、前記第1のバッ
ファと並列的に、前記複数のイニシエータから送信する
データを前記データバスに出力する前に一旦記憶し、前
記データ転送が正常に終了するまで前記データを記憶し
ている第2のバッファとを具備し、前記データ出力阻止
手段により再転送に係る前記第1のバッファに記憶され
ているデータの出力を阻止している間は、前記第2のバ
ッファを用いて前記データ転送を行うことを特徴とする
バス制御装置に存する。また請求項2記載の発明の要旨
は、データを送信する複数のイニシエータからデータを
受信するターゲットへデータバスを介してデータ転送を
行うとともに該データ転送が失敗した際にはデータの再
転送を行うデータ転送システムにおけるバス制御方法で
あって、前記複数のイニシエータから送信するデータを
前記データバスに出力する前に第1のバッファに一旦記
憶し、前記データ転送が正常に終了するまで前記第1の
バッファに前記データを記憶しておき、前記データ転送
に失敗した場合には、該失敗を検出し、前記データ転送
の失敗の検出から予め定めた所定の時間、前記第1のバ
ッファに記憶しているデータの再転送に係る出力を阻止
し、前記第1のバッファに記憶しているデータの再転送
に係る出力を阻止している間は、前記複数のイニシエー
タから送信するデータを前記データバスに出力する前に
第2のバッファに一旦記憶し、前記第2のバッファを用
いて前記データ転送を行うことを特徴とするバス制御方
法に存する。
【0006】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。
に基づいて詳細に説明する。
【0007】(第1実施形態)図1は、本発明が適用さ
れる一般的なシステム構成図であり、図2は、本発明の
第1実施形態に係る図1に示すバスアービタの構成を示
すブロック図であり、図3は、図2に示すバスアービタ
の動作を説明するためのフローチャート図である。
れる一般的なシステム構成図であり、図2は、本発明の
第1実施形態に係る図1に示すバスアービタの構成を示
すブロック図であり、図3は、図2に示すバスアービタ
の動作を説明するためのフローチャート図である。
【0008】第1実施形態は、データ転送等に係るデー
タバス2とバス制御信号に係る制御信号線3とからなる
汎用バス1に、データの送信を行う複数のイニシエータ
6−1、6−2と、データバス2の占有制御を行うバス
アービタ7と、データの受信を行う複数のターゲット8
−1、8−2とが接続される構成になっており、イニシ
エータ6−1とバスアービタ7とは、データバス2の使
用要求に係るリクエスト信号線4−1とデータバス2の
使用許可に係るアクノリッジ信号線5−1とにより接続
され、同様にイニシエータ6−2とバスアービタ7と
は、データバス2の使用要求に係るリクエスト信号線4
−2とデータバス2の使用許可に係るアクノリッジ信号
線5−2とにより接続され、データの転送に失敗した際
には、転送に失敗したイニシエータは、バスアービタ7
に対してデータバス2の使用要求を行って、データの再
転送、すなわちリトライ動作を行うように制御されてい
る。
タバス2とバス制御信号に係る制御信号線3とからなる
汎用バス1に、データの送信を行う複数のイニシエータ
6−1、6−2と、データバス2の占有制御を行うバス
アービタ7と、データの受信を行う複数のターゲット8
−1、8−2とが接続される構成になっており、イニシ
エータ6−1とバスアービタ7とは、データバス2の使
用要求に係るリクエスト信号線4−1とデータバス2の
使用許可に係るアクノリッジ信号線5−1とにより接続
され、同様にイニシエータ6−2とバスアービタ7と
は、データバス2の使用要求に係るリクエスト信号線4
−2とデータバス2の使用許可に係るアクノリッジ信号
線5−2とにより接続され、データの転送に失敗した際
には、転送に失敗したイニシエータは、バスアービタ7
に対してデータバス2の使用要求を行って、データの再
転送、すなわちリトライ動作を行うように制御されてい
る。
【0009】第1の実施形態では、バスアービタ7でデ
ータ転送に失敗した際に行われるデータの再転送、すな
わちリトライ動作のタイミング制御を行う。バスアービ
タ7は、各イニシエータからのリクエスト信号に応じて
一つのイニシエータにデータバス2の使用許可を与える
ように、すなわちバスの占有制御を行い、図2に示され
ているように、バス制御信号線3のバス制御信号により
データの転送に失敗してリトライ動作が起こったことを
検出するリトライ検出部9と、どのイニシエータでリト
ライが起こったかを検出するリトライ発生イニシエータ
検出部10と、リクエスト信号に応じてバスの使用許可
信号であるアクノリッジ信号を出力するアクノリッジ生
成部11と、アクノリッジ生成部11のアクノリッジ信
号の出力を阻止するマスク信号を生成するマスク信号生
成部12と、時間をカウントするタイマ13とからな
る。
ータ転送に失敗した際に行われるデータの再転送、すな
わちリトライ動作のタイミング制御を行う。バスアービ
タ7は、各イニシエータからのリクエスト信号に応じて
一つのイニシエータにデータバス2の使用許可を与える
ように、すなわちバスの占有制御を行い、図2に示され
ているように、バス制御信号線3のバス制御信号により
データの転送に失敗してリトライ動作が起こったことを
検出するリトライ検出部9と、どのイニシエータでリト
ライが起こったかを検出するリトライ発生イニシエータ
検出部10と、リクエスト信号に応じてバスの使用許可
信号であるアクノリッジ信号を出力するアクノリッジ生
成部11と、アクノリッジ生成部11のアクノリッジ信
号の出力を阻止するマスク信号を生成するマスク信号生
成部12と、時間をカウントするタイマ13とからな
る。
【0010】リトライ検出部9は、バス制御信号線3か
らバス制御信号を受信してイニシエータ6−1もしくは
イニシエータ6−2のいずれかがデータの転送に失敗し
てリトライ動作が発生したことを検出し、リトライ検出
信号をリトライ発生イニシエータ検出部10及びタイマ
13に出力する。
らバス制御信号を受信してイニシエータ6−1もしくは
イニシエータ6−2のいずれかがデータの転送に失敗し
てリトライ動作が発生したことを検出し、リトライ検出
信号をリトライ発生イニシエータ検出部10及びタイマ
13に出力する。
【0011】リトライ発生イニシエータ検出部10は、
リトライ検出部9からのリトライ検出信号を受けた際、
リクエスト信号線4−1、4−2を介して送られてくる
リクエスト信号によりイニシエータ6−1もしくはイニ
シエータ6−2のいずれのイニシエータでリトライ動作
が発生したかを検出し、この検出結果をリトライ発生イ
ニシエータ検出信号としてマスク信号生成部12に出力
する。
リトライ検出部9からのリトライ検出信号を受けた際、
リクエスト信号線4−1、4−2を介して送られてくる
リクエスト信号によりイニシエータ6−1もしくはイニ
シエータ6−2のいずれのイニシエータでリトライ動作
が発生したかを検出し、この検出結果をリトライ発生イ
ニシエータ検出信号としてマスク信号生成部12に出力
する。
【0012】アクノリッジ生成部11は、イニシエータ
6−1、6−2からのデータバス3の使用を要求するリ
クエスト信号に応じて、イニシエータ6−1、6−2に
対してデータバス2の使用を認めるアクノリッジ信号を
出力する。
6−1、6−2からのデータバス3の使用を要求するリ
クエスト信号に応じて、イニシエータ6−1、6−2に
対してデータバス2の使用を認めるアクノリッジ信号を
出力する。
【0013】マスク信号生成部12は、リトライ発生イ
ニシエータ検出部10からのリトライ発生イニシエータ
検出信号により、リトライが発生したイニシエータへの
アクノリッジ信号の出力を阻止するマスク信号をON状
態にするとともにタイマ13からのカウント終了信号に
より、ON状態のマスク信号をOFF状態にする。マス
ク信号をON状態の時、アクノリッジ生成部11は、リ
トライ動作が発生したイニシエータからのリクエスト信
号を受けてもアクノリッジ信号をマスク、すなわちデー
タバス2の使用を許可するアクノリッジ信号の出力を行
わない。
ニシエータ検出部10からのリトライ発生イニシエータ
検出信号により、リトライが発生したイニシエータへの
アクノリッジ信号の出力を阻止するマスク信号をON状
態にするとともにタイマ13からのカウント終了信号に
より、ON状態のマスク信号をOFF状態にする。マス
ク信号をON状態の時、アクノリッジ生成部11は、リ
トライ動作が発生したイニシエータからのリクエスト信
号を受けてもアクノリッジ信号をマスク、すなわちデー
タバス2の使用を許可するアクノリッジ信号の出力を行
わない。
【0014】タイマ13は、リトライ検出部9からのリ
トライ検出信号によりカウントを開始し、一定時間経過
後、マスク信号生成部12に対してカウント終了信号を
出力する。
トライ検出信号によりカウントを開始し、一定時間経過
後、マスク信号生成部12に対してカウント終了信号を
出力する。
【0015】次に、第1実施形態の動作について図3に
基づいて詳細に説明する。例えばイニシエータ6−1か
らターゲット8−1へのデータの転送が失敗した時、リ
トライ検出部9は、リトライ動作が発生したことを知ら
せるバス制御信号を受信してイニシエータ6−1もしく
はイニシエータ6−2のいずれかでリトライ動作が発生
したことを検出し、タイマ13とリトライ発生イニシエ
ータ検出部10とにリトライ検出信号を出力する(ステ
ップ1)。このリトライ検出信号によりタイマ13がカ
ウントを開始する(ステップ2)。次に、リトライ発生
イニシエータ検出部10は、リトライ検出部9からのリ
トライ検出信号とイニシエータ6−1からのデータバス
2の使用に係るリクエスト信号とから、イニシエータ6
−1でリトライ動作が発生したことを検出し、イニシエ
ータ6−1のアドレス信号を含むリトライ発生イニシエ
ータ検出信号を出力する(ステップ3)。マスク信号発
生部12は、このリトライ発生イニシエータ検出信号を
受け、イニシエータ6−1へのアクノリッジ信号の出力
を阻止するマスク信号をON状態にし、アクノリッジ生
成部11は、該マスク信号がON状態の間、イニシエー
タ6−1からのリクエスト信号を受けてもデータバス2
の使用を許可するアクノリッジ信号の出力を行わない
(ステップ4)。タイマ13において一定時間のカウン
トが終了したか否かを判別し、カウント終了に際して、
タイマ13は、カウント終了信号をマスク信号生成部1
1に出力する(ステップ5)。このカウント終了信号を
受け、マスク信号発生部12は、マスク信号をOFF状
態し、アクノリッジ生成部11は、イニシエータ6−1
からのリクエスト信号を受けるとアクノリッジ信号の出
力を行い、イニシエータ6−1からターゲット8−1へ
のデータ転送が可能になる。
基づいて詳細に説明する。例えばイニシエータ6−1か
らターゲット8−1へのデータの転送が失敗した時、リ
トライ検出部9は、リトライ動作が発生したことを知ら
せるバス制御信号を受信してイニシエータ6−1もしく
はイニシエータ6−2のいずれかでリトライ動作が発生
したことを検出し、タイマ13とリトライ発生イニシエ
ータ検出部10とにリトライ検出信号を出力する(ステ
ップ1)。このリトライ検出信号によりタイマ13がカ
ウントを開始する(ステップ2)。次に、リトライ発生
イニシエータ検出部10は、リトライ検出部9からのリ
トライ検出信号とイニシエータ6−1からのデータバス
2の使用に係るリクエスト信号とから、イニシエータ6
−1でリトライ動作が発生したことを検出し、イニシエ
ータ6−1のアドレス信号を含むリトライ発生イニシエ
ータ検出信号を出力する(ステップ3)。マスク信号発
生部12は、このリトライ発生イニシエータ検出信号を
受け、イニシエータ6−1へのアクノリッジ信号の出力
を阻止するマスク信号をON状態にし、アクノリッジ生
成部11は、該マスク信号がON状態の間、イニシエー
タ6−1からのリクエスト信号を受けてもデータバス2
の使用を許可するアクノリッジ信号の出力を行わない
(ステップ4)。タイマ13において一定時間のカウン
トが終了したか否かを判別し、カウント終了に際して、
タイマ13は、カウント終了信号をマスク信号生成部1
1に出力する(ステップ5)。このカウント終了信号を
受け、マスク信号発生部12は、マスク信号をOFF状
態し、アクノリッジ生成部11は、イニシエータ6−1
からのリクエスト信号を受けるとアクノリッジ信号の出
力を行い、イニシエータ6−1からターゲット8−1へ
のデータ転送が可能になる。
【0016】以上説明したように、第1実施形態によれ
ば、データの転送に失敗したイニシエータのリトライ動
作(データの再転送)を一定時間停止させることによ
り、汎用バス上での無駄なアクセスを防止し、汎用バス
の使用効率を向上させ、データ転送を効率的に行うこと
ができるという効果を奏する。
ば、データの転送に失敗したイニシエータのリトライ動
作(データの再転送)を一定時間停止させることによ
り、汎用バス上での無駄なアクセスを防止し、汎用バス
の使用効率を向上させ、データ転送を効率的に行うこと
ができるという効果を奏する。
【0017】(第2実施形態)図4は、本発明の第2実
施形態に係る図1に示すイニシエータのインターフェー
ス部の構成を示すブロック図である。第1実施形態で
は、上述のようにバスアービタ7においてリトライ動作
のタイミング制御を行ったが、第2実施形態では、各イ
ニシエータのインターフェース部20でリトライ動作の
タイミング制御を行う。その他の構成は、第1実施形態
と同一である。
施形態に係る図1に示すイニシエータのインターフェー
ス部の構成を示すブロック図である。第1実施形態で
は、上述のようにバスアービタ7においてリトライ動作
のタイミング制御を行ったが、第2実施形態では、各イ
ニシエータのインターフェース部20でリトライ動作の
タイミング制御を行う。その他の構成は、第1実施形態
と同一である。
【0018】イニシエータ6−1、6−2のインターフ
ェース部20は、ターゲットへのデータの転送に際し、
データバス2へのデータの出力を制御するもので、デー
タの転送に失敗してリトライ動作が起こったことを検出
するリトライ検出部9と、データバス2へのデータの出
力をマスクするマスク信号を生成するマスク信号生成部
12と、時間をカウントするタイマ13と、送信するデ
ータを一旦記憶してバス出力バッファへデータを出力す
る内部バッファ14、内部バッファ14の汎用バス1へ
の出力側に並列に設けられ、送信するデータを一旦記憶
してデータバス2に出力するバス出力バッファ15−1
及びバス出力バッファ15−2と、制御信号線3に接続
されバス制御信号の送受信及び生成を行うバス制御部1
6と、内部バッファ14からバス出力バッファへのデー
タの出力を制御する内部バッファ制御部17と、バス出
力バッファ15−1及びバス出力バッファ15−2から
データバス2へのデータの出力を制御するバス出力バッ
ファ制御部18と、どのバス出力バッファからデータの
再転送が行われるかを検出するリトライ発生バッファ検
出部19とからなる。なお、第1実施形態と同一の構成
には、同一符号を付している。
ェース部20は、ターゲットへのデータの転送に際し、
データバス2へのデータの出力を制御するもので、デー
タの転送に失敗してリトライ動作が起こったことを検出
するリトライ検出部9と、データバス2へのデータの出
力をマスクするマスク信号を生成するマスク信号生成部
12と、時間をカウントするタイマ13と、送信するデ
ータを一旦記憶してバス出力バッファへデータを出力す
る内部バッファ14、内部バッファ14の汎用バス1へ
の出力側に並列に設けられ、送信するデータを一旦記憶
してデータバス2に出力するバス出力バッファ15−1
及びバス出力バッファ15−2と、制御信号線3に接続
されバス制御信号の送受信及び生成を行うバス制御部1
6と、内部バッファ14からバス出力バッファへのデー
タの出力を制御する内部バッファ制御部17と、バス出
力バッファ15−1及びバス出力バッファ15−2から
データバス2へのデータの出力を制御するバス出力バッ
ファ制御部18と、どのバス出力バッファからデータの
再転送が行われるかを検出するリトライ発生バッファ検
出部19とからなる。なお、第1実施形態と同一の構成
には、同一符号を付している。
【0019】次に第2実施形態の動作について詳細に説
明する。通常、ターゲットへのデータの転送は、バス制
御部16がバスの汎用バス1の状態を監視して行う。す
なわち、送信するデータは、内部バッファ14に一旦保
持され、バス制御部16からの指示により内部バッファ
制御部17が、内部バッファ14からバス出力バッファ
15−1へのデータの転送制御を行い、その後、バス出
力バッファ制御部18の制御に基づいてバス出力バッフ
ァ15−1からデータバス2へデータの出力が行われ
る。なお、バス出力バッファ15−1に記憶されたデー
タは、データ転送が正常に終了するまで記憶され、デー
タ転送が正常に終了した時に破棄される。
明する。通常、ターゲットへのデータの転送は、バス制
御部16がバスの汎用バス1の状態を監視して行う。す
なわち、送信するデータは、内部バッファ14に一旦保
持され、バス制御部16からの指示により内部バッファ
制御部17が、内部バッファ14からバス出力バッファ
15−1へのデータの転送制御を行い、その後、バス出
力バッファ制御部18の制御に基づいてバス出力バッフ
ァ15−1からデータバス2へデータの出力が行われ
る。なお、バス出力バッファ15−1に記憶されたデー
タは、データ転送が正常に終了するまで記憶され、デー
タ転送が正常に終了した時に破棄される。
【0020】次に、ターゲットへのデータの転送に失敗
した場合について説明する。リトライ検出部9は、リト
ライ動作が発生したことを知らせるバス制御信号をバス
制御部16を介して受信してリトライ動作が発生したこ
とを検出し、タイマ13とリトライ発生バッファ検出部
19とにリトライ検出信号を出力する。このリトライ検
出信号によりタイマ13がカウントを開始する。次に、
リトライ発生バッファ検出部19は、リトライ検出部9
からのリトライ検出信号とバス出力バッファ制御部18
の制御信号とから、再転送するデータが記憶されている
バス出力バッファ(通常は、バス出力バッファ15−
1)を検出し、バッファのアドレス信号を含むリトライ
発生バッファ検出信号を出力する。マスク信号発生部1
2は、このリトライ発生バッファ検出信号を受け、バス
出力バッファからのデータの出力を阻止するマスク信号
をON状態にし、バス出力バッファ制御部18は、マス
ク信号がON状態の間、再転送するデータが記憶されて
いるバス出力バッファからデータバス2へのデータの出
力を行わないように制御する。次に、タイマ13におい
て一定時間のカウントが終了したか否かを判別し、カウ
ント終了に際して、タイマ13は、カウント終了信号を
マスク信号生成部12に出力する。このカウント終了信
号を受け、マスク信号生成部12は、マスク信号をOF
F状態し、再転送するデータが記憶されているバス出力
バッファからデータバス2へのデータの出力が可能にな
る。
した場合について説明する。リトライ検出部9は、リト
ライ動作が発生したことを知らせるバス制御信号をバス
制御部16を介して受信してリトライ動作が発生したこ
とを検出し、タイマ13とリトライ発生バッファ検出部
19とにリトライ検出信号を出力する。このリトライ検
出信号によりタイマ13がカウントを開始する。次に、
リトライ発生バッファ検出部19は、リトライ検出部9
からのリトライ検出信号とバス出力バッファ制御部18
の制御信号とから、再転送するデータが記憶されている
バス出力バッファ(通常は、バス出力バッファ15−
1)を検出し、バッファのアドレス信号を含むリトライ
発生バッファ検出信号を出力する。マスク信号発生部1
2は、このリトライ発生バッファ検出信号を受け、バス
出力バッファからのデータの出力を阻止するマスク信号
をON状態にし、バス出力バッファ制御部18は、マス
ク信号がON状態の間、再転送するデータが記憶されて
いるバス出力バッファからデータバス2へのデータの出
力を行わないように制御する。次に、タイマ13におい
て一定時間のカウントが終了したか否かを判別し、カウ
ント終了に際して、タイマ13は、カウント終了信号を
マスク信号生成部12に出力する。このカウント終了信
号を受け、マスク信号生成部12は、マスク信号をOF
F状態し、再転送するデータが記憶されているバス出力
バッファからデータバス2へのデータの出力が可能にな
る。
【0021】なお、マスク信号がON状態の時、すなわ
ちデータの転送に失敗してリトライ動作が発生し、再転
送するデータをバス出力バッファ15−1に記憶した状
態の時の、リトライ動作によらない次なるデータ転送
は、内部バッファ14からバス出力バッファ15−2を
介してデータバス2にデータの出力が行われる。
ちデータの転送に失敗してリトライ動作が発生し、再転
送するデータをバス出力バッファ15−1に記憶した状
態の時の、リトライ動作によらない次なるデータ転送
は、内部バッファ14からバス出力バッファ15−2を
介してデータバス2にデータの出力が行われる。
【0022】以上説明したように、第2実施形態によれ
ば、通常のデータ転送は、データ出力バッファ15−1
を使用してデータバス2へのデータ出力が行われるが、
データの転送に失敗してリトライ動作が発生すると、再
転送するデータをバス出力バッファ15−1に保持した
まま一定時間データの転送を停止し、その間に内部バッ
ファ14から出力される次のデータは、バス出力バッフ
ァ15−2を使用してデータバス3へのデータ出力する
ことが可能になる。すなわち、イニシエータ内部で無駄
なリトライのアクセスを減らす構成にしているため、リ
トライを停止しているイニシエータにおいてリトライ以
外のデータ転送が行、データ転送をさらに効率的に行う
ことができるという効果を奏する。
ば、通常のデータ転送は、データ出力バッファ15−1
を使用してデータバス2へのデータ出力が行われるが、
データの転送に失敗してリトライ動作が発生すると、再
転送するデータをバス出力バッファ15−1に保持した
まま一定時間データの転送を停止し、その間に内部バッ
ファ14から出力される次のデータは、バス出力バッフ
ァ15−2を使用してデータバス3へのデータ出力する
ことが可能になる。すなわち、イニシエータ内部で無駄
なリトライのアクセスを減らす構成にしているため、リ
トライを停止しているイニシエータにおいてリトライ以
外のデータ転送が行、データ転送をさらに効率的に行う
ことができるという効果を奏する。
【0023】なお、本発明が上記各実施形態に限定され
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。 また、上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。なお、各図において、同一構成要素に
は同一符号を付している。
ず、本発明の技術思想の範囲内において、各実施形態は
適宜変更され得ることは明らかである。 また、上記構
成部材の数、位置、形状等は上記実施の形態に限定され
ず、本発明を実施する上で好適な数、位置、形状等にす
ることができる。なお、各図において、同一構成要素に
は同一符号を付している。
【0024】
【発明の効果】本発明のバス制御装置及びバス制御方法
は、リトライの発生したイニシエータからのリトライデ
ータの転送を一定時間停止させることにより、汎用バス
上での無駄なアクセスを防止し、汎用バスの使用効率を
向上させ、データ転送を効率的に行うことができるとい
う効果を奏する。
は、リトライの発生したイニシエータからのリトライデ
ータの転送を一定時間停止させることにより、汎用バス
上での無駄なアクセスを防止し、汎用バスの使用効率を
向上させ、データ転送を効率的に行うことができるとい
う効果を奏する。
【図1】本発明が適用される一般的なシステムの構成を
示すシステム構成図である。
示すシステム構成図である。
【図2】本発明の第1実施形態に係る図1に示すバスア
ービタの構成を示すブロック図である。
ービタの構成を示すブロック図である。
【図3】図2に示すバスアービタの動作を説明するため
のフローチャート図である。
のフローチャート図である。
【図4】本発明の第2実施形態に係る図1に示すイニシ
エータのインターフェース部の構成を示すブロック図で
ある。
エータのインターフェース部の構成を示すブロック図で
ある。
1 汎用バス 2 データバス 3 制御信号線 4−1,4−2 リクエスト信号線 5−1,5−2 アクノリッジ信号線 6−1,6−2 イニシエータ 7 バスアービタ 8−1,8−2 ターゲット 9 リトライ検出部 10 リトライ発生イニシエータ検出部 11 アクノリッジ生成部 12 マスク信号生成部 13 タイマ 14 内部バッファ 15−1,15−2 バス出力バッファ 16 バス制御部 17 内部バッファ制御部 18 バス出力バッファ制御部 19 リトライ発生バッファ検出部 20 イニシエータのインターフェース部
Claims (2)
- 【請求項1】 データを送信する複数のイニシエータか
らデータを受信するターゲットへデータバスを介してデ
ータ転送を行うとともに該データ転送が失敗した際には
データの再転送を行うデータ転送システムにおけるバス
制御装置であって、 前記複数のイニシエータから送信するデータを前記デー
タバスに出力する前に一旦記憶し、前記データ転送が正
常に終了するまで前記データを記憶している第1のバッ
ファと、 前記データ転送に失敗したことを検出する転送エラー検
出手段と、 該転送エラー検出手段による転送エラー検出から予め定
めた所定の時間、前記第1のバッファに記憶しているデ
ータの再転送に係る出力を阻止するデータ出力阻止手段
と、 前記第1のバッファと並列的に、前記複数のイニシエー
タから送信するデータを前記データバスに出力する前に
一旦記憶し、前記データ転送が正常に終了するまで前記
データを記憶している第2のバッファとを具備し、 前記データ出力阻止手段により再転送に係る前記第1の
バッファに記憶されているデータの出力を阻止している
間は、前記第2のバッファを用いて前記データ転送を行
うことを特徴とするバス制御装置。 - 【請求項2】 データを送信する複数のイニシエータか
らデータを受信するターゲットへデータバスを介してデ
ータ転送を行うとともに該データ転送が失敗した際には
データの再転送を行うデータ転送システムにおけるバス
制御方法であって、 前記複数のイニシエータから送信するデータを前記デー
タバスに出力する前に第1のバッファに一旦記憶し、 前記データ転送が正常に終了するまで前記第1のバッフ
ァに前記データを記憶しておき、 前記データ転送に失敗した場合には、該失敗を検出し、 前記データ転送の失敗の検出から予め定めた所定の時
間、前記第1のバッファに記憶しているデータの再転送
に係る出力を阻止し、 前記第1のバッファに記憶しているデータの再転送に係
る出力を阻止している間は、前記複数のイニシエータか
ら送信するデータを前記データバスに出力する前に第2
のバッファに一旦記憶し、 前記第2のバッファを用いて前記データ転送を行うこと
を特徴とするバス制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11047688A JP3049042B1 (ja) | 1999-02-25 | 1999-02-25 | バス制御装置及びバス制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11047688A JP3049042B1 (ja) | 1999-02-25 | 1999-02-25 | バス制御装置及びバス制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3049042B1 true JP3049042B1 (ja) | 2000-06-05 |
JP2000242571A JP2000242571A (ja) | 2000-09-08 |
Family
ID=12782239
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11047688A Expired - Lifetime JP3049042B1 (ja) | 1999-02-25 | 1999-02-25 | バス制御装置及びバス制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3049042B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5000858B2 (ja) * | 2005-06-03 | 2012-08-15 | 三菱電機株式会社 | データ処理装置 |
JP2008269335A (ja) * | 2007-04-20 | 2008-11-06 | Ricoh Co Ltd | データ転送集積回路およびデータ転送装置 |
-
1999
- 1999-02-25 JP JP11047688A patent/JP3049042B1/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2000242571A (ja) | 2000-09-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0165603B1 (en) | Resilient data processing bus system | |
JPS59188752A (ja) | 欠陥サイクル作動式デ−タ処理システム用バス | |
JP4451837B2 (ja) | データ転送装置およびデータ転送方法 | |
JP3664664B2 (ja) | バスシステム及びそのバス仲裁方法 | |
JP5407230B2 (ja) | Pciカード、マザーボード、pciバスシステム、制御方法、及びプログラム | |
JP3049042B1 (ja) | バス制御装置及びバス制御方法 | |
JP2001142845A5 (ja) | ||
JPH07210472A (ja) | I/oインタフェース制御方法および計算機システム | |
JP3759054B2 (ja) | バスシステム | |
CN113297022B (zh) | 高速串行计算机扩展总线测试方法及装置 | |
JP3313667B2 (ja) | 二重化システムの障害検出方式及びその方法 | |
JP3658224B2 (ja) | 無線通信装置およびその制御方法、プログラムを記憶したコンピュータ読み取り可能な記憶媒体 | |
JP4941212B2 (ja) | 電子デバイス、データ処理装置、及びバス制御方法 | |
JPH0535616A (ja) | データ転送システム | |
EP0288191B1 (en) | Method and apparatus for data transfer handshake pipelining | |
JP3151966B2 (ja) | バス制御装置 | |
JP2010198520A (ja) | コントローラ通信方法およびコントローラ通信装置 | |
JPH05265989A (ja) | マルチプロセッサシステム | |
JP3266184B2 (ja) | 入出力制御方法とその装置 | |
JPH0310360A (ja) | ディージーチェイン方式の制御装置 | |
JP4327765B2 (ja) | バスシステム | |
JP2833884B2 (ja) | データ転送制御装置 | |
JP2000010909A (ja) | データ転送制御装置 | |
JPH10312359A (ja) | デッドロック回避機構 | |
JPS61260351A (ja) | マルチプロセサ装置 |