JP3046015B1 - 集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ - Google Patents
集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリInfo
- Publication number
- JP3046015B1 JP3046015B1 JP10374301A JP37430198A JP3046015B1 JP 3046015 B1 JP3046015 B1 JP 3046015B1 JP 10374301 A JP10374301 A JP 10374301A JP 37430198 A JP37430198 A JP 37430198A JP 3046015 B1 JP3046015 B1 JP 3046015B1
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- pin
- integrated circuit
- socket
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
- H01R12/57—Fixed connections for rigid printed circuits or like structures characterised by the terminals surface mounting terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
- H01R12/00—Structural associations of a plurality of mutually-insulated electrical connecting elements, specially adapted for printed circuits, e.g. printed circuit boards [PCB], flat or ribbon cables, or like generally planar structures, e.g. terminal strips, terminal blocks; Coupling devices specially adapted for printed circuits, flat or ribbon cables, or like generally planar structures; Terminals specially adapted for contact with, or insertion into, printed circuits, flat or ribbon cables, or like generally planar structures
- H01R12/50—Fixed connections
- H01R12/51—Fixed connections for rigid printed circuits or like structures
- H01R12/55—Fixed connections for rigid printed circuits or like structures characterised by the terminals
- H01R12/58—Fixed connections for rigid printed circuits or like structures characterised by the terminals terminals for insertion into holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K7/00—Constructional details common to different types of electric apparatus
- H05K7/14—Mounting supporting structure in casing or on frame or rack
- H05K7/1438—Back panels or connecting means therefor; Terminals; Coding means to avoid wrong insertion
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/023—Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
- H05K1/0231—Capacitors or dielectric substances
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/04—Assemblies of printed circuits
- H05K2201/049—PCB for one component, e.g. for mounting onto mother PCB
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10295—Metallic connector elements partly mounted in a hole of the PCB
- H05K2201/10303—Pin-in-hole mounted pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/1031—Surface mounted metallic connector elements
- H05K2201/10318—Surface mounted metallic pins
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10325—Sockets, i.e. female type connectors comprising metallic connector elements integrated in, or bonded to a common dielectric support
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10704—Pin grid array [PGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3447—Lead-in-hole components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Connecting Device With Holders (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
ータなど)の部品点数を削減する。 【解決手段】PGAパッケージ1(CPUパッケージ)
が装着されるPGAソケット21は、ハウジング40
に、プリント配線基板22を挿通してマザーボードソケ
ット31に装着されるべき長挿通ピン61と、プリント
配線基板22を挿通するがマザーボードソケット31に
までは達しない短挿通ピン62と、プリント配線基板2
2の表面に接合される表面実装ピン63との3種類のピ
ンを植設して構成されている。表面実装ピン63に対応
するPGAパッケージ1のピン11の直下の位置には、
プリント配線基板22とマザーボードソケット31とを
接続するための中継ピン65が設けられている。
Description
ジに代表される集積回路素子をマザーボードなどの主配
線基板に取り付けるための集積回路素子用ソケットおよ
び集積回路素子用アダプタ、ならびにこれらを用いたC
PUアクセラレータなどの集積回路素子アッセンブリに
関する。
には、CPU装着用のソケットが設けられており、この
ソケットに、CPU等のチップを内蔵したいわゆるPG
A(ピングリッドアレイ)パッケージが装着されるよう
になっている。CPUの開発が急速に進められ、性能を
高めたCPUが相次いで市場に供給される昨今では、旧
型のCPUを新型のより高性能のCPUと交換してパー
ソナルコンピュータの演算性能の高速化を図るアップグ
レードは、既存のハードウエア資源を有効に利用しつ
つ、より高度なソフトウエアをストレスなく使用するた
めに不可欠な手法である。
では、駆動電圧および信号ピンの配置などが必ずしも一
致しているとは限らず、そのために、単にPGAパッケ
ージの置き換えのみでは、所望のアップグレードを達成
できない場合がある。そこで、既存のパーソナルコンピ
ュータのマザーボード上のソケットと、新型のCPUと
の間で、駆動電圧および信号の整合をとるアダプタを用
いることにより、CPUのアップグレードを達成するよ
うにしている。最も一般的に市場に提供されている製品
は、上述のようなアダプタと新型のCPUとを組み合わ
せたCPUアクセラレータである。
構成を示す図解図であり、CPUアクセラレータ100
をマザーボード120のソケット121に装着した状態
をマザーボード120の表面に沿う方向から見た図が示
されている。マザーボード120には、いわゆる「So
cket7」のソケット121が実装されている。この
ソケット121には、通常は、図13に示す状態で、C
PUを内蔵したPGAパッケージ130(CPUパッケ
ージ)が装着されている。
100は、CPUを内蔵したPGAパッケージ101
(CPUパッケージ)、このPGAパッケージ101が
装着されるPGAソケット102、PGAソケット10
2が実装された第1中間プリント配線基板103、駆動
電圧および信号などの整合をとるための第2中間プリン
ト配線基板104、およびCPUを冷却するためのPG
Aパッケージ102上に設けられた冷却装置105を備
えている。
ジ101の下面から突出した複数のピン106の全てを
受け入れて保持するようになっている。すなわち、PG
Aソケット102には、その下面に複数のピン107が
植設されていて、この複数のピン107の頭部には、P
GAパッケージ101のピン106をそれぞれ受け入れ
て保持するピン保持部が備えられている。そして、PG
Aソケット102の全てのピン107は、第1中間プリ
ント配線基板103に半田付けされている。
ザーボード120から供給される、たとえば3.3Vの
電圧を2.2Vの電圧に変換してPGAパッケージ10
1に供給するためのレギュレータ回路、マザーボード1
20から供給されるベースクロックを定数倍してCPU
の駆動クロックを作成するときのクロック倍率を設定す
るための回路、冷却ファン105の電源を供給するため
の電源回路などが設けられている。
は、アドレス信号やデータ信号などをやりとりするため
の信号ピン107Aと、クロック倍率の設定信号等を伝
達するための設定ピン107Bと、第1中間プリント配
線基板103からの電源電圧をPGAパッケージ101
に供給したり、信号の整合をとるための処理が必要な信
号を伝達したりするための中継ピン107Cとに大別さ
れる。
らは、複数のピン111が平行に突出している。これら
の複数のピン111のうち信号ピン107Aに相当する
位置に植設されたピン111Aは、図12に拡大して示
すように、第1中間プリント配線基板103に形成され
たスルーホールに埋め込まれた半田112を介して、信
号ピン107に接続されている。設定ピン107Bに対
応する位置には、ピン111は存在しない。中継ピン1
07Cの直下の位置にもピン111は存在しない。中継
ピン107Cは第1中間プリント配線基板103上にお
いてレギュレータ回路などに接続されるか、または、第
1中間プリント配線基板103上に形成された配線導体
に接続されている。そして、複数のピン111のうち当
該中継ピン107Cに対応したピン111Cは、中継ピ
ン107Cの直下を避けた位置に植設されている。
ン111Cにマザーボードからの電源電圧を供給した
り、ピン配列を変換したりするための回路が形成されて
いる。この第2中間プリント配線基板104は、信号ピ
ン107Aに対応した第1中間プリント配線基板103
のピン111Aを挿通させるとともにこれらのピン11
1Aを保持する。さらに、第2中間プリント配線基板1
04は、中継ピン107Cと共通軸線上に、ピン111
Cに対応したピン113を有している。これらのピン1
13およびピン111Aが、マザーボード120上のソ
ケット121に装着されて保持されることになる。
にCPUアクセラレータ100を装着した状態では、第
2中間プリント配線基板104の下面がソケット121
の上面に当接し、これにより、ピン113,111Aが
傾斜した姿勢でソケット121に挿入されることを防止
できるようになっている。
PUアクセラレータ100では、第1中間プリント配線
基板103と第2中間プリント配線基板104との2枚
の中間プリント配線基板を上下に積層して用いており、
そのために、部品点数が多い。これにより、部品コスト
が嵩むうえ、組立工数も多いために生産コストも高くつ
く。
層した構造では、CPUアクセラレータ100の高さが
必然的に高くなるので、とくに、小型の筐体内にCPU
アクセラレータ100を収容する場合に、スペースの確
保が困難であり、他の部品や筐体内壁面と干渉してしま
う場合があった。そこで、この発明の目的は、上述の技
術的課題を解決し、集積回路素子用アダプタや集積回路
素子アッセンブリの部品点数を削減することができる集
積回路素子用ソケットを提供することである。
削減された集積回路素子用アダプタを提供することであ
る。この発明のさらに他の目的は、部品点数が削減され
た集積回路素子アッセンブリを提供することである。
目的を達成するための請求項1記載の発明は、主配線基
板に実装されたソケットに中間配線基板を介在させた状
態で集積回路素子を取り付けるために用いられる集積回
路素子用ソケットであって、集積回路素子が直接装着さ
れるハウジングに、上記中間配線基板を挿通して主配線
基板のソケットに装着されるべき長挿通ピンと、上記中
間配線基板を挿通するが主配線基板のソケットまでは達
しない短挿通ピンと、上記中間配線基板の上記ハウジン
グに対向する側の表面に接合される表面実装ピンとが植
設されていることを特徴とする集積回路素子用ソケット
である。
ピュータのマザーボードであってもよい。また、集積回
路素子は、たとえば、CPUを内蔵したCPUパッケー
ジであってもよい。さらに、中間配線基板は、主配線基
板から供給される電源電圧を変換して集積回路素子に供
給する電源電圧変換回路や、集積回路素子に設定信号な
どの一定の信号を与える設定回路や、主配線基板と集積
回路素子との間でやりとりされる信号を変換する信号変
換回路などが設けられたものであってもよい。
集積回路素子の端子と接続される端子接続部を有してい
ることが好ましい。この発明の集積回路素子用ソケット
は、中間配線基板を挿通して主配線基板のソケットにま
で達する長挿通ピンと、中間配線基板を挿通するが主配
線基板のソケットにまでは達しない短挿通ピンと、中間
配線基板の表面に実装される表面実装ピンとの3種類の
ピンを備えている。これにより、集積回路素子と主配線
基板との間で直接やりとりされるべき信号等(信号や動
作電源電圧など)の伝達は長挿通ピンが担い、専ら中間
配線基板と集積回路素子との間でやりとりされるべき信
号等の伝達は短挿通ピンが担い、集積回路素子と主配線
基板との間での整合等のために変換が必要な信号等の伝
達は表面実装ピンが担うことができる。
回路素子をマザーボードなどの主配線基板に取り付ける
際の必要な機能を1枚の中間配線基板によって達成する
ことができる。その結果、CPUアクセラレータなどの
集積回路素子アッセンブリの部品点数を削減することが
できるので、そのコストの低下および組立工数の削減を
図ることができる。
用いる必要のあった従来技術とは異なり、集積回路素子
アッセンブリ全体の高さを低くすることができる。請求
項2記載の発明は、上記長挿通ピンは、上記中間配線基
板に形成された回路に電気的に接続される分岐ピンを含
むことを特徴とする請求項1記載の集積回路素子用ソケ
ットである。
素子との間でやりとりされる信号等を、分岐ピンによっ
て、中間配線基板に形成された回路に取り込むことがで
きるので、そのような信号等を利用した処理を行う回路
を中間配線基板上に設けることができる。請求項3記載
の発明は、上記長挿通ピンは、上記中間配線基板に形成
された回路から電気的に絶縁された状態とされるスルー
ピンを含むことを特徴とする請求項1または2記載の集
積回路素子用ソケットである。
線基板との間でのみやりとりされる信号等については、
スルーピンを利用することにより、中間配線基板に形成
された回路への無用な信号等の入力を防ぐことができ
る。請求項4記載の発明は、上記短挿通ピンは、上記中
間配線基板に形成された回路に電気的に接続され、か
つ、上記主配線基板からは電気的に絶縁された状態とさ
れるピンを含むことを特徴とする請求項1ないし3のい
ずれかに記載の集積回路素子用ソケットである。
配線基板で生成される設定信号等を集積回路素子に入力
できる。請求項5記載の発明は、上記表面実装ピンは、
上記中間配線基板に形成された回路に電気的に接続され
るピンを含むことを特徴とする請求項1ないし4のいず
れかに記載の集積回路素子用ソケットである。
集積回路素子と中間配線基板に形成された回路との接続
が達成される。表面実装ピンは、集積回路素子の端子
(たとえば、ピン形状のもの)に接続される端子接続部
と、当該集積回路素子の端子位置からずれた位置におい
て中間配線基板に接合される基板接合部とを有するもの
であることが好ましい。このような構成であれば、中間
配線基板において当該集積回路素子の端子位置と整合す
る位置に、中間配線基板と主配線基板のソケットとを接
続する中継ピンを設けることができる。
は、上記主配線基板に実装されたソケットに対する挿入
深さを規制するための過挿入防止機構を有していること
を特徴とする請求項1ないし5のいずれかに記載の集積
回路素子用ソケットである。この構成によれば、長挿通
ピンに設けられた過挿入防止機構の働きにより、集積回
路素子用ソケット(ならびにこれを用いた集積回路素子
用アダプタおよび集積回路素子アッセンブリ)を適正な
姿勢で主配線基板のソケットに装着することができる。
長挿通ピンを備える場合に、適当に分散配置された長挿
通ピン(必ずしも全ての長挿通ピンである必要はな
い。)に過挿入防止機構を備えることにより、集積回路
素子用ソケットが有する複数のピンを適正な姿勢で主配
線基板のソケットに装着でき、斜め挿入を防止できる。
上記過挿入防止機構は、長挿通ピンの先端付近に形成さ
れた細ピン部と、この細ピン部よりも長挿通ピンの基端
部側(集積回路素子用ソケットのハウジング側)に形成
された太ピン部との間の段差部からなっていてもよい。
この場合、細ピン部が主配線基板のソケットのコンタク
トと接触し、段差部が当該ソケットの表面に当接して、
太ピン部のソケットへの挿入を規制することになる。
されたソケットに集積回路素子を取り付けるために用い
られる集積回路素子用アダプタであって、取り付けるべ
き集積回路素子と上記主配線基板に実装されたソケット
との間に介在される中間配線基板と、上記請求項1ない
し6のいずれかに記載の集積回路素子用ソケットとを含
むことを特徴とする集積回路素子用アダプタである。
いるだけで、集積回路素子と主配線基板との接続に必要
な信号変換等の処理を達成できる。したがって、部品点
数が削減されるから、コストの低減および組立工数の削
減を図ることができる。また、必要に応じて、集積回路
素子アッセンブリの全体の高さを低くすることも可能と
なる。
て、半田付けやその他の手段によって固定されているこ
とが好ましい。これにより、集積回路素子用アダプタの
機械的強度を向上できる。請求項8記載の発明は、上記
中間配線基板は、主配線基板のソケットに対向すべき側
の面の上記表面実装ピンに対応する位置に、主配線基板
のソケットに装着されるべき中継ピンを有していること
を特徴とする請求項7記載の集積回路素子用アダプタで
ある。
た回路と主配線基板のソケットとの間の接続を中継ピン
によって行ったり、中間配線基板の要所の物理的な支持
を中継ピンによって行ったりすることができる。請求項
9記載の発明は、上記中継ピンは、上記中間配線基板に
形成された回路に電気的に接続されるピンを含むことを
特徴とする請求項8記載の集積回路素子用アダプタであ
る。
配線基板に形成された回路と主配線基板との接続を行う
ことができる。たとえば、中間配線基板に形成された信
号変換回路や電源電圧変換回路の入出力に、中継ピンお
よび表面実装ピンをそれぞれ接続すれば、主配線基板と
集積回路素子との間での信号等の変換を行うことができ
る。
は、上記主配線基板に実装されたソケットに対する挿入
深さを規制するための過挿入防止機構を有していること
を特徴とする請求項8または9記載の集積回路素子用ア
ダプタである。この場合の過挿入防止機構は、主配線基
板上のソケット側の端部付近に設けられたフランジであ
ってもよい。この場合に、中継ピンのフランジよりも当
該ソケット側の部分において中継ピンとソケットのコン
タクトとの接触が得られ、フランジがソケットの表面に
当接することによって、中継ピンの挿入深さが規制され
ることになる。
付近に形成された細ピン部と、この細ピン部よりも中継
ピンの基端部側(中間配線基板側)に形成された太ピン
部との間の段差部からなっていてもよい。この場合、細
ピン部が主配線基板のソケットのコンタクトと接触し、
段差部が当該ソケットの表面に当接して、太ピン部のソ
ケットへの挿入を規制することになる。
装されたソケットに取り付けられて用いられる集積回路
素子アッセンブリであって、集積回路素子と、この集積
回路素子が装着される上記請求項7ないし10のいずれ
かに記載の集積回路素子用アダプタとを有していること
を特徴とする集積回路素子アッセンブリである。この構
成によれば、1枚の中間配線基板によって、集積回路素
子と主配線基板との間の信号等の整合をとることができ
るので、集積回路素子アッセンブリの部品点数を削減で
きる。これにより、コストを低減でき、かつ、組立工数
を削減できる。また、必要に応じて、集積回路素子アッ
センブリの全体の高さを低くすることができる。
子は、CPUを内蔵したCPUパッケージであり、上記
集積回路素子アッセンブリは、CPUアクセラレータで
あることを特徴とする請求項11記載の集積回路素子ア
ッセンブリである。この構成により、部品点数が少な
く、コストおよび組立工数の低減されたCPUアクセラ
レータが実現される。
は、上記集積回路素子と上記主配線基板との間で信号を
そのままやりとりするための信号ピンを含み、上記短挿
通ピンは、上記集積回路素子に上記中間配線基板から設
定信号を与えるための設定ピンを含み、上記表面実装ピ
ンは、上記中間配線基板に形成された変換回路を介して
上記主配線基板に接続されるべきピンを含むことを特徴
とする請求項11または12記載の集積回路素子アッセ
ンブリである。
板との間での信号のやりとり、主配線基板からは独立し
た設定信号の集積回路素子への供給、および集積回路素
子と中間配線基板上の変換回路などとの間の信号等(信
号や電源電圧)のやりとりを達成できる。
を、添付図面を参照して詳細に説明する。図1は、この
発明の一実施形態に係るCPUアクセラレータ10(集
積回路素子アッセンブリ)の斜視図であり、図2は、こ
のCPUアクセラレータ10をパーソナルコンピュータ
のマザーボード30(主配線基板)に実装されたマザー
ボードソケット31(たとえば、いわゆる「Socke
t7」)に装着した状態を、マザーボード30の表面に
沿う側方から見た図解的側面図である。
蔵したPGAパッケージ1(CPUパッケージ)と、こ
のPGAパッケージ1をマザーボードコネクタ31に装
着するためのアダプタ2(集積回路素子用アダプタ)
と、PGAパッケージ1を冷却するためにPGAパッケ
ージ1の上面に設けられた冷却装置3とを有している。
冷却装置3は、PGAパッケージ1の上面に密着して配
置されたヒートシンク301と、このヒートシンク30
1からの放熱を補助するためにその上部に設けられた冷
却ファン302とを有している。
されるPGAソケット21(集積回路素子用ソケット)
と、このPGAソケット21が取り付けられるプリント
配線基板22(中間配線基板)とを有している。PGA
ソケット21は、平面視において矩形環状の合成樹脂製
のハウジング40と、このハウジング40の下面から突
出した複数のピン60とを有している。PGAパッケー
ジ1の下面には、複数本のピン11(端子)が突出して
植設されていて、PGAソケット21は、PGAパッケ
ージ1および冷却装置3を取り外した状態の平面図であ
る図3に示すように、PGAパッケージ1の複数のピン
11をそれぞれ受け入れる複数の孔41が、ピン11の
配列と整合するように配列されて形成されている。
上記複数の孔41に植設されて下方に向けて突出してい
る。この複数のピン60は、図2に示すように、プリン
ト配線基板22を挿通してマザーボードソケット31に
まで達する長挿通ピン61と、プリント配線基板22を
挿通するが、マザーボード31にまでは達しない短挿通
ピン62と、プリント配線基板22を挿通せず、その表
面に形成された配線導体に表面実装される表面実装ピン
63とに分類される。ピン60のうちの大半は、長挿通
ピン61である。
ケット31に対向する面である下面側に、信号変換用ゲ
ートアレイ回路71(信号変換回路:変換回路の1つ)
を実装しており、その反対側の面である上面側に、PG
Aソケット21を実装して構成されている。そして、プ
リント配線基板22の下面側において、表面実装ピン6
3に対応する位置には、各表面実装ピン63に対応する
PGAパッケージ1のピン11と共軸の位置関係で、中
継ピン65が植設されている。
に、プリント配線基板22の上面側においてPGAソケ
ット21を回避した領域には、レギュレータIC72、
パワートランジスタ73、電解コンデンサ74、冷却フ
ァン用電源コネクタ75およびクロック倍率設定用ディ
ップスイッチ76(設定回路)などが実装されている。
また、矩形環状のPGAソケット21のハウジング40
の中央の矩形孔に対向する領域には、アルミ電界コンデ
ンサやセラミックコンデンサなどのコンデンサC1〜C
19や抵抗器R1〜R10などが実装されている。
ン60が伝達を担う信号等を表した平面図である。各ピ
ン60が伝達を担う信号等は、図中に示すシンボルでそ
れぞれ表されている。この図4には、長挿通ピン61、
短挿通ピン62および表面実装ピン63の各位置がそれ
ぞれ表されている。ただし、長挿通ピン61には、プリ
ント配線基板22に形成された回路に接続され、かつ、
マザーボードソケット31にも装着される分岐ピン61
Aと、プリント配線基板22を単に挿通するのみで、こ
のプリント配線基板22に形成された回路には接続され
ないスルーピン61B(図4にとくに示されていないピ
ンは、スルーピン61Bである。)との2種類があり、
これらの分類も、図4に表されている。
よびアドレスなどのようにマザーボード30とPGAパ
ッケージ1との間でやりとりする必要のある信号ピン
は、長挿通ピン61で構成されている。また、たとえ
ば、クロック倍率の設定は、プリント配線基板22に実
装されたクロック倍率設定用ディップスイッチ76によ
って設定されるようになっているのであるが、このよう
にプリント配線基板22に設けられた回路により設定さ
れる信号を伝達するのみであって、マザーボード30と
は独立させることができる信号の伝達を担う設定ピン
は、短挿通ピン62によって構成されている。そして、
マザーボード30が供給する電圧とは異なる電圧である
PGAパッケージ1のための電圧をプリント配線基板2
2から取り出したり、信号整合処理が必要なタイミング
信号などの伝達を担うピンには、表面実装ピン63が適
用されている。
ト配線基板22によって構成されるアダプタ2の電気的
構成を示すブロック図である。マザーボード30は、た
とえば、3.3Vおよび5Vの電源電圧を発生し、マザ
ーボードソケット31からアダプタ2に供給する。3.
3Vの電源電圧は、分岐ピン61Aにより、PGAパッ
ケージ1とプリント配線基板22の下面に実装されたゲ
ートアレイ回路71とに供給される。PGAパッケージ
1では、3.3Vの電源電圧は、CPUのI/O関連の
回路部分において用いられる。また、ゲートアレイ回路
71は、3.3Vの電源電圧で動作するように構成され
ている。
ば、2.2Vとなっている。そこで、プリント配線基板
22に実装されたレギュレータIC72およびパワート
ランジスタ73からなるレギュレータ回路(電源電圧変
換回路:変換回路の1つ)により、3.3Vの電圧が
2.2Vの電圧に変換されて、PGAパッケージ1に供
給されるようになっている。このような機能を実現する
ために、マザーボードソケット31からプリント配線基
板22への3.3Vの電圧の供給には、中継ピン65が
用いられ、プリント配線基板22のレギュレータ回路か
らPGAパッケージ1への2.2Vの電圧の供給には、
表面実装ピン63が用いられる。
と短絡してしまうから、中継ピン65とは異なる位置に
おいてプリント配線基板22に接続可能な表面実装ピン
63が適用されなければならない。さらに、マザーボー
ド30が発生する5Vの電圧は、中継ピン65を介し
て、冷却ファン用電源コネクタ75に供給されている。
この5Vの電圧は、PGAパッケージ1では不要であ
る。
気株式会社から提供されてきた「PC−98(日本電気
株式会社の商標)シリーズ」と呼ばれるパーソナルコン
ピュータのマザーボードに適合させるための信号変換を
行う回路である。このゲートアレイ回路71には、分岐
ピン61Aにより、アドレス信号の一部およびリセット
信号が入力され、中継ピン65によって、リアルモード
での動作時、8086の動作をシミュレートするための
信号A20M、およびキャッシュされたデータをメイン
メモリに書き戻し、キャッシュのなかのデータをクリア
するための信号FLUSHが入力され、さらに、別の分
岐ピン61Aから3.3Vの電源電圧が供給されてい
る。そして、ゲートアレイ回路71によって変換された
後の出力信号は、表面実装ピン63を介して、PGAパ
ッケージ1に与えられるようになっている。
構成を説明するための正面図であり、図6(a)は長挿通
ピン61を示し、図6(b)は短挿通ピン62を示し、図
6(c)は表面実装ピン63を示している。長挿通ピン6
1は、PGAパッケージ11のピン11の先端部を受け
入れて保持するためのピン保持部H(端子接続部)と、
このピン保持部Hの下端部に延設され、プリント配線基
板21を挿通してマザーボードソケット31に至らせる
ことができるほど長くまっすぐに形成されたピン本体部
BLとからなる。ピン本体部BLの太さは、その基端部
(ピン保持部Hとの接続部)から先端付近に至るまでほ
ぼ一定であり、その先端は、マザーボードソケット31
への挿入を容易にするために先細り形状となっている。
本体部BLは、その先端付近の位置において、マザーボ
ードソケット31のコンタクトに接触することになる。
Hbを有し、上方(PGAパッケージ1の方向)に開口
したほぼU字形状に形成されている。アームHa,Hb
は、先端に行くほど間隔が狭められており、その先端の
相対向する位置には、ピン11を把持するための把持凸
部a,bがそれぞれ形成されている。この構成により、
PGAパッケージ1のピン11がアームHa,Hbの間
に挿入されると、アームHa,Hbは、互いに離反する
方向に弾性変形してピン11を受け入れ、その復元力に
よって、ピン11を保持して、その脱落を防ぐ。ピン1
1がアームHa,Hbに保持された状態では、ピン11
と、ピン本体部BLとは、共軸の位置関係となってい
る。
の長さが、プリント配線基板22を挿通するけれども、
マザーボードソケット31にまでは達しないように定め
られている点を除き、長挿通ピン61の構成と同様であ
る。したがって、図6(b)において図6(a)に示された各
部に相当する部分には、図6(a)の場合と同一の参照符
号を付して示す。PGAパッケージ1のピン11がピン
保持部Hに保持された状態では、ピン11と短挿通ピン
62とは、共軸の位置関係となる。また、ピン本体部B
Sは、その基端部から先端付近に至るまでほぼ一定の太
さであり、その先端は、先細り形状となっている。本体
部BSは、その先端付近の位置において、マザーボード
ソケット31のコンタクトに接触することになる。
を除き、長挿通ピン61および短挿通ピン62と同様で
ある。そこで、図6(c)において、図6(a)に示された各
部に相当する部分には、図6(a)の場合と同一の参照符
号を付して示す。ピン本体部Bは、一方のアームHbに
近い位置においてピン保持部Hに延設され、ピン11の
挿入方向とほぼ平行にアームHbとは反対側に延び、斜
めに屈曲した後に、さらに、ピン11の挿入方向と平行
な方向に再び屈曲された形状となっている。これによ
り、ピン本体部Bは、ピン保持部Hに保持されたピン1
1の軸線上からずれて配置されており、実装部となる先
端部Bs(基板接合部)も、ピン11の軸線上からずれ
ている。先端部BSは、プリント配線基板22の表面へ
の実装を容易にするために、大きな接触面積を確保でき
る矩形形状とされている。
面図である。中継ピン65は、直線状のピン本体BM
と、このピン本体BMの一端に形成され、プリント配線
基板22の孔25に圧入される圧入部PIと、圧入部P
Iの下部に設けられプリント配線基板22の下面(マザ
ーボードソケット31に対向する面)に当接する第1フ
ランジF1と、ピン本体BMの中間部付近に設けられ、
マザーボードソケット31の上面に当接する第2フラン
ジF2とを有している。ピン本体BMは、第2フランジ
F2よりも下方の位置において、マザーボードソケット
31のコンタクトに接触することになる。
うに、平面視においてほぼ十文字形状を呈していて、等
角度間隔で放射状に突出した4つの保持部P1〜P4か
らなる。各保持部P1〜P4は、外側に凸の湾曲面をな
す外面を有していて、プリント配線基板22の孔への挿
入が容易な形状となっている。次に、図8を参照して、
長挿通ピン61、短挿通ピン62、表面実装ピン63お
よび中継ピン65の実装方法を説明する。長挿通ピン6
1、短挿通ピン62および表面実装ピン63は、PGA
ソケット21のハウジング40に形成された孔41に上
面側から圧入されるようになっている。長挿通ピン61
および短挿通ピン62に対応した孔41は、下方端に、
ピン保持部Hの下縁の両端部に当接する一対のショルダ
部を有し、このショルダ部の間に形成された小さな貫通
孔をピン本体部BL,BSが挿通するようになってい
る。これに対して、表面実装ピン63に対応した孔41
は、表面実装ピン63のピン保持部Hが貫通できる形状
となっている。このようにして、長挿通ピン61、短挿
通ピン62および表面実装ピン63は、それぞれのピン
本体部BL,BS,Bをプリント配線基板22の下面か
ら突出させた状態で、PGAソケット21のハウジング
40に植設されている。
孔41に挿入されることによって補強され、確実に所期
の弾性保持性能を発揮することができる。長挿通ピン6
1および短挿通ピン62に対応するプリント配線基板2
2の孔25の下面側の縁部には、半田塗れ性の良好な金
属パターンが形成されている。そして、長挿通ピン61
および短挿通ピン62は、この金属パターンに半田付け
されてプリント配線基板22に取り付けられている。
半田付けされる金属パターンは、プリント配線基板22
の下面に形成された配線導体と接続されている。分岐ピ
ン61Aをプリント配線基板22の上面側の配線導体や
回路素子に電気的に接続する必要がある場合には、プリ
ント配線基板22にスルーホールを形成し、このスルー
ホールの内壁に導体めっきを施して、プリント配線基板
22の上下面の配線導体同士を接続すればよい。この場
合、分岐ピン61Aが挿通している孔25を当該スルー
ホールとして利用することもできる。
上面および/または下面の配線導体との接続も同様にし
て行える。長挿通ピン61のうちのスルーピン61B
は、プリント配線基板22の上面または下面の配線導体
との電気的接続の必要はなく、スルーピン61Bの半田
付けによるプリント配線基板22への接合は、専ら、機
械的強度を向上する目的で行われる。したがって、スル
ーピン61Bは、他の手段(たとえば、孔25への圧
入、接着剤による固定など)によって、プリント配線基
板22に固定されても差し支えない。もしも、分岐ピン
61Aおよび短挿通ピン62とプリント配線基板22と
の半田付けによる接合によって十分な機械的強度が得ら
れるのであれば、スルーピン61Bは必ずしもプリント
配線基板22と接合される必要はない。
リント配線基板22の下面への半田付けは、手作業で行
うこともできるし、これらのピン61,62を仮止めし
た状態(たとえば、孔25への圧入により仮止めした状
態)のプリント配線基板22を溶融半田槽に浸漬するデ
ィップ法によって行うこともできる。長挿通ピン61お
よび短挿通ピン62のプリント配線基板22への半田付
けによる取り付けは、プリント配線基板22の上面側
(マザーボードソケット31とは反対側の面)において
行われてもよい。この場合には、プリント配線基板22
の上面側において、長挿通ピン61および短挿通ピン6
2に対応した孔25の縁部に、金属パターンが形成され
る。この金属パターンに、長挿通ピン61および短挿通
ピン62が半田付けされる。長挿通ピン61および短挿
通ピン62とプリント配線基板22の上面および/また
は下面の配線導体との電気的接続は、上述の場合と同様
にして行うことができる。
リント配線基板22上面への半田付けは、手作業によっ
て行うことができるほか、リフロー法によって行うこと
もできる。リフロー法による場合には、接合箇所にクリ
ーム半田を塗布し、長挿通ピン61および短挿通ピン6
2をプリント配線基板22に載置して、その状態で、リ
フロー槽内でプリント配線基板22を高温の温風中に置
き、クリーム半田を溶融させる。その後、リフロー槽か
らプリント配線基板22を取り出して冷却すると、溶融
した半田が固化し、長挿通ピン61および短挿通ピン6
2のプリント配線基板22への取り付けが達成される。
2は、いずれか一方がプリント配線基板22の上面側に
半田付けされ、他方がプリント配線基板22の下面側か
ら半田付けされてもよい。また、一部の長挿通ピン61
および短挿通ピン62がプリント配線基板22の上面側
に半田付けされ、残余の長挿通ピン61および短挿通ピ
ン62がプリント配線基板22の下面側に半田付けされ
てもよい。
式によって、プリント配線基板22の上面に実装され
る。すなわち、プリント配線基板22において、表面実
装ピン63のピン本体部Bの先端Bs(図6(c)参照)
に対向する位置には、配線導体に接続された金属パター
ンが形成されている。表面実装ピン63のプリント配線
基板22への接合に際しては、PGAソケット21の長
挿通ピン61および短挿通ピン62をプリント配線基板
22に挿通させる。そうしてプリント配線基板22とP
GAソケット21とが互いに固定された状態で、ピン本
体部Bの先端Bsとプリント配線基板22の上面の金属
パターンとを半田付けして接合する。この場合の半田付
けは、手作業で行ってもよいし、リフロー法により行っ
てもよい。リフロー法による場合には、ピン本体部Bの
先端Bsと金属パターンとの接合部付近にクリーム半田
を塗布し、その状態でプリント配線基板22をリフロー
槽に入れて、高温の温風下にさらす。これにより、クリ
ーム半田が溶融するから、その後、プリント配線基板2
2をリフロー槽から取り出して冷却することにより、半
田が固化し、表面実装ピン63と金属パターンとの接合
が達成される。
取り付けは、圧入部PI(図7参照)をプリント配線基
板22の下面側から孔25に圧入し、その状態で、圧入
部PIをプリント配線基板22の上面において孔25の
縁部に相当する位置に形成された金属パターンに半田付
けすることによって達成される。この場合の半田付け
は、手作業で行うこともでき、また、リフロー法によっ
て行うこともできる。リフロー法による場合には、孔2
5内およびその付近にクリーム半田を塗布し、リフロー
槽にプリント配線基板22を入れる。その後、リフロー
槽からプリント配線基板22を取り出して冷却すると、
半田が固化し、プリント配線基板22と中継ピン65と
の接合が達成される。
装ピン63および中継ピン65の半田付けの順序は、採
用する工程に応じて適切に定めればよい。ただし、リフ
ロー法をいずれかのピンの接合に適用する場合には、こ
のリフローによる半田付けを先に行い、その後に、残り
のピンの半田付けを手作業またはディップ法により行う
ことになる。この順序を逆にすると、手作業またはディ
ップ法により適用した半田が、リフロー槽内で溶融し、
所期の接合状態が得られないおそれがある。
継ピン65の第2のフランジF2は、マザーボードソケ
ット31の表面に当接する。これにより、ピン60およ
び65がマザーボード31に斜めに挿入されることが防
がれ、かつ、配線基板22は、マザーボードソケット3
1の一辺の突出部31Aと干渉しない高さに保持される
ことになる。
継ピン65が下方に設けられることになる表面実装ピン
63は、適当に分散されて配置されており、そのため、
アダプタ2は、適正な姿勢で安定に保持される。必要で
あれば、適当な位置にある非接続ピンや予備のピンに対
応した位置において、プリント配線基板22に中継ピン
65を追加して植設すれば、アダプタ2の姿勢はさらに
安定し、ピン60,65の斜め挿入をさらに確実に防止
できる。
Aソケット21は、伝達すべき信号等に応じて用いられ
る長挿通ピン61、短挿通ピン62および表面実装ピン
63の3種類のピンを備えている。これにより、1枚の
プリント配線基板22を用いるだけで、CPUアクセラ
レータ10を構成することが可能となっている。その結
果、従来技術に比較して部品点数が削減されるから、そ
れに応じて、コストの削減および製造工数の削減が達成
される。これにより、より安価なCPUアクセラレータ
の提供が可能となる。
用いられる中継ピン651の構成を説明するための図解
的な断面図である。この図9において、上述の図7に対
応する各部には、図7の場合と同一の参照符号を付して
示す。この実施形態における中継ピンは、上述の中継ピ
ン65における第2のフランジF2を備えていない。そ
の代わりに、この中継ピン651のピン本体部BMは、
圧入部PIに連なる大径円柱状部BM1(太ピン部)
と、この大径円柱状部BM1のマザーボードソケット3
1側に連なる小径円柱状部BM2(大径円柱状部BM1
よりも細い細ピン部)とを有し、大径円柱状部BM1と
小径円柱状部BM2との間に、段部S1が形成されてい
る。つまり、中継ピン651は、段付きピンを形成して
いる。
ット31のピン挿入孔よりも大きく形成されており、小
径円柱状部BM2は、マザーボードソケット31のピン
挿入孔に挿入できる大きさに形成されている。したがっ
て、アダプタ2をマザーボードソケット31に装着した
ときに、段部S1がマザーボードソケット31の表面に
当接する。このようにして、段部S1は、上述の第1の
実施形態の中継ピン65の第2のフランジF2と同様の
働きを有することができる。
入部PIとの間に、ショルダSHが形成されている。こ
のショルダ部SHは、プリント配線基板22の孔25の
縁部に当接してプリント配線基板22を支持する当接支
持部を構成し、上述の第1の実施形態の中継ピン65に
おける第1フランジF1と同様の働きを有することにな
る。
1を段付きの長挿通ピン611と代替することもでき
る。この長挿通ピン611のピン本体部BLは、ピン保
持部Hからマザーボードソケット31の表面に対応する
位置まで延びた板状の幅広部BL1と、この幅広部BL
1に連なり、マザーボードソケット31のピン挿入孔に
挿入されるほぼ円柱ピン状の幅狭部BL2とを有してい
る。幅広部BL1は、マザーボードソケット31のピン
挿入孔に挿入することができないほど幅広に形成された
太ピン部を形成しており、幅狭部BL2は、それよりも
細い細ピン部を形成している。幅広部BL1と幅狭部B
L2との間の段部Sは、マザーボードソケット31の表
面に当接して、長挿入ピン611の過挿入を防止する。
ット31に挿入されるぼほ全てのピンの過挿入を防止で
きるから、各ピンの斜め挿入を確実に防止でき、アダプ
タ2を確実に適正な姿勢でマザーボードソケット31に
装着することができる。以上、この発明の2つの実施形
態について説明したが、この発明は、他の形態でも実施
することができる。たとえば、上記の実施形態のプリン
ト配線基板22には、いわゆるPC−98シリーズのパ
ーソナルコンピュータのマザーボードとの間で信号の整
合をとるためのゲートアレイ回路71が備えられている
が、いわゆるDOS/V機と呼ばれるパーソナルコンピ
ュータに装着されるCPUアクセラレータには、このよ
うなゲートアレイ回路71は不要である。したがって、
この場合には、必ずしも分岐ピン61Aが存在しないこ
とになり、長挿通ピン61は全てがスルーピンである場
合もあり得る。
基板22を、マザーボードソケット31の突出部31A
と干渉しない高さにおいて保持するようにしているが、
たとえば、図2において二点鎖線で示すように、プリン
ト配線基板22を突出部31Aとは反対側に延びるよう
にして、その領域にレギュレータIC72およびパワー
トランジスタ73などを実装することとして、プリント
配線基板22が、平面視において突出部31Aと干渉し
ないようにすることもできる。したがって、この場合に
は、プリント配線基板22をマザーボードソケット31
の表面に近接させることができるので、CPUアクセラ
レータ10の全体の高さを低くすることができる。とく
に、従来技術とは異なり、2枚の中間プリント配線基板
を用いていないので、CPUアクセラレータ10の占有
スペースを効果的に減少させることができる。
には、電解コンデンサなどの大きな部品が実装されてい
る場合があるから、このような部品とプリント配線基板
22との干渉を防ぐためには、プリント配線基板22は
マザーボードソケット31の上方の空間に収まるように
設計されることが好ましい。また、上述の実施形態で
は、PGAソケット21のピン60のピン保持部Hは、
PGAパッケージ1のピン11を一対のアームHa,H
bで挟持する構成となっているが、PGAパッケージ1
のピン11の先端部を受け入れる筒形状のピン保持部を
有するピンを、ピン60に代えてPGAソケット21に
適用してもよい。
子としてPGAパッケージ(CPUパッケージ)を例に
採ったが、この発明は、これ以外にも、類似構成の各種
素子にも有利に適用することができる。その他、特許請
求の範囲に記載された事項の範囲で種々の設計変更を施
すことが可能である。
ータの斜視図である。
る。
状態の平面図である
号等を表した平面図である。
て構成されるアダプタの電気的構成を示すブロック図で
ある。
正面図である。
中継ピンの実装状態を説明するための断面図である。
継ピンの構成を説明するための正面図である。
を示す正面図である。
解的側面図である。
図である。
に取り付けられた状態を示す図解的側面図である。
Claims (13)
- 【請求項1】主配線基板に実装されたソケットに中間配
線基板を介在させた状態で集積回路素子を取り付けるた
めに用いられる集積回路素子用ソケットであって、 集積回路素子が直接装着されるハウジングに、上記中間
配線基板を挿通して主配線基板のソケットに装着される
べき長挿通ピンと、上記中間配線基板を挿通するが主配
線基板のソケットまでは達しない短挿通ピンと、上記中
間配線基板の上記ハウジングに対向する側の表面に接合
される表面実装ピンとが植設されていることを特徴とす
る集積回路素子用ソケット。 - 【請求項2】上記長挿通ピンは、上記中間配線基板に形
成された回路に電気的に接続される分岐ピンを含むこと
を特徴とする請求項1記載の集積回路素子用ソケット。 - 【請求項3】上記長挿通ピンは、上記中間配線基板に形
成された回路から電気的に絶縁された状態とされるスル
ーピンを含むことを特徴とする請求項1または2記載の
集積回路素子用ソケット。 - 【請求項4】上記短挿通ピンは、上記中間配線基板に形
成された回路に電気的に接続され、かつ、上記主配線基
板からは電気的に絶縁された状態とされるピンを含むこ
とを特徴とする請求項1ないし3のいずれかに記載の集
積回路素子用ソケット。 - 【請求項5】上記表面実装ピンは、上記中間配線基板に
形成された回路に電気的に接続されるピンを含むことを
特徴とする請求項1ないし4のいずれかに記載の集積回
路素子用ソケット。 - 【請求項6】上記長挿通ピンは、上記主配線基板に実装
されたソケットに対する挿入深さを規制するための過挿
入防止機構を有していることを特徴とする請求項1ない
し5のいずれかに記載の集積回路素子用ソケット。 - 【請求項7】主配線基板に実装されたソケットに集積回
路素子を取り付けるために用いられる集積回路素子用ア
ダプタであって、 取り付けるべき集積回路素子と上記主配線基板に実装さ
れたソケットとの間に介在される中間配線基板と、 上記請求項1ないし6のいずれかに記載の集積回路素子
用ソケットとを含むことを特徴とする集積回路素子用ア
ダプタ。 - 【請求項8】上記中間配線基板は、主配線基板のソケッ
トに対向すべき側の面の上記表面実装ピンに対応する位
置に、主配線基板のソケットに装着されるべき中継ピン
を有していることを特徴とする請求項7記載の集積回路
素子用アダプタ。 - 【請求項9】上記中継ピンは、上記中間配線基板に形成
された回路に電気的に接続されるピンを含むことを特徴
とする請求項8記載の集積回路素子用アダプタ。 - 【請求項10】上記中継ピンは、上記主配線基板に実装
されたソケットに対する挿入深さを規制するための過挿
入防止機構を有していることを特徴とする請求項8また
は9記載の集積回路素子用アダプタ。 - 【請求項11】主配線基板に実装されたソケットに取り
付けられて用いられる集積回路素子アッセンブリであっ
て、 集積回路素子と、 この集積回路素子が装着される上記請求項7ないし10
のいずれかに記載の集積回路素子用アダプタとを有して
いることを特徴とする集積回路素子アッセンブリ。 - 【請求項12】上記集積回路素子は、CPUを内蔵した
CPUパッケージであり、 上記集積回路素子アッセンブリは、CPUアクセラレー
タであることを特徴とする請求項11記載の集積回路素
子アッセンブリ。 - 【請求項13】上記長挿通ピンは、上記集積回路素子と
上記主配線基板との間で信号をそのままやりとりするた
めの信号ピンを含み、 上記短挿通ピンは、上記集積回路素子に上記中間配線基
板から設定信号を与えるための設定ピンを含み、 上記表面実装ピンは、上記中間配線基板に形成された変
換回路を介して上記主配線基板に接続されるべきピンを
含むことを特徴とする請求項11または12記載の集積
回路素子アッセンブリ。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10374301A JP3046015B1 (ja) | 1998-12-28 | 1998-12-28 | 集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ |
US09/472,518 US6176709B1 (en) | 1998-12-28 | 1999-12-27 | Socket and adapter integrated circuit, and integrated circuit assembly |
TW088123101A TW490828B (en) | 1998-12-28 | 1999-12-28 | Socket and adapter for integrated circuit, and integrated circuit assembly |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10374301A JP3046015B1 (ja) | 1998-12-28 | 1998-12-28 | 集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP3046015B1 true JP3046015B1 (ja) | 2000-05-29 |
JP2000195633A JP2000195633A (ja) | 2000-07-14 |
Family
ID=18503616
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10374301A Expired - Fee Related JP3046015B1 (ja) | 1998-12-28 | 1998-12-28 | 集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ |
Country Status (3)
Country | Link |
---|---|
US (1) | US6176709B1 (ja) |
JP (1) | JP3046015B1 (ja) |
TW (1) | TW490828B (ja) |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7023685B2 (en) * | 2002-10-30 | 2006-04-04 | Matsushita Electric Industrial Co., Ltd. | Sheet capacitor, IC socket using the same, and manufacturing method of sheet capacitor |
DE10301124A1 (de) * | 2003-01-14 | 2004-07-29 | Infineon Technologies Ag | Universal-Messadapter-System |
US6916183B2 (en) * | 2003-03-04 | 2005-07-12 | Intel Corporation | Array socket with a dedicated power/ground conductor bus |
TWI282492B (en) * | 2005-01-28 | 2007-06-11 | Asustek Comp Inc | Adapter card for main board |
JP2007116012A (ja) * | 2005-10-24 | 2007-05-10 | Renesas Technology Corp | 半導体装置及びそれを用いた電源装置 |
US20080002365A1 (en) * | 2006-06-29 | 2008-01-03 | Ashish Gupta | Socket enabled cooling of in-substrate voltage regulator |
JP5188054B2 (ja) * | 2006-10-31 | 2013-04-24 | 日本電波工業株式会社 | 二段構造の実装基板及びこれを用いた水晶発振器 |
US8498117B2 (en) * | 2006-11-16 | 2013-07-30 | Advanced Micro Devices, Inc. | Variable mount voltage regulator |
US8812879B2 (en) * | 2009-12-30 | 2014-08-19 | International Business Machines Corporation | Processor voltage regulation |
CN102543175B (zh) * | 2010-12-17 | 2015-10-14 | 赛恩倍吉科技顾问(深圳)有限公司 | Bios存储器芯片烧录夹具 |
DE112015001910T5 (de) * | 2014-04-24 | 2017-01-19 | Yazaki Corporation | Verbinder |
US9258895B1 (en) * | 2014-12-11 | 2016-02-09 | John O. Tate | Electronic device socket with an integrated decoupling capacitor and heat sink |
JP6537700B2 (ja) * | 2016-03-04 | 2019-07-03 | 三菱電機株式会社 | 電装品モジュール及び空気調和機の室外機 |
KR101926672B1 (ko) * | 2017-03-23 | 2018-12-11 | 주식회사 엔티에스 | 클립 스프링 핀 및 이를 포함하는 테스트 소켓 |
DE102019115189A1 (de) * | 2019-06-05 | 2020-12-10 | iesy GmbH & Co. KG | Elektronische Schaltungsanordnung mit eingebettetem Computer und Verfahren zu deren Herstellung |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4082394A (en) * | 1977-01-03 | 1978-04-04 | International Business Machines Corporation | Metallized ceramic and printed circuit module |
JPH0342946A (ja) | 1989-07-11 | 1991-02-25 | Nec Corp | 無線電話装置 |
JP3100743B2 (ja) | 1992-03-18 | 2000-10-23 | 株式会社日立製作所 | テープキャリアパッケージの端子接続構造 |
JP2639491B2 (ja) | 1992-07-23 | 1997-08-13 | 株式会社メルコ | 集積回路素子およびこれを装着可能な変換コネクタ |
JPH0878809A (ja) | 1994-09-07 | 1996-03-22 | Melco:Kk | プリント基板および該プリント基板を用いた電子装置 |
JPH09160674A (ja) | 1995-12-05 | 1997-06-20 | Hitachi Ltd | 情報処理装置 |
US5973924A (en) * | 1996-09-09 | 1999-10-26 | Intel Corporation | Symmetric multi-processor-package design |
JP3643656B2 (ja) | 1996-09-26 | 2005-04-27 | 株式会社バッファロー | Bgaパッケージ用実装基板 |
US5982635A (en) * | 1996-10-23 | 1999-11-09 | Concept Manufacturing, Incorporated | Signal adaptor board for a pin grid array |
JP3187334B2 (ja) | 1997-01-17 | 2001-07-11 | 株式会社メルコ | Simmモジュール基板、ソケットおよびsimmモジュール基板脱着装置 |
-
1998
- 1998-12-28 JP JP10374301A patent/JP3046015B1/ja not_active Expired - Fee Related
-
1999
- 1999-12-27 US US09/472,518 patent/US6176709B1/en not_active Expired - Fee Related
- 1999-12-28 TW TW088123101A patent/TW490828B/zh not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
TW490828B (en) | 2002-06-11 |
JP2000195633A (ja) | 2000-07-14 |
US6176709B1 (en) | 2001-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3046015B1 (ja) | 集積回路素子用ソケット、集積回路素子用アダプタ、および集積回路素子アッセンブリ | |
US9263820B2 (en) | Electrical press-fit pin for a semiconductor module | |
KR100806424B1 (ko) | 패키지 전압 레귤레이션 모듈 상에서의 탈착 가능 구조 | |
US6392899B1 (en) | Processor power delivery system | |
JP4210725B2 (ja) | 電子デバイスモジュールソケットおよび電子デバイスモジュール | |
JPH08321367A (ja) | 低姿勢ソケット型集積回路パッケージングシステム | |
US6360431B1 (en) | Processor power delivery system | |
JP2003178844A (ja) | 同軸コネクタ | |
US20130337697A1 (en) | Adapter For Plated Through Hole Mounting Of Surface Mount Component | |
US6672892B2 (en) | Package retention module coupled directly to a socket | |
TW519782B (en) | Electric connector with elastic connection pins and chip structure | |
US7068120B2 (en) | Electromagnetic bus coupling having an electromagnetic coupling interposer | |
JP3309099B2 (ja) | 回路基板と表面実装型lsiとの接続方法 | |
JP2001143840A (ja) | 電子部品用ソケット | |
CN115832810A (zh) | 一种低频连接器浮动装配方法及组件 | |
US7053314B1 (en) | Methods and apparatus for providing a signal to a circuit board component | |
US6523253B1 (en) | Z-axis processor power delivery system | |
EP0793300B1 (en) | Pin connector, pin connector holder and packaging board for mounting electronic component | |
KR20040014457A (ko) | 신호 접촉들 및 고전류 전원 접촉들을 갖는 반도체 디바이스 | |
JP4859501B2 (ja) | コネクタ接合構造及びコネクタ接合方法 | |
JP2000215957A (ja) | 電気コネクタ | |
US20040127085A1 (en) | Connector for a pin grid array integrated circuit device | |
JP3744334B2 (ja) | 表示装置およびその製造方法ならびに電子機器 | |
US6364669B1 (en) | Spring contact for providing high current power to an integrated circuit | |
US20230253748A1 (en) | Method for Securing the Electrical Contacts in a Connector System |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000229 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080317 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090317 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |