JP3041842B2 - 共振型スイッチング電源 - Google Patents
共振型スイッチング電源Info
- Publication number
- JP3041842B2 JP3041842B2 JP6062558A JP6255894A JP3041842B2 JP 3041842 B2 JP3041842 B2 JP 3041842B2 JP 6062558 A JP6062558 A JP 6062558A JP 6255894 A JP6255894 A JP 6255894A JP 3041842 B2 JP3041842 B2 JP 3041842B2
- Authority
- JP
- Japan
- Prior art keywords
- control
- frequency
- power supply
- load
- light
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は共振型スイッチング電
源、特に負荷の動作が休止しているような軽負荷状態が
所定時間継続する場合に、動作モードを省電力モードに
切り替えて制御回路を最低許容動作電圧近くで動作させ
ることにより、軽負荷領域での効率を向上できる共振型
スイッチング電源に関するものである。
源、特に負荷の動作が休止しているような軽負荷状態が
所定時間継続する場合に、動作モードを省電力モードに
切り替えて制御回路を最低許容動作電圧近くで動作させ
ることにより、軽負荷領域での効率を向上できる共振型
スイッチング電源に関するものである。
【０００２】
【従来の技術】従来から広く使用されている共振型スイ
ッチング電源の一例を図４に示す。この共振型スイッチ
ング電源は、直流電源１と、直流電源１の一端と他端と
の間に直列に接続された第１及び第２のスイッチング素
子としての第１及び第２のＦＥＴ（電界効果トランジス
タ）２、３と、１次巻線４a、２次巻線４c及び３次巻線
４bを有する出力トランス４と、第２のＦＥＴ３に対し
て並列に接続された出力トランス４の１次巻線４a、共
振用コンデンサ５及び１次巻線４aと一体に形成された
インダクタンスから成る共振用リアクトルで構成された
共振回路６と、出力トランス４の２次巻線４cに整流平
滑回路７を介して接続された負荷８と、出力トランス４
の３次巻線４bの電圧により動作しかつ第１及び第２の
ＦＥＴ２、３の各ゲート端子（制御端子）に制御信号を
付与して第１及び第２のＦＥＴ２、３をオン・オフ制御
する制御回路９とを備えている。図示しないが、制御回
路９は負荷８の端子電圧に応じて第１及び第２のＦＥＴ
２、３の各ゲート端子に付与する制御信号の周波数を制
御する周波数制御手段を有する。整流平滑回路７はダイ
オード１０、１１及び平滑コンデンサ１２から成り、出
力トランス４の第２の１次巻線４bに誘起された電圧は
整流回路１３及び平滑コンデンサ１４を介して制御回路
９の電源端子９aに供給される。また、１５、１６はフ
ォトカプラを構成する発光素子としての発光ダイオード
及び受光素子としての受光トランジスタ、１７は演算増
幅器、１８は基準電圧源、６０は起動用抵抗、６１は制
限抵抗を示す。フォトカプラの受光トランジスタ１６は
制限抵抗６１を介して制御回路９の電流検出端子９bに
接続されている。
ッチング電源の一例を図４に示す。この共振型スイッチ
ング電源は、直流電源１と、直流電源１の一端と他端と
の間に直列に接続された第１及び第２のスイッチング素
子としての第１及び第２のＦＥＴ（電界効果トランジス
タ）２、３と、１次巻線４a、２次巻線４c及び３次巻線
４bを有する出力トランス４と、第２のＦＥＴ３に対し
て並列に接続された出力トランス４の１次巻線４a、共
振用コンデンサ５及び１次巻線４aと一体に形成された
インダクタンスから成る共振用リアクトルで構成された
共振回路６と、出力トランス４の２次巻線４cに整流平
滑回路７を介して接続された負荷８と、出力トランス４
の３次巻線４bの電圧により動作しかつ第１及び第２の
ＦＥＴ２、３の各ゲート端子（制御端子）に制御信号を
付与して第１及び第２のＦＥＴ２、３をオン・オフ制御
する制御回路９とを備えている。図示しないが、制御回
路９は負荷８の端子電圧に応じて第１及び第２のＦＥＴ
２、３の各ゲート端子に付与する制御信号の周波数を制
御する周波数制御手段を有する。整流平滑回路７はダイ
オード１０、１１及び平滑コンデンサ１２から成り、出
力トランス４の第２の１次巻線４bに誘起された電圧は
整流回路１３及び平滑コンデンサ１４を介して制御回路
９の電源端子９aに供給される。また、１５、１６はフ
ォトカプラを構成する発光素子としての発光ダイオード
及び受光素子としての受光トランジスタ、１７は演算増
幅器、１８は基準電圧源、６０は起動用抵抗、６１は制
限抵抗を示す。フォトカプラの受光トランジスタ１６は
制限抵抗６１を介して制御回路９の電流検出端子９bに
接続されている。
【０００３】図４の共振型スイッチング電源では、制御
回路９内の周波数制御手段により、負荷８の端子電圧が
低い場合には第１及び第２のＦＥＴ２、３の各ゲート端
子に付与する制御信号の周波数が低くなり、負荷８の端
子電圧が高い場合には第１及び第２のＦＥＴ２、３の各
ゲート端子に付与する制御信号の周波数が高くなる。こ
れにより、共振型スイッチング電源の直流出力電圧の安
定化を図っている。また、共振回路６の共振作用によ
り、第１及び第２のＦＥＴ２、３のスイッチング電圧波
形又はスイッチング電流波形の立上り及び立下りが正弦
波状となるので、第１及び第２のＦＥＴ２、３のターン
オン及びターンオフ時のゼロ電圧スイッチング（ＺＶ
Ｓ）又はゼロ電流スイッチング（ＺＣＳ）が達成され、
スイッチング損失を低減できる利点を有する。
回路９内の周波数制御手段により、負荷８の端子電圧が
低い場合には第１及び第２のＦＥＴ２、３の各ゲート端
子に付与する制御信号の周波数が低くなり、負荷８の端
子電圧が高い場合には第１及び第２のＦＥＴ２、３の各
ゲート端子に付与する制御信号の周波数が高くなる。こ
れにより、共振型スイッチング電源の直流出力電圧の安
定化を図っている。また、共振回路６の共振作用によ
り、第１及び第２のＦＥＴ２、３のスイッチング電圧波
形又はスイッチング電流波形の立上り及び立下りが正弦
波状となるので、第１及び第２のＦＥＴ２、３のターン
オン及びターンオフ時のゼロ電圧スイッチング（ＺＶ
Ｓ）又はゼロ電流スイッチング（ＺＣＳ）が達成され、
スイッチング損失を低減できる利点を有する。
【０００４】図５(Ａ)〜(Ｇ)は、それぞれ図４の回路の
第１のＦＥＴ２のゲート端子電圧ＶG1の波形、第２のＦ
ＥＴ３のゲート端子電圧ＶG2の波形、第１のＦＥＴ２の
ドレイン−ソース端子間の電圧ＶDS1の波形、第１のＦ
ＥＴ２のドレイン電流ＩD1の波形、第２のＦＥＴ３のド
レイン−ソース端子間の電圧ＶDS2の波形、第２のＦＥ
Ｔ３のドレイン電流ＩD2の波形、出力トランス４の第１
の１次巻線４aの電流ＩN1の波形を示す。図４の回路に
おいて負荷８が軽負荷である場合は、共振回路６に流れ
る共振電流が減少するので、電流ＩD1、ＩD2及びＩN1の
波形は図５(Ｄ)、(Ｆ)及び(Ｇ)の破線に示すような波形
となる。また、図６は直流電源１の電圧Ｅ1及び負荷８
の状態の様々な場合における制御回路９の電源電圧ＶCC
と制御回路９の制御周波数ｆとの関係を示すグラフであ
る。図６において、曲線Ａは軽負荷状態において直流電
源１の電圧Ｅ1が最小の場合、曲線Ｂは軽負荷状態にお
いて直流電源１の電圧Ｅ1が最大の場合、曲線Ｃは過負
荷状態において直流電源１の電圧Ｅ1が最小の場合、曲
線Ｄは過負荷状態において直流電源１の電圧Ｅ1が最大
の場合、曲線Ｅは軽負荷状態において出力電圧が一定の
場合、曲線Ｆは過負荷状態において出力電圧が一定の場
合を示す。通常は曲線Ｅ及び曲線Ｆに示す範囲で第１及
び第２のＦＥＴ２、３の各ゲート端子に付与する制御信
号の周波数の制御が制御回路９内の周波数制御手段によ
り行われる。
第１のＦＥＴ２のゲート端子電圧ＶG1の波形、第２のＦ
ＥＴ３のゲート端子電圧ＶG2の波形、第１のＦＥＴ２の
ドレイン−ソース端子間の電圧ＶDS1の波形、第１のＦ
ＥＴ２のドレイン電流ＩD1の波形、第２のＦＥＴ３のド
レイン−ソース端子間の電圧ＶDS2の波形、第２のＦＥ
Ｔ３のドレイン電流ＩD2の波形、出力トランス４の第１
の１次巻線４aの電流ＩN1の波形を示す。図４の回路に
おいて負荷８が軽負荷である場合は、共振回路６に流れ
る共振電流が減少するので、電流ＩD1、ＩD2及びＩN1の
波形は図５(Ｄ)、(Ｆ)及び(Ｇ)の破線に示すような波形
となる。また、図６は直流電源１の電圧Ｅ1及び負荷８
の状態の様々な場合における制御回路９の電源電圧ＶCC
と制御回路９の制御周波数ｆとの関係を示すグラフであ
る。図６において、曲線Ａは軽負荷状態において直流電
源１の電圧Ｅ1が最小の場合、曲線Ｂは軽負荷状態にお
いて直流電源１の電圧Ｅ1が最大の場合、曲線Ｃは過負
荷状態において直流電源１の電圧Ｅ1が最小の場合、曲
線Ｄは過負荷状態において直流電源１の電圧Ｅ1が最大
の場合、曲線Ｅは軽負荷状態において出力電圧が一定の
場合、曲線Ｆは過負荷状態において出力電圧が一定の場
合を示す。通常は曲線Ｅ及び曲線Ｆに示す範囲で第１及
び第２のＦＥＴ２、３の各ゲート端子に付与する制御信
号の周波数の制御が制御回路９内の周波数制御手段によ
り行われる。
【０００５】
【発明が解決しようとする課題】ところで、図４の共振
型スイッチング電源を例えばプリンタ用の電源として使
用する場合、プリンタの動作を休止している軽負荷状態
であっても、その状態が長く続くと電力損失が増加し、
電力を無駄に消費する欠点があった。
型スイッチング電源を例えばプリンタ用の電源として使
用する場合、プリンタの動作を休止している軽負荷状態
であっても、その状態が長く続くと電力損失が増加し、
電力を無駄に消費する欠点があった。
【０００６】そこで、本発明は負荷の動作が休止してい
るような軽負荷状態が所定時間継続する場合において、
制御回路を最低許容動作電圧近くで動作させることによ
り効率を向上できる共振型スイッチング電源を提供する
ことを目的とする。
るような軽負荷状態が所定時間継続する場合において、
制御回路を最低許容動作電圧近くで動作させることによ
り効率を向上できる共振型スイッチング電源を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】本発明による共振型スイ
ッチング電源は、直流電源と、該直流電源の一端と他端
との間に直列に接続された第１及び第２のスイッチング
素子と、１次〜３次巻線を有する出力トランスと、前記
第１及び第２のスイッチング素子のいずれか一方に対し
て並列に接続された前記出力トランスの１次巻線、共振
用コンデンサ及び共振用リアクトルから成る共振回路
と、前記出力トランスの２次巻線に整流平滑回路を介し
て接続された負荷と、前記出力トランスの３次巻線の電
圧により動作しかつ前記第１及び第２のスイッチング素
子の各制御端子に制御信号を付与して前記第１及び第２
のスイッチング素子をオン・オフ制御する制御回路とを
備え、前記共振用リアクトルは前記出力トランスの１次
巻線と一体に形成されたインダクタンス又は独立のイン
ダクタンスから成り、前記制御回路は、前記負荷の端子
電圧が低いときに前記制御信号の周波数を低くしかつ前
記負荷の端子電圧が高いときに前記制御信号の周波数を
高くする周波数制御手段を有する。この共振型スイッチ
ング電源では、前記制御回路の動作モードを通常の動作
モードと省電力モードとに切り替える動作モード切替手
段を設け、前記動作モード切替手段が省電力モードのと
き、前記周波数制御手段の制御周波数を変化させて前記
制御回路の電源電圧を最低許容動作電圧近傍まで低下さ
せる。本発明の実施例では、前記負荷の軽負荷状態が所
定時間継続したときに待機信号を発生する待機信号発生
手段を設け、前記動作モード切替手段は前記待機信号発
生手段からの待機信号により前記制御回路の動作モード
を通常の動作モードから省電力モードに切り替える。ま
た、前記負荷の端子電圧が低いときに光出力が減少しか
つ前記負荷の端子電圧が高いときに光出力が増加する発
光素子と該発光素子と光結合された受光素子とから成る
フォトカプラが前記負荷と前記制御回路の周波数制御手
段との間に接続され、前記動作モード切替手段は、前記
フォトカプラの受光素子と並列に接続され、前記周波数
制御手段は、前記フォトカプラの受光素子の出力が減少
したときに前記制御信号の周波数を低くしかつ前記フォ
トカプラの受光素子の出力が増加したときに前記制御信
号の周波数を高くする。また、本発明の変更実施例で
は、前記動作モード切替手段が前記フォトカプラの発光
素子に対して直列に接続されている。
ッチング電源は、直流電源と、該直流電源の一端と他端
との間に直列に接続された第１及び第２のスイッチング
素子と、１次〜３次巻線を有する出力トランスと、前記
第１及び第２のスイッチング素子のいずれか一方に対し
て並列に接続された前記出力トランスの１次巻線、共振
用コンデンサ及び共振用リアクトルから成る共振回路
と、前記出力トランスの２次巻線に整流平滑回路を介し
て接続された負荷と、前記出力トランスの３次巻線の電
圧により動作しかつ前記第１及び第２のスイッチング素
子の各制御端子に制御信号を付与して前記第１及び第２
のスイッチング素子をオン・オフ制御する制御回路とを
備え、前記共振用リアクトルは前記出力トランスの１次
巻線と一体に形成されたインダクタンス又は独立のイン
ダクタンスから成り、前記制御回路は、前記負荷の端子
電圧が低いときに前記制御信号の周波数を低くしかつ前
記負荷の端子電圧が高いときに前記制御信号の周波数を
高くする周波数制御手段を有する。この共振型スイッチ
ング電源では、前記制御回路の動作モードを通常の動作
モードと省電力モードとに切り替える動作モード切替手
段を設け、前記動作モード切替手段が省電力モードのと
き、前記周波数制御手段の制御周波数を変化させて前記
制御回路の電源電圧を最低許容動作電圧近傍まで低下さ
せる。本発明の実施例では、前記負荷の軽負荷状態が所
定時間継続したときに待機信号を発生する待機信号発生
手段を設け、前記動作モード切替手段は前記待機信号発
生手段からの待機信号により前記制御回路の動作モード
を通常の動作モードから省電力モードに切り替える。ま
た、前記負荷の端子電圧が低いときに光出力が減少しか
つ前記負荷の端子電圧が高いときに光出力が増加する発
光素子と該発光素子と光結合された受光素子とから成る
フォトカプラが前記負荷と前記制御回路の周波数制御手
段との間に接続され、前記動作モード切替手段は、前記
フォトカプラの受光素子と並列に接続され、前記周波数
制御手段は、前記フォトカプラの受光素子の出力が減少
したときに前記制御信号の周波数を低くしかつ前記フォ
トカプラの受光素子の出力が増加したときに前記制御信
号の周波数を高くする。また、本発明の変更実施例で
は、前記動作モード切替手段が前記フォトカプラの発光
素子に対して直列に接続されている。
【０００８】
【作用】負荷の軽負荷状態が所定時間以上継続したと
き、動作モード切替手段により制御回路の動作モードを
省電力モードに切り替えて周波数制御手段の制御周波数
を変化させ、制御回路の電源電圧を最低許容動作電圧近
くまで低下させる。これにより、長時間継続する軽負荷
状態において、制御回路が最低許容動作電圧近くで動作
するので、電力損失が少なくかつスイッチング電源の効
率を向上させることができる。
き、動作モード切替手段により制御回路の動作モードを
省電力モードに切り替えて周波数制御手段の制御周波数
を変化させ、制御回路の電源電圧を最低許容動作電圧近
くまで低下させる。これにより、長時間継続する軽負荷
状態において、制御回路が最低許容動作電圧近くで動作
するので、電力損失が少なくかつスイッチング電源の効
率を向上させることができる。
【０００９】
【実施例】以下、本発明による共振型スイッチング電源
の実施例を図１及び図２に基づいて説明する。但し、図
１では図４と実質的に同一の箇所には同一の符号を付
し、その説明を省略する。本実施例の共振型スイッチン
グ電源は、図４に示す共振型スイッチング電源の制御回
路９を図１に示すような構成としたものである。即ち、
本発明による共振型スイッチング電源の制御回路９は、
図１に示すように、２つの分圧用抵抗２０、２１から成
りかつ図４の出力トランス４の３次巻線４bに誘起され
る電圧を検出する電圧検出手段２２と、電圧検出手段２
２の検出電圧が制御回路９の最低許容動作電圧Ｖ
MIN（図６）以下になろうとするときに周波数制御手段
２３の最高制御周波数を低下させる制御周波数制限手段
２４と、負荷８の軽負荷状態が所定時間（本実施例では
５分）継続したときに待機信号を発生する待機信号発生
手段としての待機信号発生回路５０と、待機信号発生回
路５０からの待機信号により制御回路９の動作モードを
通常の動作モードから省電力モードに切り替えて周波数
制御手段２３の制御周波数を最高値近くまで増加させる
動作モード切替手段５１と、周波数制御手段２３の出力
電圧波形を矩形波パルス波形に整形する波形整形手段２
５と、波形整形手段２５の矩形波パルス出力から図４の
第１及び第２のＦＥＴ２、３の各ゲート端子に付与する
制御信号ＶG1、ＶG2を発生する制御信号発生手段２６と
を備えている。制御信号発生手段２６は、フリップフロ
ップ２７及び２つのＡＮＤゲート２８、２９により構成
されている。周波数制御手段２３は、制御回路の最低許
容動作電圧ＶMINとしての基準電圧ＶREFを発生する定電
圧レギュレータ３０と、２つのトランジスタ３１、３２
から成りかつ定電圧レギュレータ３０に接続された定電
流回路３３と、定電流回路３３に接続された発振用コン
デンサ３４とから構成されている。制御周波数制限手段
２４は、トランジスタ３５から成りかつ電圧検出手段２
２と周波数制御手段２３との間に接続されている。動作
モード切替手段５１は、トランジスタ５２及び抵抗５３
の直列回路から成り、フォトカプラの受光トランジスタ
１６及び制限抵抗６１と並列に接続されている。また、
６２は出力電圧検出用トランジスタ、６３は定電圧ダイ
オード（ツェナダイオード）を示す。制御回路９以外の
構成は図４の回路と同一であるので説明は省略する。ま
た、図１のＡ〜Ｄの各点における電圧波形をそれぞれ図
２(Ａ)〜(Ｄ)に示す。
の実施例を図１及び図２に基づいて説明する。但し、図
１では図４と実質的に同一の箇所には同一の符号を付
し、その説明を省略する。本実施例の共振型スイッチン
グ電源は、図４に示す共振型スイッチング電源の制御回
路９を図１に示すような構成としたものである。即ち、
本発明による共振型スイッチング電源の制御回路９は、
図１に示すように、２つの分圧用抵抗２０、２１から成
りかつ図４の出力トランス４の３次巻線４bに誘起され
る電圧を検出する電圧検出手段２２と、電圧検出手段２
２の検出電圧が制御回路９の最低許容動作電圧Ｖ
MIN（図６）以下になろうとするときに周波数制御手段
２３の最高制御周波数を低下させる制御周波数制限手段
２４と、負荷８の軽負荷状態が所定時間（本実施例では
５分）継続したときに待機信号を発生する待機信号発生
手段としての待機信号発生回路５０と、待機信号発生回
路５０からの待機信号により制御回路９の動作モードを
通常の動作モードから省電力モードに切り替えて周波数
制御手段２３の制御周波数を最高値近くまで増加させる
動作モード切替手段５１と、周波数制御手段２３の出力
電圧波形を矩形波パルス波形に整形する波形整形手段２
５と、波形整形手段２５の矩形波パルス出力から図４の
第１及び第２のＦＥＴ２、３の各ゲート端子に付与する
制御信号ＶG1、ＶG2を発生する制御信号発生手段２６と
を備えている。制御信号発生手段２６は、フリップフロ
ップ２７及び２つのＡＮＤゲート２８、２９により構成
されている。周波数制御手段２３は、制御回路の最低許
容動作電圧ＶMINとしての基準電圧ＶREFを発生する定電
圧レギュレータ３０と、２つのトランジスタ３１、３２
から成りかつ定電圧レギュレータ３０に接続された定電
流回路３３と、定電流回路３３に接続された発振用コン
デンサ３４とから構成されている。制御周波数制限手段
２４は、トランジスタ３５から成りかつ電圧検出手段２
２と周波数制御手段２３との間に接続されている。動作
モード切替手段５１は、トランジスタ５２及び抵抗５３
の直列回路から成り、フォトカプラの受光トランジスタ
１６及び制限抵抗６１と並列に接続されている。また、
６２は出力電圧検出用トランジスタ、６３は定電圧ダイ
オード（ツェナダイオード）を示す。制御回路９以外の
構成は図４の回路と同一であるので説明は省略する。ま
た、図１のＡ〜Ｄの各点における電圧波形をそれぞれ図
２(Ａ)〜(Ｄ)に示す。
【００１０】上記の構成において、起動時には直流電源
１から起動用抵抗６０を通して平滑コンデンサ１４に電
流が流れ込み、平滑コンデンサ１４が充電されて行く。
平滑コンデンサ１４の充電電圧、即ち制御回路９の電源
電圧ＶCCが最低許容動作電圧ＶMINまで上昇すると制御
回路９が動作を開始する。動作開始後は、出力トランス
４の第２の１次巻線４bから整流回路１３及び平滑コン
デンサ１４を介して制御回路９に電力が供給される。し
たがって、制御回路９の起動電流は動作時の電流の全て
を供給できなくてもよい。
１から起動用抵抗６０を通して平滑コンデンサ１４に電
流が流れ込み、平滑コンデンサ１４が充電されて行く。
平滑コンデンサ１４の充電電圧、即ち制御回路９の電源
電圧ＶCCが最低許容動作電圧ＶMINまで上昇すると制御
回路９が動作を開始する。動作開始後は、出力トランス
４の第２の１次巻線４bから整流回路１３及び平滑コン
デンサ１４を介して制御回路９に電力が供給される。し
たがって、制御回路９の起動電流は動作時の電流の全て
を供給できなくてもよい。
【００１１】負荷８が軽負荷状態になり、負荷８の端子
電圧が上昇すると、フォトカプラの受光トランジスタ１
６に流れる電流が増加する。このとき、図１に示す制御
回路９内の定電流回路３３が作動して発振用コンデンサ
３４に流れる電流が増加し、これに伴って周波数制御手
段２３の制御周波数が増加するから、図２(Ａ)に示すＡ
点（図１）の波形が破線に示すように変化する。したが
って、図２(Ｂ)〜(Ｄ)に示す図１のＢ〜Ｄ点における矩
形波パルスのパルス幅が狭まると共に周波数も増加す
る。また、負荷８が重負荷状態になり、負荷８の端子電
圧が低下すると、フォトカプラの受光トランジスタ１６
に流れる電流が減少し、上記と逆の動作となる。これに
よって、出力トランス４の２次巻線４cに接続された負
荷８の端子電圧は一定に制御される。
電圧が上昇すると、フォトカプラの受光トランジスタ１
６に流れる電流が増加する。このとき、図１に示す制御
回路９内の定電流回路３３が作動して発振用コンデンサ
３４に流れる電流が増加し、これに伴って周波数制御手
段２３の制御周波数が増加するから、図２(Ａ)に示すＡ
点（図１）の波形が破線に示すように変化する。したが
って、図２(Ｂ)〜(Ｄ)に示す図１のＢ〜Ｄ点における矩
形波パルスのパルス幅が狭まると共に周波数も増加す
る。また、負荷８が重負荷状態になり、負荷８の端子電
圧が低下すると、フォトカプラの受光トランジスタ１６
に流れる電流が減少し、上記と逆の動作となる。これに
よって、出力トランス４の２次巻線４cに接続された負
荷８の端子電圧は一定に制御される。
【００１２】次に、負荷８の動作が休止し、軽負荷状態
が例えば５分以上継続する場合には待機信号発生回路５
０から待機信号が出力され、動作モード切替手段５１の
トランジスタ５２のベース端子に付与されてトランジス
タ５２がオン状態となり、制御回路９の動作モードが通
常動作モードから省電力モードに切り替えられる。この
とき、定電流回路３３のトランジスタ３１に流れる電流
が抵抗５３及びトランジスタ５２を通して流れるため、
トランジスタ３２を通して発振用コンデンサ３４に流れ
る電流が増加し、周波数制御手段２３の制御周波数が大
幅に高くなる。これに伴って、制御回路９の電源電圧Ｖ
CCが最低許容動作電圧ＶMIN以下まで低下しようとする
が、電源電圧ＶCCは電圧検出手段２２によって検出さ
れ、制御周波数制限手段２４のトランジスタ３５がオン
状態となる。このとき、周波数制御手段２３内の定電流
回路３３のトランジスタ３１に流れる電流が制御周波数
制限手段２４のトランジスタ３５に分流され、発振用コ
ンデンサ３４に流れる電流も減少する。これによって、
周波数制御手段２３の制御周波数が低下し、制御回路９
の電源電圧ＶCCが最低許容動作電圧ＶMIN以下になるの
を抑制する。したがって、このときの制御回路９の電源
電圧ＶCCは最低許容動作電圧ＶMIN近くの値となる。な
お、負荷８が通常の動作状態に復帰する場合は待機信号
発生回路５０からの待機信号の出力が停止され、動作モ
ード切替手段５１のトランジスタ５２がオフ状態となる
ので、制御回路９の動作モードが通常の動作モードに復
帰する。
が例えば５分以上継続する場合には待機信号発生回路５
０から待機信号が出力され、動作モード切替手段５１の
トランジスタ５２のベース端子に付与されてトランジス
タ５２がオン状態となり、制御回路９の動作モードが通
常動作モードから省電力モードに切り替えられる。この
とき、定電流回路３３のトランジスタ３１に流れる電流
が抵抗５３及びトランジスタ５２を通して流れるため、
トランジスタ３２を通して発振用コンデンサ３４に流れ
る電流が増加し、周波数制御手段２３の制御周波数が大
幅に高くなる。これに伴って、制御回路９の電源電圧Ｖ
CCが最低許容動作電圧ＶMIN以下まで低下しようとする
が、電源電圧ＶCCは電圧検出手段２２によって検出さ
れ、制御周波数制限手段２４のトランジスタ３５がオン
状態となる。このとき、周波数制御手段２３内の定電流
回路３３のトランジスタ３１に流れる電流が制御周波数
制限手段２４のトランジスタ３５に分流され、発振用コ
ンデンサ３４に流れる電流も減少する。これによって、
周波数制御手段２３の制御周波数が低下し、制御回路９
の電源電圧ＶCCが最低許容動作電圧ＶMIN以下になるの
を抑制する。したがって、このときの制御回路９の電源
電圧ＶCCは最低許容動作電圧ＶMIN近くの値となる。な
お、負荷８が通常の動作状態に復帰する場合は待機信号
発生回路５０からの待機信号の出力が停止され、動作モ
ード切替手段５１のトランジスタ５２がオフ状態となる
ので、制御回路９の動作モードが通常の動作モードに復
帰する。
【００１３】上記のように、本実施例では軽負荷状態が
所定時間以上継続したとき、動作モード切替手段５１に
より省電力モードに切り替えて周波数制御手段２３の制
御周波数を増加させて制御回路９の電源電圧ＶCCを最低
許容動作電圧ＶMIN近くまで低下させるので、スイッチ
ング電源の効率を向上させることができる。
所定時間以上継続したとき、動作モード切替手段５１に
より省電力モードに切り替えて周波数制御手段２３の制
御周波数を増加させて制御回路９の電源電圧ＶCCを最低
許容動作電圧ＶMIN近くまで低下させるので、スイッチ
ング電源の効率を向上させることができる。
【００１４】第２の実施例を図３に示す。図３の回路
は、図１の回路に示す動作モード切替手段５１を出力電
圧検出用トランジスタ６２及び定電圧ダイオード６３の
直列回路と並列に接続したものである。図３の回路にお
いて、待機信号発生回路５０から待機信号が出力され、
動作モード切替手段５１のトランジスタ５２がオン状態
となると、フォトカプラの発光ダイオード１５に流れる
電流が増加する。これにより、フォトカプラの受光トラ
ンジスタ１６に流れる電流は増加し、定電流回路３３の
トランジスタ３２を通して発振用コンデンサ３４に流れ
る電流も増加する。この結果、周波数制御手段２３の制
御周波数は大幅に高くなり、制御回路９の電源電圧ＶCC
は最低許容動作電圧ＶMIN近くになる。したがって、図
３の回路においても図１の回路と同等の効果を得ること
ができる。
は、図１の回路に示す動作モード切替手段５１を出力電
圧検出用トランジスタ６２及び定電圧ダイオード６３の
直列回路と並列に接続したものである。図３の回路にお
いて、待機信号発生回路５０から待機信号が出力され、
動作モード切替手段５１のトランジスタ５２がオン状態
となると、フォトカプラの発光ダイオード１５に流れる
電流が増加する。これにより、フォトカプラの受光トラ
ンジスタ１６に流れる電流は増加し、定電流回路３３の
トランジスタ３２を通して発振用コンデンサ３４に流れ
る電流も増加する。この結果、周波数制御手段２３の制
御周波数は大幅に高くなり、制御回路９の電源電圧ＶCC
は最低許容動作電圧ＶMIN近くになる。したがって、図
３の回路においても図１の回路と同等の効果を得ること
ができる。
【００１５】本発明の実施態様は前記２つの実施例に限
定されず種々の変更が可能である。例えば、上記の実施
例では共振回路６を構成する共振用リアクトルを出力ト
ランス４の第１の１次巻線４aと一体に形成されたイン
ダクタンスで構成した例を示したが、共振用リアクトル
は独立のインダクタンスで構成してもよい。また、上記
の実施例ではスイッチング素子としてＦＥＴを使用した
例を示したが、バイポーラ形トランジスタ、ＳＣＲ（逆
阻止３端子サイリスタ）等の他のスイッチング素子を使
用してもよい。また、直流電源１の一端と他端との間に
接続された第１及び第２のＦＥＴ２、３と並列に２つの
ハーフブリッジ用コンデンサを接続し、第１及び第２の
ＦＥＴ２、３の接続点と２つのハーフブリッジ用コンデ
ンサの接続点との間に共振回路６を接続することによ
り、出力トランス４の１次側回路をハーフブリッジ型と
して構成してもよい。また、電圧検出手段２２を構成す
る２つの分圧用抵抗２０、２１及び発振用コンデンサ３
４は制御回路９の外部に設けてもよい。また、待機信号
発生回路５０はマイクロコンピュータやタイマ回路等を
用いて構成できる。また、上記の実施例では制御回路９
の動作モードが省電力モードのとき、周波数制御手段２
３の制御周波数を増加させて制御回路９の電源電圧ＶCC
を最低許容動作電圧近くまで低下させる制御方式に適用
した例を示したが、これとは逆に、周波数制御手段２３
の制御周波数を減少させて制御回路９の電源電圧ＶCCを
最低許容動作電圧近くまで低下させる制御方式にも適用
が可能である。
定されず種々の変更が可能である。例えば、上記の実施
例では共振回路６を構成する共振用リアクトルを出力ト
ランス４の第１の１次巻線４aと一体に形成されたイン
ダクタンスで構成した例を示したが、共振用リアクトル
は独立のインダクタンスで構成してもよい。また、上記
の実施例ではスイッチング素子としてＦＥＴを使用した
例を示したが、バイポーラ形トランジスタ、ＳＣＲ（逆
阻止３端子サイリスタ）等の他のスイッチング素子を使
用してもよい。また、直流電源１の一端と他端との間に
接続された第１及び第２のＦＥＴ２、３と並列に２つの
ハーフブリッジ用コンデンサを接続し、第１及び第２の
ＦＥＴ２、３の接続点と２つのハーフブリッジ用コンデ
ンサの接続点との間に共振回路６を接続することによ
り、出力トランス４の１次側回路をハーフブリッジ型と
して構成してもよい。また、電圧検出手段２２を構成す
る２つの分圧用抵抗２０、２１及び発振用コンデンサ３
４は制御回路９の外部に設けてもよい。また、待機信号
発生回路５０はマイクロコンピュータやタイマ回路等を
用いて構成できる。また、上記の実施例では制御回路９
の動作モードが省電力モードのとき、周波数制御手段２
３の制御周波数を増加させて制御回路９の電源電圧ＶCC
を最低許容動作電圧近くまで低下させる制御方式に適用
した例を示したが、これとは逆に、周波数制御手段２３
の制御周波数を減少させて制御回路９の電源電圧ＶCCを
最低許容動作電圧近くまで低下させる制御方式にも適用
が可能である。
【００１６】
【発明の効果】以上のように、本発明によれば、軽負荷
状態が所定時間継続する場合において制御回路が最低許
容動作電圧近くで動作するので、電力損失が少なくかつ
スイッチング電源の効率を向上させることができる。ま
た、軽負荷時の電力損失による発熱を低減することがで
きる。このため、例えばパーソナルコンピュータのプリ
ンタのように印字動作を行う通常の負荷状態と印字動作
を休止している軽負荷状態とが長時間継続する電子機器
の電源として適する。
状態が所定時間継続する場合において制御回路が最低許
容動作電圧近くで動作するので、電力損失が少なくかつ
スイッチング電源の効率を向上させることができる。ま
た、軽負荷時の電力損失による発熱を低減することがで
きる。このため、例えばパーソナルコンピュータのプリ
ンタのように印字動作を行う通常の負荷状態と印字動作
を休止している軽負荷状態とが長時間継続する電子機器
の電源として適する。
【図１】 本発明による共振型スイッチング電源の実施
例を示す電気回路図
例を示す電気回路図
【図２】 図１の回路の各部の電圧を示す波形図
【図３】 本発明の変更実施例を示す電気回路図
【図４】 従来の共振型スイッチング電源を示す電気回
路図
路図
【図５】 図４の回路の各部の電圧及び電流を示す波形
図
図
【図６】 図４の制御回路の電源電圧と制御周波数との
関係を示すグラフ
関係を示すグラフ
１．．．直流電源、２、３．．．第１、第２のＦＥＴ
（第１、第２のスイッチング素子）、４．．．出力トラ
ンス、４a．．．１次巻線、４b．．．３次巻線、４
c．．．２次巻線、５．．．共振用コンデンサ、
６．．．共振回路、７．．．整流平滑回路、８．．．負
荷、９．．．制御回路、１５．．．発光ダイオード（発
光素子）、１６．．．受光トランジスタ（受光素子）、
２２．．．電圧検出手段、２３．．．周波数制御手段、
２４．．．制御周波数制限手段、５０．．．待機信号発
生回路（待機信号発生手段）、５１．．．動作モード切
替手段
（第１、第２のスイッチング素子）、４．．．出力トラ
ンス、４a．．．１次巻線、４b．．．３次巻線、４
c．．．２次巻線、５．．．共振用コンデンサ、
６．．．共振回路、７．．．整流平滑回路、８．．．負
荷、９．．．制御回路、１５．．．発光ダイオード（発
光素子）、１６．．．受光トランジスタ（受光素子）、
２２．．．電圧検出手段、２３．．．周波数制御手段、
２４．．．制御周波数制限手段、５０．．．待機信号発
生回路（待機信号発生手段）、５１．．．動作モード切
替手段
───────────────────────────────────────────────────── フロントページの続き (72)発明者 麻生 真司 埼玉県新座市北野３丁目６番３号 サン ケン電気株式会社内 (56)参考文献 特開 平６−30557（ＪＰ，Ａ) 実開 平７−16595（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28 H02J 1/00 H02M 3/335
Claims (4)
- 【請求項１】 直流電源と、該直流電源の一端と他端と
の間に直列に接続された第１及び第２のスイッチング素
子と、１次〜３次巻線を有する出力トランスと、前記第
１及び第２のスイッチング素子のいずれか一方に対して
並列に接続された前記出力トランスの１次巻線、共振用
コンデンサ及び共振用リアクトルから成る共振回路と、
前記出力トランスの２次巻線に整流平滑回路を介して接
続された負荷と、前記出力トランスの３次巻線の電圧に
より動作しかつ前記第１及び第２のスイッチング素子の
各制御端子に制御信号を付与して前記第１及び第２のス
イッチング素子をオン・オフ制御する制御回路とを備
え、 前記共振用リアクトルは前記出力トランスの１次巻線と
一体に形成されたインダクタンス又は独立のインダクタ
ンスから成り、 前記制御回路は、前記負荷の端子電圧が低いときに前記
制御信号の周波数を低くしかつ前記負荷の端子電圧が高
いときに前記制御信号の周波数を高くする周波数制御手
段を有する共振型スイッチング電源において、 前記制御回路の動作モードを通常の動作モードと省電力
モードとに切り替える動作モード切替手段を設け、 前記動作モード切替手段が省電力モードのとき、前記周
波数制御手段の制御周波数を変化させて前記制御回路の
電源電圧を最低許容動作電圧近傍まで低下させることを
特徴とする共振型スイッチング電源。 - 【請求項２】 前記負荷の軽負荷状態が所定時間継続し
たときに待機信号を発生する待機信号発生手段を設け、 前記動作モード切替手段は、前記待機信号発生手段から
の待機信号により前記制御回路の動作モードを通常の動
作モードから省電力モードに切り替える請求項１に記載
の共振型スイッチング電源。 - 【請求項３】 前記負荷の端子電圧が低いときに光出力
が減少しかつ前記負荷の端子電圧が高いときに光出力が
増加する発光素子と該発光素子と光結合された受光素子
とから成るフォトカプラが前記負荷と前記制御回路の周
波数制御手段との間に接続され、 前記動作モード切替手段は、前記フォトカプラの受光素
子と並列に接続され、 前記周波数制御手段は、前記フォトカプラの受光素子の
出力が減少したときに前記制御信号の周波数を低くしか
つ前記フォトカプラの受光素子の出力が増加したときに
前記制御信号の周波数を高くする請求項１又は２に記載
の共振型スイッチング電源。 - 【請求項４】 前記負荷の端子電圧が低いときに光出力
が減少しかつ前記負荷の端子電圧が高いときに光出力が
増加する発光素子と該発光素子と光結合された受光素子
とから成るフォトカプラが前記負荷と前記制御回路の周
波数制御手段との間に接続され、 前記動作モード切替手段は、前記フォトカプラの発光素
子に対して直列に接続され、 前記周波数制御手段は、前記フォトカプラの受光素子の
出力が減少したときに前記制御信号の周波数を低くしか
つ前記フォトカプラの受光素子の出力が増加したときに
前記制御信号の周波数を高くする請求項１又は２に記載
の共振型スイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6062558A JP3041842B2 (ja) | 1994-03-31 | 1994-03-31 | 共振型スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6062558A JP3041842B2 (ja) | 1994-03-31 | 1994-03-31 | 共振型スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07274498A JPH07274498A (ja) | 1995-10-20 |
| JP3041842B2 true JP3041842B2 (ja) | 2000-05-15 |
Family
ID=13203731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6062558A Expired - Fee Related JP3041842B2 (ja) | 1994-03-31 | 1994-03-31 | 共振型スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3041842B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5652896B2 (ja) * | 2011-04-01 | 2015-01-14 | Ｎｅｃディスプレイソリューションズ株式会社 | スイッチング電源およびスイッチング電源を用いた電子機器 |
| US9065342B2 (en) | 2009-07-24 | 2015-06-23 | Nec Display Solutions, Ltd. | Switching power supply and electronic device using the same |
| KR101551439B1 (ko) * | 2014-05-19 | 2015-09-08 | 현대엘리베이터 주식회사 | 자동 차압장치가 적용된 엘리베이터 승강장 잼 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100389627B1 (ko) * | 2000-12-29 | 2003-06-27 | 삼성전기주식회사 | 전원공급장치 |
| CN100505494C (zh) | 2002-12-24 | 2009-06-24 | 三垦电气株式会社 | 开关电源装置及开关电源装置控制方法 |
| CN100431245C (zh) * | 2005-03-24 | 2008-11-05 | 通嘉科技股份有限公司 | 双斜率适应性频率控制器 |
| WO2010098486A1 (ja) * | 2009-02-27 | 2010-09-02 | 株式会社ウインズ | Ｄｃ－ｄｃコンバータ |
| JP5397534B2 (ja) | 2010-02-23 | 2014-01-22 | 株式会社村田製作所 | スイッチング電源装置 |
| GB2490826B (en) | 2010-03-09 | 2014-10-22 | Murata Manufacturing Co | Switching power supply device |
| GB2491506B (en) | 2010-03-16 | 2015-01-07 | Murata Manufacturing Co | Power supply apparatus driving circuit, power supply apparatus driving integrated circuit, and power supply apparatus |
| JP5549659B2 (ja) | 2011-10-28 | 2014-07-16 | 株式会社村田製作所 | スイッチング電源装置 |
| CN104221266B (zh) | 2012-03-30 | 2016-11-02 | 株式会社村田制作所 | 开关电源装置 |
-
1994
- 1994-03-31 JP JP6062558A patent/JP3041842B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9065342B2 (en) | 2009-07-24 | 2015-06-23 | Nec Display Solutions, Ltd. | Switching power supply and electronic device using the same |
| JP5652896B2 (ja) * | 2011-04-01 | 2015-01-14 | Ｎｅｃディスプレイソリューションズ株式会社 | スイッチング電源およびスイッチング電源を用いた電子機器 |
| KR101551439B1 (ko) * | 2014-05-19 | 2015-09-08 | 현대엘리베이터 주식회사 | 자동 차압장치가 적용된 엘리베이터 승강장 잼 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07274498A (ja) | 1995-10-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4709316A (en) | Single-ended DC-to-DC converter with lossless switching | |
| US5510974A (en) | High frequency push-pull converter with input power factor correction | |
| US20020181252A1 (en) | Switching power source device | |
| JP3041842B2 (ja) | 共振型スイッチング電源 | |
| EP0438323B1 (en) | Multi-output DC-DC converter | |
| JP4605532B2 (ja) | 多出力型スイッチング電源装置 | |
| JP3038701B2 (ja) | 昇圧型ｄｃ−ｄｃコンバータ | |
| JP3591635B2 (ja) | 直流−直流変換装置 | |
| JP3033085B2 (ja) | 降圧型ｄｃ−ｄｃコンバータ | |
| JP2001292571A (ja) | 同期整流回路 | |
| JP4303358B2 (ja) | リンギングチョークコンバータ回路 | |
| JP2001037219A (ja) | 電源装置及びその制御方法 | |
| JP4251259B2 (ja) | スイッチング電源装置 | |
| JP3052254B2 (ja) | 共振型直流電源装置 | |
| JP2882472B2 (ja) | パワー絶縁ゲート形ｆｅｔを用いた電源回路 | |
| JP2604302Y2 (ja) | 共振形ｄｃ−ｄｃコンバータ | |
| JP4304751B2 (ja) | ターンオンロスを改善したリンギングチョークコンバータ | |
| JP2992531B1 (ja) | リンギングチョ―クコンバ―タ回路 | |
| JP3429420B2 (ja) | スイッチング電源 | |
| JP3351482B2 (ja) | 絶縁形スイッチング電源 | |
| JPH05268762A (ja) | 昇圧型アクティブフィルタ回路 | |
| JP3604080B2 (ja) | スイッチング電源装置 | |
| JPH07337034A (ja) | 零電圧スイッチング電源装置 | |
| JPH11225474A (ja) | Ｄｃ−ｄｃコンバータ | |
| KR100202024B1 (ko) | 스위칭 모드 파워 서플라이의 전력 손실 방지 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090310 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100310 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110310 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120310 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130310 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140310 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |