JP3037222B2 - Ｂｇａ型半導体装置 - Google Patents

Ｂｇａ型半導体装置

Info

Publication number
JP3037222B2
JP3037222B2 JP9247072A JP24707297A JP3037222B2 JP 3037222 B2 JP3037222 B2 JP 3037222B2 JP 9247072 A JP9247072 A JP 9247072A JP 24707297 A JP24707297 A JP 24707297A JP 3037222 B2 JP3037222 B2 JP 3037222B2
Authority
JP
Japan
Prior art keywords
semiconductor device
land
type semiconductor
bga type
flux
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP9247072A
Other languages
English (en)
Other versions
JPH1187427A (ja
Inventor
雅明 阿部
Original Assignee
九州日本電気株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 九州日本電気株式会社 filed Critical 九州日本電気株式会社
Priority to JP9247072A priority Critical patent/JP3037222B2/ja
Priority to US09/151,770 priority patent/US6028366A/en
Publication of JPH1187427A publication Critical patent/JPH1187427A/ja
Application granted granted Critical
Publication of JP3037222B2 publication Critical patent/JP3037222B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09472—Recessed pad for surface mounting; Recessed electrode of component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1178—Means for venting or for letting gases escape
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Wire Bonding (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、ＢＧＡ（ボールグ
リッドアレイ）型半導体装置に関し、特にパッケージ部
に半田ボールを接続するＢＧＡ型半導体装置に関する。
【０００２】
【従来の技術】従来、半導体チップを樹脂またはセラミ
ック等で封止した半導体装置は、リードフレームを用い
て外部リードをパッケージ部から導出させ、実装の際
は、この外部リードをプリント基板等の実装基板に半田
付けする方法が一般的であった。しかし、最近は、外部
リードに代わってパッケージ部に半田ボールを格子状に
配置したＢＧＡ型半導体装置が用いられている。
【０００３】このＢＧＡ型半導体装置は、外部リードを
有する半導体装置に比べ実装面積が少なくてすむため、
高密度実装には適した構造といえる。しかし、図４の平
面図（ａ）、断面図（ｂ）に示すように、パッケージ部
７に半田ボール１を搭載する際に、パッケージ部７に設
けられたランド２の形状が、半田ボール１とほぼ同じ大
きさの円形の凹部８からなるため、ランド２に塗布され
るフラックス３の逃げ道がなくなり、そのため半田ボー
ル１が浮き上がり、ランド２との接続性が悪いという問
題点があった。
【０００４】この問題点を緩和するために、図５の平面
図に示すように、回路基板６上に半田の流出用パターン
５を設けることにより、フラックスと半田という違いは
あるものの、この流出用パターン５を逃げ道とするとい
う技術が提案されている（実開昭６４−１６６３７号公
報）。
【０００５】
【発明が解決しようとする課題】本発明の問題点は、従
来の円形凹部形状のランドでは、半田ボールの接続性が
悪いという点である。その理由は、ランド穴径が半田ボ
ールとほぼ同じ大きさの円形凹部形状であるため、半田
ボール搭載時に用いるフラックスの逃げ道がなく、半田
ボールが浮き上がるためである。
【０００６】
【課題を解決するための手段】本発明は、ＢＧＡ型半導
体装置において、パッケージ部に形成された半田ボール
を接続する凹部状のランド部に、フラックスの逃げ道と
なる溝あるいは広がり部を設けたことを特徴とするＢＧ
Ａ型半導体装置である。
【０００７】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明のＢ
ＧＡ型半導体装置の第１の実施の形態を示す図で、図
（ａ）は平面図、図（ｂ）は断面図である。本発明の第
１の実施の形態は、半田ボール１を搭載するための凹部
形状のランド２をパッケージ部７に設け、このランド２
に、フラックスの逃げ道となるフラックス逃げ溝４を設
けた構造としている。このフラックス逃げ溝４は、ラン
ド２の側面に沿って、直交する方向に４個所設けてい
る。
【０００８】次に、このパッケージ部７の形成工程を、
図１を用いて具体的に説明する。パッケージ部７は樹脂
で形成され、樹脂モールド金型を使用して半導体チップ
の樹脂封止と同時に形成する。その際、ランド２となる
凹部８を同時に形成し、また、フラックス逃げ溝４も同
時に形成する。凹部８の底面部には、リードフレームな
どの配線パターンとなる導体部が露出しており、この導
体部と半田ボール１とがフラックスを介して接続され
る。
【０００９】この半田ボール１は、直径が０．１５〜
０．７５ｍｍ程度であり、必要に応じて任意の寸法を選
択する。また、ランド２の大きさは、半田ボール１が半
分程度入る深さおよび直径に形成される。この半田ボー
ル１を吸着体で吸引保持し、そのままフラックスに浸
し、フラックスを被着した状態でランド２内に装填す
る。次いで、パッケージ部７を加熱し、半田ボール１を
溶融してランド２に接合し、ＢＧＡ型半導体装置を完成
する。
【００１０】本発明によれば、半田ボール１を搭載する
ランド２にフラックス逃げ溝４を設けているため、半田
ボール１を搭載する際にフラックス３が必要以上に付着
した場合においても、フラックス３が半田ボール１の側
面へ逃げやすくなり、フラックスにより半田ボールが浮
き上がって未接続となることがない。なお、第一の実施
の形態では、パッケージ部を樹脂モールドで形成する方
法により説明しているが、樹脂ではなくセラミックで形
成してもよく、この場合は、積層セラミックを用いてラ
ンド底面に配線パターンを露出させる。
【００１１】次に、本発明の第２および第３の実施の形
態に付いて、図面を参照して説明する。図２は、第２の
実施の形態のランド部を示す平面図である。図２に示す
ように、ランド２の形状を四角形の凹部とし、各角部側
面を円弧面９とし、この円弧面９を含む広がり部１０を
設けてフラックスの逃げ部としたものである。図３は、
本発明の第３の実施の形態を示す平面図である。図３に
示すように、ランド２の形状は円形の凹部とし、この円
形凹部側面の少なくとも一部を円弧面９を設けて広げ、
この広がり部１０をフラックスの逃げ部としたものであ
る。このように、ランド部におけるフラックスの逃げ部
として、第１の実施の形態では溝を設けたが、第２およ
び第３の実施の形態では、広がり部を設けることによっ
て溝と同様の効果を得る事ができる。
【００１２】
【発明の効果】本発明によれば、ＢＧＡ型半導体装置の
ランド部にフラックスの逃げ部となる溝または広がり部
を設けたので、半田ボールの接続性を向上させることが
可能となった。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示す図で、図
（ａ）は平面図、図（ｂ）は断面図である。
【図２】本発明の第２の実施の形態を示す平面図であ
る。
【図３】本発明の第３の実施の形態を示す平面図であ
る。
【図４】従来のＢＧＡ型半導体装置のランド部を示す図
で、図（ａ）は平面図、図（ｂ）は断面図である。
【図５】従来の半田流出用パターンを示す回路基板の平
面図である。
【符号の説明】
１ 半田ボール ２ ランド ３ フラックス ４ フラックス逃げ溝 ５ 半田流出用パターン ６ 回路基板 ７ パッケージ部 ８ 凹部 ９ 円弧面 １０ 広がり部

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 ＢＧＡ型半導体装置において、パッケー
    ジ部に形成された半田ボールを接続する凹部状のランド
    部に、フラックスの逃げ道となる溝を設けたことを特徴
    とするＢＧＡ型半導体装置。
  2. 【請求項２】 前記ランド部を円形凹部とし、前記溝を
    ランド部側面の複数箇所に設けたことを特徴とする請求
    項１記載のＢＧＡ型半導体装置。
  3. 【請求項３】 前記ランド部を四角形凹部とし、各角部
    側面に円弧面を有する広がり部を設けたことを特徴とす
    る請求項１記載のＢＧＡ型半導体装置。
  4. 【請求項４】 前記ランド部を円形凹部とし、この円形
    凹部側面の少なくとも一部に円弧面を有する広がり部を
    設けたことを特徴とする請求項１記載のＢＧＡ型半導体
    装置。
JP9247072A 1997-09-11 1997-09-11 Ｂｇａ型半導体装置 Expired - Fee Related JP3037222B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP9247072A JP3037222B2 (ja) 1997-09-11 1997-09-11 Ｂｇａ型半導体装置
US09/151,770 US6028366A (en) 1997-09-11 1998-09-11 Ball grid array semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9247072A JP3037222B2 (ja) 1997-09-11 1997-09-11 Ｂｇａ型半導体装置

Publications (2)

Publication Number Publication Date
JPH1187427A JPH1187427A (ja) 1999-03-30
JP3037222B2 true JP3037222B2 (ja) 2000-04-24

Family

ID=17158020

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9247072A Expired - Fee Related JP3037222B2 (ja) 1997-09-11 1997-09-11 Ｂｇａ型半導体装置

Country Status (2)

Country Link
US (1) US6028366A (ja)
JP (1) JP3037222B2 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6115262A (en) 1998-06-08 2000-09-05 Ford Motor Company Enhanced mounting pads for printed circuit boards
JP3516611B2 (ja) 1999-06-29 2004-04-05 シャープ株式会社 半導体装置、その製造方法及び半導体装置用基板
US7115819B1 (en) * 1999-08-18 2006-10-03 Micron Technology, Inc. Positioning flowable solder for bonding integrated circuit elements
KR20010054555A (ko) * 1999-12-07 2001-07-02 이형도 비 지 에이 기판의 솔더 범프패드 형성장치
JP2001230339A (ja) * 2000-02-18 2001-08-24 Nec Corp 半導体装置
JP3414696B2 (ja) * 2000-05-12 2003-06-09 日本電気株式会社 半導体装置のキャリア基板の電極構造
KR100368025B1 (ko) 2000-09-26 2003-01-15 삼성전자 주식회사 중심 지향성 솔더 볼 랜드 타입을 갖는 회로 기판 및 이를이용한 ｂｇａ 패키지
US6580174B2 (en) * 2001-09-28 2003-06-17 Intel Corporation Vented vias for via in pad technology yield improvements
US6590294B1 (en) * 2002-02-13 2003-07-08 Industrial Technology Research Institute Device for bump probing and method of fabrication
TWI234258B (en) * 2003-08-01 2005-06-11 Advanced Semiconductor Eng Substrate with reinforced structure of contact pad
US20080290509A1 (en) * 2003-12-02 2008-11-27 United Test And Assembly Center Chip Scale Package and Method of Assembling the Same
CN100372104C (zh) * 2004-09-07 2008-02-27 日月光半导体制造股份有限公司 具有焊垫强化结构的基板
JP2006108313A (ja) * 2004-10-04 2006-04-20 Rohm Co Ltd 実装基板および半導体装置
US20060175711A1 (en) * 2005-02-08 2006-08-10 Hannstar Display Corporation Structure and method for bonding an IC chip
CN101336042B (zh) * 2007-06-29 2012-05-16 鸿富锦精密工业（深圳）有限公司 焊盘、具有该焊盘的电路板和电子装置
US9935038B2 (en) * 2012-04-11 2018-04-03 Taiwan Semiconductor Manufacturing Company Semiconductor device packages and methods
JP6907749B2 (ja) 2017-06-20 2021-07-21 富士通株式会社 Ｂｇａパッケージ基板、及びｂｇａパッケージ基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5316788A (en) * 1991-07-26 1994-05-31 International Business Machines Corporation Applying solder to high density substrates
US5480835A (en) * 1993-05-06 1996-01-02 Motorola, Inc. Electrical interconnect and method for forming the same
US5523920A (en) * 1994-01-03 1996-06-04 Motorola, Inc. Printed circuit board comprising elevated bond pads
US5519580A (en) * 1994-09-09 1996-05-21 Intel Corporation Method of controlling solder ball size of BGA IC components
US5889655A (en) * 1997-11-26 1999-03-30 Intel Corporation Integrated circuit package substrate with stepped solder mask openings

Also Published As

Publication number Publication date
JPH1187427A (ja) 1999-03-30
US6028366A (en) 2000-02-22

Similar Documents

Publication Publication Date Title
JP3037222B2 (ja) Ｂｇａ型半導体装置
US6281435B1 (en) Chip-type electronic devices
KR100266693B1 (ko) 적층가능한 비지에이 반도체 칩 패키지 및 그 제조방법
KR100608608B1 (ko) 혼합형 본딩패드 구조를 갖는 반도체 칩 패키지 및 그제조방법
KR960015868A (ko) 적층형 패키지 및 그 제조방법
US6408510B1 (en) Method for making chip scale packages
JP2885414B2 (ja) 半導体装置、その実装方法および電子装置
JP3516611B2 (ja) 半導体装置、その製造方法及び半導体装置用基板
JP2007042762A (ja) 半導体装置およびその実装体
JP2001326294A (ja) 半導体装置のキャリア基板の電極構造
KR100690999B1 (ko) 볼 그리드 어레이 패키지의 실장방법
KR100652440B1 (ko) 반도체 패키지, 그 패키지를 이용한 스택 패키지 및 그스택 패키지 형성 방법
US20020140064A1 (en) Semiconductor chip package and lead frame structure thereof
JPH08340164A (ja) Ｂｇａ型パッケージの面実装構造
KR20020028473A (ko) 적층 패키지
KR100608349B1 (ko) 요철 형상의 스택기판을 사용한 ｂｇａ 스택 패키지 및 그제조방법
KR100320447B1 (ko) 반도체 패키지의 제조방법
JP2008141200A (ja) 半導体モジュール及びその製造方法
KR19990065599A (ko) 반도체 패키지와 그 제조방법 및 그 적층방법
JPH11251727A (ja) グリッドアレイ型半導体パッケージの実装方法
KR100668811B1 (ko) 적층 패키지
KR100639203B1 (ko) 플라스틱 패키지를 갖는 반도체 장치와 비지에이 패키지를갖는 반도체 장치를 적층하는 방법
KR100324932B1 (ko) 칩 사이즈 패키지
KR100973271B1 (ko) 반도체 패키지용 기판 및 이를 갖는 반도체 패키지
JPS61225827A (ja) 半導体素子の実装構造

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20000125

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees