JP3033574B1 - Polishing method - Google Patents

Polishing method

Info

Publication number
JP3033574B1
JP3033574B1 JP11036020A JP3602099A JP3033574B1 JP 3033574 B1 JP3033574 B1 JP 3033574B1 JP 11036020 A JP11036020 A JP 11036020A JP 3602099 A JP3602099 A JP 3602099A JP 3033574 B1 JP3033574 B1 JP 3033574B1
Authority
JP
Japan
Prior art keywords
polishing
hydrofluoric acid
metal film
film
liquid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP11036020A
Other languages
Japanese (ja)
Other versions
JP2000235965A (en
Inventor
亨 久保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP11036020A priority Critical patent/JP3033574B1/en
Priority to US09/503,955 priority patent/US6316364B1/en
Priority to KR10-2000-0006739A priority patent/KR100390204B1/en
Application granted granted Critical
Publication of JP3033574B1 publication Critical patent/JP3033574B1/en
Publication of JP2000235965A publication Critical patent/JP2000235965A/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation

Abstract

【要約】 【課題】埋め込み配線やプラグ等を形成する際のＣＭＰ
工程において、エロージョンやディッシングの発生を防
止すること。 【解決手段】シリコン基板１上に設けられたシリコン酸
化膜３に凹部を形成し、バリアメタル膜４、銅めっき膜
５をこの順で成膜する。次いでＣＭＰ研磨により平坦化
を行う。一定時間研磨を行いバリアメタル膜４の露出し
た時点でフッ酸含有液を供給する。フッ酸含有液として
は、バッファードフッ酸等を用いる。Kind Code: A1 Abstract: CMP for forming a buried wiring, a plug, etc.
To prevent erosion and dishing in the process. A recess is formed in a silicon oxide film provided on a silicon substrate, and a barrier metal film and a copper plating film are formed in this order. Next, planarization is performed by CMP polishing. Polishing is performed for a certain time, and a hydrofluoric acid-containing liquid is supplied when the barrier metal film 4 is exposed. Buffered hydrofluoric acid or the like is used as the hydrofluoric acid-containing liquid.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、埋め込み配線やス
ルーホールを備えた半導体装置の製造プロセスの途中段
階においてウエハ表面を平坦化する化学機械的研磨（Ｃ
ＭＰ； ChemicalMechanical Polishing）研磨方法とそ
れに用いる研磨液に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a chemical mechanical polishing (C
MP (Chemical Mechanical Polishing) relates to a polishing method and a polishing liquid used therefor.

【０００２】[0002]

【従来の技術】多層配線をもつ半導体集積回路装置で
は、基板上に下層配線を形成し、その上に絶縁膜を形成
し、その絶縁膜には下層配線と上層配線との間の接続を
行なうために接続孔を形成した後、絶縁膜上に金属膜を
堆積し、その金属膜をリソグラフィ工程とエッチング工
程によりパターン化することにより上層配線を形成す
る。その際、下層の配線が存在することにより絶縁膜の
表面は凹凸を有しており、そのままの状態で上層配線を
形成すると種々の弊害が生じる。すなわち、上層配線形
成のためのリソグラフィ工程を、凹凸金属膜に対して行
なわなければならないため、微細なパターンを形成する
のが難しくなる。また、絶縁膜にリークのおそれが生じ
たり、上層配線が切断するなどの不都合が生じることが
ある。そのため、上層配線を形成する下地となる絶縁膜
表面はできるだけ平坦化されていることが好ましい。2. Description of the Related Art In a semiconductor integrated circuit device having a multilayer wiring, a lower wiring is formed on a substrate, an insulating film is formed thereon, and a connection between the lower wiring and the upper wiring is formed on the insulating film. After forming a connection hole, a metal film is deposited on the insulating film, and the metal film is patterned by a lithography process and an etching process to form an upper wiring. At this time, the surface of the insulating film has irregularities due to the existence of the lower wiring, and various problems occur when the upper wiring is formed as it is. That is, since the lithography process for forming the upper wiring must be performed on the uneven metal film, it is difficult to form a fine pattern. In addition, there is a possibility that the insulating film may be leaked, or an upper layer wiring may be cut off. For this reason, it is preferable that the surface of the insulating film serving as a base for forming the upper wiring be as flat as possible.

【０００３】そのような平坦化技術の１つとして、化学
的機械的研磨（Chemical Mechanical Polishing ;CM
P）が広く利用されている。以下、ＣＭＰを用いた従来
の埋め込み配線の形成方法について、図４を参照して説
明する。[0003] As one of such planarization techniques, chemical mechanical polishing (CM) is used.
P) is widely used. Hereinafter, a conventional method for forming a buried interconnect using CMP will be described with reference to FIG.

【０００４】まず図４（ａ）に示すように、シリコン基
板１上にシリコン窒化膜２（膜厚１００ｎｍ）およびシ
リコン酸化膜３（膜厚１０００ｎｍ）をこの順で形成
し、ついでシリコン酸化膜３中にシリコン窒化膜２に到
達する複数のホールをドライエッチングにより形成す
る。First, as shown in FIG. 4A, a silicon nitride film 2 (thickness 100 nm) and a silicon oxide film 3 (thickness 1000 nm) are formed on a silicon substrate 1 in this order. A plurality of holes reaching the silicon nitride film 2 are formed therein by dry etching.

【０００５】次に図４（ｂ）に示すように、全面にＴａ
およびＴａＮからなるバリアメタル膜４をスパッタリン
グ法により堆積する。膜厚は２０ｎｍとする。つづいて
この上に、銅めっきを成長させるための銅からなるシー
ド金属膜をスパッタリング法により堆積する（不図
示）。つづいて基板を液温約２５℃の硫酸銅水溶液に浸
漬し、銅めっき膜５を電解めっき法により形成する。銅
めっき膜５の膜厚は平坦部で９００ｎｍ程度とする。こ
の状態を図４（ｂ）に示す。[0005] Next, as shown in FIG.
And a barrier metal film 4 made of TaN are deposited by a sputtering method. The thickness is set to 20 nm. Subsequently, a seed metal film made of copper for growing copper plating is deposited thereon by a sputtering method (not shown). Subsequently, the substrate is immersed in an aqueous solution of copper sulfate at a liquid temperature of about 25 ° C., and a copper plating film 5 is formed by an electrolytic plating method. The thickness of the copper plating film 5 is about 900 nm in a flat portion. This state is shown in FIG.

【０００６】以上のようにしてめっきを施した基板につ
いて、３００℃で３０分程度、アニールを行った。これ
により銅のグレインサイズが大きくなり抵抗値が低下す
る。The substrate plated as described above was annealed at 300 ° C. for about 30 minutes. As a result, the copper grain size increases and the resistance value decreases.

【０００７】次にＣＭＰにより銅めっき膜５を研磨して
基板表面を平坦化する。ＣＭＰは、通常、図５に示すよ
うな研磨装置を用いて行う。図中、ウエハ１０とは、上
述のようにして基板１表面に成膜がなされたものをい
う。ウエハ１０は、ウエハキャリア１１下面に設置され
る。ウエハ１０の成膜面を研磨パッド１２に接触させな
がら、ウエハキャリア１１と研磨パッド１２の両方を一
定速度で回転させる。ウエハ１０と研磨パッド１２の間
には、ポンプ１５により供給口１３から研磨液１４が供
給される。Next, the copper plating film 5 is polished by CMP to flatten the substrate surface. CMP is usually performed using a polishing apparatus as shown in FIG. In the figure, a wafer 10 refers to one having a film formed on the surface of the substrate 1 as described above. The wafer 10 is set on the lower surface of the wafer carrier 11. While the film formation surface of the wafer 10 is in contact with the polishing pad 12, both the wafer carrier 11 and the polishing pad 12 are rotated at a constant speed. A polishing liquid 14 is supplied from a supply port 13 by a pump 15 between the wafer 10 and the polishing pad 12.

【０００８】研磨液１４としては、一般に、アルミナ粒
子やシリカ粒子等の研磨材を分散させたスラリーが使用
される。通常、研磨の進行に応じて、金属研磨用スラリ
ーと絶縁膜研磨用スラリーが併用される。金属膜と絶縁
膜の研磨速度が大きく異なるため、露出面の種類に応じ
て研磨液の種類を変更しなければ充分な平坦性が得られ
にくいからである。たとえば、図４（ｂ）の段階では金
属研磨用スラリーが用いられ、図４（ｃ）〜（ｄ）の段
階では絶縁膜研磨用スラリーが用いられる。As the polishing liquid 14, a slurry in which an abrasive such as alumina particles or silica particles is dispersed is generally used. Usually, a slurry for polishing a metal and a slurry for polishing an insulating film are used together as the polishing progresses. This is because, because the polishing rates of the metal film and the insulating film are greatly different, sufficient flatness cannot be obtained unless the type of the polishing liquid is changed according to the type of the exposed surface. For example, a metal polishing slurry is used in the stage of FIG. 4B, and an insulating film polishing slurry is used in the stages of FIGS. 4C to 4D.

【０００９】研磨液１４の選択については、従来から種
々の提案がなされており、特開平８−１２４８８６号公
報には、はじめに金属性研磨液とし、次いで中性研磨液
として、最後に絶縁膜用アルカリ性研磨液に切り替える
方法が示されている。また特開平８−１３９０６０号公
報には、酸性研磨液を用いて金属膜を研磨後、アルカリ
性研磨液を用いて絶縁膜を研磨する方法が示されてい
る。このようにウエハの表面状態に応じて研磨液の種類
を適宜に選択することにより、簡略なプロセスで平坦化
を行うことが可能となる。Various proposals have been made regarding the selection of the polishing liquid 14, and Japanese Patent Application Laid-Open No. Hei 8-124886 discloses that a polishing liquid 14 is firstly used as a metallic polishing liquid, then as a neutral polishing liquid, and finally as an insulating film. A method for switching to an alkaline polishing liquid is shown. Japanese Patent Application Laid-Open No. 8-139060 discloses a method of polishing a metal film using an acidic polishing liquid and then polishing the insulating film using an alkaline polishing liquid. As described above, by appropriately selecting the type of the polishing liquid in accordance with the surface state of the wafer, it is possible to perform the planarization by a simple process.

【００１０】その後、一定時間研磨を続け、図４（ｄ）
に示す状態とし、埋め込み配線を完成する。[0010] Thereafter, polishing is continued for a certain period of time.
Then, the embedded wiring is completed.

【００１１】[0011]

【発明が解決しようとする課題】しかしながら上記従来
技術は以下の問題を有していた。However, the above prior art has the following problems.

【００１２】第一の課題は、金属埋め込み部において、
ディッシングが発生することである。図４（ｃ）のＣＭ
Ｐ工程においては、シリコン酸化膜３上のバリアメタル
膜４が残存しないように研磨時間を充分にとる必要があ
る。ここで、バリアメタル膜４と比較して銅めっき膜５
の研磨速度はきわめて大きく、たとえばバリアメタル膜
として一般的に使用されるＴａ系金属と比較すると銅の
ＣＭＰ研磨速度は、通常、３０倍以上となる。このため
図４（ｃ）のようにバリアメタル膜４が露出した後の工
程において銅めっき膜５の研磨がバリアメタル膜４の研
磨よりも過剰に進行し、図７のように金属膜３中央部が
凹んだ形状となる。この現象をディッシング（Dishin
g）という。絶縁膜３上のバリアメタル膜４はほぼ完全
に除去しなければならないため、一定程度のオーバー研
磨を行う必要があることから、通常、一定程度のディッ
シングが生じることとなる。このようなＣｕ層のディッ
シングが生じると局所的に抵抗が増加するという問題が
発生する。また、エレクトロマイグレーションを引き起
こし、素子の信頼性を損なう場合もある。The first problem is that, in the metal buried portion,
Dishing occurs. CM of FIG. 4 (c)
In the P step, it is necessary to take a sufficient polishing time so that the barrier metal film 4 on the silicon oxide film 3 does not remain. Here, the copper plating film 5 is compared with the barrier metal film 4.
Is very high. For example, the CMP polishing rate of copper is usually 30 times or more as compared with a Ta-based metal generally used as a barrier metal film. Therefore, in the step after the barrier metal film 4 is exposed as shown in FIG. 4C, the polishing of the copper plating film 5 proceeds more excessively than the polishing of the barrier metal film 4, and as shown in FIG. The part has a concave shape. Dishing this phenomenon (Dishin
g). Since the barrier metal film 4 on the insulating film 3 must be almost completely removed, a certain degree of overpolishing needs to be performed, so that a certain degree of dishing usually occurs. When the dishing of the Cu layer occurs, there arises a problem that the resistance locally increases. In addition, electromigration may be caused to impair the reliability of the device.

【００１３】第二の課題は、エロージョンが発生するこ
とである。上述のように図４（ｃ）のＣＭＰ工程では一
定のオーバー研磨時間をとる必要がある。ここで、バリ
アメタル膜４やシリコン酸化膜３と比較して銅めっき膜
５の研磨速度はきわめて大きく、銅めっき膜の研磨がよ
り速く進行する。このためバリアメタル膜４露出後のＣ
ＭＰ工程においては配線密集部と配線孤立部とでＣＭＰ
の進行速度が異なってくる。すなわち、銅めっき膜５の
埋め込み部が多く存在する配線密集部では、銅めっき膜
５の埋め込み部があまり存在しない配線孤立部に比べ、
バリアメタル膜４やシリコン酸化膜３に加わる圧力が相
対的に高くなる。このため配線密集部でＣＭＰが過剰に
進行し、図４（ｄ）のように表面が凹んでしまうのであ
る。この現象をエロージョン（Erosion）という。[0013] The second problem is that erosion occurs. As described above, it is necessary to take a certain over-polishing time in the CMP process of FIG. Here, as compared with the barrier metal film 4 and the silicon oxide film 3, the polishing rate of the copper plating film 5 is extremely high, and the polishing of the copper plating film proceeds more rapidly. Therefore, C after exposure of the barrier metal film 4
In the MP process, CMP is performed between the densely interconnected portion and the isolated wire portion.
The speed of progress will be different. That is, in the densely interconnected area where the embedded portion of the copper plating film 5 is much present, compared to the isolated wiring area where the embedded portion of the copper plating film 5 is not so much present.
The pressure applied to the barrier metal film 4 and the silicon oxide film 3 becomes relatively high. For this reason, the CMP progresses excessively in the wiring dense portion, and the surface is depressed as shown in FIG. This phenomenon is called erosion.

【００１４】上記のようにエロージョンが発生すると基
板表面の平坦性が悪化する。平坦性の悪化は多層構造と
した場合にさらに顕著となり、配線部の短絡等が生じる
等の問題を引き起こす。また埋め込み配線を形成した場
合においては、断面積が小さくなり配線抵抗が大きくな
るという問題がある。When the erosion occurs as described above, the flatness of the substrate surface deteriorates. Deterioration of flatness becomes more remarkable in the case of a multilayer structure, causing problems such as short-circuiting of the wiring portion. Further, when the embedded wiring is formed, there is a problem that the cross-sectional area is reduced and the wiring resistance is increased.

【００１５】以上のようにエロージョンやディッシング
は金属とバリアメタル膜あるいは絶縁膜との研磨速度の
差に起因して発生するが、実際の製造プロセスにおいて
は、これ以外のプロセス上の要因によって一層促進され
る。この点について以下、説明する。As described above, erosion and dishing occur due to a difference in polishing rate between a metal and a barrier metal film or an insulating film. However, in an actual manufacturing process, other process factors further promote the erosion and dishing. Is done. This will be described below.

【００１６】図６は、研磨液を供給したときのウエハ表
面の状態を示す図である。ウエハと研磨パッドは同程度
の速度で同方向に回転している。このような状態で研磨
を行うと、ウエハの外周部は内周部に比べ周速度が大き
いため、単位時間当たりにより多くのパッド面と接する
こととなる。このため外周部の方が内周部よりも研磨が
過剰に進行しやすくなる。また、ウエハ表面の研磨液の
分布についても外周部と内周部で不均一が生じる。研磨
パッドに滴下された研磨液はウエハ外周部から内周部に
向かって移動しウエハ全面に行き渡っていくが、この過
程を考慮すると、研磨液の時間平均濃度は外周部の方が
内周部よりも高くなる。このことも外周部の方が内周部
よりも研磨が過剰に進行させる要因となる。さらに、表
面に金属膜や絶縁膜が形成されたウエハは、これらの膜
の形成された面の側に反った状態となる。このため研磨
に際しウエハを研磨パッド１２に押しつけたとき、反り
が一定程度残存し、外周部がより研磨されやすくなる。FIG. 6 is a diagram showing a state of the wafer surface when the polishing liquid is supplied. The wafer and polishing pad are rotating in the same direction at approximately the same speed. When polishing is performed in such a state, the outer peripheral portion of the wafer has a higher peripheral speed than the inner peripheral portion, and thus comes into contact with more pad surfaces per unit time. For this reason, polishing proceeds more easily in the outer peripheral portion than in the inner peripheral portion. Also, the distribution of the polishing liquid on the wafer surface is non-uniform at the outer peripheral portion and the inner peripheral portion. The polishing liquid dropped on the polishing pad moves from the outer peripheral part of the wafer toward the inner peripheral part and spreads over the entire surface of the wafer. In consideration of this process, the time average concentration of the polishing liquid in the outer peripheral part is smaller in the inner peripheral part than in the outer peripheral part. Higher than. This also causes the polishing to progress excessively in the outer peripheral portion than in the inner peripheral portion. Further, a wafer having a surface on which a metal film or an insulating film is formed is warped toward the surface on which these films are formed. Therefore, when the wafer is pressed against the polishing pad 12 during polishing, a certain amount of warpage remains, and the outer peripheral portion is more easily polished.

【００１７】以上のように、プロセス上の要因によって
外周部の方が内周部よりも研磨が過剰に進行しやすくな
るため、ウエハ面内の全体について平坦化を完了させる
にはオーバー研磨時間をより長くとらざるを得ないこと
となる。このためエロージョンやディッシングがより顕
著になるのである。As described above, since the polishing is more likely to proceed in the outer peripheral portion than in the inner peripheral portion due to a process factor, the over-polishing time is required to complete the planarization over the entire wafer surface. You have to take longer. Therefore, erosion and dishing become more remarkable.

【００１８】本発明は上記課題を解決するためになされ
たものであって、埋め込み配線やプラグ等を形成する際
のＣＭＰ工程において、エロージョンやディッシングの
発生を防止することを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-described problems, and has as its object to prevent erosion and dishing from occurring in a CMP step for forming a buried wiring or a plug.

【００１９】[0019]

【課題を解決するための手段】上記課題を解決する本発
明によれば、ウエハ表面に絶縁膜を形成し、該絶縁膜の
所定箇所に凹部を設け、全面にバリアメタル膜、および
金属膜をこの順で形成した後、該ウエハ表面に研磨パッ
ドを荷重をかけて接触させ、ウエハと研磨パッドの少な
くとも一方を回転させてウエハ表面を平坦化する研磨方
法において、前記ウエハ表面に対し、研磨開始から所定
時間経過前までの間、第一の研磨液を供給し、所定時間
経過後、フッ酸を含有する第二の研磨液を供給すること
を特徴とする研磨方法が提供される。According to the present invention for solving the above-mentioned problems, an insulating film is formed on a wafer surface, a concave portion is provided at a predetermined portion of the insulating film, and a barrier metal film and a metal film are formed on the entire surface. After forming in this order, a polishing pad is brought into contact with the wafer surface by applying a load, and at least one of the wafer and the polishing pad is rotated to flatten the wafer surface.

【００２０】この研磨方法では、所定時間経過後、フッ
酸を含有する第二の研磨液を供給している。フッ酸はバ
リアメタル膜や絶縁膜を溶解する。一方、銅等のイオン
化傾向の低い貴金属に対しては溶解作用を示さない。し
たがってバリアメタル膜や絶縁膜、金属膜が露出した状
態のときにフッ酸を含有する第二の研磨液を供給する
と、バリアメタル膜や絶縁膜が選択的に溶解・除去され
る。このため、バリアメタル膜や絶縁膜と金属膜との間
の研磨速度の差に起因して生じるエロージョンやディッ
シングを有効に防止できるのである。In this polishing method, a second polishing liquid containing hydrofluoric acid is supplied after a predetermined time has elapsed. Hydrofluoric acid dissolves the barrier metal film and the insulating film. On the other hand, it has no dissolving effect on noble metals having a low ionization tendency, such as copper. Therefore, when the second polishing liquid containing hydrofluoric acid is supplied when the barrier metal film, the insulating film, and the metal film are exposed, the barrier metal film and the insulating film are selectively dissolved and removed. Therefore, erosion and dishing caused by a difference in polishing rate between the barrier metal film or the insulating film and the metal film can be effectively prevented.

【００２１】前述したように、金属膜研磨用の研磨液と
して酸性のものを用いる技術についてはすでに知られて
いる。これに対し本発明の研磨方法は、フッ酸を用い、
バリアメタル膜や絶縁膜を選択的に溶解させることによ
りエロージョンやディッシングを防止している。本発明
者は、酸として特にフッ酸系の液を用いることにより上
記作用が発現するとの知見を得、かかる知見に基づいて
本発明を完成したものである。たとえばバリアメタル膜
として広く利用されているＴａ系の金属は、薬液に対す
る耐性がきわめて高く、フッ酸や発煙硫酸、高濃度アル
カリ液等、限られた液にしか溶解しないことが確認され
た。本発明者は、この中からＣＭＰプロセスに適用可能
なものを検討し、フッ酸系の薬液が好適に使用できるこ
とを見いだしたものである。As described above, a technique for using an acidic polishing liquid for polishing a metal film is already known. In contrast, the polishing method of the present invention uses hydrofluoric acid,
Erosion and dishing are prevented by selectively dissolving the barrier metal film and the insulating film. The present inventor has found that the above-mentioned effects are exhibited by using a hydrofluoric acid-based liquid as an acid, and has completed the present invention based on such finding. For example, it has been confirmed that a Ta-based metal widely used as a barrier metal film has extremely high resistance to a chemical solution and is dissolved only in a limited solution such as hydrofluoric acid, fuming sulfuric acid, or a high-concentration alkaline solution. The present inventor has studied those which can be applied to the CMP process and found that a hydrofluoric acid-based chemical can be suitably used.

【００２２】なお、上記の研磨方法における第一の研磨
液および第二の研磨液としては、たとえばアルミナ粒子
やシリカ粒子等の研磨材を分散させたスラリーが用いら
れる。第二の研磨液がフッ酸を含有するものであればよ
く、その他の成分については特に制限がない。As the first polishing liquid and the second polishing liquid in the above polishing method, for example, a slurry in which an abrasive such as alumina particles or silica particles is dispersed is used. It is sufficient that the second polishing liquid contains hydrofluoric acid, and other components are not particularly limited.

【００２３】また本発明によれば、ウエハ表面に絶縁膜
を形成し、該絶縁膜の所定箇所に凹部を設け、全面にバ
リアメタル膜、および金属膜をこの順で形成した後、該
ウエハ表面に研磨パッドを荷重をかけて接触させ、ウエ
ハ表面に研磨液を供給しながらウエハと研磨パッドの少
なくとも一方を回転させてウエハ表面を平坦化する研磨
方法において、研磨開始から所定時間経過後、ウエハ表
面にフッ酸含有液を供給することを特徴とする研磨方法
が提供される。According to the present invention, an insulating film is formed on the surface of the wafer, a concave portion is provided in a predetermined portion of the insulating film, and a barrier metal film and a metal film are formed on the entire surface in this order. A polishing pad is brought into contact with a load, and at least one of the wafer and the polishing pad is rotated while supplying a polishing liquid to the wafer surface to flatten the wafer surface. A polishing method characterized by supplying a hydrofluoric acid-containing liquid to a surface is provided.

【００２４】上記の研磨方法における研磨液としては、
たとえばアルミナ粒子やシリカ粒子等の研磨材を分散さ
せたスラリーが用いられ、その成分については特に制限
がない。一方、フッ酸含有液は研磨液とは異なるもので
あって、研磨材を含まないものが好ましく用いられる。The polishing liquid in the above polishing method includes:
For example, a slurry in which an abrasive such as alumina particles or silica particles is dispersed is used, and the components thereof are not particularly limited. On the other hand, the hydrofluoric acid-containing liquid is different from the polishing liquid, and preferably contains no abrasive.

【００２５】この研磨方法では、上述した効果、すなわ
ちフッ酸の有するバリアメタル膜や絶縁膜の溶解作用に
よるエロージョン・ディッシングの防止効果に加え、以
下の効果が得られる。In this polishing method, the following effect is obtained in addition to the effect described above, that is, the effect of preventing erosion dishing due to the dissolving action of the barrier metal film and the insulating film of hydrofluoric acid.

【００２６】すなわち、フッ酸含有液を研磨液と独立に
添加できるため、バリアメタル膜の種類や膜厚に応じて
フッ酸含有液の添加量を適宜に調整でき、プロセス毎の
管理が可能となる。図２は本発明の研磨方法に用いられ
る研磨装置の一例を示したものである。図のように、バ
リアメタル膜を溶解させるフッ酸含有液１６の供給は、
研磨を進行させる研磨液１４とは独立に制御される。し
たがって、バリアメタル膜と金属膜の研磨比や各膜の膜
厚等を考慮して研磨液１４とフッ酸含有液１６の添加比
を最適に調整でき、一層良好な平坦性を得ることができ
る。That is, since the hydrofluoric acid-containing liquid can be added independently of the polishing liquid, the amount of the hydrofluoric acid-containing liquid to be added can be appropriately adjusted according to the type and thickness of the barrier metal film, and control for each process becomes possible. Become. FIG. 2 shows an example of a polishing apparatus used in the polishing method of the present invention. As shown in the figure, the supply of the hydrofluoric acid-containing liquid 16 for dissolving the barrier metal film is performed as follows.
The polishing is controlled independently of the polishing liquid 14 that advances the polishing. Therefore, the addition ratio of the polishing liquid 14 and the hydrofluoric acid-containing liquid 16 can be optimally adjusted in consideration of the polishing ratio between the barrier metal film and the metal film, the film thickness of each film, and the like, and more excellent flatness can be obtained. .

【００２７】また、上記研磨方法において、フッ酸含有
液を研磨材を含まない液、たとえばフッ酸水溶液とすれ
ば、以下のような効果がさらに得られる。In the above polishing method, when the hydrofluoric acid-containing liquid is a liquid containing no abrasive, for example, a hydrofluoric acid aqueous solution, the following effects are further obtained.

【００２８】第一に、研磨液の種類を単一種類とするこ
とができる。研磨液は一般に高価であり、できるだけ少
ない種類の研磨液とすることが好ましい。本発明は、フ
ッ酸含有液を研磨液とは独立に添加できるので、フッ酸
含有液の添加量や添加時期を適宜に調整することによ
り、単一の研磨液で多様なＣＭＰプロセスに対応するこ
とが可能となる。First, a single type of polishing liquid can be used. Polishing liquids are generally expensive, and it is preferable to use as few kinds of polishing liquids as possible. According to the present invention, since a hydrofluoric acid-containing liquid can be added independently of a polishing liquid, a single polishing liquid can be used for various CMP processes by appropriately adjusting the amount and timing of addition of the hydrofluoric acid-containing liquid. It becomes possible.

【００２９】第二に、マイクロスクラッチを防止できる
という効果が得られる。通常のＣＭＰでは、バリアメタ
ル膜が除去され絶縁膜が露出した後の研磨工程におい
て、研磨液に含まれる研磨材により絶縁膜表面に小さな
傷が発生する。マイクロスクラッチが発生すると、後工
程のリソグラフィの目合わせが困難となる。また、次工
程で成長させた配線用金属がマイクロスクラッチ内に残
存し、回路がショートする危険性がある。Second, an effect is obtained that micro scratches can be prevented. In the normal CMP, in the polishing step after the barrier metal film is removed and the insulating film is exposed, small scratches are generated on the surface of the insulating film due to the abrasive contained in the polishing liquid. When micro-scratch occurs, it becomes difficult to align lithography in a later process. Further, there is a danger that the wiring metal grown in the next step will remain in the micro scratch and short-circuit the circuit.

【００３０】[0030]

【００３１】[0031]

【００３２】[0032]

【発明の実施の形態】本発明における第二の研磨液ある
いはフッ酸含有液は、バッファードフッ酸、希フッ酸、
または過酸化水素とフッ酸の混合液を含むことが好まし
い。このような種類の液はバリアメタル膜や絶縁膜に対
し良好な溶解性を示し、ディッシングやエロージョンを
有効に防止できる。ここでバッファードフッ酸とは、フ
ッ酸を含有する緩衝液をいい、たとえばフッ酸とフッ化
アンモニウムの混合液などをいう。BEST MODE FOR CARRYING OUT THE INVENTION The second polishing liquid or hydrofluoric acid-containing liquid in the present invention comprises buffered hydrofluoric acid, dilute hydrofluoric acid,
Alternatively, it is preferable to include a mixed solution of hydrogen peroxide and hydrofluoric acid. These types of liquids exhibit good solubility in barrier metal films and insulating films, and can effectively prevent dishing and erosion. Here, the buffered hydrofluoric acid refers to a buffer solution containing hydrofluoric acid, for example, a mixed solution of hydrofluoric acid and ammonium fluoride.

【００３３】本発明において、第二の研磨液あるいはフ
ッ酸含有液のフッ酸濃度は、好ましくは１〜５０重量
％、さらに好ましくは１０〜３０重量％とする。このよ
うにすることによってバリアメタル膜や絶縁膜の溶解作
用が高まり、ディッシングやエロージョンをさらに有効
に防止できる。In the present invention, the concentration of hydrofluoric acid in the second polishing liquid or the liquid containing hydrofluoric acid is preferably 1 to 50% by weight, more preferably 10 to 30% by weight. By doing so, the action of dissolving the barrier metal film and the insulating film is enhanced, and dishing and erosion can be more effectively prevented.

【００３４】本発明におけるバリアメタル膜は、金属膜
が絶縁膜中を拡散することを防止するために設けられる
膜である。具体的には、Ｔａ、ＴａＮ、Ｔｉ、ＴｉＮ、
Ｗ、ＷＮあるいはこれらの積層膜が用いられる。バリア
メタル膜は、ＰＶＤ、ＣＶＤ等の方法によって形成する
ことができる。The barrier metal film in the present invention is a film provided for preventing the metal film from diffusing in the insulating film. Specifically, Ta, TaN, Ti, TiN,
W, WN or a laminated film of these is used. The barrier metal film can be formed by a method such as PVD or CVD.

【００３５】本発明は、バリアメタル膜がＴａ含有膜ま
たはＴｉ含有膜であるとき、特にＴａおよび／またはＴ
ａＮを含むときに一層顕著な効果を発揮する。これらの
膜はバリアメタル膜として広く利用され、特にＴａやＴ
ａＮは、高いバリア性を示すことから、銅等の埋め込み
金属膜のバリアメタル膜として好適に使用される。とこ
ろがこれらの膜は硬度が高くＣＭＰ研磨がされにくいた
め、ディッシングやエロージョンが生じやすいという問
題を併せ持っていた。本発明によればこのような問題が
解消されるので、上記材料からなるバリアメタル膜の優
れたバリア性等を充分に生かすことができる。According to the present invention, when the barrier metal film is a Ta-containing film or a Ti-containing film, particularly when Ta and / or T
A more remarkable effect is exhibited when aN is contained. These films are widely used as barrier metal films.
aN is preferably used as a barrier metal film for a buried metal film such as copper because it exhibits high barrier properties. However, these films have high hardness and are difficult to be polished by CMP, so that they also have a problem that dishing and erosion easily occur. According to the present invention, since such a problem is solved, the excellent barrier properties and the like of the barrier metal film made of the above material can be sufficiently utilized.

【００３６】本発明において、金属膜の材料は、銅、
銀、またはこれらの合金からなることが好ましく、特
に、銅や銅合金からなる銅系金属が好ましい。これらの
金属材料は、低抵抗であって、かつエレクトロマイグレ
ーション等の問題が少ないからである。金属膜の形成方
法は特に制限がなく、めっき法、ＣＶＤ法、スパッタリ
ング法等が挙げられる。めっき法による場合は、シード
金属膜形成後、めっき処理を行うことにより形成しても
よい。In the present invention, the material of the metal film is copper,
It is preferably made of silver or an alloy thereof, and particularly preferably a copper-based metal made of copper or a copper alloy. This is because these metal materials have low resistance and have few problems such as electromigration. The method for forming the metal film is not particularly limited, and examples thereof include a plating method, a CVD method, and a sputtering method. In the case of using a plating method, it may be formed by performing a plating process after forming the seed metal film.

【００３７】本発明の研磨方法において、フッ酸を含有
する第二の研磨液またはフッ酸含有液を供給する時期
は、バリアメタル膜の露出した時点とすることが好まし
く、ウエハ又は研磨パッドの回転トルクが所定のレベル
に達した後とすることが好ましい。ＣＭＰの前半におい
ては金属膜が研磨されるが、所定時間経過すると、バリ
アメタル膜が露出する。このとき、金属膜とバリアメタ
ル膜の硬度の違いにより回転トルクが変化するので、こ
の時点でフッ酸含有液等を供給することが好ましい。こ
れによりバリアメタル膜の溶解が進み、ディッシングや
エロージョンを有効に防止できる。In the polishing method of the present invention, it is preferable to supply the second polishing liquid containing hydrofluoric acid or the liquid containing hydrofluoric acid at the time when the barrier metal film is exposed. Preferably, after the torque has reached a predetermined level. In the first half of the CMP, the metal film is polished, but after a predetermined time, the barrier metal film is exposed. At this time, since the rotational torque changes due to the difference in hardness between the metal film and the barrier metal film, it is preferable to supply a hydrofluoric acid-containing liquid or the like at this point. As a result, the dissolution of the barrier metal film proceeds, and dishing and erosion can be effectively prevented.

【００３８】本発明において「凹部」とは、埋め込み配
線やプラグを形成するための孔または溝をいう。凹部に
は、銅などの金属膜が埋め込まれ、埋め込み配線やプラ
グが形成される。凹部の幅は、たとえば０．１〜１μｍ
程度である。In the present invention, "recess" refers to a hole or a groove for forming a buried wiring or plug. A metal film such as copper is buried in the recess, and a buried wiring and a plug are formed. The width of the recess is, for example, 0.1 to 1 μm.
It is about.

【００３９】本発明における絶縁膜としては、従来から
用いられているシリコン酸化膜やシリコン窒化膜の他、
ＳＯＧ（Spin On Glass）膜等の低誘電率材料を用いる
ことができる。ここでＳＯＧ膜の種類は特に限定され
ず、無機ＳＯＧ膜、有機ＳＯＧ膜、ＨＳＱ（Hydrogen S
ilisesquioxane）膜等を用いることができる。As the insulating film in the present invention, in addition to the conventionally used silicon oxide film and silicon nitride film,
A low dielectric constant material such as an SOG (Spin On Glass) film can be used. Here, the type of the SOG film is not particularly limited, and an inorganic SOG film, an organic SOG film, HSQ (Hydrogen S
ilisesquioxane) film or the like can be used.

【００４０】ＳＯＧ膜、特にＨＳＱ膜、有機ＳＯＧ膜
は、誘電率、ガス発生性などの性能のバランスに優れ、
層間絶縁膜として好ましく用いることができる。ところ
が、これらの材料はＣＭＰによる研磨速度が大きいた
め、エロージョンやマイクロスクラッチが発生しやすい
という問題を有していた。本発明によれば、エロージョ
ンの問題を回避しつつ上記材料の優れた特性を利用する
ことができる。The SOG film, especially the HSQ film and the organic SOG film have an excellent balance of performances such as dielectric constant and gas generation.
It can be preferably used as an interlayer insulating film. However, these materials have a problem that erosion and micro-scratch are likely to occur due to a high polishing rate by CMP. According to the present invention, it is possible to utilize the excellent properties of the above-mentioned materials while avoiding the problem of erosion.

【００４１】本発明はバリアメタル膜と金属膜の研磨速
度の相違によるディッシングやエロージョンを防止する
ものである。したがって本発明の適用範囲は、バリアメ
タル膜と金属膜の研磨速度が問題となるような形態であ
れば特に制限されず、埋め込み配線の形成プロセスのほ
か、層間接続プラグの形成プロセス等に広く適用するこ
とができる。たとえばコンタクトホール内にＴｉ／Ｔｉ
ＮやＷＮ等のバリアメタル膜を形成し、その上にＷ（タ
ングステン）を形成後、ＣＭＰを行うプロセスに適用で
きる。また、ビアホール内にＴａ等のバリアメタル膜を
形成し、その上に銅膜を形成後、ＣＭＰを行うプロセス
にも適用できる。The present invention is to prevent dishing and erosion due to a difference in polishing rate between a barrier metal film and a metal film. Therefore, the application range of the present invention is not particularly limited as long as the polishing rate of the barrier metal film and the metal film poses a problem, and is widely applied to the formation process of the buried wiring and the formation process of the interlayer connection plug. can do. For example, Ti / Ti
The present invention can be applied to a process of forming a barrier metal film such as N or WN, forming W (tungsten) thereon, and then performing CMP. Further, the present invention can be applied to a process in which a barrier metal film such as Ta is formed in a via hole, a copper film is formed thereon, and then CMP is performed.

【００４２】[0042]

【実施例】本実施例について、図１を参照して説明す
る。DESCRIPTION OF THE PREFERRED EMBODIMENTS This embodiment will be described with reference to FIG.

【００４３】まず図１（ａ）に示すように、シリコン基
板１上にシリコン窒化膜２（膜厚１００ｎｍ）およびシ
リコン酸化膜３（膜厚１０００ｎｍ）をこの順で形成
し、ついで、ドライエッチングによりシリコン窒化膜２
に到達した複数のホールを所定箇所に形成した。図に示
すように、配線密集部と配線孤立部とが設けられる。こ
こで、配線密集部とは、複数の凹部が、凹部の幅の１〜
３倍程度の間隔をもって配置されている領域をいい、特
に、３以上の凹部が、それらの幅と同程度の間隔をもっ
て配置されている領域をいう。First, as shown in FIG. 1A, a silicon nitride film 2 (thickness 100 nm) and a silicon oxide film 3 (thickness 1000 nm) are formed on a silicon substrate 1 in this order, and then dry-etched. Silicon nitride film 2
Were formed at predetermined locations. As shown in the figure, a wiring dense part and a wiring isolated part are provided. Here, the wiring dense portion means that a plurality of recesses have a width of 1 to
It refers to a region that is arranged at an interval of about three times, particularly an area where three or more recesses are arranged at an interval substantially equal to their width.

【００４４】次に図１（ｂ）に示すように、全面にＴａ
Ｎからなるバリアメタル膜４をスパッタリング法により
堆積した。膜厚は２０ｎｍとした。つづいてこの上に、
銅めっきを成長させるための銅からなるシード金属膜を
スパッタリング法により堆積した（不図示）。つづいて
基板を液温約２５℃の硫酸銅水溶液に浸漬し、銅からな
る銅めっき膜５を電解めっき法により形成した。ここで
銅めっき膜５の膜厚は平坦部で９００ｎｍ程度とした。
この状態を図１（ｂ）に示す。Next, as shown in FIG.
A barrier metal film 4 made of N was deposited by a sputtering method. The film thickness was 20 nm. Then on top of this,
A seed metal film made of copper for growing copper plating was deposited by a sputtering method (not shown). Subsequently, the substrate was immersed in an aqueous solution of copper sulfate at a liquid temperature of about 25 ° C. to form a copper plating film 5 made of copper by an electrolytic plating method. Here, the thickness of the copper plating film 5 was about 900 nm in the flat portion.
This state is shown in FIG.

【００４５】以上のようにしてめっきを施した基板につ
いて、３００℃で３０分程度、アニールを行った。これ
によりグレインサイズが大きくなり抵抗値が低下する。The substrate plated as described above was annealed at 300 ° C. for about 30 minutes. As a result, the grain size increases and the resistance value decreases.

【００４６】アニール後、ＣＭＰを行った。ＣＭＰは図
２に示す研磨装置を用いて行った。図中、ウエハ１０と
は、上述のようにして基板１表面に成膜がなされたもの
をいう。上述のように成膜されたウエハ１０は、ウエハ
キャリア１１下面に設置される。ウエハ１０の表面を研
磨パッド１２に接触させながら、ウエハキャリア１１と
研磨パッド１２の両方を一定速度で回転させる。ウエハ
１０と研磨パッド１２の間に、ポンプ１５により供給口
１３から研磨液１４が供給される。研磨液としては、過
酸化水素水、硝酸鉄を含む溶液にアルミナ粒子を加えた
溶液を用いた。研磨圧力は約３〜５psiとした。After annealing, CMP was performed. CMP was performed using the polishing apparatus shown in FIG. In the figure, a wafer 10 refers to one having a film formed on the surface of the substrate 1 as described above. The wafer 10 formed as described above is placed on the lower surface of the wafer carrier 11. While bringing the surface of the wafer 10 into contact with the polishing pad 12, both the wafer carrier 11 and the polishing pad 12 are rotated at a constant speed. A polishing liquid 14 is supplied from a supply port 13 by a pump 15 between the wafer 10 and the polishing pad 12. As the polishing solution, a solution obtained by adding alumina particles to a solution containing a hydrogen peroxide solution and iron nitrate was used. Polishing pressure was about 3-5 psi.

【００４７】一定時間研磨を続けると、ＣＭＰの回転ト
ルクが上昇した。このとき、基板の断面構造は図１
（ｃ）に示す状態となっている。すなわち、絶縁膜平坦
部上の銅めっき膜５が除去され、バリアメタル膜４が露
出した状態となっている。バリアメタル膜４を構成する
ＴａＮは、銅めっき膜５を構成する銅よりも硬くＣＭＰ
による研磨がされにくい。このため図１（ｃ）のように
ＴａＮが露出した状態となると回転トルクが上昇するの
である。When polishing was continued for a certain period of time, the rotational torque of CMP increased. At this time, the cross-sectional structure of the board
The state shown in FIG. That is, the copper plating film 5 on the flat portion of the insulating film is removed, and the barrier metal film 4 is exposed. The TaN forming the barrier metal film 4 is harder than the copper forming the copper plating film 5 by CMP.
Polishing is difficult. Therefore, when TaN is exposed as shown in FIG. 1 (c), the rotational torque increases.

【００４８】回転トルクが上昇した時点で、図２の供給
口１３から、ウエハ１０と研磨パッド１２の間にバッフ
ァードフッ酸１６を供給した。図３は、研磨液を供給し
たときのウエハ表面の状態を示す図である。供給口１３
から研磨液１４およびバッファードフッ酸１６が、別個
のポンプにより供給されている。When the rotational torque was increased, buffered hydrofluoric acid 16 was supplied between the wafer 10 and the polishing pad 12 from the supply port 13 shown in FIG. FIG. 3 is a diagram showing a state of the wafer surface when the polishing liquid is supplied. Supply port 13
, The polishing liquid 14 and the buffered hydrofluoric acid 16 are supplied by separate pumps.

【００４９】その後、所定時間研磨を続けることによ
り、図１（ｄ）に示すような埋め込み配線構造を完成し
た。ＣＭＰの終点は、ＣＭＰの回転トルクの変化を検知
する方法を用いて決定した。Thereafter, polishing was continued for a predetermined time to complete a buried wiring structure as shown in FIG. The end point of the CMP was determined using a method for detecting a change in the rotational torque of the CMP.

【００５０】完成した半導体装置について表面平坦性を
ＡＦＭ（Atomic Force Micro scope）や触針式の３次元
プロファイラを用いて評価したところ、本実施例により
作製された半導体装置の表面はきわめて良好に平坦化さ
れていることが確認された。The surface flatness of the completed semiconductor device was evaluated using an AFM (Atomic Force Microscope) or a stylus type three-dimensional profiler. Has been confirmed.

【００５１】[0051]

【発明の効果】以上説明したように本発明によれば、研
磨開始後の所定時期にフッ酸含有液をウエハ表面に供給
するため、ディッシングやエロージョンを有効に防止で
きる。また、研磨材を含まないフッ酸含有液を用いれ
ば、酸化膜表面のマイクロスクラッチの発生を防止する
ことができる。As described above, according to the present invention, since the hydrofluoric acid-containing liquid is supplied to the wafer surface at a predetermined time after the start of polishing, dishing and erosion can be effectively prevented. In addition, when a hydrofluoric acid-containing liquid containing no abrasive is used, micro scratches on the oxide film surface can be prevented.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の研磨方法の工程断面図である。FIG. 1 is a process sectional view of a polishing method of the present invention.

【図２】本発明に用いられるＣＭＰ研磨装置の概略図で
ある。FIG. 2 is a schematic view of a CMP polishing apparatus used in the present invention.

【図３】本発明の研磨方法において研磨液を供給したと
きのウエハ表面状態を示す図である。FIG. 3 is a diagram showing a wafer surface state when a polishing liquid is supplied in the polishing method of the present invention.

【図４】従来の研磨方法の工程断面図である。FIG. 4 is a process sectional view of a conventional polishing method.

【図５】従来の研磨方法に用いられるＣＭＰ研磨装置の
概略図である。FIG. 5 is a schematic view of a CMP polishing apparatus used in a conventional polishing method.

【図６】従来の研磨方法において研磨液を供給したとき
のウエハ表面状態を示す図である。FIG. 6 is a diagram showing a wafer surface state when a polishing liquid is supplied in a conventional polishing method.

【図７】ディッシング発生状態を示す図である。FIG. 7 is a diagram illustrating a dishing occurrence state;

【符号の説明】[Explanation of symbols]

１ シリコン基板 ２ シリコン窒化膜 ３ シリコン酸化膜 ４ バリアメタル膜 ５ 銅めっき膜 １０ ウエハ １１ ウエハキャリア １２ 研磨パッド １３ 供給口 １４ 研磨液 １５ ポンプ １６ バッファードフッ酸 Reference Signs List 1 silicon substrate 2 silicon nitride film 3 silicon oxide film 4 barrier metal film 5 copper plating film 10 wafer 11 wafer carrier 12 polishing pad 13 supply port 14 polishing liquid 15 pump 16 buffered hydrofluoric acid

Claims (11)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 ウエハ表面に絶縁膜を形成し、該絶縁膜
の所定箇所に凹部を設け、全面にバリアメタル膜、およ
び金属膜をこの順で形成した後、該ウエハ表面に研磨パ
ッドを荷重をかけて接触させ、ウエハと研磨パッドの少
なくとも一方を回転させてウエハ表面を平坦化する研磨
方法において、前記ウエハ表面に対し、研磨開始から所
定時間経過前までの間、第一の研磨液を供給し、所定時
間経過後、フッ酸を含有する第二の研磨液を供給するこ
とを特徴とする研磨方法。An insulating film is formed on a surface of a wafer, a concave portion is provided at a predetermined portion of the insulating film, a barrier metal film and a metal film are formed on the entire surface in this order, and a polishing pad is loaded on the surface of the wafer. In a polishing method of flattening a wafer surface by rotating at least one of a wafer and a polishing pad, a first polishing liquid is applied to the wafer surface until a predetermined time has elapsed from the start of polishing. A polishing method, comprising: supplying a second polishing liquid containing hydrofluoric acid after a predetermined time has elapsed. 【請求項２】 前記第二の研磨液が、バッファードフッ
酸、希フッ酸、または過酸化水素とフッ酸の混合液を含
むことを特徴とする請求項１に記載の研磨方法。2. The polishing method according to claim 1, wherein the second polishing liquid contains buffered hydrofluoric acid, dilute hydrofluoric acid, or a mixed liquid of hydrogen peroxide and hydrofluoric acid. 【請求項３】 前記第二の研磨液のフッ酸濃度が、１〜
５０重量％であることを特徴とする請求項１または２に
記載の研磨方法。3. The hydrofluoric acid concentration of the second polishing liquid is 1 to 3.
3. The polishing method according to claim 1, wherein the amount is 50% by weight. 【請求項４】 ウエハ表面に絶縁膜を形成し、該絶縁膜
の所定箇所に凹部を設け、全面にバリアメタル膜、およ
び金属膜をこの順で形成した後、該ウエハ表面に研磨パ
ッドを荷重をかけて接触させ、ウエハ表面に研磨液を供
給しながらウエハと研磨パッドの少なくとも一方を回転
させてウエハ表面を平坦化する研磨方法において、研磨
開始から所定時間経過後、ウエハ表面にフッ酸含有液を
供給することを特徴とする研磨方法。4. An insulating film is formed on a surface of a wafer, a concave portion is provided at a predetermined portion of the insulating film, a barrier metal film and a metal film are formed on the entire surface in this order, and a polishing pad is loaded on the surface of the wafer. In a polishing method in which at least one of the wafer and the polishing pad is rotated while supplying a polishing liquid to the wafer surface to make the wafer surface flat, the wafer surface contains hydrofluoric acid after a predetermined time has elapsed from the start of polishing. A polishing method characterized by supplying a liquid. 【請求項５】 前記フッ酸含有液は研磨材を含まないこ
とを特徴とする請求項４に記載の研磨方法。5. The polishing method according to claim 4, wherein the hydrofluoric acid-containing liquid does not contain an abrasive. 【請求項６】 研磨液として単一種類の研磨液を使用す
ることを特徴とする請求項４または５に記載の研磨方
法。6. The polishing method according to claim 4, wherein a single kind of polishing liquid is used as the polishing liquid. 【請求項７】 前記フッ酸含有液が、バッファードフッ
酸、希フッ酸、または過酸化水素とフッ酸の混合液を含
むことを特徴とする請求項４乃至６いずれかに記載の研
磨方法。7. The polishing method according to claim 4, wherein the hydrofluoric acid-containing liquid contains buffered hydrofluoric acid, dilute hydrofluoric acid, or a mixed liquid of hydrogen peroxide and hydrofluoric acid. . 【請求項８】 前記フッ酸含有液のフッ酸濃度が、１〜
５０重量％であることを特徴とする請求項４乃至７いず
れかに記載の研磨方法。8. The hydrofluoric acid-containing liquid has a hydrofluoric acid concentration of 1 to 8.
The polishing method according to claim 4, wherein the amount is 50% by weight. 【請求項９】 前記バリアメタル膜がＴａ含有膜または
Ｔｉ含有膜であることを特徴とする請求項１乃至８いず
れかに記載の研磨方法。9. The polishing method according to claim 1, wherein the barrier metal film is a Ta-containing film or a Ti-containing film. 【請求項１０】 前記バリアメタル膜がＴａおよび／ま
たはＴａＮからなることを特徴とする請求項１乃至９い
ずれかに記載の研磨方法。10. The polishing method according to claim 1, wherein said barrier metal film is made of Ta and / or TaN. 【請求項１１】 前記金属膜が銀または銅であることを
特徴とする請求項１乃至１０いずれかに記載の研磨方
法。11. The polishing method according to claim 1, wherein the metal film is silver or copper.
JP11036020A 1999-02-15 1999-02-15 Polishing method Expired - Fee Related JP3033574B1 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP11036020A JP3033574B1 (en) 1999-02-15 1999-02-15 Polishing method
US09/503,955 US6316364B1 (en) 1999-02-15 2000-02-14 Polishing method and polishing solution
KR10-2000-0006739A KR100390204B1 (en) 1999-02-15 2000-02-14 Polishing method and polishing solution

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11036020A JP3033574B1 (en) 1999-02-15 1999-02-15 Polishing method

Publications (2)

Publication Number Publication Date
JP3033574B1 true JP3033574B1 (en) 2000-04-17
JP2000235965A JP2000235965A (en) 2000-08-29

Family

ID=12458057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11036020A Expired - Fee Related JP3033574B1 (en) 1999-02-15 1999-02-15 Polishing method

Country Status (3)

Country Link
US (1) US6316364B1 (en)
JP (1) JP3033574B1 (en)
KR (1) KR100390204B1 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3873557B2 (en) * 2000-01-07 2007-01-24 株式会社日立製作所 Manufacturing method of semiconductor device
TW462085B (en) * 2000-10-26 2001-11-01 United Microelectronics Corp Planarization of organic silicon low dielectric constant material by chemical mechanical polishing
US6350692B1 (en) * 2000-12-14 2002-02-26 Infineon Technologies Ag Increased polish removal rate of dielectric layers using fixed abrasive pads
KR100400768B1 (en) * 2000-12-18 2003-10-08 주식회사 하이닉스반도체 Method of Forming Metal line in Semiconductor Device
JP3639223B2 (en) 2001-05-14 2005-04-20 松下電器産業株式会社 Method for forming buried wiring
JP2002367996A (en) * 2001-06-06 2002-12-20 Nec Corp Manufacturing method of semiconductor device
JP2004228526A (en) * 2003-01-27 2004-08-12 Tokyo Electron Ltd Method of processing substrate and method of manufacturing semiconductor device
KR100640965B1 (en) * 2004-12-30 2006-11-02 동부일렉트로닉스 주식회사 Method for Forming Semiconductor Device
JP2006261261A (en) * 2005-03-16 2006-09-28 Renesas Technology Corp Apparatus and method for chemical mechanical polishing
US7935242B2 (en) * 2006-08-21 2011-05-03 Micron Technology, Inc. Method of selectively removing conductive material
JP5428280B2 (en) * 2008-10-16 2014-02-26 大日本印刷株式会社 Through electrode substrate and semiconductor device using the through electrode substrate
JP5246103B2 (en) 2008-10-16 2013-07-24 大日本印刷株式会社 Method for manufacturing through electrode substrate
JP6971676B2 (en) * 2016-08-29 2021-11-24 株式会社荏原製作所 Board processing equipment and board processing method
US10500691B2 (en) * 2016-08-29 2019-12-10 Ebara Corporation Substrate processing apparatus and substrate processing method

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02109332A (en) * 1988-10-19 1990-04-23 Canon Inc Manufacture of semiconductor substrate
US5575885A (en) * 1993-12-14 1996-11-19 Kabushiki Kaisha Toshiba Copper-based metal polishing solution and method for manufacturing semiconductor device
JP3361881B2 (en) * 1994-04-28 2003-01-07 株式会社東芝 Semiconductor device and manufacturing method thereof
JPH08124886A (en) 1994-10-26 1996-05-17 Ricoh Co Ltd Method and apparatus for grinding semiconductor device
JPH08139060A (en) 1994-11-04 1996-05-31 Ricoh Co Ltd Method of manufacturing semiconductor device and chemical machine polisher
US5662769A (en) * 1995-02-21 1997-09-02 Advanced Micro Devices, Inc. Chemical solutions for removing metal-compound contaminants from wafers after CMP and the method of wafer cleaning
US5676587A (en) * 1995-12-06 1997-10-14 International Business Machines Corporation Selective polish process for titanium, titanium nitride, tantalum and tantalum nitride
US5968239A (en) * 1996-11-12 1999-10-19 Kabushiki Kaisha Toshiba Polishing slurry
JPH10172969A (en) * 1996-12-06 1998-06-26 Nec Corp Manufacture of semiconductor device
US6204169B1 (en) * 1997-03-24 2001-03-20 Motorola Inc. Processing for polishing dissimilar conductive layers in a semiconductor device
JP3371775B2 (en) * 1997-10-31 2003-01-27 株式会社日立製作所 Polishing method
US6203404B1 (en) * 1999-06-03 2001-03-20 Micron Technology, Inc. Chemical mechanical polishing methods

Also Published As

Publication number Publication date
KR100390204B1 (en) 2003-07-04
KR20000058029A (en) 2000-09-25
US6316364B1 (en) 2001-11-13
JP2000235965A (en) 2000-08-29

Similar Documents

Publication Publication Date Title
US6743268B2 (en) Chemical-mechanical planarization of barriers or liners for copper metallurgy
JP4095731B2 (en) Semiconductor device manufacturing method and semiconductor device
TW529978B (en) Abrasive-free metal CMP in passivation domain
US5954975A (en) Slurries for chemical mechanical polishing tungsten films
US9027821B2 (en) Process for direct bonding two elements comprising copper portions and portions of dielectric materials
KR100396883B1 (en) Slurry for chemical mechanical polishing and manufacturing method of copper metal interconnection layer using the same
JP3033574B1 (en) Polishing method
JP2004527126A (en) Method for electropolishing a metal layer on a wafer having trenches or vias with dummy structures
JPH0777218B2 (en) Method for forming metal layer and insulating layer on the same flat surface
JP2007335890A (en) Local region alloying for preventing copper dishing during chemical/mechanical polishing (cmp)
JP3904578B2 (en) Manufacturing method of semiconductor device
JP2003086548A (en) Manufacturing method of semiconductor device and polishing liquid therefor
US9224614B2 (en) CMP slurry/method for polishing ruthenium and other films
JP4864402B2 (en) Manufacturing method of semiconductor device
WO2004030062A1 (en) Polishing compound composition, method for producing same and polishing method
WO2009070967A1 (en) A chemical-mechanical polishing liquid
US6867139B2 (en) Method of manufacturing semiconductor device
JP2001044156A (en) Manufacture of semiconductor device and chemical polishing apparatus
JP2003077921A (en) Method for manufacturing semiconductor device
US20060084271A1 (en) Systems, methods and slurries for chemical mechanical polishing
JP2000277612A (en) Manufacture of semiconductor device
KR19980048378A (en) Planarization method of semiconductor device
US20220277964A1 (en) Chemical mechanical planarization slurries and processes for platinum group metals
JP2001144050A (en) Polishing method
US7025661B2 (en) Chemical mechanical polishing process

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees