JP3033277B2

JP3033277B2 - 度数分布計算装置

Info

Publication number: JP3033277B2
Application number: JP3240885A
Authority: JP
Inventors: 稲畑深二郎; 豊植田
Original assignee: Fuji Xerox Co Ltd; Fujifilm Business Innovation Corp
Current assignee: Fujifilm Business Innovation Corp
Priority date: 1991-09-20
Filing date: 1991-09-20
Publication date: 2000-04-17
Anticipated expiration: 2015-04-17
Also published as: JPH0581427A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、画像処理などに適用可
能な複数個のデータの度数分布を求める度数分布計算装
置に関する。

【０００２】

【従来の技術】度数分布計算装置は、一般にディジタル
複写機などの画像処理において、画素値の分布形状など
の統計的性質を調べるときに使用される。従来、このよ
うな度数分布計算装置として、特開昭６３−１８８７１
６号公報に記載されているような回路が提案されてい
る。この回路を図２に示すようなものである。図２に示
すものは、ｎ個のｍビットディジタルデータを入力し、
これらのデータを図３（ａ）に示すように６種の領域に
分類する度数分布計算装置である。図中、１はｍビット
で表されるディジタルデータを入力するデータ入力端
子、２ー１〜２ー５はｍビットのディジタルデータを比
較するコンパレータ、３ー１〜３ー６はディジタルデー
タの排他的論理和演算をおこなうＸＯＲゲート、４ー１
〜４ー６はｎ個をカウントできるだけのデータ幅をもつ
カウンタ、５ー１〜５ー６は各領域の度数を出力するデ
ータ出力端子、６はリセット入力端子、７ー１〜７ー５
は各領域の境界値を記憶するレジスタである。

【０００３】図２の回路では、全部でｎ個あるｍビット
ディジタルデータが、データ入力端子１から順番にクロ
ック信号（図では省略）に同期して入力される。すなわ
ち、ｍビットディジタルデータは１クロック毎に１個ず
つ入力される。また、カウンタ４ー１〜４ー６もクロッ
ク信号に同期しており、１クロック毎に１だけカウント
アップできる。

【０００４】次に、これらのｍビットディジタルデータ
を図３（ａ）の６種の領域に分類する場合を例にとり、
図２の回路の動作について説明する。ここで図３（ａ）
は、従来例におけるｎ個のｍビットディジタルデータを
６種の領域に分類した時の度数を表すグラフであって、
〜は各領域を表し、ｒ０〜ｒ４はこれらの領域の境
界値を表している。図２の回路で、まずリセット入力端
子６よりリセットをかけてカウンタ４ー１〜４ー６を全
て０にリセットした後、データ入力端子１から、ｍビッ
トディジタルデータを１個ずつ順番に入力して各コンパ
レータ２ー１〜２ー５の一方の入力とし、このとき、コ
ンパレータ２ー１〜２ー５の他方の入力端子には、レジ
スタ７ー１〜７ー５に記憶されているｍビットで表され
る各領域の境界値ｒ０〜ｒ４を小さいものから順に入力
される。この例では、レジスタ７ー１にｒ０、レジスタ
７ー２にｒ１、レジスタ７ー３にｒ２、レジスタ７ー４
にｒ３、レジスタ７ー５にｒ４がそれぞれ記憶されてい
る。この境界値が、これらのコンパレータ２ー１〜２ー
５によって入力されたｍビットディジタルデータと比較
される。コンパレータ２ー１〜２ー５ではＡ＞Ｂのと
き、すなわちコンパレータへのデータ入力が入力境界値
より大きいときに論理“１”、コンパレータへのデータ
入力が入力境界値より小さいときに論理“０”を出力す
る。このコンパレータ２ー１〜２ー５での比較結果をも
とにＸＯＲ３ー１〜３ー６によってイネーブル信号が生
成される。ＸＯＲ３ー１〜３ー６の２本の入力端子には
隣りあう各コンパレータの出力が入力されているので、
これらのコンパレータの出力が異なるときのみ、即ち、
一方のコンパレータへのデータ入力が境界値より小さ
く、他方のコンパレータ入力が境界値より大きいときの
みＸＯＲ回路からは論理“１”のイネーブル信号が生成
される。この生成されたイネーブル信号により、ｍビッ
トディジタルデータの属する領域のカウンタのみをイネ
ーブルにすることによりそのカウンタがカウントアップ
され、カウンタ４ー１〜４ー６はそれぞれ領域〜の
度数をカウントすることになる。このようにして、ｍビ
ットディジタルデータｎ個が全て入力された後に、デー
タ出力５ー１〜５ー６から各領域の度数が出力される。

【０００５】ここで、カウンタの動作についてさらに詳
しく説明する。例えば、入力された一つのｍビットディ
ジタルデータが、領域に属していたと仮定する。この
時、ｍビットディジタルデータの方が、ｒ０〜ｒ２、す
なわちレジスタ７ー１〜７ー３の値よりも大きいので、
コンパレータ２ー１〜２ー３の出力は論理“１“とな
る。また、ｍビットディジタルデータは、ｒ３〜ｒ４、
すなわちレジスタ７ー４〜７ー５の値よりも小さいの
で、コンパレータ２ー４〜２ー５の出力は論理“０“と
なる。従って、ＸＯＲゲート３ー１〜３ー６の出力は、
２つの入力値が異なるＸＯＲゲート３ー４のみが論理
“１“、他の２つの入力値が同じＸＯＲゲート３ー１〜
３ー３、３ー４〜３ー５は全て論理“０“となる。ま
た、ＸＯＲゲート３ー１〜３ー６の出力はカウンタ４ー
１〜４ー６のイネーブル端子に入力されており、イネー
ブル信号が論理“１“となる領域に対応するカウンタ
４ー４のみがカウントアップされる。

【０００６】このようにして、ｍビットディジタルデー
タがｎ個順番に入力されていき、カウンタ４ー１〜４ー
６によって各領域に対応するカウンタが順次カウントア
ップされて各領域の度数が求められ、結果がデータ出力
端子５ー１〜５ー６から出力される。

【０００７】

【発明が解決しようとする課題】しかしながら、従来に
おいては、図２に示したように、ｍビットディジタルデ
ータを比較するコンパレータが（領域数−１）個、カウ
ンタが（領域数）個必要となり、回路規模が大きくなっ
てしまうという課題があった。

【０００８】本発明は上記課題を解決するためのもの
で、従来よりも回路規模が小さい度数分布装置を提供す
ることを目的とする。

【０００９】

【課題を解決するための手段】一般に、画像処理装置な
どにおいて、写真などの画像値の分布を求める場合、そ
の分布形状がガウス分布などの平均値を中心として対称
な分布形状をとることが多い。また、画像処理装置など
においては、平均値を使用して様々な画像処理が行われ
るために平均値が予め求まっていることが多い。

【００１０】そこで、本発明は、予めｎ個のｍビットデ
ィジタルデータの平均値がわかっており、かつｎ個のｍ
ビットディジタルデータの分布が平均値を中心とした対
称な分布であることがわかっている場合に適用される。
すなわち、その分布が、例えば正規分布や二項分布など
のような平均値を中心とした対称な分布である場合であ
る。そしてｎ個のｍビットディジタルデータをｋ種の領
域に分類する場合には、まずｍビットディジタルデータ
から平均値をさし引いたものを求める。このデータを平
均値分離データと呼ぶ。こうして求められた平均値分離
データの内、符号が正のもの、または負のものどちらか
にたいしてのみ、ｋ／２種の領域に対する度数を求める
ものである。

【００１１】

【作用】本発明によって、平均値より大きい範囲の領
域、あるいは平均値より小さい範囲の領域のどちらかｋ
／２種の領域に対しての度数が得られ、また、直接は求
めない、平均値より小さい範囲の領域、あるいは平均値
より大きい範囲の領域のどちらかｋ／２種の領域に対し
ての度数は、分布の平均値に対する対称性を利用して、
求まった度数をもとにして決定する。このことにより、
ｎ個のｍビットディジタルデータをｋ種の領域に分類し
た結果が得られる。このように、ｋ／２種の領域のみ度
数を求めるようにしたことにより、回路規模を小さくす
ることができる。

【００１２】

【実施例】本発明の実施例を示す回路を図１に示す。図
において、１はｍビットで表されるディジタルデータを
入力するデータ入力端子、２ー１〜２ー２はｍビットの
ディジタルデータを比較するコンパレータ、３ー１〜３
ー３はディジタルデータの排他的論理和演算を行うＸＯ
Ｒゲート、４ー１〜４ー３はｎ個をカウントできるだけ
のデータ幅をもつカウンタ、５ー１〜５ー３は各領域の
度数を出力するデータ出力端子、６はリセット入力端
子、７ー１〜７ー２は各領域の境界値を記憶するレジス
タ、８はｍビットで表される平均値を入力する平均値入
力端子、９はｍビットのディジタルデータから平均値を
差し引くための減算器、１０はインバータ、１１ー１〜
１１ー３はイネーブル信号を生成するＡＮＤゲートであ
る。

【００１３】図１の回路は、ｍビットディジタルデータ
を６種の領域に分類する度数分布計算装置である。ｍビ
ットディジタルデータは全部でｎ個あり、データ入力端
子１から順番にクロック信号（図では省略）に同期して
入力される。すなわち、ｍビットディジタルデータは１
クロック毎に１個ずつ入力される。また、ｎ個のｍビッ
トディジタルデータの平均値は予め求められており、平
均値入力端子８より入力される。さらに、ｎ個のｍビッ
トディジタルデータは、ガウス分布などの平均値を中心
とした対称な形状をとるものとする。また、カウンタ４
ー１〜４ー３もｍビットディジタルデータと同様にクロ
ック信号に同期しており、１クロック毎に１だけカウン
トアップできる。

【００１４】ここでまず、この回路の原理について、図
３を用いて説明する。図３（ａ）は、本実施例におけ
る、ｎ個のｍビットディジタルデータを６種の領域に分
類したときの度数を表すグラフである。図３（ａ）にお
いて、〜は各領域を表しており、またｒ０〜ｒ４
は、各領域の境界値を表している。そして、この分布
は、上述のように平均値を中心とした対称な形をしてい
る。ここで、ｎ個のｍビットディジタルデータからそれ
ぞれ平均値を差し引いて平均値分離データを求めた時、
この平均値分離データがどのような分布になるかを表し
たグラフが図３（ｂ）である。図３（ｂ）において、
〜はそれぞれ図３（ａ）の同一番号の各領域に相当す
る領域を表しており、またｒｍ０〜ｒｍ４は、これらの
領域の境界値を表している。このグラフは、図３（ａ）
のグラフの平均値の位置を横軸の０としたものであるこ
とがわかる。また、このグラフは縦軸に対して対称であ
り、領域、、の度数を求め、領域、、の度
数をここで求めた領域、、の度数と同じ値にする
ことにより、領域、、の度数を求めることなく全
体の分布を求めることができる。本発明では、このよう
にｍビットディジタルデータから平均値を差し引いた
後、平均値分離データに対して、領域、、の度数
のみを求めることにより、全体の分布を求めるものであ
る。

【００１５】次に、この回路の動作について、図１を用
いて説明する。この回路は、まずリセット入力端子６よ
りリセットをかけてカウンタ４ー１〜４ー３を全て０に
リセットした後、データ入力端子１から、ｍビットディ
ジタルデータを１個ずつ順番に入力する。ここで入力さ
れたｍビットディジタルデータは、減算器９により平均
値入力端子８から入力された平均値を差し引かれ、ｍ＋
１ビットの符号付数で表される平均値分離データとな
る。このｍ＋１ビットの平均値分離データは、さらに正
か負かを表す上位１ビットの符号ビットと、下位ｍビッ
トとに分けられる。符号ビットは、インバータ１０を通
してイネーブル信号を生成するＡＮＤゲート１１ー１〜
１１ー３の一方の入力となる。符号ビットは平均値分離
データが負または正の符合をもつときインバータ１０の
出力が、それぞれ“０“、または“１“になるようにな
っている。したがって、ｍ＋１ビットの平均値分離デー
タが負の符号を持つとき、ＡＮＤゲート１１ー１〜１１
ー３の片側の入力は必ず論理“０“となるので、カウン
タ４ー１〜４ー３のイネーブル入力は全て論理“０“と
なり、カウンタ４ー１〜４ー３はカウントアップされな
い。一方、ｍ＋１ビットの平均値分離データが正の符号
を持つとき、ＡＮＤゲート１１ー１〜１１ー３の片側の
入力は必ず論理“１“となるので、カウンタ４ー１〜４
ー３のイネーブル入力は全てＸＯＲゲート３ー１〜３ー
３の出力値がそのまま入力される。従って、この回路
は、平均値分離データの値が正の時だけ動作する。この
ことは、図３（ｂ）において、平均値分離データが領域
、、の範囲にあるときのみ、カウンタ４ー１〜４
ー３を動作させることに相当する。従って以後は、平均
値分離データの値が正の時について述べる。

【００１６】平均値分離データの値が正の時には、ｍ＋
１ビットの符号付平均値分離データのうち、下位ｍビッ
トは、平均値分離データをｍビット符号なし数で表した
ものになる。このｍビット平均値分離データは、コンパ
レータ２ー１〜２ー２の片側の入力に入力される。ここ
で、レジスタ７ー１〜７ー２には、図３（ｂ）のｒｍ
３、およびｒｍ４が記憶してある。すなわち、コンパレ
ータ２ー１〜２ー２の他方の片側の入力には、レジスタ
７ー１〜７ー２から、各領域の境界値が小さいものから
順に設定してあり、この境界値が、これらのコンパレー
タによって、ｍビット平均値分離データと比較される。
ここで、カウンタ４ー１、４ー２、４ー３は、それぞれ
領域、、の度数をカウントする。この時、コンパ
レータ２ー１〜２ー２での比較結果をもとにＸＯＲ３ー
１〜３ー３によって生成されたイネーブル信号により、
ｍビット平均値分離データの属する領域のカウンタのみ
をイネーブルすることにより、そのカウンタのみがカウ
ントアップされる。このようにして、ｍビットディジタ
ルデータがｎ個全て入力された後に、データ出力５ー１
〜５ー３から領域〜の度数を出力するものである。

【００１７】ここで、カウンタの動作についてさらに詳
しく説明する。例えば、ｍビット平均値分離データが、
領域に属していたと仮定する。この時、ｍビット平均
値分離データの方が、ｒｍ３、すなわちレジスタ７ー１
に記憶されている領域との境界値よりも大きいの
で、コンパレータ２ー１の出力は論理“１“となる。ま
た、ｍビット平均値分離データは、ｒｍ４、すなわちレ
ジスタ７ー２に記憶されている領域との境界値より
も小さいので、コンパレータ２ー２の出力は論理“０
“となる。従って、ＸＯＲゲート３ー１〜３ー３の出力
は、２つの入力値が異なるＸＯＲゲート３ー２が論理
“１“、２つの入力値が同じＸＯＲゲート３ー１、３ー
３が論理“０“となる。ここで、前述したように、符号
ビットが論理“０“であるので、ＡＮＤゲート１１ー１
〜１１ー３はＸＯＲゲート３ー１〜３ー３の出力値をそ
のままカウンタ４ー１〜４ー３のイネーブル入力に伝達
し、このイネーブル信号が論理“１“となる領域に対
応するカウンタ４ー２のみがカウントアップされる。

【００１８】このようにして、ｍビットディジタルデー
タがｎ個順番に入力されていき、そのうち平均値分離デ
ータが正符号をもつときのみカウンタ４ー１〜４ー３に
よって各領域の度数がカウントアップされる。そしてこ
れらのｎ個のデータが全て入力された後に、データ出力
端子５ー１から領域の度数、データ出力端子５ー２か
ら領域の度数、データ出力端子５ー３から領域の度
数が得られ、さらに分布の対称性を利用して、領域、
、の度数を領域、、の度数と同じ値とするこ
とにより、図３（ｂ）の度数分布が求められることにな
る。

【００１９】

【発明の効果】以上述べたように、この発明によれば平
均値を中心とした対称な分布形状を持つｎ個のデータか
らそれぞれ平均値を差し引いて平均値分離データを求め
た後に、この平均値分離データに対して、正側、または
負側のみの度数分布を求めることにより、全体の分布を
求めるようにしたので、従来に比べて減算器、インバー
タ、ＡＮＤゲートは付け加わるものの、これらの回路に
比べて回路規模が大きいコンパレータ、カウンタの数を
約半分にすることができ、全体の回路規模を少なくする
ことができる。

【図面の簡単な説明】

【図１】本発明の実施例を示す回路図である。

【図２】従来例を示す回路図である。

【図３】度数分布計算を説明するための図である。

【符号の説明】

１…データ入力端子、２ー１〜２ー５…コンパレータ、
３ー１〜３ー６…ＸＯＲゲート、４ー１〜４ー６…カウ
ンタ、５ー１〜５ー３…データ出力端子、６…リセット
入力端子、７ー１〜７ー５…各領域の境界値を記憶する
レジスタ、８…平均値入力端子、９…減算器、１０…イ
ンバータ、１１ー１〜１１ー３…ＡＮＤゲート。

Claims

(57)【特許請求の範囲】

【請求項１】１個のディジタルデータがｍビットで、
その平均値が既知であるとともに、平均値を中心として
分布が対称であるｎ個のディジタルデータをｋ種以下の
領域に分類する度数分布計算装置において、ディジタル
データから平均値を減算するための減算手段と、減算結
果を複数の閾値と比較してｋ／２種に分類するための分
類手段と、ディジタルデータと平均値との大小関係を判
別するための判別手段と、分類手段によって分類された
データを判別手段の判別結果に応じて計数するｋ／２個
の計数手段とを備えたことを特徴とする度数分布計算装
置。