JP3030887B2 - Track hold circuit - Google Patents
Track hold circuitInfo
- Publication number
- JP3030887B2 JP3030887B2 JP3035953A JP3595391A JP3030887B2 JP 3030887 B2 JP3030887 B2 JP 3030887B2 JP 3035953 A JP3035953 A JP 3035953A JP 3595391 A JP3595391 A JP 3595391A JP 3030887 B2 JP3030887 B2 JP 3030887B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- transistor
- hold
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】この発明は高速・広帯域トラック
・ホ―ルド回路におけるＤＣオフセット特性の改善に関
するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an improvement in DC offset characteristics in a high-speed and wide-band track-and-hold circuit.
【０００２】[0002]
【従来の技術】従来から高速のトラック・ホ―ルド回路
のサンプリング・スイッチにはダイオ―ドブリッジが用
いられている。ディスクリ―ト素子を用いたトラック・
ホ―ルド回路は配線のＬやＣによる影響で、速度に制約
（例えば３０〜５０ＭＨｚ）が生じるので、それ以上高
速にするためにはＩＣ化が必要となる。図３は高速ＩＣ
プロセスにより実現されるトラック・ホ―ルド回路の具
体例で、同一出願人による未公開の先行技術（特願平１
−２４１３１２）に係るものを示す回路構成図である。
Ｄ1 〜Ｄ4 はダイオ―ドブリッジ回路（以下ダイオ―ド
ブリッジと呼ぶ）１を構成するショットキ−ダイオ―
ド、Ｖi はダイオ―ドＤ1 とＤ3 の接続点とコモンの間
に加わる入力電圧、ＣH はダイオ―ドＤ2 とＤ4 の接続
点とコモンの間に接続するホ―ルドキャパシタ、Ｒ1 ，
Ｒ2 はそれぞれの一端がトランジスタＱ1 のエミッタ端
子に接続しそれぞれの他端がＤ1 ，Ｄ2 のアノ―ド端子
およびＤ3 ，Ｄ4 のカソ―ド端子に接続する電流制限用
抵抗、２はホ―ルドキャパシタＣH の保持電圧に対応す
る電圧を出力する帰還形のホ―ルドアンプで、レベルシ
フト回路を内蔵するものである。ホ―ルドアンプ２にお
いて、Ｑ3 およびＱ4 は低入力電流の差動段を構成する
ＮＰＮトランジスタ、Ｑ5 ，Ｑ6 は出力バッファを構成
するＮＰＮトランジスタ、Ｉ1 ，Ｉ2 は動作電流を決め
る定電流源であり、Ｑ2 はレベルシフト用のトランジス
タ，Ｒ3 およびＲ4 はレベルシフト電圧を決める抵抗、
Ｑ1 はシフト電圧出力用トランジスタである。2. Description of the Related Art Conventionally, a diode bridge has been used as a sampling switch of a high-speed track hold circuit. Tracks using discrete elements
In the hold circuit, the speed is restricted (for example, 30 to 50 MHz) due to the influence of the wiring L and C. Therefore, in order to further increase the speed, an IC is required. Figure 3 shows a high-speed IC
This is a specific example of a track-hold circuit realized by the process, and is an unpublished prior art by the same applicant (Japanese Patent Application No.
FIG. 24 is a circuit configuration diagram illustrating a circuit according to (−241312).
D 1 to D 4 are Schottky diodes constituting a diode bridge circuit (hereinafter referred to as a diode bridge) 1.
De, V i is diode - de D 1 and the input voltage applied between the connection point and the common D 3, C H is diode - ho is connected between the connection point of the de D 2 and D 4 and the common - field capacitor , R 1 ,
Each R 2 is one end each of the other end connected to the emitter terminal of the transistor Q 1 is the D 1, D 2 anode - de terminal and D 3, D 4 of the cathode - current limiting connected to the mode pin resistor, 2 e - field capacitor C H ho feedback type that outputs a voltage corresponding to the voltage held by the - at Rudoanpu, those incorporating a level shift circuit. E - In Rudoanpu 2, Q 3 and Q 4 are NPN transistors constituting the differential stage low input current, Q 5, Q 6 determines the NPN transistor, I 1, I 2 is the operating current constituting the output buffer constant a current source, Q 2 is a transistor for level shift, R 3 and R 4 are resistors for determining the level shift voltage,
Q 1 is a shift voltage output transistor.
【０００３】上記の構成の回路の動作を次に説明する。
定電流源Ｉout1とＩout2は、いずれも等しい電流Ｉout
をカレントスイッチにより切換出力する。定電流源Ｉ
out2がオン、Ｉout1がオフのときは抵抗Ｒ1 から出力さ
れる電流Ｉoutはダイオ―ドブリッジ１を順方向に流
れ、抵抗Ｒ2 からの電流Ｉout とともに合流し、定電流
源Ｉout2に流入する。この結果ダイオ―ドブリッジ１か
らなるスイッチが導通してトラック状態となり、キャパ
シタＣH の電圧は入力電圧Ｖi に追従する。定電流源Ｉ
out1がオン、Ｉout2がオフのときはダイオ―ドブリッジ
１はオフとなって、ホ―ルド状態となり、キャパシタＣ
H の電圧は入力電圧Ｖi から切離されて一定に保持され
る。ホ―ルドキャパシタＣH の保持電圧はホ―ルドアン
プを介して出力される。The operation of the circuit having the above configuration will be described below.
The constant current sources I out1 and I out2 have the same current I out
Are switched and output by a current switch. Constant current source I
out2 is turned on, the current I out I out1 is off output from the resistor R 1 is diode - flow Doburijji 1 in the forward direction, it joined together with a current I out from the resistor R 2, the constant current source I out2 Inflow. Consequently diode - Doburijji switch becomes track state conducting consisting 1, the voltage of the capacitor C H follows the input voltage V i. Constant current source I
out1 is turned on, diode when the I out2 are turned off - Doburijji 1 is turned off, ho - becomes field state, the capacitor C
H voltage is held constant is disconnected from the input voltage V i. E - holding voltage field capacitor C H ho - is output via the Rudoanpu.
【０００４】ホ―ルドアンプ２において、ＰＮＰトラン
ジスタが使用できないような高速のトラックホ―ルド回
路のために、Ｑ1 ，Ｑ2 ，Ｒ1 〜Ｒ4 からなるブ―トス
トラップ回路が使用される。この場合のブ―トストラッ
プ電圧ＶBSは次式で与えられる。 ＶBS＝ＶBE6 ＋ＶBE5 ＋（１＋Ｒ4 ／Ｒ3 ）ＶBE2 −ＶBE1 …（１） ただし、ＶBE6 ，ＶBE5 ，ＶBE2 ，ＶBE1 はそれぞれト
ランジスタＱ6 ，Ｑ5 ，Ｑ2 ，Ｑ1 のベ―スエミッタ電
圧であり、以下同様に記載する。In the hold amplifier 2, a bootstrap circuit including Q 1 , Q 2 , and R 1 to R 4 is used for a high-speed track hold circuit in which a PNP transistor cannot be used. In this case, blanking - bootstrap voltage V BS is given by the following equation. V BS = V BE6 + V BE5 + (1 + R 4 / R 3 ) V BE2 −V BE1 (1) where V BE6 , V BE5 , V BE2 , and V BE1 are transistors Q 6 , Q 5 , Q 2 , and Q BE , respectively. This is a base emitter voltage of 1 and will be similarly described below.
【０００５】このような構成のトラック・ホ―ルド回路
によれば、ホ―ルドアンプ中の高精度レベルシフトによ
るブ―トストラップ電圧が入力信号に精度よく追従する
ので、ダイオ―ドブリッジに一定の電流を流すことがで
きる。その結果、ＮＰＮトランジスタと抵抗だけの一般
的な高速ＩＣプロセスの条件のもとで、トラック・ホ―
ルド回路の高速・高精度化を図ることができる。これに
より、例えば１００ＭＨｚ１０ビット精度のトラック・
ホ―ルド回路を実現することができる。According to the track / hold circuit having such a configuration, the bootstrap voltage due to the high-precision level shift in the hold amplifier accurately follows the input signal, so that a constant current flows through the diode bridge. Can flow. As a result, under the conditions of a general high-speed IC process including only an NPN transistor and a resistor, the track hole
High speed and high precision of the shielded circuit can be achieved. As a result, for example, a track having a 10-bit accuracy of 100 MHz
A hold circuit can be realized.
【０００６】[0006]
【発明が解決しようとする課題】しかしながら、（１）
式における各ＶBEは例えば−１．５ｍＶ／℃の温度係数
を持つので、ＶBSは（２＋Ｒ4 ／Ｒ3 ）×（−１．５ｍ
Ｖ／℃）の温度係数を持つことになる。ここでＶBSの変
動がＶo の変動を引起こすことが問題となる。すなわ
ち、ブリッジ出力電圧Ｖo の変動はＶBSの変動ΔＶBSに
対し、（１＋ＩD Ｒ 1 ／ＶT ）-1倍となる。ここでＶT
はトランジスタに関する基本的な値であり、常温で２６
ｍＶである（ＶT ＝ｋＴ／ｑ，ｋ：ボルツマン係数，
Ｔ：絶対温度，ｑ：電子の素電荷）。ここでＲ4 ＝
Ｒ3 ，Ｒ1 ＝１ｋΩ，ＩD ＝１ｍＡとすると、Ｖo の変
動は、 （２＋１）×（−１．５ｍＶ／℃）×（１＋１ｍＡ×１ｋΩ／２６ｍＶ）-1 ＝−１１４μＶ／℃ となる。これがオフセット電圧のドリフトとなってしま
う点が課題である。However, (1)
Each V in the formulaBEIs, for example, a temperature coefficient of -1.5 mV / ° C.
So that VBSIs (2 + RFour/ RThree) × (-1.5m
(V / ° C.). Where VBSStrange
Movement is VoIs a problem. Sand
And the bridge output voltage VoIs VBSFluctuation ΔVBSTo
On the other hand, (1 + IDR 1/ VT)-1Double. Where VT
Is a basic value for a transistor,
mV (VT= KT / q, k: Boltzmann coefficient,
T: absolute temperature, q: elementary charge of an electron). Where RFour=
RThree, R1= 1kΩ, ID= 1 mA, VoStrange
The movement is (2 + 1) × (−1.5 mV / ° C.) × (1 + 1 mA × 1 kΩ / 26 mV)-1 = −114 μV / ° C. This results in offset voltage drift.
This is the issue.
【０００７】この発明は上記の課題を解決するためにな
されたもので、高速性を損うことなく、トラック時のＤ
Ｃオフセット電圧を小さくし、ＤＣオフセット電圧の温
度係数を小さくしたトラック・ホ―ルド回路を実現する
ことを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and has been made in consideration of the D at the time of track without deteriorating the speed.
It is an object of the present invention to realize a track-hold circuit in which the C offset voltage is reduced and the temperature coefficient of the DC offset voltage is reduced.
【０００８】[0008]
【課題を解決するための手段】本発明は、ダイオ―ドブ
リッジ回路のスイッチ動作により入力信号をホ―ルドキ
ャパシタで追従および保持し、ホ―ルドアンプから出力
するように構成したトラック・ホ―ルド回路に係るもの
で、その特徴とするところは、ホ―ルドアンプがホ―ル
ドキャパシタの保持電圧に追従したブ―トストラップ電
圧を抵抗を介してダイオ―ドブリッジ回路の駆動端子に
加えるレベルシフト回路を有し、前記レベルシフト回路
の温度補償の基準となる第１の基準電圧と、これと所定
の比を有し前記ダイオ―ドブリッジ回路の駆動電流を設
定する第２の基準電圧とを発生する基準電圧回路を備え
た点にある。According to the present invention, there is provided a track / hold circuit configured to follow and hold an input signal by a hold capacitor by a switching operation of a diode bridge circuit and output the signal from a hold amplifier. The feature of the present invention is that the hold amplifier has a level shift circuit that applies a bootstrap voltage following the hold voltage of the hold capacitor to the drive terminal of the diode bridge circuit via a resistor. A first reference voltage serving as a reference for temperature compensation of the level shift circuit and a second reference voltage having a predetermined ratio with respect to the first reference voltage and setting a drive current of the diode bridge circuit; It has a circuit.
【０００９】[0009]
【作用】第１の基準電圧に基づいてレベルシフト回路の
温度係数を補償することによりブ―トストラップ電圧の
ドリフトをなくし、第１の基準電圧と所定の比を有する
第２の基準電圧でダイオ―ドブリッジ回路の駆動電流を
設定することによりオフセット電圧を補償することがで
きる。The drift of the bootstrap voltage is eliminated by compensating the temperature coefficient of the level shift circuit based on the first reference voltage, and the second reference voltage having a predetermined ratio with respect to the first reference voltage is used for the diode. The offset voltage can be compensated by setting the drive current of the bridge circuit.
【００１０】[0010]
【実施例】図１は本発明に係る基準電圧発生回路の一実
施例を示す構成回路図である。図３と同じ部分は同一の
記号を付して説明を省略する。ホ―ルドアンプ２ａのレ
ベルシフト回路において、Ｑ7 はベ―ス端子がトランジ
スタＱ2 のエミッタ端子に接続し、コレクタ端子が正電
源ＶCCに接続する補償用のトランジスタ、Ｒ7 はその一
端がトランジスタＱ7 のエミッタ端子に接続し他端がト
ランジスタＱ5 のベ―ス端子に接続する第１の補償用抵
抗、Ｉ3 ，Ｉ4 はトランジスタＱ5 ，Ｑ6 のエミッタ端
子と負電源ＶEEの間に接続する定電流源、Ｑ8 ，Ｑ9 は
トランジスタＱ3 ，Ｑ4 のコレクタに等しい電流を流す
カレントミラ―回路を構成するトランジスタである。３
は一定の比例関係を保つ高低２つの基準電圧ＶREF1，Ｖ
REF2を発生する基準電圧回路、Ｑ11はそのコレクタ端子
が抵抗Ｒ7 の他端に接続し高圧側の第１の基準電圧Ｖ
REF1によりベ―ス端子が駆動される補償用のトランジス
タ、Ｑ12，Ｑ13はトランジスタＱ11のエミッタ端子に直
列に接続するダイオ―ド接続された補償用のトランジス
タ、Ｒ8 はトランジスタＱ13と負電源ＶEEの間に接続す
る第２の補償用抵抗である。４はダイオ―ドブリッジ回
路１の駆動電流Ｉout を切換えるカレントスイッチで、
トランジスタＱ 14と抵抗Ｒ9 からなるエミッタフォロワ
回路はカレントスイッチ４と負電源ＶEEの間に接続する
電流源を構成する。トランジスタＱ14のベ―ス端子には
基準電圧回路３の低圧側の第２の基準電圧ＶREF2が接続
する。また次のような定数関係が存在する。 Ｒ7 ＝Ｒ8 ＝Ｒx …（２） Ｒ1 ＝Ｒ2 ＝Ｒy …（３） ＶREF1／ＶREF2＝Ｒy ／２Ｒ9 …（４）1 is a circuit diagram of a reference voltage generating circuit according to the present invention.
FIG. 2 is a configuration circuit diagram illustrating an embodiment. The same parts as in FIG.
A description is omitted by attaching a symbol. Hold amplifier 2a
In the bell shift circuit, Q7Is the base terminal
Star QTwoAnd the collector terminal is positive.
Source VCC, A compensating transistor connected to R7Is one
The end is transistor Q7Connected to the emitter terminal of
Transistor QFiveThe first compensation resistor connected to the base terminal of
Anti, IThree, IFourIs the transistor QFive, Q6Emitter end of
Child and negative power supply VEEConstant current source connected between8, Q9Is
Transistor QThree, QFourA current equal to the collector of
These are transistors that constitute a current mirror circuit. 3
Is a high-low reference voltage V that maintains a constant proportional relationshipREF1, V
REF2Reference voltage circuit that generates11Is its collector terminal
Is the resistance R7Connected to the other end of the first reference voltage V
REF1Transistor for compensation in which the base terminal is driven by
Ta, Q12, Q13Is the transistor Q11Directly to the emitter terminal of
Diode connected compensation transistor connected to the column
Ta, R8Is the transistor Q13And negative power supply VEEConnect between
A second compensating resistor. 4 is diode bridge times
Drive current I of road 1outCurrent switch
Transistor Q 14And resistance R9Emitter follower consisting of
The circuit consists of a current switch 4 and a negative power supply VEEConnect between
Configure the current source. Transistor Q14To the base terminal
The second reference voltage V on the low voltage side of the reference voltage circuit 3REF2Is connected
I do. Further, the following constant relation exists. R7= R8= Rx ... (2) R1= RTwo= Ry … (3) VREF1/ VREF2= Ry/ 2R9 … (4)
【００１１】上記の構成の装置の動作を次に説明する。
この場合のブ―トストラップ電圧Ｖ BSは次式で表され
る。 ＶBS＝ＶBE6 ＋ＶBE5 ＋ＶBE7 ＋ＶBE2 −ＶBE1 ＋Ｒx Ｉx …（５） また抵抗Ｒ7 ，トランジスタＱ11〜Ｑ13，抵抗Ｒ8 を流
れる補償電流Ｉx は次式で表される。 Ｉx ＝（ＶREF1−ＶBE11−ＶBE12−ＶBE13）／Ｒx …（６） 式（６）を式（５）に代入し、全てのＶBEを等しくとる
と、 ＶBS＝ＶREF1 …（７） となり、ブ―トストラップ電圧ＶBSは温度変動のない一
定電圧となる。また式（２）〜（４）より、 Ｉout1＋Ｉout2＝ＶREF2／Ｒ9 ＝（ＶREF1・２Ｒ9 ／Ｒy ）・Ｒ9 ＝２ＶREF1／Ｒy …（８） となり、（７）式を（８）式に代入すると ＶBS＝Ｒy （Ｉout1＋Ｉout2）／２ …（９） の関係が得られるが、これはダイオ―ドブリッジの出力
Ｖo が入力Ｖi と常に等しくなるための条件を示してい
る。すなわち、図１の回路で、式（２）〜（４）を満た
すように定数を定めれば、トラックモ―ドにおいてダイ
オ―ドブリッジ１の入力Ｖi と出力Ｖo が常に等しくな
る。The operation of the apparatus having the above configuration will be described below.
Bootstrap voltage V in this case BSIs given by
You. VBS= VBE6+ VBE5+ VBE7+ VBE2-VBE1+ RxIx ... (5) The resistance R7, Transistor Q11~ Q13, Resistance R8Flow
Compensation current IxIs represented by the following equation. Ix= (VREF1-VBE11-VBE12-VBE13) / Rx ... (6) Substituting equation (6) into equation (5),BETake equal
And VBS= VREF1 ... (7) and the bootstrap voltage VBSIs one without temperature fluctuation
It becomes a constant voltage. Also, from equations (2) to (4), Iout1+ Iout2= VREF2/ R9 = (VREF1・ 2R9/ Ry) ・ R9 = 2VREF1/ Ry ... (8), and substituting equation (7) into equation (8) gives VBS= Ry(Iout1+ Iout2) / 2 ... (9) is obtained, which is the output of the diode bridge.
VoIs input ViShows the condition for always being equal to
You. That is, the circuit of FIG. 1 satisfies the equations (2) to (4).
If the constants are set as follows, the track mode
Input V of load bridge 1iAnd output VoAre always equal
You.
【００１２】このような構成のトラック・ホ―ルド回路
によれば、トラックモ―ドにおいてダイオ―ドブリッジ
の入力と出力が常に等しくなるので、ＤＣオフセットを
なくすことができる。またＶREF1とＶREF2は常に比例し
ているので、低温度ドリフトが実現できる。なお上記の
実施例において、駆動回路４およびホ―ルドアンプ２ａ
はバイポ―ラトランジスタで構成しているが、これに限
らず、ＦＥＴ等他の能働素子を用いることができる。According to the track hold circuit having such a configuration, the input and output of the diode bridge are always equal in the track mode, so that the DC offset can be eliminated. Since V REF1 and V REF2 are always proportional, low temperature drift can be realized. In the above embodiment, the driving circuit 4 and the hold amplifier 2a
Is composed of bipolar transistors, but is not limited to this, and other active elements such as FETs can be used.
【００１３】図２は図１における基準電圧回路３の具体
例で、温度特性の優れたバンドギャップ定電圧回路を用
いる場合を示す構成回路図である。以下にその構成・動
作を説明する。ｎ個のトランジスタＱ101 〜Ｑ10n とト
ランジスタＱ24とは、ベ―ス端子が共通に接続し、エミ
ッタ端子の間に抵抗Ｒ13が接続し、抵抗Ｒ13とコモンの
間に抵抗Ｒ14が接続する。トランジスタＱ21〜Ｑ23は一
般にウィルソン・カレントミラ―回路と呼ばれるもの
で、トランジスタＱ21，Ｑ22はトランジスタＱ101 〜Ｑ
10 n とトランジスタＱ24のコレクタ電流を等しくするカ
レントミラ―回路を構成し、トランジスタＱ23はカレン
トミラ―回路におけるベ―ス電流による誤差を補償する
ためのベ―ス電流補償回路を構成する。トランジスタＱ
24のコレクタ電圧はトランジスタＱ25およびＱ26からな
る２段の出力エミッタフォロワ回路および分割抵抗
Ｒ16，Ｒ15を介してトランジスタＱ101 〜Ｑ10n とトラ
ンジスタＱ24のベ―ス端子にフィ―ドバックされる。バ
ンドギャップ定電圧回路の公知の原理により、抵抗Ｒ14
の両端には正の温度係数を持った電圧が発生し、負の温
度係数を持つトランジスタＱ24のベ―スエミッタ間電圧
ＶBEと加算されて、温度係数０の電圧ＶR がトランジス
タＱ24等のベ―ス端子に現れる。その結果、次式で表さ
れる温度ドリフト０の高圧側出力電圧ＶREF1を得ること
ができる。 ＶREF1＝ＶR ・（Ｒ16＋Ｒ15）／Ｒ15 …（１０）FIG. 2 is a circuit diagram showing a specific example of the reference voltage circuit 3 shown in FIG. 1, in which a bandgap constant voltage circuit having excellent temperature characteristics is used. The configuration and operation will be described below. The n transistors Q 101 to Q 10n and the transistor Q 24, base - scan terminals are commonly connected, the resistor R 13 is connected between the emitter terminal, resistor R 13 and resistor R 14 between the common are Connecting. Transistor Q 21 to Q 23 are generally Wilson current mirror - which is called a circuit, the transistors Q 21, Q 22 is the transistor Q 101 to Q
10 n and a current mirror to equalize the collector current of the transistor Q 24 - constitute a circuit, the transistor Q 23 is current mirror - which form a scan current compensation circuit - base for compensating for errors due to scan current - base in the circuit. Transistor Q
24 of the collector voltage of the transistor Q 25 and Q in two stages consisting of 26 output emitter follower circuit and the split resistor R 16, the transistor via the R 15 Q 101 to Q 10n and the transistor Q 24 base - to the scan terminals Fi - Dobakku Is done. According to the well-known principle of the band gap constant voltage circuit, the resistor R 14
At both ends of the generated voltage having a positive temperature coefficient, base of the transistor Q 24 having a negative temperature coefficient - it is added to the Suemitta voltage V BE, the voltage V R the transistor Q 24, etc. Temperature coefficient 0 Appears at the base terminal. As a result, it is possible to obtain a high-voltage output voltage V REF1 with a temperature drift of 0 expressed by the following equation. V REF1 = V R · (R 16 + R 15 ) / R 15 (10)
【００１４】トランジスタＱ25のエミッタ端子電圧すな
わちトランジスタＱ26のベ―ス端子の電圧はＶREF1より
ＶBEだけ上がった電圧となり、約−２ｍＶの温度係数を
持つ。ここでトランジスタＱ25のエミッタ電流とトラン
ジスタＱ26のエミッタ電流を等しくとると、トランジス
タＱ25のエミッタ端子の温度係数はダイオ―ド接続され
たトランジスタＱ27のＶBEの温度係数により相殺され、
トランジスタＱ27のエミッタ端子に温度係数がほぼ０の
電圧が現れる。この電圧はトランジスタＱ27とともにカ
レントミラ―回路を構成するトランジスタＱ32のエミッ
タ端子に同電位でトラッキングされて現れる。ベ―ス電
流ドリフト補償回路５において、トランジスタＱ31はト
ランジスタＱ32のｈFEの温度変動によるコレクタ電流Ｉ
13の変化をＱ31のベ―ス電流の変化に変換し、Ｑ28，Ｑ
29，Ｒ18，Ｒ19からなるカレントミラ―回路およびＱ30
からなるベ―ス電流補償回路によりＱ31のベ―ス電流と
等しい補償用ベ―ス電流Ｉ14をトランジスタＱ32のベ―
ス端子に流入する。その結果、トランジスタＱ27のコレ
クタ電流の一部がトランジスタＱ32のベ―ス端子に流れ
込まず、トランジスタＱ27のエミッタ電流はトランジス
タＱ26のエミッタ電流と正確に等しく保たれる。以上の
結果得られる、温度補償された高圧側の定電圧出力Ｖ
REF2は次式で表される。 ＶREF2＝Ｒ12・ＶREF1／（Ｒ11＋Ｒ12） …（１１） すなわち、バンドギャップ電圧ＶREF1（約１．３Ｖ）よ
り低い定電圧出力を得ることができる。図２のトランジ
スタＱ32のベ―ス端子は図１のトランジスタＱ14のベ―
ス端子に接続され、ダイオ―ドブリッジ回路１の定電流
値を設定する。このような構成の基準電圧回路によれ
ば、基準電圧はバンドギャップ電圧に基づいているので
安定で、ＶREF1とＶREF2は（１１）式で示されるように
常に比例しているので、温度ドリフトを非常に小さくす
ることができる。[0014] The transistor Q 25 of the emitter terminal voltage, that of the transistor Q 26 base - voltage of the scan terminal becomes a voltage went up from V REF1 only V BE, with a temperature coefficient of about -2mV. Now taking equal emitter current of the emitter current of the transistor Q 26 of the transistor Q 25, the temperature coefficient of the emitter terminal of the transistor Q 25 is diode - are offset by the temperature coefficient of the de-connected V BE of the transistor Q 27,
Temperature coefficient to the emitter terminal of the transistor Q 27 appears almost 0 voltage. This voltage current mirror together with the transistor Q 27 - appear are tracked at the same potential to the emitter terminal of the transistor Q 32 which constitute the circuit. Base - in scan current drift compensation circuit 5, the collector current I due to temperature variations of h FE of the transistor Q 31 is the transistor Q 32
13 the change in the Q 31 base - into a change of the scan current, Q 28, Q
29, R 18, consisting of R 19 current mirror - circuit and Q 30
Consisting base - by scan current compensation circuit of Q 31 base - scan current equal compensation base - the scan current I 14 of the transistor Q 32 base -
Flows into the terminal. As a result, part of the collector current of the transistor Q 27 is base of the transistor Q 32 - not flow to the scan terminals, the emitter current of the transistor Q 27 is maintained exactly equal to the emitter current of the transistor Q 26. The temperature-compensated high voltage side constant voltage output V obtained as a result of the above
REF2 is represented by the following equation. V REF2 = R 12 · V REF1 / (R 11 + R 12 ) (11) That is, a constant voltage output lower than the band gap voltage V REF1 (about 1.3 V) can be obtained. Base of the transistor Q 32 in FIG. 2 - scan terminals of the transistor Q 14 in FIG. 1 base -
To set the constant current value of the diode bridge circuit 1. According to the reference voltage circuit having such a configuration, the reference voltage is stable because it is based on the bandgap voltage, and V REF1 and V REF2 are always proportional as shown by the equation (11). Can be very small.
【００１５】[0015]
【発明の効果】以上述べたように本発明によれば、高速
性を損うことなく、トラック時のＤＣオフセット電圧を
小さくし、ＤＣオフセット電圧の温度係数を小さくした
トラック・ホ―ルド回路を簡単な構成で実現することが
できる。As described above, according to the present invention, a track-hold circuit in which the DC offset voltage at the time of track is reduced and the temperature coefficient of the DC offset voltage is reduced without impairing the high-speed performance is provided. It can be realized with a simple configuration.
【図面の簡単な説明】[Brief description of the drawings]
【図１】本発明に係るトラック・ホ―ルド回路の一実施
例を示す回路構成図である。FIG. 1 is a circuit diagram showing one embodiment of a track hold circuit according to the present invention.
【図２】図１の基準電圧回路３の具体例を示す部分回路
構成図である。FIG. 2 is a partial circuit configuration diagram showing a specific example of a reference voltage circuit 3 of FIG.
【図３】従来のトラック・ホ―ルド回路を示す回路構成
図である。FIG. 3 is a circuit diagram showing a conventional track-hold circuit.
１ ダイオ―ドブリッジ回路 ２ａ ホ―ルドアンプ ３ 基準電圧回路 Ｖi 入力信号 ＣH ホ―ルドキャパシタ ＶBS ブ―トストラップ電圧 Ｒ1 ，Ｒ2 抵抗 ＶREF1 第１の基準電圧 ＶREF2 第２の基準電圧1 diode - Doburijji circuit 2a Ho - Rudoanpu third reference voltage circuit V i input signal C H E - field capacitor V BS Bed - bootstrap voltage R 1, R 2 resistor V REF1 first reference voltage V REF2 second reference voltage
Claims (1)
より入力信号をホ―ルドキャパシタで追従および保持
し、ホ―ルドアンプから出力するように構成したトラッ
ク・ホ―ルド回路において、 ホ―ルドアンプがホ―ルドキャパシタの保持電圧に追従
したブ―トストラップ電圧を抵抗を介してダイオ―ドブ
リッジ回路の駆動端子に加えるレベルシフト回路を有
し、 前記レベルシフト回路の温度補償の基準となる第１の基
準電圧と、これと所定の比を有し前記ダイオ―ドブリッ
ジ回路の駆動電流を設定する第２の基準電圧とを発生す
る基準電圧回路を備えたことを特徴とするトラック・ホ
―ルド回路。1. A track-and-hold circuit configured to follow and hold an input signal by a hold capacitor by a switch operation of a diode bridge circuit and output the signal from a hold amplifier, wherein the hold amplifier is provided with a hold amplifier. A level shift circuit for applying a bootstrap voltage following a holding voltage of a threshold capacitor to a drive terminal of a diode bridge circuit via a resistor, and a first reference voltage serving as a reference for temperature compensation of the level shift circuit. And a reference voltage circuit for generating a second reference voltage having a predetermined ratio and a drive current for the diode bridge circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3035953A JP3030887B2 (en) | 1991-03-01 | 1991-03-01 | Track hold circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3035953A JP3030887B2 (en) | 1991-03-01 | 1991-03-01 | Track hold circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0520889A JPH0520889A (en) | 1993-01-29 |
| JP3030887B2 true JP3030887B2 (en) | 2000-04-10 |
Family
ID=12456343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3035953A Expired - Fee Related JP3030887B2 (en) | 1991-03-01 | 1991-03-01 | Track hold circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3030887B2 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN118276633A (en) * | 2024-06-03 | 2024-07-02 | 南京芯惠半导体有限公司 | Voltage follower with process error compensation and method |
-
1991
- 1991-03-01 JP JP3035953A patent/JP3030887B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0520889A (en) | 1993-01-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0110007Y2 (en) | ||
| JPH0773205B2 (en) | Level conversion circuit | |
| JPH0618015B2 (en) | Current stabilization circuit | |
| US4833422A (en) | Programmable gain instrumentation amplifier | |
| US5699010A (en) | Differential amplifier circuit | |
| US4647841A (en) | Low voltage, high precision current source | |
| JPS635923B2 (en) | ||
| JPH08265060A (en) | Voltage to current conversion circuit | |
| JPH1197774A (en) | Output circuit device | |
| JP3030887B2 (en) | Track hold circuit | |
| KR890004771B1 (en) | Differential amplication | |
| US4928073A (en) | DC amplifier | |
| JPS6154286B2 (en) | ||
| US5144169A (en) | Operational amplifier circuit | |
| JP3057337B2 (en) | Reference voltage generation circuit | |
| JP2896029B2 (en) | Voltage-current converter | |
| US5079443A (en) | Voltage comparator circuit having hysteresis characteristics of narrow range of voltage | |
| JPH0226815B2 (en) | ||
| US4509020A (en) | Push-pull amplifier | |
| JPH05108180A (en) | Transistor circuit | |
| JPH11312931A (en) | Gm cell and current interpolation a/d converter using the same | |
| JPH03104095A (en) | Track holding circuit | |
| JP3074888B2 (en) | Semiconductor integrated circuit | |
| JP2001237676A (en) | Hysteresis comparator | |
| JPH06260925A (en) | Level shift circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |