JP3021145B2 - 電力供給バス上のノイズ制御の方法および装置 - Google Patents

電力供給バス上のノイズ制御の方法および装置

Info

Publication number
JP3021145B2
JP3021145B2 JP3329891A JP32989191A JP3021145B2 JP 3021145 B2 JP3021145 B2 JP 3021145B2 JP 3329891 A JP3329891 A JP 3329891A JP 32989191 A JP32989191 A JP 32989191A JP 3021145 B2 JP3021145 B2 JP 3021145B2
Authority
JP
Japan
Prior art keywords
output
power supply
supply bus
stage
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP3329891A
Other languages
English (en)
Other versions
JPH04302215A (ja
Inventor
イー． デュークス グレン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NCR International Inc
SK Hynix America Inc
Original Assignee
NCR International Inc
Hyundai Electronics America Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NCR International Inc, Hyundai Electronics America Inc filed Critical NCR International Inc
Publication of JPH04302215A publication Critical patent/JPH04302215A/ja
Application granted granted Critical
Publication of JP3021145B2 publication Critical patent/JP3021145B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は集積回路に関し、特に集
積回路の電力供給バス上に存在するスイッチングに起因
するノイズのレベルを制御する方法および装置に関す
る。
【０００２】
【従来の技術】集積回路技術における全体的傾向はより
小さく、より高速の、かつより低出力の論理ゲートの実
現に向かっている。これはゲートおよびそれらの導線の
物理的大きさを小さくでき、翻って半導体材料の単位面
積当りに一層多数の論理ゲートが製造できることを意味
する。不幸にして、出力デバイスに関してはこの全体的
傾向に直ちに追随することはできない。これは主に、出
力デバイスを外部論理入力端に接続する外部導体が比較
的に大きな容量とインダクタンスとを有するものであ
り、内部論理ゲートと同一の程度に物理的に小型化でき
ないからである。
【０００３】この事実の結果、各集積回路の顕著な部分
が接続線および外部回路を駆動するための出力パッドド
ライバで占拠されてしまう。これに関連して起こること
は、集積回路を通過する電流の大変顕著な部分が、集積
回路が供給するまたは吸収する出力電流として出力パッ
ドドライバを流れることである。
【０００４】電流の主要部分が集積回路を流れることに
加えて、最近の集積回路の出力パッドドライバの多くは
一緒に動作しそれらの電流を一緒に流す。例えば１６個
の出力パッドドライバは一緒に動作して１６ビット幅の
アドレスまたはデータバスを駆動することができる。不
幸にしてこれは１６個、３２個、ときには６４個の出力
パッドドライバの群がしばしば同時に論理状態のスイッ
チングを行うことを意味する。このような群のスイッチ
ングは過渡的電圧を集積回路の電力バス導体上に誘起す
ることがある。なぜならば物理的大きさ、寄生インダク
タンス、および寄生抵抗の制限を受ける固有の電流があ
るからである。過渡的電圧はもしも群をなすスイッチの
大多数が一つの特定状態、例えば論理高（ＨＩ）から反
対の状態、すなわち論理低ＬＯに切り替わると特に起こ
りやすい。過渡電圧が出力パッドドライバ上において示
すこの効果のため、内部論理電力供給バスを入力／出力
用電力供給バスから分離する公知方法ではこれらの問題
を解決することができない。
【０００５】寄生インダクタンスおよび抵抗は、特に非
常に高速のスイッチング速度において、これらスイッチ
ング過渡現象を一層悪化させる。その理由はインダクタ
ンス等が電流の変化に反対するからである。この反対現
象は出力パッドドライバ電力供給線を介して集積回路中
に流れ込む電流を抑制し、電源の低電位を過渡的に増大
させると共に電源の高電位を減少させるからである。電
源の低電位レベルの過渡的増大は通常グランドバウンス
と呼ばれ、また電源の高電位の過渡現象は過渡ノイズと
呼ばれる。これら両方の過渡電圧は問題を引き起こすこ
とがあり、注意深く取り扱わなければならないが、論理
低ＬＯの電圧の確定は論理高ＨＩに対してよりも厳格さ
を要求されるので、しばしばグランドバウンスが過渡問
題の中心を占める。
【０００６】電力供給過渡ノイズはノイズを発生する集
積回路のみならず、それに接続された他の集積回路の両
方に影響を与える。出力ドライバ電流により集積回路の
低電位レベルに誘起された過渡バウンスが、たまたま同
一の低電位バスを共有した無関係の論理回路に誤った論
理高ＨＩを誘起しうる。これが、なぜ集積回路がしばし
ば内部論理ゲートおよび出力パッドドライバ用に別個の
電源バスを有するかという理由である。出力パッドドラ
イバ電力供給バスは、良く知られているように、保護ダ
イオードを介して集積回路入力線上に到来する任意サー
ジを吸収するのに広く使用される。このようなわけでパ
ッドドライバ電力供給バスは通常、入力／出力電力供給
バスと呼ばれる。内部電力供給バスと出力パッドドライ
ババスの分離によって電源の高電位導体および低電位導
体を外部的に一体に接続することが可能となる。この場
合、集積回路で発生した過渡ノイズを低減するためより
大きな外部導体および抑制容量を使用することができ
る。このようにノイズを抑制し、共通の基準電位を与え
て集積回路間の信号取り扱いを促進できる。
【０００７】グランドバウンスを経験している一集積回
路から２進法出力を受けている後続の集積回路は外部的
な誤りの論理高ＨＩで駆動される可能性がある。すなわ
ち論理低ＬＯより高いが論理高ＨＩよりは低いメタ電圧
レベルにより駆動される可能性がある。他方、高電位ノ
イズ過渡現象を経験している集積回路のドライバから出
力を受信している次の集積回路は誤りの論理低ＬＯで駆
動される可能性がある。すなわち論理高ＨＩより低いが
論理低ＬＯより高いメタ電圧レベルにより駆動される可
能性がある。これらは共に好ましからぬ状況であり、こ
れまで従来の解決法はさらに別の顕著な問題をもたらし
た。
【０００８】内部的および外部的論理回路双方の過渡ノ
イズに対するこれまでの解決法の一つは、ドライバ出力
２進値が有効であると考えられる時間を、過渡電圧が鎮
静するまで遅延することである。この解決法では遅延中
に開始されたすべての誤り２進状態が、消滅されるかあ
るいは「構わず無視せよ」論理信号となることが必要で
ある。この方法につきまとう問題は各２進出力転送に予
定の大きさの遅延を組み込むことである。そのような遅
延組み込みは、より高速でより高いデータ密度を得よう
とする技術傾向に逆らうものである。
【０００９】もう一つの普遍的な解決法は、出力ドライ
バのスイッチング速度を変化させることにより出力ドラ
イバ電流の変化速度を遅延することである。この解決法
は常に、ノイズ過渡電圧を防止しおよび／または低減す
る方法として出力ドライバ電流の変化速度を遅延させ
る。上記遅延設定方法と同様、この解決法はスイッチン
グの遅延を導入するが、その遅延を出力ドライバ中に導
入して情報転送期間中に２進状態が変化するときのスイ
ッチング速度を低減する。その結果データパルスの先頭
縁および後部縁で誘起された過渡ノイズ（これがこの種
の過渡ノイズの主要なものである）の量が低減される。
加えて、出力電流が変化しうる速度を低下させることに
より、しばしば過渡ノイズ自体のみならずグランドバウ
ンス量とグランドバウンス鎮静時間とが低減される。し
かしながらこの第二の方法はグランドバウンスおよび過
渡ノイズの抑制が常に必要であるとの仮定の下に依然と
してすべてのスイッチング遷移の変化速度を遅延させ
る。従ってこれもまた、より高速のスイッチング時間へ
向かおうとする傾向を阻害するものである。
【００１０】
【発明が解決しようとする課題】従って本発明は、グラ
ンドバウンスノイズおよび／または電力供給線上の過渡
ノイズに関する問題を抑制する必要があるときのみ動作
するようにしたグランドバウンスノイズおよび過渡ノイ
ズの低減装置を提供することを課題とする。
【００１１】本発明の別の課題は必要遅延量を最小限に
するため、グランドバウンスおよび／または過渡ノイズ
量の関数として、出力電流の変化速度を遅延するグラン
ドバウンスと過渡ノイズを低減する装置を与えることで
ある。
【００１２】
【課題を解決するための手段】本発明の一局面によれば
上記目的は、出力パッドドライバを駆動する出力バッフ
ァを含む内部論理デバイスに供する別個の高レベル電力
供給バスおよび低レベル電力供給バス並びに出力パッド
ドライバを与えること、かつ内部論理電力供給バスおよ
び出力ドライババス間の相異を２進状態のスイッチング
により出力ドライババスに誘起されたノイズの関数とな
る制御信号として利用することにより達成される。この
制御信号が出力バッファ内の制御デバイスに帰還され
て、２進状態をスイッチングしている出力パッドドライ
バにより出力ドライババスに誘起されたノイズを制御可
能に低減する。
【００１３】本発明の別の局面によれば前記目的は、高
および低電位を備えた内部電力供給バスと、高および低
電位を備えた入力／出力電力供給バスと、出力パッドド
ライバとを有する集積回路に対するノイズ低減装置を与
えることにより達成される。このノイズ低減装置はさら
に多段の、かつ複数最終段付きの、非反転バッファを含
む。これら最終段の一つは前記内部電力供給バスの高お
よび低電位間に接続された第一のインバータを有する。
この第一インバータは出力パッドドライバのＰ-型トラ
ンジスタを駆動するための出力端を有する。最終段の第
二のものは内部電力供給バスの高および低電位間に接続
される第二のインバータを有する。この第二のインバー
タは出力パッドドライバのＮ-型トランジスタを駆動す
るための出力端を有する。該第一インバータと該内部低
電位電力供給バスとの間には第一の帰還デバイスが接続
される。この帰還デバイスは、該入力／出力高電位電力
供給バスの電圧レベルが低電位内部電力供給バスに対し
て減少するに伴い、該出力パッドドライバのＰ-型トラ
ンジスタを駆動する出力の変化速度を減少させるための
ものである。同様に、第二帰還デバイスが該第二のイン
バータと入力／出力低電位電力供給バスとの間に接続さ
れるが、この帰還デバイスは、該入力／出力高電位電力
供給バスの電圧レベルが該入力／出力低電位電力供給バ
スに対して減少するに伴い、出力パッドドライバのＮ-
型トランジスタを駆動する出力の変化速度を減少させる
ためのものである。本ノイズ低減装置は出力パッドドラ
イバを駆動する出力電圧の変化速度を減少させる。この
減少は入力／出力高電位電力供給バスの電圧レベルの変
化速度を減少させ、それにより２進状態をスイッチング
している出力パッドドライバで発生されるノイズ電圧を
低減する。
【００１４】以下に添付の図面を参照して本発明の詳細
を説明する。
【００１５】
【実施例】図１を参照すると公知の三段出力バッファ１
０が示されている。入力端Ｄは第一段の入力であると共
にこのバッファの入力である。この第一段はＦＥＴ１
２、１４で構成される。各ＦＥＴ１２、１４は外部導体
および／またはコンポーネントに出力すべき論理信号を
受信するため、そのゲートが入力端Ｄに接続される。Ｆ
ＥＴ１２、１４は一体となって公知のＣＭＯＳインバー
タ構成を形成する。第一段はＦＥＴ１６、１８、２０、
２２、２４および２６のイネーブル／ディスエーブル回
路網に接続される。ＥＮＡＢＬＥ入力がアクティブ低に
より駆動されるとき、ＦＥＴ１６、２６はオフにされ、
ＦＥＴ１８はオンにされる。ＦＥＴ１８にかかる電圧は
その後ＦＥＴ２０をオンにし、ＦＥＴ２２をオフにす
る。ＦＥＴ２４はオンにされたＦＥＴ２０により短絡さ
れる。ＦＥＴ２０による短絡路が完全でないとしても、
ＦＥＴ２４はアクティブＬＯ ＥＮＡＢＬＥ信号により
オンにされる。当業者はＦＥＴ２２、２６がオフになっ
ており、ＦＥＴ２０、２４がオンになっているときは、
第一段ＦＥＴ１２、１４の出力データが通常時、ＦＥＴ
３０、３２および３６、３８でそれぞれ形成される実質
的に同一の第二段インバータ２９、３５に伝播すること
が了解されよう。
【００１６】他方、もしもＥＮＡＢＬＥ入力が論理高Ｈ
Ｉで駆動されると、ＦＥＴ１６、２６はオンにされ、Ｆ
ＥＴ１８はオフにされる。このときＦＥＴ１６にかかる
電圧はＦＥＴ２２をオンにし、ＦＥＴ２０、２４をオフ
にする。ＦＥＴ２２、２６がオンの状態の下では、第一
段からの出力データは使用禁止にされ（disabled )、論
理高ＨＩが線ＦＥＴ２２を通り、線２８を介して第二段
２９へ通過し、論理低ＬＯがＦＥＴ２６を通り、線３４
を介してもう一つの第二段３５に至る。この論理高ＨＩ
は第二段２９により論理低ＬＯに反転され、これが線４
０を介して、ＦＥＴ４２、４４で構成される第三段ＣＭ
ＯＳインバータ４１に出力される。同様に第二段３５が
その入力端の論理低ＬＯを論理高ＨＩに反転して、これ
が線４６を介して、ＦＥＴ４８、５０で構成されるもう
一つの第三段ＣＭＯＳインバータ４７に出力されるＣＭ
ＯＳインバータ４１の出力は従って論理高ＨＩとなり、
ＣＭＯＳインバータ４７の出力が論理低ＬＯとなる。こ
れらの第三段出力はそれぞれ線５２、５４を介して図２
の出力ドライバ５８のＰ-ＦＥＴ６０のゲートとＮ-ＦＥ
Ｔ６２のゲートとに接続される。Ｐ-ＦＥＴ６０のゲー
トが論理高ＨＩで駆動され、Ｎ-ＦＥＴ６２のゲートが
論理低ＬＯで駆動されるとき、出力ドライバ５８は高イ
ンピーダンス出力状態に駆動される。
【００１７】再び図１を参照する。ＥＮＡＢＬＥ入力が
アクティブである（すなわちＥＮＡＢＬＥ入力は論理低
ＬＯである）ときの出力バッファ１０の２進演算を説明
する。入力ＤはＮ-ＦＥＴ１２およびＰ-ＦＥＴ１４のゲ
ートに接続される。Ｎ-ＦＥＴ１２およびＰ-ＦＥＴ１４
は、Ｎ-ＦＥＴ１２とＰ-ＦＥＴ１４との間で直列である
Ｎ-ＦＥＴ２０を除けば、ＣＭＯＳインバータ構成内の
内部高電位電力供給バスのＩＮ ＶＤＤと内部低電位電
力供給バスのＩＮ ＶＳＳとの間で直列に接続される。
しかし、前述したように、もしもＥＮＡＢＬＥ入力が論
理低ＬＯに駆動されると、Ｎ-ＦＥＴ２０は実質的に短
絡路となり、このためこの第一段がＣＭＯＳインバータ
段と等価になる。さらにもしもＮ-ＦＥＴ２０が実質的
に短絡路となると、出力線２８、３４が実質的に同等の
電圧と同等の論理レベルを有することを意味する。
【００１８】第二段２９のＰ-ＦＥＴ３０およびＮ--Ｆ
ＥＴ３２のゲートは線２８に共通して接続される。Ｐ-
ＦＥＴ３０およびＮ-ＦＥＴ３２はさらに、ＩＮ ＶＤ
ＤおよびＩＮ ＶＳＳ間に直列に、ＣＭＯＳインバータ
構成となるように直列に接続される。他の第二段３５も
同様にＰ-ＦＥＴ３６とＮ-ＦＥＴ３８のゲートが共通に
線３４に接続され、Ｐ-ＦＥＴ３６とＮ-ＦＥＴ３８がＩ
Ｎ ＶＤＤおよびＩＮＶＳＳ間にＣＭＯＳインバータ構
成となるように直列接続される。第二段２９、３５の出
力はそれぞれ、Ｐ-ＦＥＴ３０、３６およびＮ-ＦＥＴ３
２、３８の交点から取られる。線４０、４６はそれぞれ
第二段２９、３５の出力端を第三段４１、４７に接続す
る。
【００１９】第三段４１、４７は典型的なＣＭＯＳイン
バータ段であり、実質的に第二段ＣＭＯＳインバータ２
９、３５に同一である。第三段４１はＰ-ＦＥＴ４２と
Ｎ-ＦＥＴ４４から成る。Ｐ-ＦＥＴ４２のゲートおよび
Ｎ-ＦＥＴ４４のゲートは共通して第二段２９からの線
４０に接続される。Ｐ-ＦＥＴ４２およびＮ-ＦＥＴ４４
はＩＮ ＶＤＤおよびＩＮ ＶＳＳの間に直列に接続さ
れる。この直列接続のドレーンの交点は第三段４１の出
力端であり、これは線５２に接続される。もう一つの第
三段４７は同様に共に線４６に接続されたＰ-ＦＥＴ４
８およびＮ-ＦＥＴ５０のゲートに配置される。またＰ-
ＦＥＴ４８はＮ-ＦＥＴ５０のＩＮ ＶＤＤおよびＩＮ
ＶＳＳと直列に接続される。Ｐ-ＦＥＴ４８およびＮ-
ＦＥＴ５０のドレーンの交点は第三段４７の出力点であ
り、線５４に接続される。線５２および５４は第三段４
１、４７から出力論理駆動信号を、図２に示す出力パッ
ドドライバ５８に送る。
【００２０】前述したように、ＥＮＡＢＬＥ入力が低Ｌ
Ｏに駆動されるときは第二段２９および３５への入力は
論理的に同一である。さらに、カスケード構成にされた
第二段２９および第三段４１がカスケード構成の第二段
３５および第三段４７と実質的に同じであるので、出力
ドライバ５８への線５２、５４上の出力駆動信号は実質
的に同一である。このようにして出力ドライバ５８は、
アクティブ低ＬＯがそのＥＮＡＢＬＥ入力端にあるとき
の出力バッファ１０により駆動されるとき、本質的にＣ
ＭＯＳインバータである。出力バッファ１０により与え
られる論理反転と出力パッドドライバ５８の論理反転に
より変えられる三段の論理反転により変えられる三段の
論理反転によって出力線６４により出力パッド６６へ送
られる論理信号は、四個のインバータの伝播遅延により
遅延されたデータ入力Ｄ上の論理信号を非反転したもの
である。
【００２１】図２に示すように出力ドライバ５８はＰ-
ＦＥＴ６０とＮ-ＦＥＴ６２の直列接続からなる。しか
し、ＩＮ ＶＤＤおよびＩＮ ＶＳＳの間に接続する代
わりにＰ-ＦＥＴ６０とＮ-ＦＥＴ６２のこの直列の組み
合わせは入力／出力高電位電力供給バスＩ／Ｏ ＶＤＤ
と入力／出力低電位電力供給バスＩ／Ｏ ＶＳＳとの間
に接続される。別個の電力供給電位Ｉ／Ｏ ＶＤＤとＩ
／Ｏ ＶＳＳを設ける理由は、出力バッファ１０を含む
内部論理回路を、多数の出力パッドドライバ５８のよう
な一群の出力パッドドライバが同時に論理状態を変化す
るときに入力／出力電力供給バスに誘起されるグランド
バウンスノイズおよび過渡ノイズから分離するためであ
る。しかしながらバッファ１０が共通の基準レベルを有
し、このレベルから出力パッドドライバ５８を駆動する
ため、集積回路チップ上であるオフチップ位置で内部電
力供給バスＩＮ ＶＤＤおよびＩＮ ＶＳＳは入力／出
力電力供給バスＩ／Ｏ ＶＤＤとＩ／Ｏ ＶＳＳに接続
しなければならない。接続をそのようなものにしても、
依然としていくらかの防止困難なグランドバウンスおよ
び過渡ノイズ電圧が内部電力供給バスに誘起されるかも
知れない。さらに設計者はそのような電圧に対しグラン
ドバウンスおよび電力供給過渡現象が減衰消滅する鎮静
期間を含めるか、あるいはノイズ電圧により誘起された
ビットエラーを処理するためのなんらかのエラー訂正装
置を含めることが要求される。
【００２２】ここで図１および図３を参照すると、ノイ
ズ低減装置の実施例が示されている。バッファ１０’は
図１のバッファ回路１０のＥＮＡＢＬＥ回路と機能的に
同一でＦＥＴ１６、１８、２０、２２、２４、２６を含
むＥＮＡＢＬＥ回路を有する。またＦＥＴ１２、１４か
ら成る第一段は図１のバッファ回路１０の第一段と機能
的に同一である。
【００２３】第二段３５’は図１の第二段３５に相当し
てＩＮ ＶＤＤとＮ-ＦＥＴ３８’との間に直列に接続
されるＰ-ＦＥＴ３６’を有する。ただし第二段３５’
はＦＥＴ３６’、３８’の直列接続の他端が低電位電力
供給バスとしてＩ／Ｏ ＶＳＳに接続されている点が異
なる。第三段４７’は第二段３５’と同様、低電位電力
供給バスとしてＩ／Ｏ ＶＳＳに接続されている。この
ようにして図２に示す出力ドライバ段５８を駆動する段
３５’、４７’はＮ-ＦＥＴ６２と同様にＩ／Ｏ ＶＳ
Ｓに接続される。この接続により、Ｉ／Ｏ ＶＳＳ電圧
におけるＩＮＶＳＳ電圧レベルに相対的な任意のグラン
ドバウンスの増大はＮ-ＦＥＴ３８’、５０’および６
２の利得低下を引き起こす。なぜならばこのグランドバ
ウンスはそれぞれのゲート-ソース間電圧を低下させる
からである。Ｎ-ＦＥＴ３８’、５０’の利得低下は段
３５’、４７’が論理状態の切り替えに必要とする時間
を長引かせる。出力スイッチング時間を長引かせること
により、これらの利得低下は或程度のグランドバウンス
を低減する。この時間が長くなるほど、寄生インダクタ
ンスおよび寄生容量と相互作用する高周波成分の発生が
減少する。さらに、スイッチング時間を長期化すると、
グランドバウンスが生じつつあるときのみ出力ドライバ
５８の鎮静時間をより大きくする。そしてグランドバウ
ンスが生じていないときは鎮静時間を大きくしない。
【００２４】Ｉ／Ｏ ＶＳＳ上のグランドバウンスがＦ
ＥＴ３８’、５０’に与える負の帰還および利得低下に
加えて、第三段４７’、４１’は出力ドライバ５８（図
２）のスイッチング速度を一層低下させる追加的負の帰
還を与える追加成分を有し、このため以下に述べるよう
にＩ／Ｏ ＶＳＳ上のグランドバウンスとＩ／Ｏ ＶＤ
Ｄ上の過渡ノイズの両方を低減する。
【００２５】入力段に戻り、ＦＥＴ１２、１４の出力は
線２８、３４を介して第二段２９’、３５’にそれぞれ
接続される。３０’、３２’を備えた第二段２９’は機
能上、図１の第二段２９に同一である。この第二段出力
端は線４０’、４６’を介して第三段４１’、４７’に
それぞれ接続される。これは第二段２９、３４が図１の
バッファ１０の第三段４１、４７に接続されると同様で
ある。
【００２６】第三段４１’および４７’はＦＥＴ４
２’、４４’、４８’、５０’を備え、図１でＵ、Ｖ、
Ｗ、と記す点において第三段４１’、４７’が追加的Ｆ
ＥＴ７０、７２、７４、７６をそれぞれ含むことを除
き、第三段４１および４７に機能上同一である。ＦＥＴ
７０、７４はＰ-ＦＥＴで、そのソースがＩＮ ＶＤＤ
に接続され、ゲートがＩ／Ｏ ＶＳＳに接続され、ドレ
ーンがＦＥＴ４２’、４８’のソースにそれぞれ直列に
接続される。Ｎ-ＦＥＴ７６はそのソースがＩＮ ＶＳ
Ｓに接続され、ゲートがＩ／Ｏ ＶＤＤに接続され、ド
レーンがＦＥＴ４４’のソースと直列に接続される。Ｎ
-ＦＥＴ７２は前述したようにグランドバウンスが生じ
たときに第三段４７’の利得を低減するため、そのソー
スがＩ／Ｏ ＶＳＳに接続される。Ｎ-ＦＥＴ７２はそ
のゲートがＩ／Ｏ ＶＤＤに接続され、また第三段４
１’のＮ-ＦＥＴ７６の接続と同様にドレーンはＦＥＴ
５０’のソースに直列接続される。第三段４１’の出力
は線５２’を介してＦＥＴ４２’、４４’の交点から図
２の出力ドライバ５８のＰ-ＦＥＴ６０に接続される。
同様にして第三段４７’の出力は４８’と５０’の交点
から線５４’を介して出力ドライバ５８のＮ-ＦＥＴ６
２に接続される。
【００２７】作動を説明すると、これらのゲートがＩ／
Ｏ ＶＳＳに接続され、ソースがＩＮ ＶＤＤに接続さ
れた状態ではＰ-ＦＥＴ７０、７４は通常、完全にオン
にされてＩＮ ＶＤＤと第三段４１’、４７’の残りと
の間の特性オン抵抗に等しい低い直列抵抗を与える。も
しも入力／出力電源の低電位バスＩ／Ｏ ＶＳＳが瞬時
に、論理レベルのスイッチングを行う出力ドライバ５８
群によって過負荷にされてバス上にグランドバウンスを
生じると、Ｐ-ＦＥＴ７０、７４はそれらのゲート-ソー
ス間電圧を低下される。もしもゲート-ソース間電圧の
この低下が小さいと、Ｐ-ＦＥＴ７０、７４のオン抵抗
は当初不変に留まる。しかしこのゲート-ソース間電圧
がさらに低下されると、Ｐ-ＦＥＴ７０、７４のオン抵
抗はその後増大する。Ｐ-ＦＥＴ７０、７４のオン抵抗
の増大は第三段４１’、４７’のスイッチング速度を遅
速化させ、Ｉ／Ｏ ＶＳＳの瞬間的過負荷により発生さ
れるすべてのノイズを低減する。もしもＩ／Ｏ ＶＳＳ
上にノイズが実質上無いと、Ｐ-ＦＥＴ７０、７４、延
ては第三段４１’、４７’のスイッチング速度は低下さ
れない。
【００２８】Ｎ-ＦＥＴ７６はそのゲートがＩ／Ｏ Ｖ
ＤＤに接続され、ソースがＩＮ ＶＳＳに接続され、ま
たＮ-ＦＥＴ７２はそのゲートがＩ／ＯＶＤＤに接続さ
れ、ソースがＩ／Ｏ ＶＳＳに接続されており、これら
ＦＥＴはＰ-ＦＥＴ７０、７４により与えられると同様
のオペレーションを与える。このように接続されたＮ-
ＦＥＴ７２、７６は通常は完全にオンにされており、そ
れぞれ、Ｉ／Ｏ ＶＳＳおよびＩＮ ＶＳＳと第三段４
１’、４７’の残りとの間の特性オン抵抗に等しい低い
直列抵抗を与える。もしも入力／出力電力供給バスＩ／
Ｏ ＶＤＤの高電位が論理レベルのスイッチングを行っ
ている出力ドライバ５８群により瞬時に過負荷にされる
と、Ｎ-ＦＥＴ７２、７６はそれらのゲート-ソース間電
圧を低下される。かかる過負荷はバス上に過渡ノイズを
発生するものである。もしもこのゲート-ソース間電圧
の低下が小さいと、Ｎ-ＦＥＴ７２、７６のオン抵抗は
当初不変に留まる。しかし、このゲート-ソース間電圧
がさらに低下されるとＮ-ＦＥＴ７２、７６のオン抵抗
はその後増大する。Ｎ-ＦＥＴ７２、７６のオン抵抗の
増大は第三段４１’、４７’のスイッチング速度の遅速
化をもたらし、Ｉ／ＯＶＤＤの瞬間過負荷により起こさ
れるすべてのノイズを低減する。もしもＩ／Ｏ ＶＤＤ
上に実質的なノイズがないと、Ｎ-ＦＥＴ７２、７６、
延ては第三段４１’、４７’のスイッチング速度が低下
されない。
【００２９】Ｐ-ＦＥＴ７０、７４はこのように、もし
も実質的なグランドバウンスがＩ／Ｏ ＶＳＳ上に存在
すると一時的にスイッチング速度を制限し、Ｎ-ＦＥＴ
７２、７６は実質的なノイズがＩ／Ｏ ＶＤＤ上に存在
すると、一時的にスイッチング速度を制限する。Ｐ-Ｆ
ＥＴ７０、７４およびＮ-ＦＥＴ７２、７６のかかる制
限特性はこれらの重要な大きさを変化させることにより
製造段階で予め定められる。このようにして１０’は過
渡ノイズおよびグランドバウンスがないときは非常に高
速のスイッチング速度で動作できる一方、実質的にノイ
ズおよびグランドバウンスが存在するときは自ら低下さ
せたスイッチング速度で動作することができる。スイッ
チング速度を低下させることにより、Ｉ／Ｏ ＶＤＤお
よびＩ／ＯＶＳＳ上の瞬間的過負荷が低減され、これに
より２進ビットエラーを生じうる状態を低減する。
【００３０】以上、集積回路の出力ドライバにより発生
されるグランドバウンスおよび過渡ノイズ電圧を低減す
る装置を開示した。本発明は好ましい実施例を特定しこ
れについて説明し図示したが、当業者にとって形状、詳
細および用途において種々の設計変更が可能であること
を了解されたい。例えば本発明はＢｉＣＭＯＳ、ＴＴＬ
その他の論理回路群と動作させるように変更できる。
【図面の簡単な説明】
【図１】公知のＣＭＯＳ多段出力バッファの略線図であ
る。
【図２】図１に示すバッファで従来の方法により駆動さ
れる公知ＣＭＯＳ出力パッドドライバの略線図である。
【図３】本発明の一実施例によるＣＭＯＳ多段出力バッ
ファの略線図である。
【符号の説明】
１０’ バッファ回路 ２９’ 第二段 ３５’ 第二段 ４１’ 第三段 ４７’ 第三段
───────────────────────────────────────────────────── フロントページの続き (73)特許権者 592089054 エヌシーアール インターナショナル インコーポレイテッド ＮＣＲ Ｉｎｔｅｒｎａｔｉｏｎａｌ, Ｉｎｃ. アメリカ合衆国 45479 オハイオ、デ イトン サウス パターソン ブールバ ード 1700 (73)特許権者 595026416 シンバイオス・インコーポレイテッド アメリカ合衆国 コロラド州 80525 フォート コリンズ ダンフィールド コート 2001 (72)発明者 グレン イー． デュークス アメリカ合衆国 80920 コロラド、コ ロラドスプリングス、リバティー ベル ドライブ 7337 (56)参考文献 特開 平２−185114（ＪＰ，Ａ) 特開 昭64−81409（ＪＰ，Ａ) 特開 平１−105612（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03K 19/00 - 19/096 H03K 17/00 - 17/693

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】パッドドライバに接続された出力段を有す
    るバッファに使用するノイズ低減装置であって、該バッ
    ファが内部高電位および内部低電位の電力供給バスと入
    力／出力高電位および入力／出力低電位の電力供給バス
    とを有する集積回路内に設けられ、該出力段に接続さ
    れ、もしも該入力／出力低電位電力供給バスと該内部高
    電位電力供給バスとの間の電位差が減少すると、該内部
    高電位電力供給バスから出力段を介して該パッドドライ
    バに流れる電流を低減する第一装置と、該出力段に接続
    され、もしも該入力／出力高電位電力供給バスと該内部
    低電位電力供給バスとの間の電位差が減少すると、該内
    部低電位電力供給バスから出力段を介して該パッドドラ
    イバに流れる第二の電流を低減する第二装置とを含み、
    もしも該パッドドライバに接続された該入力／出力低電
    位電力供給バスにグランドバウンスノイズが生じると、
    該パッドドライバを駆動する第一電流を低減させる該第
    一装置により、ノイズを低減し、もしも該パッドドライ
    バに接続された入力／出力高電位電力供給バス上に過渡
    ノイズが生じると、該パッドドライバを駆動する該第二
    電流を提言させる該第二装置により、ノイズを低減する
    ことを特徴とするノイズ低減装置。
  2. 【請求項２】内部高電位および低電位の電力供給バスと
    入力／出力高電位および入力／出力低電位の電力供給バ
    スとを有する集積回路内に設けられるバッファにしてパ
    ッドドライバに接続された出力段を有するバッファに使
    用するノイズ低減方法であって、該入力／出力低電位バ
    スと内部高電位電力供給バスと間の電位差が減少する
    と、該出力段を介して内部高電位電力供給バスからパッ
    ドドライバへ流れる電流を低減するステップと、該入力
    ／出力高電位バスと内部低電位電力供給バスと間の電位
    差が減少するときは、該出力段を介して内部低電位電力
    供給バスからパッドドライバへ流れる第二電流を低減す
    るステップとを含むノイズ低減方法。
JP3329891A 1990-11-23 1991-11-19 電力供給バス上のノイズ制御の方法および装置 Expired - Lifetime JP3021145B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/617,846 US5059822A (en) 1990-11-23 1990-11-23 Method and apparatus for controlling noise on power supply buses
US617846 1990-11-23

Publications (2)

Publication Number Publication Date
JPH04302215A JPH04302215A (ja) 1992-10-26
JP3021145B2 true JP3021145B2 (ja) 2000-03-15

Family

ID=24475294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3329891A Expired - Lifetime JP3021145B2 (ja) 1990-11-23 1991-11-19 電力供給バス上のノイズ制御の方法および装置

Country Status (5)

Country Link
US (1) US5059822A (ja)
EP (1) EP0487212B1 (ja)
JP (1) JP3021145B2 (ja)
KR (1) KR0138774B1 (ja)
DE (1) DE69120901T2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2897195B2 (ja) * 1990-07-13 1999-05-31 沖電気工業株式会社 半導体集積回路のノイズ吸収回路
US5428303A (en) * 1994-05-20 1995-06-27 National Semiconductor Corporation Bias generator for low ground bounce output driver
US5473263A (en) * 1994-12-19 1995-12-05 Advanced Micro Devices, Inc. Negative feedback to reduce voltage oscillation in CMOS output buffers
US5739714A (en) * 1995-10-24 1998-04-14 Lucent Technologies, Inc. Apparatus for controlling ground bounce
DE19751540C1 (de) * 1997-11-20 1999-04-08 Siemens Ag Integrierte Halbleiterschaltung mit wenigstens zwei Versorgungsnetzen
US6459313B1 (en) 1998-09-18 2002-10-01 Lsi Logic Corporation IO power management: synchronously regulated output skew
JP4652729B2 (ja) * 2004-06-28 2011-03-16 富士通セミコンダクター株式会社 半導体装置
US7409659B2 (en) * 2004-11-12 2008-08-05 Agere Systems Inc. System and method for suppressing crosstalk glitch in digital circuits
US20070090385A1 (en) * 2005-10-21 2007-04-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS635553A (ja) * 1986-06-25 1988-01-11 Fujitsu Ltd バツフア回路
US4731553A (en) * 1986-09-30 1988-03-15 Texas Instruments Incorporated CMOS output buffer having improved noise characteristics
US4791326A (en) * 1987-01-22 1988-12-13 Intel Corporation Current controlled solid state switch
US4825099A (en) * 1987-12-04 1989-04-25 Ford Microelectronics Feedback-controlled current output driver having reduced current surge
US4906866A (en) * 1987-12-22 1990-03-06 Motorola, Inc. Output buffer for improving di/dt
JP2573320B2 (ja) * 1988-07-11 1997-01-22 株式会社東芝 出力バッファ回路
US4880997A (en) * 1988-08-18 1989-11-14 Ncr Corporation Low noise output buffer circuit

Also Published As

Publication number Publication date
DE69120901D1 (de) 1996-08-22
JPH04302215A (ja) 1992-10-26
DE69120901T2 (de) 1997-03-06
US5059822A (en) 1991-10-22
EP0487212A3 (en) 1992-09-02
EP0487212B1 (en) 1996-07-17
KR0138774B1 (en) 1998-06-15
EP0487212A2 (en) 1992-05-27
KR920011068A (ko) 1992-06-27

Similar Documents

Publication Publication Date Title
JP3258866B2 (ja) 集積回路
EP0493873B1 (en) CMOS output buffer circuit with ground bounce reduction
US5036222A (en) Output buffer circuit with output voltage sensing for reducing switching induced noise
US5041741A (en) Transient immune input buffer
JP2922028B2 (ja) 半導体集積回路の出力回路
JP2572500B2 (ja) ドライバ回路、低ノイズドライバ回路及び低ノイズ低電圧スイングドライバ・レシーバ回路
JP3093380B2 (ja) 半導体集積回路における信号出力回路
US5034629A (en) Output control circuit for reducing through current in CMOS output buffer
US20020149392A1 (en) Level adjustment circuit and data output circuit thereof
US5592104A (en) Output buffer having transmission gate and isolated supply terminals
US5121000A (en) Edge-rate feedback CMOS output buffer circuits
EP0346876B1 (en) Semiconductor integrated circuit having a CMOS inverter
US5854560A (en) CMOS output buffer having a high current driving capability with low noise
JP3021145B2 (ja) 電力供給バス上のノイズ制御の方法および装置
JPH0529169B2 (ja)
US6414524B1 (en) Digital output buffer for MOSFET device
JP2724331B2 (ja) Ｔｔｌ出力ドライバゲート構成
EP1454414B1 (en) High-speed output circuit with low voltage capability
US5541528A (en) CMOS buffer circuit having increased speed
US6175598B1 (en) Output noise control scheme for multiple I/O's
JP3466667B2 (ja) ノイズ減少回路を有する出力バッファ回路
US6307414B1 (en) Slew rate/propagation delay selection circuit
JPH05327470A (ja) Ｂｉｃｍｏｓ出力バッファノイズ低減回路
JP3190191B2 (ja) 出力バッファ回路
JP2535081B2 (ja) 出力駆動回路

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

S631 Written request for registration of reclamation of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313631

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080114

Year of fee payment: 8

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090114

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100114

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110114

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120114

Year of fee payment: 12

EXPY Cancellation because of completion of term