JP3018721B2 - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JP3018721B2 JP3018721B2 JP4065617A JP6561792A JP3018721B2 JP 3018721 B2 JP3018721 B2 JP 3018721B2 JP 4065617 A JP4065617 A JP 4065617A JP 6561792 A JP6561792 A JP 6561792A JP 3018721 B2 JP3018721 B2 JP 3018721B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output
- photoelectric conversion
- horizontal
- amplification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Description
【0001】
【産業上の利用分野】本発明はアレイ状をなした光電変
換素子の光情報を増幅して、高速、高S/Nに信号読み
出しを行うイメージセンサに関するものである。
換素子の光情報を増幅して、高速、高S/Nに信号読み
出しを行うイメージセンサに関するものである。
【0002】
【従来の技術】イメージセンサの高感度化、高S/N化
を満たすための方法が特開平1−243675号公報に
おいて論じられている。上記の従来例のイメージセンサ
の構成図として図5を用いて述べる。各画素はフォトダ
イオード1、フォトダイオード1から与えられる電圧を
増幅するための画素増幅トランジスタ2、フォトダイオ
ード1と画素増幅トランジスタ2のゲートとの間に存在
して垂直シフトレジスタ10からフォトゲート線25を
介して走査されるフォトゲートトランジスタ26、フォ
トダイオード1をリセットするためのリセットトランジ
スタ4を各々有する。画素増幅トランジスタ2のゲート
及びリセットトランジスタ4のソースはフォトゲートト
ランジスタ26を介してフォトダイオード1に、画素増
幅トランジスタ2のドレインとリセットトランジスタ4
のドレインは垂直ドレイン線12に各々接続されてい
る。フォトゲートトランジスタ26のゲートはフォトゲ
ート線25に、画素増幅トランジスタ2のソースは垂直
信号線14に接続されている。ここでリセットトランジ
スタ4のゲートに接続する垂直ゲート線13と垂直ドレ
イン線12とフォトゲート線25は、共に垂直シフトレ
ジスタ10により選択走査される。垂直信号線14は信
号リセットゲート線16がゲートを制御している信号リ
セットスイッチトランジスタ15によって信号リセット
線3に落とされており、また蓄積容量ゲート線18、2
8がゲートを制御している蓄積容量スイッチトランジス
タ17、27を介して蓄積容量19、29にも接続され
ている。蓄積容量19、29は水平シフトレジスタ22
から水平ゲート線21を介して選択走査される水平スイ
ッチトランジスタ20により、水平信号線23、24に
接続されている。
を満たすための方法が特開平1−243675号公報に
おいて論じられている。上記の従来例のイメージセンサ
の構成図として図5を用いて述べる。各画素はフォトダ
イオード1、フォトダイオード1から与えられる電圧を
増幅するための画素増幅トランジスタ2、フォトダイオ
ード1と画素増幅トランジスタ2のゲートとの間に存在
して垂直シフトレジスタ10からフォトゲート線25を
介して走査されるフォトゲートトランジスタ26、フォ
トダイオード1をリセットするためのリセットトランジ
スタ4を各々有する。画素増幅トランジスタ2のゲート
及びリセットトランジスタ4のソースはフォトゲートト
ランジスタ26を介してフォトダイオード1に、画素増
幅トランジスタ2のドレインとリセットトランジスタ4
のドレインは垂直ドレイン線12に各々接続されてい
る。フォトゲートトランジスタ26のゲートはフォトゲ
ート線25に、画素増幅トランジスタ2のソースは垂直
信号線14に接続されている。ここでリセットトランジ
スタ4のゲートに接続する垂直ゲート線13と垂直ドレ
イン線12とフォトゲート線25は、共に垂直シフトレ
ジスタ10により選択走査される。垂直信号線14は信
号リセットゲート線16がゲートを制御している信号リ
セットスイッチトランジスタ15によって信号リセット
線3に落とされており、また蓄積容量ゲート線18、2
8がゲートを制御している蓄積容量スイッチトランジス
タ17、27を介して蓄積容量19、29にも接続され
ている。蓄積容量19、29は水平シフトレジスタ22
から水平ゲート線21を介して選択走査される水平スイ
ッチトランジスタ20により、水平信号線23、24に
接続されている。
【0003】次に従来例の動作は以下の如く説明されて
いる。光の入射によりフォトダイオード1内には信号電
荷が生じて蓄えられる。水平ブランキング期間内に、ま
ず垂直シフトレジスタ10によって選択した行の垂直ド
レイン線12及び垂直ゲート線13を”H”レベルに設
定し、同時に信号リセットゲート線16及び信号リセッ
ト線3を”H”レベルに設定することにより上記選択行
の画素増幅トランジスタ2のゲートをリセットする。こ
の後、ゲートをリセットした画素増幅トランジスタ2の
ソース端子出力の蓄積容量19への充電を、蓄積容量ゲ
ート線18で蓄積容量スイッチトランジスタ17を一定
期間オン状態とすることにより行う。さらにその後、フ
ォトゲート線25を”H”レベルにすることによりフォ
トゲートトランジスタ26をオンしてフォトダイオード
1に蓄積されていた信号電荷を画素増幅トランジスタ2
のゲートへ読み出して画素増幅トランジスタ2のソース
端子出力の蓄積容量29への充電を、蓄積容量ゲート線
28で蓄積容量スイッチトランジスタ27を一定期間オ
ン状態とすることにより行う。次いで水平走査期間内
に、水平シフトレジスタ22が水平ゲート線21を介し
て水平スイッチトランジスタ20を順次オンさせると、
各蓄積容量19、29は水平スイッチトランジスタ20
を介して水平信号線23、24に接続されることにな
り、蓄積容量19、29に蓄積されていた増幅信号電荷
による明時出力と暗時出力が画素毎に同時に、図示して
いない後段での差動用出力として得られる。
いる。光の入射によりフォトダイオード1内には信号電
荷が生じて蓄えられる。水平ブランキング期間内に、ま
ず垂直シフトレジスタ10によって選択した行の垂直ド
レイン線12及び垂直ゲート線13を”H”レベルに設
定し、同時に信号リセットゲート線16及び信号リセッ
ト線3を”H”レベルに設定することにより上記選択行
の画素増幅トランジスタ2のゲートをリセットする。こ
の後、ゲートをリセットした画素増幅トランジスタ2の
ソース端子出力の蓄積容量19への充電を、蓄積容量ゲ
ート線18で蓄積容量スイッチトランジスタ17を一定
期間オン状態とすることにより行う。さらにその後、フ
ォトゲート線25を”H”レベルにすることによりフォ
トゲートトランジスタ26をオンしてフォトダイオード
1に蓄積されていた信号電荷を画素増幅トランジスタ2
のゲートへ読み出して画素増幅トランジスタ2のソース
端子出力の蓄積容量29への充電を、蓄積容量ゲート線
28で蓄積容量スイッチトランジスタ27を一定期間オ
ン状態とすることにより行う。次いで水平走査期間内
に、水平シフトレジスタ22が水平ゲート線21を介し
て水平スイッチトランジスタ20を順次オンさせると、
各蓄積容量19、29は水平スイッチトランジスタ20
を介して水平信号線23、24に接続されることにな
り、蓄積容量19、29に蓄積されていた増幅信号電荷
による明時出力と暗時出力が画素毎に同時に、図示して
いない後段での差動用出力として得られる。
【0004】上記の図5を用いて説明した回路構成図
を、その増幅部も含んだ画素部を一般化して描き直した
のが図6であり、この従来例と以後説明する本発明との
比較と議論のために本質的に必要な箇所を分かり易くし
たものである。図6において図5と同一番号の構成要素
は図5におけるものに等しいので説明を省略する。図6
において5は増幅トランジスタ、リセットトランジスタ
そしてスイッチとして働くゲートトランジスタ等の、1
つの光電変換素子毎に付随する画素部構成要素を一括り
にしたもので以下において増幅画素5と呼ぶことにす
る。図5における垂直ドレイン線12、垂直ゲート線1
3、フォトゲート線25等を代表して図6において6、
7という垂直シフトレジスタ10からの2種類の駆動線
で描き直している。即ち増幅画素5はその中身を図5に
おけるその相当部分だけに限らず、垂直シフトレジスタ
10からの駆動によって光電変換素子自体若しくは光電
変換素子出力を増幅したものを、フォロワ出力を介する
介さないに拘らず、垂直出力線14に同一行毎に順次に
出力するものであれば如何なるものでも、以下の議論は
成り立つものである。各増幅画素部5を駆動するために
必要な垂直シフトレジスタ10からの駆動線は当然図6
において表わした6、7の2種類だけに限るものでな
く、1種類または3種類以上でもよい。
を、その増幅部も含んだ画素部を一般化して描き直した
のが図6であり、この従来例と以後説明する本発明との
比較と議論のために本質的に必要な箇所を分かり易くし
たものである。図6において図5と同一番号の構成要素
は図5におけるものに等しいので説明を省略する。図6
において5は増幅トランジスタ、リセットトランジスタ
そしてスイッチとして働くゲートトランジスタ等の、1
つの光電変換素子毎に付随する画素部構成要素を一括り
にしたもので以下において増幅画素5と呼ぶことにす
る。図5における垂直ドレイン線12、垂直ゲート線1
3、フォトゲート線25等を代表して図6において6、
7という垂直シフトレジスタ10からの2種類の駆動線
で描き直している。即ち増幅画素5はその中身を図5に
おけるその相当部分だけに限らず、垂直シフトレジスタ
10からの駆動によって光電変換素子自体若しくは光電
変換素子出力を増幅したものを、フォロワ出力を介する
介さないに拘らず、垂直出力線14に同一行毎に順次に
出力するものであれば如何なるものでも、以下の議論は
成り立つものである。各増幅画素部5を駆動するために
必要な垂直シフトレジスタ10からの駆動線は当然図6
において表わした6、7の2種類だけに限るものでな
く、1種類または3種類以上でもよい。
【0005】
【発明が解決しようとする課題】上記の従来例は、明時
及び暗時相当時の差動用出力を得てこれの差動出力を得
ることによって、画素増幅トランジスタのゲートのリセ
ットノイズや、画素増幅トランジスタのノイズの低周波
成分を抑圧できて高S/N出力を最終的に達成するため
に、各列毎にある垂直信号線の電位を蓄積容量に充電
し、これを水平信号線の有する容量と分圧して信号出力
を取り出している。即ち、フォトダイオードの端子電位
の光情報による電位変動が、比較的大きな容量値を有す
る画素増幅トランジスタのゲート容量によって減衰を受
け、更にその減衰した電位変動量のフォロワ出力が水平
信号線の容量によって再び減衰を受けることになる。こ
のことはイメージセンサが多画素化すると共にフォトダ
イオードの得る光電荷が減少することで一層深刻にな
る。
及び暗時相当時の差動用出力を得てこれの差動出力を得
ることによって、画素増幅トランジスタのゲートのリセ
ットノイズや、画素増幅トランジスタのノイズの低周波
成分を抑圧できて高S/N出力を最終的に達成するため
に、各列毎にある垂直信号線の電位を蓄積容量に充電
し、これを水平信号線の有する容量と分圧して信号出力
を取り出している。即ち、フォトダイオードの端子電位
の光情報による電位変動が、比較的大きな容量値を有す
る画素増幅トランジスタのゲート容量によって減衰を受
け、更にその減衰した電位変動量のフォロワ出力が水平
信号線の容量によって再び減衰を受けることになる。こ
のことはイメージセンサが多画素化すると共にフォトダ
イオードの得る光電荷が減少することで一層深刻にな
る。
【0006】
【課題を解決するための手段】上記課題の原因は、増幅
素子毎に生じるパラメータのばらつきから生じる固定パ
ターンノイズを避けるために同一画素に関する明時出力
及び暗時出力とを唯一の増幅経路を介して出力しようと
して、蓄積容量への電圧情報の蓄積という形で明時出力
と暗時出力とで経路が分かれた後での信号形態は電荷の
形態かその電荷に基づく電圧値という形態でしか読み出
さないことにある。本発明は上記の課題を解決するため
に、出力ライン容量の影響による出力低下を避ける目的
で、明時出力電圧及び暗時出力電圧をフォロワ段を介し
てインピーダンス変換してから各々蓄積容量に蓄積し各
々に対して独立した増幅トランジスタ及びその読み出し
スイッチを設けると共に、固定パターンノイズを抑制す
る目的で、同一列に帰属する明時出力用の増幅トランジ
スタ更には読み出しスイッチと暗時出力用の増幅トラン
ジスタ更には読み出しスイッチとが対を成して互いにそ
のチップ内レイアウトとしての幾何学的重心を一致させ
るような、分割された基本素子からなる複合素子を増幅
トランジスタ及び読み出しスイッチとしている。
素子毎に生じるパラメータのばらつきから生じる固定パ
ターンノイズを避けるために同一画素に関する明時出力
及び暗時出力とを唯一の増幅経路を介して出力しようと
して、蓄積容量への電圧情報の蓄積という形で明時出力
と暗時出力とで経路が分かれた後での信号形態は電荷の
形態かその電荷に基づく電圧値という形態でしか読み出
さないことにある。本発明は上記の課題を解決するため
に、出力ライン容量の影響による出力低下を避ける目的
で、明時出力電圧及び暗時出力電圧をフォロワ段を介し
てインピーダンス変換してから各々蓄積容量に蓄積し各
々に対して独立した増幅トランジスタ及びその読み出し
スイッチを設けると共に、固定パターンノイズを抑制す
る目的で、同一列に帰属する明時出力用の増幅トランジ
スタ更には読み出しスイッチと暗時出力用の増幅トラン
ジスタ更には読み出しスイッチとが対を成して互いにそ
のチップ内レイアウトとしての幾何学的重心を一致させ
るような、分割された基本素子からなる複合素子を増幅
トランジスタ及び読み出しスイッチとしている。
【0007】
【作用】上記の課題解決のための手段を用いることによ
り、明時出力と暗時出力を出力の減衰を招かぬよう増幅
を行い感度向上を実現できると共に、同一画素に関する
明時出力の増幅段の素子と暗時出力の増幅段の素子との
素子パラメータの整合をとることが可能になる。即ち増
幅段の素子の素子パラメータを、対を成したものに関し
て互いに一致させたことにより、明時出力と暗時出力と
を各々異なる増幅経路を介して増幅出力を得て高感度化
を達成し、且つ固定パターンノイズの抑制も達成され、
その差動出力をとれば極めて高感度、高S/Nなる映像
信号出力が得られるイメージセンサを実現できる。
り、明時出力と暗時出力を出力の減衰を招かぬよう増幅
を行い感度向上を実現できると共に、同一画素に関する
明時出力の増幅段の素子と暗時出力の増幅段の素子との
素子パラメータの整合をとることが可能になる。即ち増
幅段の素子の素子パラメータを、対を成したものに関し
て互いに一致させたことにより、明時出力と暗時出力と
を各々異なる増幅経路を介して増幅出力を得て高感度化
を達成し、且つ固定パターンノイズの抑制も達成され、
その差動出力をとれば極めて高感度、高S/Nなる映像
信号出力が得られるイメージセンサを実現できる。
【0008】
【実施例】本発明の実施例1のイメージセンサの構成図
を図1に示す。図6において同番号で示したものと同様
に、本図において5は増幅画素、10は垂直シフトレジ
スタ、6及び7は共に垂直シフトレジスタ10からの駆
動線、14は垂直信号線、22は水平シフトレジスタで
ある。各々の増幅画素5は行毎に垂直シフトレジスタ1
0によって共通の駆動線6及び7を介して駆動されると
共に列毎には共通の垂直信号線14に接続されている。
垂直信号線14は蓄積容量ゲート線42及び43により
駆動される蓄積容量スイッチトランジスタ8及び9を介
して蓄積容量30及び31に列毎に接続されると共に信
号リセットゲート線41により駆動される垂直信号線リ
セットスイッチトランジスタ11を介して接地されてい
る。蓄積容量30及び31は各々水平増幅トランジスタ
32及び33のゲートに接続されていると共に、また蓄
積容量クリヤゲート線44により駆動される蓄積容量ク
リヤトランジスタ34及び35を介して接地されてい
る。ここで蓄積容量30及び31は水平スイッチトラン
ジスタ32及び33のゲート容量や蓄積容量スイッチト
ランジスタ8及び9のソース拡散接合容量や蓄積容量ク
リヤトランジスタ34及び35のドレイン拡散接合容量
等の寄生容量のみから構成されていても、更に新たに容
量を構成してこれに付加したものでもよい。水平増幅ト
ランジスタ32及び33は各々水平シフトレジスタ22
からの水平ゲート線40により駆動される水平スイッチ
トランジスタ36及び37を介して水平信号線38及び
39に接続されている。
を図1に示す。図6において同番号で示したものと同様
に、本図において5は増幅画素、10は垂直シフトレジ
スタ、6及び7は共に垂直シフトレジスタ10からの駆
動線、14は垂直信号線、22は水平シフトレジスタで
ある。各々の増幅画素5は行毎に垂直シフトレジスタ1
0によって共通の駆動線6及び7を介して駆動されると
共に列毎には共通の垂直信号線14に接続されている。
垂直信号線14は蓄積容量ゲート線42及び43により
駆動される蓄積容量スイッチトランジスタ8及び9を介
して蓄積容量30及び31に列毎に接続されると共に信
号リセットゲート線41により駆動される垂直信号線リ
セットスイッチトランジスタ11を介して接地されてい
る。蓄積容量30及び31は各々水平増幅トランジスタ
32及び33のゲートに接続されていると共に、また蓄
積容量クリヤゲート線44により駆動される蓄積容量ク
リヤトランジスタ34及び35を介して接地されてい
る。ここで蓄積容量30及び31は水平スイッチトラン
ジスタ32及び33のゲート容量や蓄積容量スイッチト
ランジスタ8及び9のソース拡散接合容量や蓄積容量ク
リヤトランジスタ34及び35のドレイン拡散接合容量
等の寄生容量のみから構成されていても、更に新たに容
量を構成してこれに付加したものでもよい。水平増幅ト
ランジスタ32及び33は各々水平シフトレジスタ22
からの水平ゲート線40により駆動される水平スイッチ
トランジスタ36及び37を介して水平信号線38及び
39に接続されている。
【0009】次に図1に示した実施例1の動作を説明す
る。増幅画素5の中では光の入射によりフォトダイオー
ドやフォトトランジスタに生じた信号電荷が蓄えられ
る。水平ブランキング期間内に、まず、以下の明時出力
電圧の蓄積容量への充電に先だって、信号リセットゲー
ト線41により駆動される垂直信号線リセットスイッチ
トランジスタ11によって垂直信号線14のリセットを
行うと共に、蓄積容量クリヤゲート線44により駆動さ
れる蓄積容量クリヤトランジスタ34及び35によって
蓄積容量30及び31のリセットを行う。次に、垂直シ
フトレジスタ10によって選択した行の駆動線6及び7
によって上記選択行の増幅画素5の光情報を担った出力
即ち明時出力を垂直信号線14に出力すると共に蓄積容
量ゲート線42の駆動により蓄積容量スイッチトランジ
スタ8が一定期間オン状態となって、選択行の増幅画素
5の明時出力電圧が蓄積容量30に列毎に蓄積される。
この後、信号リセットゲート線41により駆動される垂
直信号線リセットスイッチトランジスタ11によって垂
直信号線14のリセットを再び行って後に、上記選択行
の増幅画素5が駆動線6及び7によりリセットされ垂直
信号線14に対して今度は暗時出力に相当するリセット
直後の出力電圧が出力されると共に蓄積容量ゲート線4
3の駆動により蓄積容量スイッチトランジスタ9が一定
期間オン状態となって、上記選択行の増幅画素5の暗時
出力電圧が蓄積容量31に列毎に蓄積される。以上のよ
うに明時出力電圧及び暗時出力電圧が蓄積された蓄積容
量30及び31は大きい電流駆動能力を有した水平増幅
トランジスタ32及び33のゲート端子に接続されてい
る。次いで水平走査期間内に、水平シフトレジスタ22
が水平ゲート線40を介して水平スイッチトランジスタ
36及び37を順次オンさせると、各蓄積容量30及び
31に蓄積された明時出力電圧及び暗時出力電圧は水平
増幅トランジスタ32及び33によって増幅されて、そ
の出力が水平スイッチトランジスタ36及び37を介し
て水平信号線38及び39に接続されることになり、蓄
積容量30及び31に蓄積されていた増幅信号電荷によ
る明時出力と暗時出力が増幅された形で画素毎に同時に
出力される。この2種の出力信号を、図示していない
が、後段において差動増幅すればスパイクノイズを削減
できS/Nの向上が可能になる。
る。増幅画素5の中では光の入射によりフォトダイオー
ドやフォトトランジスタに生じた信号電荷が蓄えられ
る。水平ブランキング期間内に、まず、以下の明時出力
電圧の蓄積容量への充電に先だって、信号リセットゲー
ト線41により駆動される垂直信号線リセットスイッチ
トランジスタ11によって垂直信号線14のリセットを
行うと共に、蓄積容量クリヤゲート線44により駆動さ
れる蓄積容量クリヤトランジスタ34及び35によって
蓄積容量30及び31のリセットを行う。次に、垂直シ
フトレジスタ10によって選択した行の駆動線6及び7
によって上記選択行の増幅画素5の光情報を担った出力
即ち明時出力を垂直信号線14に出力すると共に蓄積容
量ゲート線42の駆動により蓄積容量スイッチトランジ
スタ8が一定期間オン状態となって、選択行の増幅画素
5の明時出力電圧が蓄積容量30に列毎に蓄積される。
この後、信号リセットゲート線41により駆動される垂
直信号線リセットスイッチトランジスタ11によって垂
直信号線14のリセットを再び行って後に、上記選択行
の増幅画素5が駆動線6及び7によりリセットされ垂直
信号線14に対して今度は暗時出力に相当するリセット
直後の出力電圧が出力されると共に蓄積容量ゲート線4
3の駆動により蓄積容量スイッチトランジスタ9が一定
期間オン状態となって、上記選択行の増幅画素5の暗時
出力電圧が蓄積容量31に列毎に蓄積される。以上のよ
うに明時出力電圧及び暗時出力電圧が蓄積された蓄積容
量30及び31は大きい電流駆動能力を有した水平増幅
トランジスタ32及び33のゲート端子に接続されてい
る。次いで水平走査期間内に、水平シフトレジスタ22
が水平ゲート線40を介して水平スイッチトランジスタ
36及び37を順次オンさせると、各蓄積容量30及び
31に蓄積された明時出力電圧及び暗時出力電圧は水平
増幅トランジスタ32及び33によって増幅されて、そ
の出力が水平スイッチトランジスタ36及び37を介し
て水平信号線38及び39に接続されることになり、蓄
積容量30及び31に蓄積されていた増幅信号電荷によ
る明時出力と暗時出力が増幅された形で画素毎に同時に
出力される。この2種の出力信号を、図示していない
が、後段において差動増幅すればスパイクノイズを削減
できS/Nの向上が可能になる。
【0010】本実施例によれば、水平増幅トランジスタ
32及び33と水平スイッチトランジスタ36及び37
を電流駆動能力が大きくなるように設計してある。従っ
て蓄積容量30及び31に蓄えられた明時及び暗時出力
電圧を電圧出力として水平信号線38及び39に出力す
る場合には、蓄積容量30及び31に蓄積された電圧値
のフォロワ出力が、高速に且つ電圧値の減衰が殆どなく
水平信号線38及び39に出力される。即ち高速、高感
度のイメージセンサが実現される。また蓄積容量30及
び31に蓄えられた明時及び暗時出力電圧を電流出力と
して水平信号線38及び39に出力する場合には、蓄積
容量30及び31に蓄積された電圧が水平増幅トランジ
スタ32及び33と水平スイッチトランジスタ36及び
37とを介して電流増幅出力が、高速に水平信号線38
及び39に出力され、高速、高感度のイメージセンサが
実現される。
32及び33と水平スイッチトランジスタ36及び37
を電流駆動能力が大きくなるように設計してある。従っ
て蓄積容量30及び31に蓄えられた明時及び暗時出力
電圧を電圧出力として水平信号線38及び39に出力す
る場合には、蓄積容量30及び31に蓄積された電圧値
のフォロワ出力が、高速に且つ電圧値の減衰が殆どなく
水平信号線38及び39に出力される。即ち高速、高感
度のイメージセンサが実現される。また蓄積容量30及
び31に蓄えられた明時及び暗時出力電圧を電流出力と
して水平信号線38及び39に出力する場合には、蓄積
容量30及び31に蓄積された電圧が水平増幅トランジ
スタ32及び33と水平スイッチトランジスタ36及び
37とを介して電流増幅出力が、高速に水平信号線38
及び39に出力され、高速、高感度のイメージセンサが
実現される。
【0011】なお、以上の説明において明時出力電圧の
蓄積容量への蓄積を暗時出力電圧の蓄積容量への蓄積に
先だって行うと説明したが、逆の順番で蓄積作用を行っ
ても同様な効果を得られること、また垂直信号線14の
リセット時の電位及び蓄積容量30、31のクリヤ時の
電位は共にウェル接地電位として図示、説明を行ってき
たが、特定の一定電圧値に設定してもよいこと、は言う
までもない。高い駆動能力を与えるためにそのゲート面
積が十分大きくすれば、水平増幅トランジスタ32及び
33のゲートの寄生容量は大きくなり特に蓄積容量のた
めに容量素子を作り込まなくてもよい。図1では2行2
列のエリアセンサとして図示、説明を行ってきたが、よ
り多数行多数列のエリアセンサ及び1行N列のリニアセ
ンサに容易に拡張できるものである。
蓄積容量への蓄積を暗時出力電圧の蓄積容量への蓄積に
先だって行うと説明したが、逆の順番で蓄積作用を行っ
ても同様な効果を得られること、また垂直信号線14の
リセット時の電位及び蓄積容量30、31のクリヤ時の
電位は共にウェル接地電位として図示、説明を行ってき
たが、特定の一定電圧値に設定してもよいこと、は言う
までもない。高い駆動能力を与えるためにそのゲート面
積が十分大きくすれば、水平増幅トランジスタ32及び
33のゲートの寄生容量は大きくなり特に蓄積容量のた
めに容量素子を作り込まなくてもよい。図1では2行2
列のエリアセンサとして図示、説明を行ってきたが、よ
り多数行多数列のエリアセンサ及び1行N列のリニアセ
ンサに容易に拡張できるものである。
【0012】ところで上記発明例において、水平信号線
38及び39への出力形態が電圧出み力の場合には各列
毎において対をなしている水平増幅トランジスタ32と
33との素子パラメータの整合性がよいことが必要条件
であり、水平信号線38及び39への出力形態が電流出
力の場合には各列毎において対をなしている水平増幅ト
ランジスタ32と33との素子パラメータの整合性と水
平スイッチトランジスタ36と37との素子パラメータ
の整合性がよいことが必要条件である。これらの対をな
す素子のパラメータの整合性不良は固定パターンノイズ
になる。そこで素子パラメータの整合性の向上のため
に、各素子を複数個の単位素子に分割して、対となるべ
き素子の単位素子を互いにマスクレイアウトに関して交
差配置することで上記対をなすべき素子同士の幾何学的
重心を一致させる。そのような例を図2(a)、
(b)、(c)、(d)に示す。図2(a)は単純な回
路表記であり、ここに図示された2つのトランジスタが
対となっていてその素子パラメータの整合性が求められ
るとき、各々の素子を例えば2分割して図2(b)に示
すように4つの単位素子からなる構成とする。図2
(a)と(b)において等しい記号の端子が互いに対応
する。図2(b)における各単位素子の回路図配置はほ
ぼチップ内レイアウトにおける幾何学的配置に対応させ
ている。現実の半導体プロセスはプロセス勾配を持ち、
チップやウェーハ内での位置に依存して変化しているの
で、素子パラメータは素子自体が形成されている半導体
基板内における局所的な位置に依存する。従って互いに
隣接した2つの素子間においても素子パラメータは充分
には整合していない。P.R.Gray and R.
G.Meyer共著”Analysis and De
sign of AnalogIntegrated
Circuits,2nd ed.”,John Wi
ley & Sons,Inc.393頁及び709頁
によれば、プロセス勾配の悪影響を排除して2つの素子
間での素子パラメータをとる方法が提示されている。即
ち図2(b)のように各端子が全く共通接続された素子
を対角配置し、即ち対となって素子パラメータを整合さ
せるべき素子の幾何学的重心を互いに一致させる配置と
する。各端子が共通接続された複合素子の素子パラメー
タが依存する等価座標が、それを構成する単位素子群の
座標の重心座標と見なせ、且つ複合素子の素子パラメー
タが上記等価座標に依存すると見なし得るので、この等
価座標に対して他の複合素子の等価座標を一致させれ
ば、この両方の複合素子間の素子パラメータの整合性を
よく向上させることができる。複合素子の素子パラメー
タはそれを構成する単位素子の素子パラメータの平均値
となる。図2(b)では各素子が2つの基本素子に分割
された場合について示したが複雑さが設計上許容されれ
ば更に多分割された基本素子からなる構成とすれば整合
性は更に向上する。図2(c)は丁度図1において対と
なる水平増幅トランジスタ32及び33と水平スイッチ
トランジスタ36及び37とを抜きだして描いたものに
相当する。これを水平増幅トランジスタに関しても水平
スイッチトランジスタに関しても対となるべき素子同士
の素子パラメータを整合させるべく各素子を2分割した
基本素子から構成した図を図2(d)に示している。図
2(c)と(d)において等しい記号の端子が互いに対
応する。図2(d)における各単位素子の回路図配置も
ほぼチップ内レイアウトにおける幾何学的配置に対応さ
せている。図2(d)においても各水平増幅トランジス
タを構成する基本素子が対角配置させて即ち対となるべ
き水平増幅トランジスタの幾何学的重心を互いに一致さ
せて素子パラメータの整合を図っている。また各水平ス
イッチトランジスタについても同様に素子パラメータの
整合を図っている。図2(d)では各素子が2つの基本
素子に分割された場合について示したが複雑さが許容さ
れれば更に多分割された基本素子からなる構成とすれば
更に整合性は向上する。明時出力用の水平増幅トランジ
スタ及び水平スイッチトランジスタと、その同一列に帰
属して対になっている暗時出力用の水平増幅トランジス
タ及び水平スイッチトランジスタについてのみ、よい整
合性が要求されるので、図2(b)、(d)に例示した
如く素子の基本素子への分割とそのレイアウトを行えば
対となっている素子の素子パラメータの整合性という要
求を容易に満足して、高速、高感度で高S/Nなイメー
ジセンサを容易に実現できる。
38及び39への出力形態が電圧出み力の場合には各列
毎において対をなしている水平増幅トランジスタ32と
33との素子パラメータの整合性がよいことが必要条件
であり、水平信号線38及び39への出力形態が電流出
力の場合には各列毎において対をなしている水平増幅ト
ランジスタ32と33との素子パラメータの整合性と水
平スイッチトランジスタ36と37との素子パラメータ
の整合性がよいことが必要条件である。これらの対をな
す素子のパラメータの整合性不良は固定パターンノイズ
になる。そこで素子パラメータの整合性の向上のため
に、各素子を複数個の単位素子に分割して、対となるべ
き素子の単位素子を互いにマスクレイアウトに関して交
差配置することで上記対をなすべき素子同士の幾何学的
重心を一致させる。そのような例を図2(a)、
(b)、(c)、(d)に示す。図2(a)は単純な回
路表記であり、ここに図示された2つのトランジスタが
対となっていてその素子パラメータの整合性が求められ
るとき、各々の素子を例えば2分割して図2(b)に示
すように4つの単位素子からなる構成とする。図2
(a)と(b)において等しい記号の端子が互いに対応
する。図2(b)における各単位素子の回路図配置はほ
ぼチップ内レイアウトにおける幾何学的配置に対応させ
ている。現実の半導体プロセスはプロセス勾配を持ち、
チップやウェーハ内での位置に依存して変化しているの
で、素子パラメータは素子自体が形成されている半導体
基板内における局所的な位置に依存する。従って互いに
隣接した2つの素子間においても素子パラメータは充分
には整合していない。P.R.Gray and R.
G.Meyer共著”Analysis and De
sign of AnalogIntegrated
Circuits,2nd ed.”,John Wi
ley & Sons,Inc.393頁及び709頁
によれば、プロセス勾配の悪影響を排除して2つの素子
間での素子パラメータをとる方法が提示されている。即
ち図2(b)のように各端子が全く共通接続された素子
を対角配置し、即ち対となって素子パラメータを整合さ
せるべき素子の幾何学的重心を互いに一致させる配置と
する。各端子が共通接続された複合素子の素子パラメー
タが依存する等価座標が、それを構成する単位素子群の
座標の重心座標と見なせ、且つ複合素子の素子パラメー
タが上記等価座標に依存すると見なし得るので、この等
価座標に対して他の複合素子の等価座標を一致させれ
ば、この両方の複合素子間の素子パラメータの整合性を
よく向上させることができる。複合素子の素子パラメー
タはそれを構成する単位素子の素子パラメータの平均値
となる。図2(b)では各素子が2つの基本素子に分割
された場合について示したが複雑さが設計上許容されれ
ば更に多分割された基本素子からなる構成とすれば整合
性は更に向上する。図2(c)は丁度図1において対と
なる水平増幅トランジスタ32及び33と水平スイッチ
トランジスタ36及び37とを抜きだして描いたものに
相当する。これを水平増幅トランジスタに関しても水平
スイッチトランジスタに関しても対となるべき素子同士
の素子パラメータを整合させるべく各素子を2分割した
基本素子から構成した図を図2(d)に示している。図
2(c)と(d)において等しい記号の端子が互いに対
応する。図2(d)における各単位素子の回路図配置も
ほぼチップ内レイアウトにおける幾何学的配置に対応さ
せている。図2(d)においても各水平増幅トランジス
タを構成する基本素子が対角配置させて即ち対となるべ
き水平増幅トランジスタの幾何学的重心を互いに一致さ
せて素子パラメータの整合を図っている。また各水平ス
イッチトランジスタについても同様に素子パラメータの
整合を図っている。図2(d)では各素子が2つの基本
素子に分割された場合について示したが複雑さが許容さ
れれば更に多分割された基本素子からなる構成とすれば
更に整合性は向上する。明時出力用の水平増幅トランジ
スタ及び水平スイッチトランジスタと、その同一列に帰
属して対になっている暗時出力用の水平増幅トランジス
タ及び水平スイッチトランジスタについてのみ、よい整
合性が要求されるので、図2(b)、(d)に例示した
如く素子の基本素子への分割とそのレイアウトを行えば
対となっている素子の素子パラメータの整合性という要
求を容易に満足して、高速、高感度で高S/Nなイメー
ジセンサを容易に実現できる。
【0013】次に図1における実施例1の増幅画素5を
具体的に明示したイメージセンサを図3に示す。図3に
おいて45はフォトダイオードでありそのアノードが画
素増幅トランジスタ49のゲート端子及びリセットトラ
ンジスタ50に接続され、リセットトランジスタ50の
もう一方の端子は各画素共通の信号リセット線48に接
続されている。画素増幅トランジスタ49のソースは増
幅画素出力リセットトランジスタ51を介して接地され
ると共に、垂直スイッチトランジスタ52を介して垂直
信号線14に接続されている。その他、図1と同一番号
の部分は既に説明したものと等しいので説明を省略す
る。
具体的に明示したイメージセンサを図3に示す。図3に
おいて45はフォトダイオードでありそのアノードが画
素増幅トランジスタ49のゲート端子及びリセットトラ
ンジスタ50に接続され、リセットトランジスタ50の
もう一方の端子は各画素共通の信号リセット線48に接
続されている。画素増幅トランジスタ49のソースは増
幅画素出力リセットトランジスタ51を介して接地され
ると共に、垂直スイッチトランジスタ52を介して垂直
信号線14に接続されている。その他、図1と同一番号
の部分は既に説明したものと等しいので説明を省略す
る。
【0014】続いて図3のイメージセンサの動作につい
て説明する。光の入射によりフォトダイオード45のア
ノード電位がリセット時の電位から上昇する。水平ブラ
ンキング期間内に、垂直信号線14のリセットを信号リ
セットゲート線41により駆動される垂直信号線リセッ
トスイッチトランジスタ11によって行うと共に、蓄積
容量30及び31のリセットを蓄積容量クリヤゲート線
44により駆動される蓄積容量クリヤトランジスタ34
及び35によって行う。次に明時出力電圧の蓄積容量へ
の充電を行う、即ち垂直シフトレジスタ10によって選
択した行の垂直ゲート線46を一定期間”H”レベルに
して垂直スイッチトランジスタ52を介してフォトダイ
オード45の光情報を担った電位即ち明時出力電圧の画
素増幅トランジスタ49を介したフォロワ出力を垂直信
号線14に出力すると共に、この間蓄積容量スイッチト
ランジスタ8を蓄積容量ゲート線42を介して一定期間
オン状態とすることにより上記選択行の光情報を担うフ
ォロワ出力を蓄積容量30に列毎に蓄積する。そして上
記選択行の垂直リセットゲート線47を介してリセット
トランジスタ50及び増幅画素出力リセットトランジス
タ51を一定期間オン状態としてフォトダイオード45
のアノード及び画素増幅トランジスタ49の出力端をリ
セットすると共に、再び垂直信号線14のリセットを信
号リセットゲート線41により駆動される垂直信号線リ
セットスイッチトランジスタ11によって行った後で再
度、上記選択行の垂直ゲート線46を一定期間オン状態
とすることで垂直スイッチトランジスタ52を介してリ
セット直後のフォトダイオード45のアノード電位即ち
暗時出力に相当する出力電圧を画素増幅トランジスタ4
9を介して垂直信号線14に出力すると共に、この間蓄
積容量スイッチトランジスタ9を蓄積容量ゲート線43
を介して一定期間オン状態とすることにより上記選択行
の暗時出力を担うフォロワ出力を蓄積容量31に列毎に
蓄積する。以下、図1における動作説明と等しいので説
明を省略するが、電圧出力か電流出力かの出力形態に依
らず、結果的に高速、高感度のイメージセンサを実現で
きる。
て説明する。光の入射によりフォトダイオード45のア
ノード電位がリセット時の電位から上昇する。水平ブラ
ンキング期間内に、垂直信号線14のリセットを信号リ
セットゲート線41により駆動される垂直信号線リセッ
トスイッチトランジスタ11によって行うと共に、蓄積
容量30及び31のリセットを蓄積容量クリヤゲート線
44により駆動される蓄積容量クリヤトランジスタ34
及び35によって行う。次に明時出力電圧の蓄積容量へ
の充電を行う、即ち垂直シフトレジスタ10によって選
択した行の垂直ゲート線46を一定期間”H”レベルに
して垂直スイッチトランジスタ52を介してフォトダイ
オード45の光情報を担った電位即ち明時出力電圧の画
素増幅トランジスタ49を介したフォロワ出力を垂直信
号線14に出力すると共に、この間蓄積容量スイッチト
ランジスタ8を蓄積容量ゲート線42を介して一定期間
オン状態とすることにより上記選択行の光情報を担うフ
ォロワ出力を蓄積容量30に列毎に蓄積する。そして上
記選択行の垂直リセットゲート線47を介してリセット
トランジスタ50及び増幅画素出力リセットトランジス
タ51を一定期間オン状態としてフォトダイオード45
のアノード及び画素増幅トランジスタ49の出力端をリ
セットすると共に、再び垂直信号線14のリセットを信
号リセットゲート線41により駆動される垂直信号線リ
セットスイッチトランジスタ11によって行った後で再
度、上記選択行の垂直ゲート線46を一定期間オン状態
とすることで垂直スイッチトランジスタ52を介してリ
セット直後のフォトダイオード45のアノード電位即ち
暗時出力に相当する出力電圧を画素増幅トランジスタ4
9を介して垂直信号線14に出力すると共に、この間蓄
積容量スイッチトランジスタ9を蓄積容量ゲート線43
を介して一定期間オン状態とすることにより上記選択行
の暗時出力を担うフォロワ出力を蓄積容量31に列毎に
蓄積する。以下、図1における動作説明と等しいので説
明を省略するが、電圧出力か電流出力かの出力形態に依
らず、結果的に高速、高感度のイメージセンサを実現で
きる。
【0015】また図3に示した構成図では、フォトダイ
オード45、画素増幅トランジスタ49、リセットトラ
ンジスタ50、増幅画素出力リセットトランジスタ5
1、垂直スイッチトランジスタ52からなる画素構成
を、図1で示すところの増幅画素5に相当する具体的回
路として例示したが、図5に示したフォトダイオード
1、画素増幅トランジスタ2、リセットトランジスタ
4、フォトゲートトランジスタ26で構成される回路構
成であってもよく、この他にも種々のものが考えられる
がいづれの場合にも本発明が適用できると共にその高
速、高感度読み出しにおける有効性は同様に大きい。図
3においても図1の説明におけるように同一列に帰属し
て明時出力と暗時出力を増幅出力するための対をなした
水平増幅トランジスタ32及び33更には同じく対をな
した水平スイッチトランジスタ36及び37が図2にお
いて既に示した如く複数個の単位素子からなりそのチッ
プ内レイアウト上の幾何学的重心が一致した配置を行っ
て、上記の対をなしたトランジスタの素子パラメータの
整合性をよくして、一層高S/Nのイメージセンサを実
現できることはいうまでもない。また図3は2行2列の
エリアセンサとして図示及び説明を行ってきたが、より
多数行多数列のエリアセンサまたは1行N列のリニアセ
ンサに容易に拡張できるものである。リニアセンサとす
る場合には垂直スイッチトランジスタ52と更には垂直
信号線リセットスイッチトランジスタ11も省略可能と
なる。
オード45、画素増幅トランジスタ49、リセットトラ
ンジスタ50、増幅画素出力リセットトランジスタ5
1、垂直スイッチトランジスタ52からなる画素構成
を、図1で示すところの増幅画素5に相当する具体的回
路として例示したが、図5に示したフォトダイオード
1、画素増幅トランジスタ2、リセットトランジスタ
4、フォトゲートトランジスタ26で構成される回路構
成であってもよく、この他にも種々のものが考えられる
がいづれの場合にも本発明が適用できると共にその高
速、高感度読み出しにおける有効性は同様に大きい。図
3においても図1の説明におけるように同一列に帰属し
て明時出力と暗時出力を増幅出力するための対をなした
水平増幅トランジスタ32及び33更には同じく対をな
した水平スイッチトランジスタ36及び37が図2にお
いて既に示した如く複数個の単位素子からなりそのチッ
プ内レイアウト上の幾何学的重心が一致した配置を行っ
て、上記の対をなしたトランジスタの素子パラメータの
整合性をよくして、一層高S/Nのイメージセンサを実
現できることはいうまでもない。また図3は2行2列の
エリアセンサとして図示及び説明を行ってきたが、より
多数行多数列のエリアセンサまたは1行N列のリニアセ
ンサに容易に拡張できるものである。リニアセンサとす
る場合には垂直スイッチトランジスタ52と更には垂直
信号線リセットスイッチトランジスタ11も省略可能と
なる。
【0016】次に実施例2について図4を用いて説明す
る。実施例2はリニアイメージセンサを示している。図
4においてフォトダイオード53及び光が入射しないよ
うに遮光された光遮蔽フォトダイオード54のカソード
は共通にフォトダイオード電圧線57に接続される一
方、フォトダイオード53のアノードは水平増幅トラン
ジスタ59a及び59bに接続されると共に水平シフト
レジスタ66により選択される水平ゲート線58により
オンオフ制御されるリセットトランジスタ55を介して
信号リセット電圧線56に接続され、光遮蔽フォトダイ
オード54のアノードは水平増幅トランジスタ60a及
び60bに接続されると共にフォトダイオード53と同
様に水平シフトレジスタ66に選択される水平ゲート線
58によりオンオフ制御されるリセットトランジスタ5
5を介して信号リセット電圧線56に接続されている。
水平増幅トランジスタ59aと59bまた水平増幅トラ
ンジスタ60aと60bは互いにその端子を共通接続し
ている。また水平スイッチトランジスタ61aと61b
また水平スイッチトランジスタ62aと62bもまた互
いにその端子を共通接続している。水平増幅トランジス
タ59a、59b、60a、60bの一方の端子はすべ
て増幅トランジスタ電圧源63に、他方の端子は水平ス
イッチトランジスタ61a、61b、62a、62bの
一方の端子に各々接続され、水平スイッチトランジスタ
61aと61b、62aと62bの他方の端子は各々水
平信号線64、65に接続されている。水平スイッチト
ランジスタ61a、61b、62a、62bのゲートは
水平シフトレジスタ66から出力される水平ゲート線5
8に共通接続される。ここで水平増幅トランジスタ59
a、59b、60a、60bと水平スイッチトランジス
タ61a、61b、62a、62bに関しては図4に描
いた配置がセンサチップ内素子レイアウトにおける幾何
学的配置に対応しており、同一列の水平増幅トランジス
タ59aと59bの幾何学的重心はやはり同一列の水平
増幅トランジスタ60aと60bの幾何学的重心に一致
させると共に、更に同一列の水平スイッチトランジスタ
61aと61bの幾何学的重心はやはり同一列の水平ス
イッチトランジスタ62aと62bの幾何学的重心に一
致させている。従って同一列内の対をなして明時出力及
び暗時出力を与える水平増幅トランジスタ同士、水平ス
イッチトランジスタ同士の素子パラメータの整合性はよ
い。
る。実施例2はリニアイメージセンサを示している。図
4においてフォトダイオード53及び光が入射しないよ
うに遮光された光遮蔽フォトダイオード54のカソード
は共通にフォトダイオード電圧線57に接続される一
方、フォトダイオード53のアノードは水平増幅トラン
ジスタ59a及び59bに接続されると共に水平シフト
レジスタ66により選択される水平ゲート線58により
オンオフ制御されるリセットトランジスタ55を介して
信号リセット電圧線56に接続され、光遮蔽フォトダイ
オード54のアノードは水平増幅トランジスタ60a及
び60bに接続されると共にフォトダイオード53と同
様に水平シフトレジスタ66に選択される水平ゲート線
58によりオンオフ制御されるリセットトランジスタ5
5を介して信号リセット電圧線56に接続されている。
水平増幅トランジスタ59aと59bまた水平増幅トラ
ンジスタ60aと60bは互いにその端子を共通接続し
ている。また水平スイッチトランジスタ61aと61b
また水平スイッチトランジスタ62aと62bもまた互
いにその端子を共通接続している。水平増幅トランジス
タ59a、59b、60a、60bの一方の端子はすべ
て増幅トランジスタ電圧源63に、他方の端子は水平ス
イッチトランジスタ61a、61b、62a、62bの
一方の端子に各々接続され、水平スイッチトランジスタ
61aと61b、62aと62bの他方の端子は各々水
平信号線64、65に接続されている。水平スイッチト
ランジスタ61a、61b、62a、62bのゲートは
水平シフトレジスタ66から出力される水平ゲート線5
8に共通接続される。ここで水平増幅トランジスタ59
a、59b、60a、60bと水平スイッチトランジス
タ61a、61b、62a、62bに関しては図4に描
いた配置がセンサチップ内素子レイアウトにおける幾何
学的配置に対応しており、同一列の水平増幅トランジス
タ59aと59bの幾何学的重心はやはり同一列の水平
増幅トランジスタ60aと60bの幾何学的重心に一致
させると共に、更に同一列の水平スイッチトランジスタ
61aと61bの幾何学的重心はやはり同一列の水平ス
イッチトランジスタ62aと62bの幾何学的重心に一
致させている。従って同一列内の対をなして明時出力及
び暗時出力を与える水平増幅トランジスタ同士、水平ス
イッチトランジスタ同士の素子パラメータの整合性はよ
い。
【0017】この実施例2の動作を説明する。水平シフ
トレジスタ66が水平ゲート線58をオンオフ制御して
選択列のフォトダイオード53及び光遮蔽フォトダイオ
ード54のアノードをリセットトランジスタ55を介し
てリセットした後、光入射に伴ってフォトダイオード5
3のアノード電位は上昇してくる。光情報の蓄積時間に
相当する時間経過後に水平スイッチトランジスタ61
a、61b、62a、62bが水平ゲート線58を介し
てオンされると上記選択列のフォトダイオード53及び
光遮蔽フォトダイオード54のアノード電圧の増幅出力
が水平信号線64及び65に明時出力及び暗時出力とし
て出力され、この両出力の差動出力をとれば高S/Nの
センサ出力を取り出すことができる。水平シフトレジス
タ66の読み出し選択列が次の列にシフトした際に読み
出し終了したフォトダイオード53及び光遮蔽フォトダ
イオード54のアノード電位は再びリセットされて新た
な光情報蓄積時間に入る。
トレジスタ66が水平ゲート線58をオンオフ制御して
選択列のフォトダイオード53及び光遮蔽フォトダイオ
ード54のアノードをリセットトランジスタ55を介し
てリセットした後、光入射に伴ってフォトダイオード5
3のアノード電位は上昇してくる。光情報の蓄積時間に
相当する時間経過後に水平スイッチトランジスタ61
a、61b、62a、62bが水平ゲート線58を介し
てオンされると上記選択列のフォトダイオード53及び
光遮蔽フォトダイオード54のアノード電圧の増幅出力
が水平信号線64及び65に明時出力及び暗時出力とし
て出力され、この両出力の差動出力をとれば高S/Nの
センサ出力を取り出すことができる。水平シフトレジス
タ66の読み出し選択列が次の列にシフトした際に読み
出し終了したフォトダイオード53及び光遮蔽フォトダ
イオード54のアノード電位は再びリセットされて新た
な光情報蓄積時間に入る。
【0018】なお図4の実施例では簡単のためフォトダ
イオード及び光遮蔽フォトダイオードのアノード電位を
そのまま水平増幅トランジスタのゲートに受けているが
水平増幅トランジスタのゲート容量の存在によるアノー
ド電位の減衰を避けるためにフォトダイオードと光遮蔽
フォトダイオードとの各々に関して途中に、図3におけ
る画素増幅トランジスタ49と増幅画素出力リセットト
ランジスタ51からなるような、フォロワ段を挿入して
もよい。このフォロワ段は同一列のフォトダイオードと
光遮蔽フォトダイオードについて対をなして図2の如く
互いの幾何学的重心が一致するような基本素子配置であ
ることが望ましい。
イオード及び光遮蔽フォトダイオードのアノード電位を
そのまま水平増幅トランジスタのゲートに受けているが
水平増幅トランジスタのゲート容量の存在によるアノー
ド電位の減衰を避けるためにフォトダイオードと光遮蔽
フォトダイオードとの各々に関して途中に、図3におけ
る画素増幅トランジスタ49と増幅画素出力リセットト
ランジスタ51からなるような、フォロワ段を挿入して
もよい。このフォロワ段は同一列のフォトダイオードと
光遮蔽フォトダイオードについて対をなして図2の如く
互いの幾何学的重心が一致するような基本素子配置であ
ることが望ましい。
【0019】
【発明の効果】以上の説明で明かなように、本発明によ
れば光情報を電圧出力として出力する場合には、蓄積容
量に蓄積された電圧値のフォロワ出力を高速に且つ電圧
値の減衰が殆どなくまた増幅して低い固定パターンノイ
ズで出力できるので、高速、高感度、高S/Nのイメー
ジセンサが実現される。また光情報を電流出力として出
力する場合には、蓄積容量に蓄積された電圧を電流増幅
出力したものが、高速、高感度に低固定パターンノイズ
で出力され、高速、高感度、高S/Nのイメージセンサ
が実現される。以上本発明の産業上の効果は極めて大で
ある。
れば光情報を電圧出力として出力する場合には、蓄積容
量に蓄積された電圧値のフォロワ出力を高速に且つ電圧
値の減衰が殆どなくまた増幅して低い固定パターンノイ
ズで出力できるので、高速、高感度、高S/Nのイメー
ジセンサが実現される。また光情報を電流出力として出
力する場合には、蓄積容量に蓄積された電圧を電流増幅
出力したものが、高速、高感度に低固定パターンノイズ
で出力され、高速、高感度、高S/Nのイメージセンサ
が実現される。以上本発明の産業上の効果は極めて大で
ある。
【図1】本発明のイメージセンサの実施例1の構成図
【図2】本発明において用いられる対をなす素子の幾何
学的配置図
学的配置図
【図3】本発明のイメージセンサの実施例1のより具体
的な構成図
的な構成図
【図4】本発明のイメージセンサの実施例2の構成図
【図5】従来例のイメージセンサの構成図
【図6】図5の従来例のイメージセンサをより一般化し
た構成図
た構成図
1、45、53 フォトダイオード 5 増幅画素 8、9 蓄積容量スイッチトランジスタ 10 垂直シフトレジスタ 14 垂直出力線 22、66 水平シフトレジスタ 32、33、59、60 水平増幅トランジスタ 20、36、37、61、62 水平スイッチトランジ
スタ 23、24、38、39、64、65 水平信号線 40、58 水平ゲート線
スタ 23、24、38、39、64、65 水平信号線 40、58 水平ゲート線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H04N 5/30 - 5/335
Claims (4)
- 【請求項1】 アレイ状に配列されて、入射光情報量に
応じた信号電荷を蓄積する光電変換素子と、 前記光電変換素子毎に、 各々の前記光電変換素子に蓄積された信号電荷を増幅す
る増幅段と、前記光電変換素子状態を露光前の状態にリ
セットするリセット手段と、 前記光電変換素子の列毎に、 前記増幅段の光情報を担った出力を蓄積する明時信号蓄
積容量と、前記増幅段の出力電圧を前記明時信号蓄積容
量に伝達する第1の伝達スイッチと、並列接続された複
数個の基本増幅トランジスタからなる前記明時信号蓄積
容量の電圧値を増幅する第1の複合トランジスタと、前
記第1の複合トランジスタからの出力を読み出す第1の
読み出しスイッチと、前記明時信号蓄積容量の電位をリ
セットする第1のリセットスイッチと、 前記増幅段の出力を蓄積する暗時信号蓄積容量と、前記
増幅段の出力電圧を前記暗時信号蓄積容量に伝達する第
2の伝達スイッチと、並列接続された複数個の基本増幅
トランジスタからなる前記暗時信号蓄積容量の電圧値を
増幅する第2の複合トランジスタと、前記第2の複合ト
ランジスタからの出力を読み出す第2の読み出しスイッ
チと、前記暗時信号蓄積容量の電位をリセットする第2
のリセットスイッチとを具備し、 同一列に属する前記第1の複合トランジスタと第2の複
合トランジスタとのセンサチップ内レイアウト上の幾何
学的重心を各列において一致させたことを特徴とするイ
メージセンサ。 - 【請求項2】 前記第1の読み出しスイッチが並列接続
された複数個の基本増幅トランジスタからなる第3の複
合トランジスタであり、 前記第2の読み出しスイッチが並列接続された複数個の
基本増幅トランジスタからなる第4の複合トランジスタ
であり、 同一列に属する前記第3の複合トランジスタと第4の複
合トランジスタとのセンサチップ内レイアウト上の幾何
学的重心を各列において一致させたことを特徴とする請
求項1記載のイメージセンサ。 - 【請求項3】 アレイ状に配列されて、入射光情報量に
応じた信号電荷を蓄積する光電変換素子と、光遮蔽され
ていて暗時相当状態にあるダミー光電変換素子と、前記
光電変換素子の状態を露光前の状態にリセットする第1
のリセット手段と、前記ダミー光電変換素子の状態を露
光前の状態にリセットする第2のリセット手段と、 前記光電変換素子の列毎に、並列接続された複数個の基
本増幅トランジスタからなる前記光電変換素子の出力電
圧値を増幅する第1の複合トランジスタと、 前記ダミー光電変換素子の列毎に、並列接続された複数
個の基本増幅トランジスタからなる前記ダミー光電変換
素子の出力電圧値を増幅する第2の複合トランジスタ
と、 前記光電変換素子の列毎に、前記第1の複合トランジス
タの出力を読み出す第1の読み出しスイッチと、 前記ダミー光電変換素子の列毎に有し、前記第2の複合
トランジスタの出力を読み出す第2の読み出しスイッチ
とを具備し、 同一列に属する前記第1の複合トランジスタと第2の複
合トランジスタとのセンサチップ内レイアウト上の幾何
学的重心を各列において一致させたことを特徴とするイ
メージセンサ。 - 【請求項4】 前記第1の読み出しスイッチが並列接続
された複数個の基本増幅トランジスタからなる第3の複
合トランジスタであり、 前記第2の読み出しスイッチが並列接続された複数個の
基本増幅トランジスタからなる第4の複合トランジスタ
であり、 同一列に属する前記第3の複合トランジスタと第4の複
合トランジスタとのセンサチップ内レイアウト上の幾何
学的重心を各列において一致させたことを特徴とする請
求項3記載のイメージセンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4065617A JP3018721B2 (ja) | 1992-03-24 | 1992-03-24 | イメージセンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP4065617A JP3018721B2 (ja) | 1992-03-24 | 1992-03-24 | イメージセンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05268533A JPH05268533A (ja) | 1993-10-15 |
JP3018721B2 true JP3018721B2 (ja) | 2000-03-13 |
Family
ID=13292164
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP4065617A Expired - Fee Related JP3018721B2 (ja) | 1992-03-24 | 1992-03-24 | イメージセンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3018721B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4788782B2 (ja) * | 2009-01-30 | 2011-10-05 | ソニー株式会社 | 固体撮像装置および固体撮像装置の駆動方法 |
WO2011148535A1 (ja) * | 2010-05-27 | 2011-12-01 | パナソニック株式会社 | 固体撮像素子および固体撮像素子の駆動方法 |
US10264197B2 (en) | 2015-02-13 | 2019-04-16 | Sony Semiconductor Solutions Corporation | Imaging device, driving method, and electronic apparatus |
-
1992
- 1992-03-24 JP JP4065617A patent/JP3018721B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05268533A (ja) | 1993-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102099058B1 (ko) | 고체 촬상 장치 및 전자 기기 | |
KR100331995B1 (ko) | 촬상장치에서 복수의 화소에 의해 공유되는 각 회로의 화소내의배치 | |
EP0757476B1 (en) | Solid state image pickup apparatus | |
US5831258A (en) | Pixel circuit with integrated amplifer | |
US5172249A (en) | Photoelectric converting apparatus with improved switching to reduce sensor noises | |
US6867806B1 (en) | Interlace overlap pixel design for high sensitivity CMOS image sensors | |
US5942774A (en) | Photoelectric conversion element and photoelectric conversion apparatus | |
US7375748B2 (en) | Differential readout from pixels in CMOS sensor | |
US6914227B2 (en) | Image sensing apparatus capable of outputting image by converting resolution by adding and reading out a plurality of pixels, its control method, and image sensing system | |
EP1583351B1 (en) | Amplifying solid-state imaging device | |
US7486320B2 (en) | Photoelectric conversion device and image pickup system using the photoelectric conversion device | |
US5430481A (en) | Multimode frame transfer image sensor | |
JPS63100879A (ja) | 固体撮像装置 | |
KR19980071795A (ko) | 능동 픽셀 이미지 센서 및 능동 픽셀 센서 | |
JPH10285472A (ja) | 固体撮像素子 | |
JP3337976B2 (ja) | 撮像装置 | |
EP0809299A2 (en) | Active pixel sensor with punch-through reset and cross-talk suppression | |
JP2001245215A (ja) | 改善された基準信号を有するアクティブピクセルセンサ | |
JP3018721B2 (ja) | イメージセンサ | |
Sartori et al. | A 2D photosensor array with integrated charge amplifier | |
US6631217B1 (en) | Image processor | |
KR100317214B1 (ko) | 고체 촬상 장치 | |
JPH03276675A (ja) | 固体撮像素子 | |
JP3149126B2 (ja) | 固体撮像装置 | |
JP3053721B2 (ja) | 固体撮像装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |