JP3018721B2 - イメージセンサ - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はアレイ状をなした光電変
換素子の光情報を増幅して、高速、高Ｓ／Ｎに信号読み
出しを行うイメージセンサに関するものである。

【０００２】

【従来の技術】イメージセンサの高感度化、高Ｓ／Ｎ化
を満たすための方法が特開平１−２４３６７５号公報に
おいて論じられている。上記の従来例のイメージセンサ
の構成図として図５を用いて述べる。各画素はフォトダ
イオード１、フォトダイオード１から与えられる電圧を
増幅するための画素増幅トランジスタ２、フォトダイオ
ード１と画素増幅トランジスタ２のゲートとの間に存在
して垂直シフトレジスタ１０からフォトゲート線２５を
介して走査されるフォトゲートトランジスタ２６、フォ
トダイオード１をリセットするためのリセットトランジ
スタ４を各々有する。画素増幅トランジスタ２のゲート
及びリセットトランジスタ４のソースはフォトゲートト
ランジスタ２６を介してフォトダイオード１に、画素増
幅トランジスタ２のドレインとリセットトランジスタ４
のドレインは垂直ドレイン線１２に各々接続されてい
る。フォトゲートトランジスタ２６のゲートはフォトゲ
ート線２５に、画素増幅トランジスタ２のソースは垂直
信号線１４に接続されている。ここでリセットトランジ
スタ４のゲートに接続する垂直ゲート線１３と垂直ドレ
イン線１２とフォトゲート線２５は、共に垂直シフトレ
ジスタ１０により選択走査される。垂直信号線１４は信
号リセットゲート線１６がゲートを制御している信号リ
セットスイッチトランジスタ１５によって信号リセット
線３に落とされており、また蓄積容量ゲート線１８、２
８がゲートを制御している蓄積容量スイッチトランジス
タ１７、２７を介して蓄積容量１９、２９にも接続され
ている。蓄積容量１９、２９は水平シフトレジスタ２２
から水平ゲート線２１を介して選択走査される水平スイ
ッチトランジスタ２０により、水平信号線２３、２４に
接続されている。

【０００３】次に従来例の動作は以下の如く説明されて
いる。光の入射によりフォトダイオード１内には信号電
荷が生じて蓄えられる。水平ブランキング期間内に、ま
ず垂直シフトレジスタ１０によって選択した行の垂直ド
レイン線１２及び垂直ゲート線１３を”Ｈ”レベルに設
定し、同時に信号リセットゲート線１６及び信号リセッ
ト線３を”Ｈ”レベルに設定することにより上記選択行
の画素増幅トランジスタ２のゲートをリセットする。こ
の後、ゲートをリセットした画素増幅トランジスタ２の
ソース端子出力の蓄積容量１９への充電を、蓄積容量ゲ
ート線１８で蓄積容量スイッチトランジスタ１７を一定
期間オン状態とすることにより行う。さらにその後、フ
ォトゲート線２５を”Ｈ”レベルにすることによりフォ
トゲートトランジスタ２６をオンしてフォトダイオード
１に蓄積されていた信号電荷を画素増幅トランジスタ２
のゲートへ読み出して画素増幅トランジスタ２のソース
端子出力の蓄積容量２９への充電を、蓄積容量ゲート線
２８で蓄積容量スイッチトランジスタ２７を一定期間オ
ン状態とすることにより行う。次いで水平走査期間内
に、水平シフトレジスタ２２が水平ゲート線２１を介し
て水平スイッチトランジスタ２０を順次オンさせると、
各蓄積容量１９、２９は水平スイッチトランジスタ２０
を介して水平信号線２３、２４に接続されることにな
り、蓄積容量１９、２９に蓄積されていた増幅信号電荷
による明時出力と暗時出力が画素毎に同時に、図示して
いない後段での差動用出力として得られる。

【０００４】上記の図５を用いて説明した回路構成図
を、その増幅部も含んだ画素部を一般化して描き直した
のが図６であり、この従来例と以後説明する本発明との
比較と議論のために本質的に必要な箇所を分かり易くし
たものである。図６において図５と同一番号の構成要素
は図５におけるものに等しいので説明を省略する。図６
において５は増幅トランジスタ、リセットトランジスタ
そしてスイッチとして働くゲートトランジスタ等の、１
つの光電変換素子毎に付随する画素部構成要素を一括り
にしたもので以下において増幅画素５と呼ぶことにす
る。図５における垂直ドレイン線１２、垂直ゲート線１
３、フォトゲート線２５等を代表して図６において６、
７という垂直シフトレジスタ１０からの２種類の駆動線
で描き直している。即ち増幅画素５はその中身を図５に
おけるその相当部分だけに限らず、垂直シフトレジスタ
１０からの駆動によって光電変換素子自体若しくは光電
変換素子出力を増幅したものを、フォロワ出力を介する
介さないに拘らず、垂直出力線１４に同一行毎に順次に
出力するものであれば如何なるものでも、以下の議論は
成り立つものである。各増幅画素部５を駆動するために
必要な垂直シフトレジスタ１０からの駆動線は当然図６
において表わした６、７の２種類だけに限るものでな
く、１種類または３種類以上でもよい。

【０００５】

【発明が解決しようとする課題】上記の従来例は、明時
及び暗時相当時の差動用出力を得てこれの差動出力を得
ることによって、画素増幅トランジスタのゲートのリセ
ットノイズや、画素増幅トランジスタのノイズの低周波
成分を抑圧できて高Ｓ／Ｎ出力を最終的に達成するため
に、各列毎にある垂直信号線の電位を蓄積容量に充電
し、これを水平信号線の有する容量と分圧して信号出力
を取り出している。即ち、フォトダイオードの端子電位
の光情報による電位変動が、比較的大きな容量値を有す
る画素増幅トランジスタのゲート容量によって減衰を受
け、更にその減衰した電位変動量のフォロワ出力が水平
信号線の容量によって再び減衰を受けることになる。こ
のことはイメージセンサが多画素化すると共にフォトダ
イオードの得る光電荷が減少することで一層深刻にな
る。

【０００６】

【課題を解決するための手段】上記課題の原因は、増幅
素子毎に生じるパラメータのばらつきから生じる固定パ
ターンノイズを避けるために同一画素に関する明時出力
及び暗時出力とを唯一の増幅経路を介して出力しようと
して、蓄積容量への電圧情報の蓄積という形で明時出力
と暗時出力とで経路が分かれた後での信号形態は電荷の
形態かその電荷に基づく電圧値という形態でしか読み出
さないことにある。本発明は上記の課題を解決するため
に、出力ライン容量の影響による出力低下を避ける目的
で、明時出力電圧及び暗時出力電圧をフォロワ段を介し
てインピーダンス変換してから各々蓄積容量に蓄積し各
々に対して独立した増幅トランジスタ及びその読み出し
スイッチを設けると共に、固定パターンノイズを抑制す
る目的で、同一列に帰属する明時出力用の増幅トランジ
スタ更には読み出しスイッチと暗時出力用の増幅トラン
ジスタ更には読み出しスイッチとが対を成して互いにそ
のチップ内レイアウトとしての幾何学的重心を一致させ
るような、分割された基本素子からなる複合素子を増幅
トランジスタ及び読み出しスイッチとしている。

【０００７】

【作用】上記の課題解決のための手段を用いることによ
り、明時出力と暗時出力を出力の減衰を招かぬよう増幅
を行い感度向上を実現できると共に、同一画素に関する
明時出力の増幅段の素子と暗時出力の増幅段の素子との
素子パラメータの整合をとることが可能になる。即ち増
幅段の素子の素子パラメータを、対を成したものに関し
て互いに一致させたことにより、明時出力と暗時出力と
を各々異なる増幅経路を介して増幅出力を得て高感度化
を達成し、且つ固定パターンノイズの抑制も達成され、
その差動出力をとれば極めて高感度、高Ｓ／Ｎなる映像
信号出力が得られるイメージセンサを実現できる。

【０００８】

【実施例】本発明の実施例１のイメージセンサの構成図
を図１に示す。図６において同番号で示したものと同様
に、本図において５は増幅画素、１０は垂直シフトレジ
スタ、６及び７は共に垂直シフトレジスタ１０からの駆
動線、１４は垂直信号線、２２は水平シフトレジスタで
ある。各々の増幅画素５は行毎に垂直シフトレジスタ１
０によって共通の駆動線６及び７を介して駆動されると
共に列毎には共通の垂直信号線１４に接続されている。
垂直信号線１４は蓄積容量ゲート線４２及び４３により
駆動される蓄積容量スイッチトランジスタ８及び９を介
して蓄積容量３０及び３１に列毎に接続されると共に信
号リセットゲート線４１により駆動される垂直信号線リ
セットスイッチトランジスタ１１を介して接地されてい
る。蓄積容量３０及び３１は各々水平増幅トランジスタ
３２及び３３のゲートに接続されていると共に、また蓄
積容量クリヤゲート線４４により駆動される蓄積容量ク
リヤトランジスタ３４及び３５を介して接地されてい
る。ここで蓄積容量３０及び３１は水平スイッチトラン
ジスタ３２及び３３のゲート容量や蓄積容量スイッチト
ランジスタ８及び９のソース拡散接合容量や蓄積容量ク
リヤトランジスタ３４及び３５のドレイン拡散接合容量
等の寄生容量のみから構成されていても、更に新たに容
量を構成してこれに付加したものでもよい。水平増幅ト
ランジスタ３２及び３３は各々水平シフトレジスタ２２
からの水平ゲート線４０により駆動される水平スイッチ
トランジスタ３６及び３７を介して水平信号線３８及び
３９に接続されている。

【０００９】次に図１に示した実施例１の動作を説明す
る。増幅画素５の中では光の入射によりフォトダイオー
ドやフォトトランジスタに生じた信号電荷が蓄えられ
る。水平ブランキング期間内に、まず、以下の明時出力
電圧の蓄積容量への充電に先だって、信号リセットゲー
ト線４１により駆動される垂直信号線リセットスイッチ
トランジスタ１１によって垂直信号線１４のリセットを
行うと共に、蓄積容量クリヤゲート線４４により駆動さ
れる蓄積容量クリヤトランジスタ３４及び３５によって
蓄積容量３０及び３１のリセットを行う。次に、垂直シ
フトレジスタ１０によって選択した行の駆動線６及び７
によって上記選択行の増幅画素５の光情報を担った出力
即ち明時出力を垂直信号線１４に出力すると共に蓄積容
量ゲート線４２の駆動により蓄積容量スイッチトランジ
スタ８が一定期間オン状態となって、選択行の増幅画素
５の明時出力電圧が蓄積容量３０に列毎に蓄積される。
この後、信号リセットゲート線４１により駆動される垂
直信号線リセットスイッチトランジスタ１１によって垂
直信号線１４のリセットを再び行って後に、上記選択行
の増幅画素５が駆動線６及び７によりリセットされ垂直
信号線１４に対して今度は暗時出力に相当するリセット
直後の出力電圧が出力されると共に蓄積容量ゲート線４
３の駆動により蓄積容量スイッチトランジスタ９が一定
期間オン状態となって、上記選択行の増幅画素５の暗時
出力電圧が蓄積容量３１に列毎に蓄積される。以上のよ
うに明時出力電圧及び暗時出力電圧が蓄積された蓄積容
量３０及び３１は大きい電流駆動能力を有した水平増幅
トランジスタ３２及び３３のゲート端子に接続されてい
る。次いで水平走査期間内に、水平シフトレジスタ２２
が水平ゲート線４０を介して水平スイッチトランジスタ
３６及び３７を順次オンさせると、各蓄積容量３０及び
３１に蓄積された明時出力電圧及び暗時出力電圧は水平
増幅トランジスタ３２及び３３によって増幅されて、そ
の出力が水平スイッチトランジスタ３６及び３７を介し
て水平信号線３８及び３９に接続されることになり、蓄
積容量３０及び３１に蓄積されていた増幅信号電荷によ
る明時出力と暗時出力が増幅された形で画素毎に同時に
出力される。この２種の出力信号を、図示していない
が、後段において差動増幅すればスパイクノイズを削減
できＳ／Ｎの向上が可能になる。

【００１０】本実施例によれば、水平増幅トランジスタ
３２及び３３と水平スイッチトランジスタ３６及び３７
を電流駆動能力が大きくなるように設計してある。従っ
て蓄積容量３０及び３１に蓄えられた明時及び暗時出力
電圧を電圧出力として水平信号線３８及び３９に出力す
る場合には、蓄積容量３０及び３１に蓄積された電圧値
のフォロワ出力が、高速に且つ電圧値の減衰が殆どなく
水平信号線３８及び３９に出力される。即ち高速、高感
度のイメージセンサが実現される。また蓄積容量３０及
び３１に蓄えられた明時及び暗時出力電圧を電流出力と
して水平信号線３８及び３９に出力する場合には、蓄積
容量３０及び３１に蓄積された電圧が水平増幅トランジ
スタ３２及び３３と水平スイッチトランジスタ３６及び
３７とを介して電流増幅出力が、高速に水平信号線３８
及び３９に出力され、高速、高感度のイメージセンサが
実現される。

【００１１】なお、以上の説明において明時出力電圧の
蓄積容量への蓄積を暗時出力電圧の蓄積容量への蓄積に
先だって行うと説明したが、逆の順番で蓄積作用を行っ
ても同様な効果を得られること、また垂直信号線１４の
リセット時の電位及び蓄積容量３０、３１のクリヤ時の
電位は共にウェル接地電位として図示、説明を行ってき
たが、特定の一定電圧値に設定してもよいこと、は言う
までもない。高い駆動能力を与えるためにそのゲート面
積が十分大きくすれば、水平増幅トランジスタ３２及び
３３のゲートの寄生容量は大きくなり特に蓄積容量のた
めに容量素子を作り込まなくてもよい。図１では２行２
列のエリアセンサとして図示、説明を行ってきたが、よ
り多数行多数列のエリアセンサ及び１行Ｎ列のリニアセ
ンサに容易に拡張できるものである。

【００１２】ところで上記発明例において、水平信号線
３８及び３９への出力形態が電圧出み力の場合には各列
毎において対をなしている水平増幅トランジスタ３２と
３３との素子パラメータの整合性がよいことが必要条件
であり、水平信号線３８及び３９への出力形態が電流出
力の場合には各列毎において対をなしている水平増幅ト
ランジスタ３２と３３との素子パラメータの整合性と水
平スイッチトランジスタ３６と３７との素子パラメータ
の整合性がよいことが必要条件である。これらの対をな
す素子のパラメータの整合性不良は固定パターンノイズ
になる。そこで素子パラメータの整合性の向上のため
に、各素子を複数個の単位素子に分割して、対となるべ
き素子の単位素子を互いにマスクレイアウトに関して交
差配置することで上記対をなすべき素子同士の幾何学的
重心を一致させる。そのような例を図２（ａ）、
（ｂ）、（ｃ）、（ｄ）に示す。図２（ａ）は単純な回
路表記であり、ここに図示された２つのトランジスタが
対となっていてその素子パラメータの整合性が求められ
るとき、各々の素子を例えば２分割して図２（ｂ）に示
すように４つの単位素子からなる構成とする。図２
（ａ）と（ｂ）において等しい記号の端子が互いに対応
する。図２（ｂ）における各単位素子の回路図配置はほ
ぼチップ内レイアウトにおける幾何学的配置に対応させ
ている。現実の半導体プロセスはプロセス勾配を持ち、
チップやウェーハ内での位置に依存して変化しているの
で、素子パラメータは素子自体が形成されている半導体
基板内における局所的な位置に依存する。従って互いに
隣接した２つの素子間においても素子パラメータは充分
には整合していない。Ｐ．Ｒ．Ｇｒａｙ ａｎｄ Ｒ．
Ｇ．Ｍｅｙｅｒ共著”Ａｎａｌｙｓｉｓ ａｎｄ Ｄｅ
ｓｉｇｎ ｏｆ ＡｎａｌｏｇＩｎｔｅｇｒａｔｅｄ
Ｃｉｒｃｕｉｔｓ，２ｎｄ ｅｄ．”，Ｊｏｈｎ Ｗｉ
ｌｅｙ ＆ Ｓｏｎｓ，Ｉｎｃ．３９３頁及び７０９頁
によれば、プロセス勾配の悪影響を排除して２つの素子
間での素子パラメータをとる方法が提示されている。即
ち図２（ｂ）のように各端子が全く共通接続された素子
を対角配置し、即ち対となって素子パラメータを整合さ
せるべき素子の幾何学的重心を互いに一致させる配置と
する。各端子が共通接続された複合素子の素子パラメー
タが依存する等価座標が、それを構成する単位素子群の
座標の重心座標と見なせ、且つ複合素子の素子パラメー
タが上記等価座標に依存すると見なし得るので、この等
価座標に対して他の複合素子の等価座標を一致させれ
ば、この両方の複合素子間の素子パラメータの整合性を
よく向上させることができる。複合素子の素子パラメー
タはそれを構成する単位素子の素子パラメータの平均値
となる。図２（ｂ）では各素子が２つの基本素子に分割
された場合について示したが複雑さが設計上許容されれ
ば更に多分割された基本素子からなる構成とすれば整合
性は更に向上する。図２（ｃ）は丁度図１において対と
なる水平増幅トランジスタ３２及び３３と水平スイッチ
トランジスタ３６及び３７とを抜きだして描いたものに
相当する。これを水平増幅トランジスタに関しても水平
スイッチトランジスタに関しても対となるべき素子同士
の素子パラメータを整合させるべく各素子を２分割した
基本素子から構成した図を図２（ｄ）に示している。図
２（ｃ）と（ｄ）において等しい記号の端子が互いに対
応する。図２（ｄ）における各単位素子の回路図配置も
ほぼチップ内レイアウトにおける幾何学的配置に対応さ
せている。図２（ｄ）においても各水平増幅トランジス
タを構成する基本素子が対角配置させて即ち対となるべ
き水平増幅トランジスタの幾何学的重心を互いに一致さ
せて素子パラメータの整合を図っている。また各水平ス
イッチトランジスタについても同様に素子パラメータの
整合を図っている。図２（ｄ）では各素子が２つの基本
素子に分割された場合について示したが複雑さが許容さ
れれば更に多分割された基本素子からなる構成とすれば
更に整合性は向上する。明時出力用の水平増幅トランジ
スタ及び水平スイッチトランジスタと、その同一列に帰
属して対になっている暗時出力用の水平増幅トランジス
タ及び水平スイッチトランジスタについてのみ、よい整
合性が要求されるので、図２（ｂ）、（ｄ）に例示した
如く素子の基本素子への分割とそのレイアウトを行えば
対となっている素子の素子パラメータの整合性という要
求を容易に満足して、高速、高感度で高Ｓ／Ｎなイメー
ジセンサを容易に実現できる。

【００１３】次に図１における実施例１の増幅画素５を
具体的に明示したイメージセンサを図３に示す。図３に
おいて４５はフォトダイオードでありそのアノードが画
素増幅トランジスタ４９のゲート端子及びリセットトラ
ンジスタ５０に接続され、リセットトランジスタ５０の
もう一方の端子は各画素共通の信号リセット線４８に接
続されている。画素増幅トランジスタ４９のソースは増
幅画素出力リセットトランジスタ５１を介して接地され
ると共に、垂直スイッチトランジスタ５２を介して垂直
信号線１４に接続されている。その他、図１と同一番号
の部分は既に説明したものと等しいので説明を省略す
る。

【００１４】続いて図３のイメージセンサの動作につい
て説明する。光の入射によりフォトダイオード４５のア
ノード電位がリセット時の電位から上昇する。水平ブラ
ンキング期間内に、垂直信号線１４のリセットを信号リ
セットゲート線４１により駆動される垂直信号線リセッ
トスイッチトランジスタ１１によって行うと共に、蓄積
容量３０及び３１のリセットを蓄積容量クリヤゲート線
４４により駆動される蓄積容量クリヤトランジスタ３４
及び３５によって行う。次に明時出力電圧の蓄積容量へ
の充電を行う、即ち垂直シフトレジスタ１０によって選
択した行の垂直ゲート線４６を一定期間”Ｈ”レベルに
して垂直スイッチトランジスタ５２を介してフォトダイ
オード４５の光情報を担った電位即ち明時出力電圧の画
素増幅トランジスタ４９を介したフォロワ出力を垂直信
号線１４に出力すると共に、この間蓄積容量スイッチト
ランジスタ８を蓄積容量ゲート線４２を介して一定期間
オン状態とすることにより上記選択行の光情報を担うフ
ォロワ出力を蓄積容量３０に列毎に蓄積する。そして上
記選択行の垂直リセットゲート線４７を介してリセット
トランジスタ５０及び増幅画素出力リセットトランジス
タ５１を一定期間オン状態としてフォトダイオード４５
のアノード及び画素増幅トランジスタ４９の出力端をリ
セットすると共に、再び垂直信号線１４のリセットを信
号リセットゲート線４１により駆動される垂直信号線リ
セットスイッチトランジスタ１１によって行った後で再
度、上記選択行の垂直ゲート線４６を一定期間オン状態
とすることで垂直スイッチトランジスタ５２を介してリ
セット直後のフォトダイオード４５のアノード電位即ち
暗時出力に相当する出力電圧を画素増幅トランジスタ４
９を介して垂直信号線１４に出力すると共に、この間蓄
積容量スイッチトランジスタ９を蓄積容量ゲート線４３
を介して一定期間オン状態とすることにより上記選択行
の暗時出力を担うフォロワ出力を蓄積容量３１に列毎に
蓄積する。以下、図１における動作説明と等しいので説
明を省略するが、電圧出力か電流出力かの出力形態に依
らず、結果的に高速、高感度のイメージセンサを実現で
きる。

【００１５】また図３に示した構成図では、フォトダイ
オード４５、画素増幅トランジスタ４９、リセットトラ
ンジスタ５０、増幅画素出力リセットトランジスタ５
１、垂直スイッチトランジスタ５２からなる画素構成
を、図１で示すところの増幅画素５に相当する具体的回
路として例示したが、図５に示したフォトダイオード
１、画素増幅トランジスタ２、リセットトランジスタ
４、フォトゲートトランジスタ２６で構成される回路構
成であってもよく、この他にも種々のものが考えられる
がいづれの場合にも本発明が適用できると共にその高
速、高感度読み出しにおける有効性は同様に大きい。図
３においても図１の説明におけるように同一列に帰属し
て明時出力と暗時出力を増幅出力するための対をなした
水平増幅トランジスタ３２及び３３更には同じく対をな
した水平スイッチトランジスタ３６及び３７が図２にお
いて既に示した如く複数個の単位素子からなりそのチッ
プ内レイアウト上の幾何学的重心が一致した配置を行っ
て、上記の対をなしたトランジスタの素子パラメータの
整合性をよくして、一層高Ｓ／Ｎのイメージセンサを実
現できることはいうまでもない。また図３は２行２列の
エリアセンサとして図示及び説明を行ってきたが、より
多数行多数列のエリアセンサまたは１行Ｎ列のリニアセ
ンサに容易に拡張できるものである。リニアセンサとす
る場合には垂直スイッチトランジスタ５２と更には垂直
信号線リセットスイッチトランジスタ１１も省略可能と
なる。

【００１６】次に実施例２について図４を用いて説明す
る。実施例２はリニアイメージセンサを示している。図
４においてフォトダイオード５３及び光が入射しないよ
うに遮光された光遮蔽フォトダイオード５４のカソード
は共通にフォトダイオード電圧線５７に接続される一
方、フォトダイオード５３のアノードは水平増幅トラン
ジスタ５９ａ及び５９ｂに接続されると共に水平シフト
レジスタ６６により選択される水平ゲート線５８により
オンオフ制御されるリセットトランジスタ５５を介して
信号リセット電圧線５６に接続され、光遮蔽フォトダイ
オード５４のアノードは水平増幅トランジスタ６０ａ及
び６０ｂに接続されると共にフォトダイオード５３と同
様に水平シフトレジスタ６６に選択される水平ゲート線
５８によりオンオフ制御されるリセットトランジスタ５
５を介して信号リセット電圧線５６に接続されている。
水平増幅トランジスタ５９ａと５９ｂまた水平増幅トラ
ンジスタ６０ａと６０ｂは互いにその端子を共通接続し
ている。また水平スイッチトランジスタ６１ａと６１ｂ
また水平スイッチトランジスタ６２ａと６２ｂもまた互
いにその端子を共通接続している。水平増幅トランジス
タ５９ａ、５９ｂ、６０ａ、６０ｂの一方の端子はすべ
て増幅トランジスタ電圧源６３に、他方の端子は水平ス
イッチトランジスタ６１ａ、６１ｂ、６２ａ、６２ｂの
一方の端子に各々接続され、水平スイッチトランジスタ
６１ａと６１ｂ、６２ａと６２ｂの他方の端子は各々水
平信号線６４、６５に接続されている。水平スイッチト
ランジスタ６１ａ、６１ｂ、６２ａ、６２ｂのゲートは
水平シフトレジスタ６６から出力される水平ゲート線５
８に共通接続される。ここで水平増幅トランジスタ５９
ａ、５９ｂ、６０ａ、６０ｂと水平スイッチトランジス
タ６１ａ、６１ｂ、６２ａ、６２ｂに関しては図４に描
いた配置がセンサチップ内素子レイアウトにおける幾何
学的配置に対応しており、同一列の水平増幅トランジス
タ５９ａと５９ｂの幾何学的重心はやはり同一列の水平
増幅トランジスタ６０ａと６０ｂの幾何学的重心に一致
させると共に、更に同一列の水平スイッチトランジスタ
６１ａと６１ｂの幾何学的重心はやはり同一列の水平ス
イッチトランジスタ６２ａと６２ｂの幾何学的重心に一
致させている。従って同一列内の対をなして明時出力及
び暗時出力を与える水平増幅トランジスタ同士、水平ス
イッチトランジスタ同士の素子パラメータの整合性はよ
い。

【００１７】この実施例２の動作を説明する。水平シフ
トレジスタ６６が水平ゲート線５８をオンオフ制御して
選択列のフォトダイオード５３及び光遮蔽フォトダイオ
ード５４のアノードをリセットトランジスタ５５を介し
てリセットした後、光入射に伴ってフォトダイオード５
３のアノード電位は上昇してくる。光情報の蓄積時間に
相当する時間経過後に水平スイッチトランジスタ６１
ａ、６１ｂ、６２ａ、６２ｂが水平ゲート線５８を介し
てオンされると上記選択列のフォトダイオード５３及び
光遮蔽フォトダイオード５４のアノード電圧の増幅出力
が水平信号線６４及び６５に明時出力及び暗時出力とし
て出力され、この両出力の差動出力をとれば高Ｓ／Ｎの
センサ出力を取り出すことができる。水平シフトレジス
タ６６の読み出し選択列が次の列にシフトした際に読み
出し終了したフォトダイオード５３及び光遮蔽フォトダ
イオード５４のアノード電位は再びリセットされて新た
な光情報蓄積時間に入る。

【００１８】なお図４の実施例では簡単のためフォトダ
イオード及び光遮蔽フォトダイオードのアノード電位を
そのまま水平増幅トランジスタのゲートに受けているが
水平増幅トランジスタのゲート容量の存在によるアノー
ド電位の減衰を避けるためにフォトダイオードと光遮蔽
フォトダイオードとの各々に関して途中に、図３におけ
る画素増幅トランジスタ４９と増幅画素出力リセットト
ランジスタ５１からなるような、フォロワ段を挿入して
もよい。このフォロワ段は同一列のフォトダイオードと
光遮蔽フォトダイオードについて対をなして図２の如く
互いの幾何学的重心が一致するような基本素子配置であ
ることが望ましい。

【００１９】

【発明の効果】以上の説明で明かなように、本発明によ
れば光情報を電圧出力として出力する場合には、蓄積容
量に蓄積された電圧値のフォロワ出力を高速に且つ電圧
値の減衰が殆どなくまた増幅して低い固定パターンノイ
ズで出力できるので、高速、高感度、高Ｓ／Ｎのイメー
ジセンサが実現される。また光情報を電流出力として出
力する場合には、蓄積容量に蓄積された電圧を電流増幅
出力したものが、高速、高感度に低固定パターンノイズ
で出力され、高速、高感度、高Ｓ／Ｎのイメージセンサ
が実現される。以上本発明の産業上の効果は極めて大で
ある。

【図面の簡単な説明】

【図１】本発明のイメージセンサの実施例１の構成図

【図２】本発明において用いられる対をなす素子の幾何
学的配置図

【図３】本発明のイメージセンサの実施例１のより具体
的な構成図

【図４】本発明のイメージセンサの実施例２の構成図

【図５】従来例のイメージセンサの構成図

【図６】図５の従来例のイメージセンサをより一般化し
た構成図

【符号の説明】

１、４５、５３ フォトダイオード ５ 増幅画素 ８、９ 蓄積容量スイッチトランジスタ １０ 垂直シフトレジスタ １４ 垂直出力線 ２２、６６ 水平シフトレジスタ ３２、３３、５９、６０ 水平増幅トランジスタ ２０、３６、３７、６１、６２ 水平スイッチトランジ
スタ ２３、２４、３８、３９、６４、６５ 水平信号線 ４０、５８ 水平ゲート線

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) H04N 5/30 - 5/335

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 アレイ状に配列されて、入射光情報量に
   応じた信号電荷を蓄積する光電変換素子と、 前記光電変換素子毎に、 各々の前記光電変換素子に蓄積された信号電荷を増幅す
   る増幅段と、前記光電変換素子状態を露光前の状態にリ
   セットするリセット手段と、 前記光電変換素子の列毎に、 前記増幅段の光情報を担った出力を蓄積する明時信号蓄
   積容量と、前記増幅段の出力電圧を前記明時信号蓄積容
   量に伝達する第１の伝達スイッチと、並列接続された複
   数個の基本増幅トランジスタからなる前記明時信号蓄積
   容量の電圧値を増幅する第１の複合トランジスタと、前
   記第１の複合トランジスタからの出力を読み出す第１の
   読み出しスイッチと、前記明時信号蓄積容量の電位をリ
   セットする第１のリセットスイッチと、 前記増幅段の出力を蓄積する暗時信号蓄積容量と、前記
   増幅段の出力電圧を前記暗時信号蓄積容量に伝達する第
   ２の伝達スイッチと、並列接続された複数個の基本増幅
   トランジスタからなる前記暗時信号蓄積容量の電圧値を
   増幅する第２の複合トランジスタと、前記第２の複合ト
   ランジスタからの出力を読み出す第２の読み出しスイッ
   チと、前記暗時信号蓄積容量の電位をリセットする第２
   のリセットスイッチとを具備し、 同一列に属する前記第１の複合トランジスタと第２の複
   合トランジスタとのセンサチップ内レイアウト上の幾何
   学的重心を各列において一致させたことを特徴とするイ
   メージセンサ。
2. 【請求項２】 前記第１の読み出しスイッチが並列接続
   された複数個の基本増幅トランジスタからなる第３の複
   合トランジスタであり、 前記第２の読み出しスイッチが並列接続された複数個の
   基本増幅トランジスタからなる第４の複合トランジスタ
   であり、 同一列に属する前記第３の複合トランジスタと第４の複
   合トランジスタとのセンサチップ内レイアウト上の幾何
   学的重心を各列において一致させたことを特徴とする請
   求項１記載のイメージセンサ。
3. 【請求項３】 アレイ状に配列されて、入射光情報量に
   応じた信号電荷を蓄積する光電変換素子と、光遮蔽され
   ていて暗時相当状態にあるダミー光電変換素子と、前記
   光電変換素子の状態を露光前の状態にリセットする第１
   のリセット手段と、前記ダミー光電変換素子の状態を露
   光前の状態にリセットする第２のリセット手段と、 前記光電変換素子の列毎に、並列接続された複数個の基
   本増幅トランジスタからなる前記光電変換素子の出力電
   圧値を増幅する第１の複合トランジスタと、 前記ダミー光電変換素子の列毎に、並列接続された複数
   個の基本増幅トランジスタからなる前記ダミー光電変換
   素子の出力電圧値を増幅する第２の複合トランジスタ
   と、 前記光電変換素子の列毎に、前記第１の複合トランジス
   タの出力を読み出す第１の読み出しスイッチと、 前記ダミー光電変換素子の列毎に有し、前記第２の複合
   トランジスタの出力を読み出す第２の読み出しスイッチ
   とを具備し、 同一列に属する前記第１の複合トランジスタと第２の複
   合トランジスタとのセンサチップ内レイアウト上の幾何
   学的重心を各列において一致させたことを特徴とするイ
   メージセンサ。
4. 【請求項４】 前記第１の読み出しスイッチが並列接続
   された複数個の基本増幅トランジスタからなる第３の複
   合トランジスタであり、 前記第２の読み出しスイッチが並列接続された複数個の
   基本増幅トランジスタからなる第４の複合トランジスタ
   であり、 同一列に属する前記第３の複合トランジスタと第４の複
   合トランジスタとのセンサチップ内レイアウト上の幾何
   学的重心を各列において一致させたことを特徴とする請
   求項３記載のイメージセンサ。