JP3016371B2 - 光検出器の製造方法 - Google Patents
光検出器の製造方法Info
- Publication number
- JP3016371B2 JP3016371B2 JP9073385A JP7338597A JP3016371B2 JP 3016371 B2 JP3016371 B2 JP 3016371B2 JP 9073385 A JP9073385 A JP 9073385A JP 7338597 A JP7338597 A JP 7338597A JP 3016371 B2 JP3016371 B2 JP 3016371B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductivity type
- oxide film
- forming
- silicon oxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 36
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 26
- 229910052710 silicon Inorganic materials 0.000 claims description 26
- 239000010703 silicon Substances 0.000 claims description 26
- 238000000034 method Methods 0.000 claims description 23
- 238000009792 diffusion process Methods 0.000 claims description 21
- 239000013078 crystal Substances 0.000 claims description 18
- 239000012535 impurity Substances 0.000 claims description 12
- 238000005468 ion implantation Methods 0.000 claims description 12
- 239000000758 substrate Substances 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 8
- 230000015556 catabolic process Effects 0.000 description 4
- 238000001312 dry etching Methods 0.000 description 4
- 230000031700 light absorption Effects 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
- H01L31/20—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof such devices or parts thereof comprising amorphous semiconductor materials
- H01L31/206—Particular processes or apparatus for continuous treatment of the devices, e.g. roll-to roll processes, multi-chamber deposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/08—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors
- H01L31/10—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof in which radiation controls flow of current through the device, e.g. photoresistors characterised by potential barriers, e.g. phototransistors
- H01L31/101—Devices sensitive to infrared, visible or ultraviolet radiation
- H01L31/102—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier
- H01L31/107—Devices sensitive to infrared, visible or ultraviolet radiation characterised by only one potential barrier the potential barrier working in avalanche mode, e.g. avalanche photodiodes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Light Receiving Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は光検出器の製造方法
に関し、特にシリコン基板に選択的にアバランシェ層と
光吸収層が形成されたアバランシェフォトダイオードの
製造方法に関する。
に関し、特にシリコン基板に選択的にアバランシェ層と
光吸収層が形成されたアバランシェフォトダイオードの
製造方法に関する。
【０００２】
【従来の技術】第１の従来例として特開平７−２３１１
１３号公報に開示されている発明者等による光検出器の
製造方法について図４を用いて説明する。
１３号公報に開示されている発明者等による光検出器の
製造方法について図４を用いて説明する。
【０００３】まず図４（ａ）に示すように、Ｐ型シリコ
ン基板１にＮ+ 埋込層２を形成したのち更に、Ｎ型エピ
タキシャル層３を堆積する。次にシリコン酸化膜などに
より埋設された溝１０をＮ+ 埋込層２に達するまでの深
さに形成する。次に図４（ｂ）に示すように、溝１０に
囲まれた領域のＮ型エピタキシャル層３を除去する。次
に図４（ｃ）に示すように、エピタキシャル層３の除去
された領域内にＰ型シリコン層（アバランシェ層）１１
を選択エピ成長法により形成し、次に、ＳｉＧｅ混晶層
とＳｉ層を交互に選択エピ成長したＳｉＧｅ／Ｓｉ層
（光吸収層）７とその上にＰ+ シリコン層（電極層）８
を選択成長する。
ン基板１にＮ+ 埋込層２を形成したのち更に、Ｎ型エピ
タキシャル層３を堆積する。次にシリコン酸化膜などに
より埋設された溝１０をＮ+ 埋込層２に達するまでの深
さに形成する。次に図４（ｂ）に示すように、溝１０に
囲まれた領域のＮ型エピタキシャル層３を除去する。次
に図４（ｃ）に示すように、エピタキシャル層３の除去
された領域内にＰ型シリコン層（アバランシェ層）１１
を選択エピ成長法により形成し、次に、ＳｉＧｅ混晶層
とＳｉ層を交互に選択エピ成長したＳｉＧｅ／Ｓｉ層
（光吸収層）７とその上にＰ+ シリコン層（電極層）８
を選択成長する。
【０００４】第２の従来例を図５を用いて工程順に説明
する。まず図５（ａ）に示すように、Ｐ型シリコン基板
１にＮ+ 埋込層２とＮ型エピタキシャル層３を堆積して
形成したのち、溝４をＮ+ 埋込層２に達するまでの深さ
に形成する。次に図５（ｂ）に示すように、全面にシリ
コン酸化膜を成長後、ドライエッチング法によりシリコ
ン酸化膜のエッチバックを行い、溝４の側壁にシリコン
酸化膜５を残す。その後、図５（ｃ）に示すように、Ｐ
型シリコン層（アバランシェ層）１１を選択エピ成長法
により形成し、次に、ＳｉＧｅ混晶層とＳｉ層を交互に
選択エピ成長したＳｉＧｅ／Ｓｉ層（光吸収層）７を形
成し、その上にＰ+ シリコン層（電極層）８を選択成長
する。
する。まず図５（ａ）に示すように、Ｐ型シリコン基板
１にＮ+ 埋込層２とＮ型エピタキシャル層３を堆積して
形成したのち、溝４をＮ+ 埋込層２に達するまでの深さ
に形成する。次に図５（ｂ）に示すように、全面にシリ
コン酸化膜を成長後、ドライエッチング法によりシリコ
ン酸化膜のエッチバックを行い、溝４の側壁にシリコン
酸化膜５を残す。その後、図５（ｃ）に示すように、Ｐ
型シリコン層（アバランシェ層）１１を選択エピ成長法
により形成し、次に、ＳｉＧｅ混晶層とＳｉ層を交互に
選択エピ成長したＳｉＧｅ／Ｓｉ層（光吸収層）７を形
成し、その上にＰ+ シリコン層（電極層）８を選択成長
する。
【０００５】
【発明が解決しようとする課題】上述した各従来例の光
検出器の製造方法はアバランシェ層の形成を選択エピタ
キシャル成長で行っている。この方法では、エピタキシ
ャル成長中に不純物添加が同時に行われる。発明者は、
従来例に開示されているフォトダイオードのアバランシ
ェ層の不純物濃度を変化させて、光検出器の動作を計算
させたところ、５％の不純物濃度変化で光検出器のＰＮ
接合のアバランシェ降服電圧が、約３０％変化すること
が判明した。このアバランシェ電圧の変動は１０％程度
以内に収まらなければフォトダイオードの製造は困難で
あるが、そのためには不純物濃度の変動は２％程度に抑
える必要がある。
検出器の製造方法はアバランシェ層の形成を選択エピタ
キシャル成長で行っている。この方法では、エピタキシ
ャル成長中に不純物添加が同時に行われる。発明者は、
従来例に開示されているフォトダイオードのアバランシ
ェ層の不純物濃度を変化させて、光検出器の動作を計算
させたところ、５％の不純物濃度変化で光検出器のＰＮ
接合のアバランシェ降服電圧が、約３０％変化すること
が判明した。このアバランシェ電圧の変動は１０％程度
以内に収まらなければフォトダイオードの製造は困難で
あるが、そのためには不純物濃度の変動は２％程度に抑
える必要がある。
【０００６】しかしながら、不純物添加エピタキシャル
成長法では、現在不純物添加法としてよく用いられるイ
オン注入法に比較して、添加量の制御が難しい。具体的
には不純物添加エピタキシャル成長法の場合１０％以上
の濃度ばらつきは避けられない。このため、アバランシ
ェ層をエピタキシャル成長法で形成することは、アバラ
ンシェフォトダイオードの製造ばらつきの点から、現実
性が乏しいといえる。
成長法では、現在不純物添加法としてよく用いられるイ
オン注入法に比較して、添加量の制御が難しい。具体的
には不純物添加エピタキシャル成長法の場合１０％以上
の濃度ばらつきは避けられない。このため、アバランシ
ェ層をエピタキシャル成長法で形成することは、アバラ
ンシェフォトダイオードの製造ばらつきの点から、現実
性が乏しいといえる。
【０００７】本発明の目的は、以上のような従来例の問
題点を解決し、アバランシェ降服電圧ばらつきの小さい
アバランシェ層を有する光検出器の製造方法を提供する
ことにある。
題点を解決し、アバランシェ降服電圧ばらつきの小さい
アバランシェ層を有する光検出器の製造方法を提供する
ことにある。
【０００８】
【課題を解決するための手段】第１の発明の光検出器の
製造方法は、第１導電型のシリコン基板上に第２導電型
の埋込層および第２導電型のシリコン層を順次形成する
工程と、側壁が第１シリコン酸化膜で覆われている溝を
少なくとも前記第２導電型のシリコン層に形成する工程
と、前記溝内にイオン注入法により選択的に不純物を導
入し、前記第２導電型の埋込層の表面上の一部分に第１
導電型の拡散層を形成する工程と、前記第１導電型の拡
散層上に単結晶層又は単結晶層と混晶層とを選択的に形
成する工程とを含むことを特徴とするものである。
製造方法は、第１導電型のシリコン基板上に第２導電型
の埋込層および第２導電型のシリコン層を順次形成する
工程と、側壁が第１シリコン酸化膜で覆われている溝を
少なくとも前記第２導電型のシリコン層に形成する工程
と、前記溝内にイオン注入法により選択的に不純物を導
入し、前記第２導電型の埋込層の表面上の一部分に第１
導電型の拡散層を形成する工程と、前記第１導電型の拡
散層上に単結晶層又は単結晶層と混晶層とを選択的に形
成する工程とを含むことを特徴とするものである。
【０００９】第２の発明の光検出器の製造方法は、第１
導電型のシリコン基板上に第２導電型の埋込層および第
２導電型のシリコン層を順次形成する工程と、少なくと
も前記第２導電型のシリコン層に溝を形成したのち全面
に第１のシリコン酸化膜を形成する工程と、この第１シ
リコン酸化膜を通して、前記溝内にイオン注入法により
選択的に不純物を導入し、前記第２導電型の埋込層の表
面上の一部分に第１導電型の拡散層を形成した後、前記
第１シリコン酸化膜の一部を除去し、前記溝の側壁のみ
に前記第１シリコン酸化膜を残す工程と、前記第１導電
型の拡散層上に単結晶層又は単結晶層と混晶層とを選択
的に形成する工程とを含むことを特徴とするものであ
る。
導電型のシリコン基板上に第２導電型の埋込層および第
２導電型のシリコン層を順次形成する工程と、少なくと
も前記第２導電型のシリコン層に溝を形成したのち全面
に第１のシリコン酸化膜を形成する工程と、この第１シ
リコン酸化膜を通して、前記溝内にイオン注入法により
選択的に不純物を導入し、前記第２導電型の埋込層の表
面上の一部分に第１導電型の拡散層を形成した後、前記
第１シリコン酸化膜の一部を除去し、前記溝の側壁のみ
に前記第１シリコン酸化膜を残す工程と、前記第１導電
型の拡散層上に単結晶層又は単結晶層と混晶層とを選択
的に形成する工程とを含むことを特徴とするものであ
る。
【００１０】
【作用】上記のようにイオン注入法によりアバランシェ
層となる拡散層を形成することにより、フォトダイオー
ドのアバランシェ層の濃度ばらつきが従来例より小さく
なり、アバランシェフォトダイオードのアバランシェ降
服電圧の製造ばらつきが小さくなる。
層となる拡散層を形成することにより、フォトダイオー
ドのアバランシェ層の濃度ばらつきが従来例より小さく
なり、アバランシェフォトダイオードのアバランシェ降
服電圧の製造ばらつきが小さくなる。
【００１１】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。図１（ａ）〜（ｃ）は本発明の第１の実施
の形態を説明する為の工程順に示した半導体チップの断
面図である。
て説明する。図１（ａ）〜（ｃ）は本発明の第１の実施
の形態を説明する為の工程順に示した半導体チップの断
面図である。
【００１２】まず、図１（ａ）のように、Ｐ型シリコン
基板１に厚さ約０．８μｍのＮ+ 埋込層２を形成し、更
に、Ｎ型エピタキシャル層３を約１μｍの厚さに堆積し
て形成したのち、深さ約１μｍの溝４をＮ型エピタキシ
ャル層３内に形成する。
基板１に厚さ約０．８μｍのＮ+ 埋込層２を形成し、更
に、Ｎ型エピタキシャル層３を約１μｍの厚さに堆積し
て形成したのち、深さ約１μｍの溝４をＮ型エピタキシ
ャル層３内に形成する。
【００１３】次に図１（ｂ）に示すように、全面にシリ
コン酸化膜を約０．２μｍの厚さに成長後、ドライエッ
チング法によりシリコン酸化膜のエッチバックを行い、
溝４の側壁にシリコン酸化膜５を残す。ここまでの工程
は第２の従来例と同じである。次に、リンをイオン注入
（加速電圧１０ｋｅＶ，ドーズ量１×１０13ｃｍ-2）す
ることにより、Ｎ型エピタキシャル層３にＰ型拡散層
（アバランシェ層）６を形成する。このとき、熱処理に
より、Ｐ型拡散層の活性化を行う必要があるが、所望の
層厚より拡散層が広がらないように、ランプ加熱等によ
り、９００℃１分程度の熱処理にするのがよい。
コン酸化膜を約０．２μｍの厚さに成長後、ドライエッ
チング法によりシリコン酸化膜のエッチバックを行い、
溝４の側壁にシリコン酸化膜５を残す。ここまでの工程
は第２の従来例と同じである。次に、リンをイオン注入
（加速電圧１０ｋｅＶ，ドーズ量１×１０13ｃｍ-2）す
ることにより、Ｎ型エピタキシャル層３にＰ型拡散層
（アバランシェ層）６を形成する。このとき、熱処理に
より、Ｐ型拡散層の活性化を行う必要があるが、所望の
層厚より拡散層が広がらないように、ランプ加熱等によ
り、９００℃１分程度の熱処理にするのがよい。
【００１４】次に、図１（ｃ）のように、ＳｉＧｅ混晶
層とＳｉ層を交互に選択エピタキシャル成長したＳｉＧ
ｅ／Ｓｉ層（光吸収層）７を溝内に選択的に成長し、そ
の上にＰ+ シリコン層（電極層）８を約０．１μｍの厚
さに選択成長する。
層とＳｉ層を交互に選択エピタキシャル成長したＳｉＧ
ｅ／Ｓｉ層（光吸収層）７を溝内に選択的に成長し、そ
の上にＰ+ シリコン層（電極層）８を約０．１μｍの厚
さに選択成長する。
【００１５】なお、Ｎ型エピタキシャル層３の厚さや溝
４の深さは、必要とする光吸収層の厚さにより、適宜決
定すればよく、これにより本実施の形態の工程に何の変
化も生じない。また、本実施の形態では、溝４をＮ+ 埋
込層２に達するように形成しているが、Ｎ型エピタキシ
ャル層３の途中までの溝形成でも本発明の効果に変わり
はない。溝４の深さは、使用するフォトダイオードの用
途や、後の製造工程などにより、適宜決定することがで
きる。
４の深さは、必要とする光吸収層の厚さにより、適宜決
定すればよく、これにより本実施の形態の工程に何の変
化も生じない。また、本実施の形態では、溝４をＮ+ 埋
込層２に達するように形成しているが、Ｎ型エピタキシ
ャル層３の途中までの溝形成でも本発明の効果に変わり
はない。溝４の深さは、使用するフォトダイオードの用
途や、後の製造工程などにより、適宜決定することがで
きる。
【００１６】このように第１の実施の形態によればＰ型
拡散層６をイオン注入法により形成している為、不純物
濃度のばらつきを小さくすることができる。
拡散層６をイオン注入法により形成している為、不純物
濃度のばらつきを小さくすることができる。
【００１７】図２（ａ），（ｂ）は本発明の第２の実施
の形態を説明する為の半導体チップの断面図である。
の形態を説明する為の半導体チップの断面図である。
【００１８】本実施の形態は、途中までは第１の実施の
形態の図１（ａ）の溝４の形成までと同じである。続い
て全面にシリコン酸化膜を成長後、ドライエッチング法
によりシリコン酸化膜のエッチバックを行い、図２
（ａ）のように溝４の側壁にシリコン酸化膜５を残す。
次でシリコン酸化膜９を約０．０３μｍ程度全面に成長
する。
形態の図１（ａ）の溝４の形成までと同じである。続い
て全面にシリコン酸化膜を成長後、ドライエッチング法
によりシリコン酸化膜のエッチバックを行い、図２
（ａ）のように溝４の側壁にシリコン酸化膜５を残す。
次でシリコン酸化膜９を約０．０３μｍ程度全面に成長
する。
【００１９】次に図２（ｂ）に示すように、リンをイオ
ン注入（加速電圧５０ｋｅＶ，ドーズ量１×１０13ｃｍ
-2）することにより、Ｐ型拡散層（アバランシェ層）６
を形成する。続いてシリコン酸化膜９を除去し、その後
は第１の実施の形態と同様に図１（ｃ）のように、Ｓｉ
Ｇｅ混晶層とＳｉ層を交互に選択エピタキシャル成長し
たＳｉＧｅ／Ｓｉ層（光吸収層）７を選択的に成長し、
その上にＰ+ シリコン層（電極層）８を選択成長する。
本第２の実施の形態では、Ｐ型拡散層６形成のためのイ
オン注入による不純物導入をシリコン酸化膜９を通して
行うので、Ｐ型拡散層に与えるダメージ（欠陥）を、直
接Ｎ型エピタキシャル層にイオン注入する場合より低減
できるという利点がある。
ン注入（加速電圧５０ｋｅＶ，ドーズ量１×１０13ｃｍ
-2）することにより、Ｐ型拡散層（アバランシェ層）６
を形成する。続いてシリコン酸化膜９を除去し、その後
は第１の実施の形態と同様に図１（ｃ）のように、Ｓｉ
Ｇｅ混晶層とＳｉ層を交互に選択エピタキシャル成長し
たＳｉＧｅ／Ｓｉ層（光吸収層）７を選択的に成長し、
その上にＰ+ シリコン層（電極層）８を選択成長する。
本第２の実施の形態では、Ｐ型拡散層６形成のためのイ
オン注入による不純物導入をシリコン酸化膜９を通して
行うので、Ｐ型拡散層に与えるダメージ（欠陥）を、直
接Ｎ型エピタキシャル層にイオン注入する場合より低減
できるという利点がある。
【００２０】図３は本発明の第３の実施の形態を説明す
る為の半導体チップの断面図である。本実施の形態も、
途中までは第１の実施の形態の図１（ａ）までと同じで
ある。続いて、図３のように、全面にシリコン酸化膜５
Ａを約０．２μｍ成長する。次でリンをイオン注入（加
速電圧２１０ｋｅＶ，ドーズ量２×１０13ｃｍ-2）する
ことにより、Ｐ型拡散層（アバランシェ層）６を形成す
る。次にドライエッチング法によりシリコン酸化膜５Ａ
のエッチバックを行い、第１の実施の形態の図１（ｂ）
のように、溝４の側壁にシリコン酸化膜５Ａを残す。
る為の半導体チップの断面図である。本実施の形態も、
途中までは第１の実施の形態の図１（ａ）までと同じで
ある。続いて、図３のように、全面にシリコン酸化膜５
Ａを約０．２μｍ成長する。次でリンをイオン注入（加
速電圧２１０ｋｅＶ，ドーズ量２×１０13ｃｍ-2）する
ことにより、Ｐ型拡散層（アバランシェ層）６を形成す
る。次にドライエッチング法によりシリコン酸化膜５Ａ
のエッチバックを行い、第１の実施の形態の図１（ｂ）
のように、溝４の側壁にシリコン酸化膜５Ａを残す。
【００２１】以下図１（ｃ）のように、ＳｉＧｅ混晶層
とＳｉ層を交互に選択エピタ成長したＳｉＧｅ／Ｓｉ層
（光吸収層）７を選択的に成長し、その上にＰ+ シリコ
ン層（電極層）８を選択成長する。本第３の実施の形態
では、第２の実施の形態のようにシリコン酸化膜を通し
て、Ｐ型拡散層形成のためのイオン注入を行うので、Ｐ
型拡散層のダメージを低減できるとともに、溝に残すた
めのシリコン酸化膜をイオン注入時のスルーシリコン酸
化膜として利用するので、第１の実施の形態より工程数
を減らすことができる。
とＳｉ層を交互に選択エピタ成長したＳｉＧｅ／Ｓｉ層
（光吸収層）７を選択的に成長し、その上にＰ+ シリコ
ン層（電極層）８を選択成長する。本第３の実施の形態
では、第２の実施の形態のようにシリコン酸化膜を通し
て、Ｐ型拡散層形成のためのイオン注入を行うので、Ｐ
型拡散層のダメージを低減できるとともに、溝に残すた
めのシリコン酸化膜をイオン注入時のスルーシリコン酸
化膜として利用するので、第１の実施の形態より工程数
を減らすことができる。
【００２２】なお、光吸収層はＳｉＧｅ／Ｓｉ層に限ら
ず、受光波長により、どのようなものを使ってもかまわ
ない。上記ＳｉＧｅ／Ｓｉ層は波長が１．０μｍ帯以上
のいわゆる長波長帯の受光には必要であるが、例えば、
０．８μｍ帯以下の波長の受光は、単結晶シリコンで可
能であり、したがって、ＳｉＧｅ／Ｓｉ層の代りに単結
晶シリコン層を選択的にエピタキシャル成長してもよ
い。
ず、受光波長により、どのようなものを使ってもかまわ
ない。上記ＳｉＧｅ／Ｓｉ層は波長が１．０μｍ帯以上
のいわゆる長波長帯の受光には必要であるが、例えば、
０．８μｍ帯以下の波長の受光は、単結晶シリコンで可
能であり、したがって、ＳｉＧｅ／Ｓｉ層の代りに単結
晶シリコン層を選択的にエピタキシャル成長してもよ
い。
【００２３】以上のようなイオン注入によるアバランシ
ェ層の形成工程を含む実施の形態によりにより、アバラ
ンシェフォトダイオードの光吸収層に接して、不純物濃
度のばらつきを２％以内に収めたアバランシェ層を形成
することが可能となる。
ェ層の形成工程を含む実施の形態によりにより、アバラ
ンシェフォトダイオードの光吸収層に接して、不純物濃
度のばらつきを２％以内に収めたアバランシェ層を形成
することが可能となる。
【００２４】
【発明の効果】以上説明したように、本発明はイオン注
入法によりアバランシェ層を形成している為、アバラン
シェ層の不純物濃度ばらつきを従来例より低減すること
が可能である。これにより、アバランシェ降服電圧の製
造ばらつきが小さくなり、アバランシェフォトダイオー
ドを用いた光検出器を安定して製造できる。
入法によりアバランシェ層を形成している為、アバラン
シェ層の不純物濃度ばらつきを従来例より低減すること
が可能である。これにより、アバランシェ降服電圧の製
造ばらつきが小さくなり、アバランシェフォトダイオー
ドを用いた光検出器を安定して製造できる。
【図１】本発明の第１の実施の形態を説明する為の半導
体チップの断面図。
体チップの断面図。
【図２】本発明の第２の実施の形態を説明する為の半導
体チップの断面図。
体チップの断面図。
【図３】本発明の第３の実施の形態を説明する為の半導
体チップの断面図。
体チップの断面図。
【図４】第１の従来例を説明する為の半導体チップの断
面図。
面図。
【図５】第２の従来例を説明する為の半導体チップの断
面図。
面図。
１ Ｐ型シリコン基板 ２ Ｎ+ 埋込層 ３ Ｎ型エピタキシャル層 ４ 溝 ５，５Ａ シリコン酸化膜 ６ Ｐ型拡散層（アバランシェ層） ７ ＳｉＧｅ／Ｓｉ層（光吸収層） ８ Ｐ+ シリコン層（電極層） ９ シリコン酸化膜 １０ 溝 １１ Ｐ型シリコン層（アバランシェ層）
Claims (3)
- 【請求項１】 第１導電型のシリコン基板上に第２導電
型の埋込層および第２導電型のシリコン層を順次形成す
る工程と、側壁が第１シリコン酸化膜で覆われている溝
を少なくとも前記第２導電型のシリコン層に形成する工
程と、前記溝内にイオン注入法により選択的に不純物を
導入し、前記第２導電型の埋込層の表面上の一部分に第
１導電型の拡散層を形成する工程と、前記第１導電型の
拡散層上に単結晶層又は単結晶層と混晶層とを選択的に
形成する工程とを含むことを特徴とする光検出器の製造
方法。 - 【請求項２】 側壁が第１シリコン酸化膜で覆われてい
る溝を形成したのち全面に第２シリコン酸化膜を形成す
る工程と、この第２シリコン酸化膜を通して前記溝内に
イオン注入法により選択的に不純物を導入し、前記第２
導電型の埋込層の表面上の一部分に第１導電型の拡散層
を形成したのち、前記第２シリコン酸化膜を除去する工
程とをさらに含む請求項１記載の光検出器の製造方法。 - 【請求項３】 第１導電型のシリコン基板上に第２導電
型の埋込層および第２導電型のシリコン層を順次形成す
る工程と、少なくとも前記第２導電型のシリコン層に溝
を形成したのち全面に第１シリコン酸化膜を形成する工
程と、この第１シリコン酸化膜を通して、前記溝内にイ
オン注入法により選択的に不純物を導入し、前記第２導
電型の埋込層の表面上の一部分に第１導電型の拡散層を
形成したのち、前記第１シリコン酸化膜の一部を除去
し、前記溝の側壁のみに前記第１シリコン酸化膜を残す
工程と、前記第１導電型の拡散層上に単結晶層又は単結
晶層と混晶層とを選択的に形成する工程とを含むことを
特徴とする光検出器の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9073385A JP3016371B2 (ja) | 1997-03-26 | 1997-03-26 | 光検出器の製造方法 |
| US09/047,412 US6136628A (en) | 1997-03-26 | 1998-03-25 | Method for fabricating photodetector |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9073385A JP3016371B2 (ja) | 1997-03-26 | 1997-03-26 | 光検出器の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270746A JPH10270746A (ja) | 1998-10-09 |
| JP3016371B2 true JP3016371B2 (ja) | 2000-03-06 |
Family
ID=13516684
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9073385A Expired - Lifetime JP3016371B2 (ja) | 1997-03-26 | 1997-03-26 | 光検出器の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6136628A (ja) |
| JP (1) | JP3016371B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6518080B2 (en) | 2001-06-19 | 2003-02-11 | Sensors Unlimited, Inc. | Method of fabricating low dark current photodiode arrays |
| US6861326B2 (en) | 2001-11-21 | 2005-03-01 | Micron Technology, Inc. | Methods of forming semiconductor circuitry |
| KR20060033721A (ko) * | 2003-05-29 | 2006-04-19 | 어플라이드 머티어리얼스, 인코포레이티드 | 내장형 도파관 검출기 |
| US7175709B2 (en) * | 2004-05-17 | 2007-02-13 | Taiwan Semiconductor Manufacturing Co., Ltd. | Epitaxy layer and method of forming the same |
| US20060154894A1 (en) * | 2004-09-15 | 2006-07-13 | Massachusetts Institute Of Technology | Biologically active surfaces and methods of their use |
| KR100634444B1 (ko) | 2004-12-20 | 2006-10-16 | 삼성전자주식회사 | 수광 소자 및 그 형성 방법 |
| KR100749268B1 (ko) * | 2005-11-30 | 2007-08-13 | 매그나칩 반도체 유한회사 | 이미지 센서 및 그 제조방법 |
| US8269303B2 (en) | 2008-03-07 | 2012-09-18 | Nec Corporation | SiGe photodiode |
| CN101866834B (zh) * | 2009-12-11 | 2011-09-14 | 清华大学 | 高Ge组分SiGe材料的方法 |
| KR101352437B1 (ko) * | 2012-11-05 | 2014-01-20 | 주식회사 동부하이텍 | 광 센서 |
| EP3352219B1 (en) * | 2015-09-17 | 2020-11-25 | Sony Semiconductor Solutions Corporation | Solid-state imaging element, electronic device and method for manufacturing solid-state imaging element |
| US11404590B2 (en) * | 2019-09-20 | 2022-08-02 | Taiwan Semiconductor Manufacturing Company Ltd. | Photo sensing device and method of fabricating the photo sensing device |
| US11393939B2 (en) * | 2019-09-20 | 2022-07-19 | Taiwan Semiconductor Manufacturing Company Ltd. | Photo sensing device and method of fabricating the photo sensing device |
| US11393940B2 (en) * | 2019-09-20 | 2022-07-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Photodetector and method for forming the same |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| NL7513161A (nl) * | 1975-11-11 | 1977-05-13 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleider- inrichting, en inrichting vervaardigd volgens de werkwijze. |
| JPS59112664A (ja) * | 1982-12-20 | 1984-06-29 | Fujitsu Ltd | 半導体装置の製造方法 |
| US4968634A (en) * | 1988-05-20 | 1990-11-06 | Siemens Aktiengesellschaft | Fabrication process for photodiodes responsive to blue light |
| JPH03286567A (ja) * | 1990-04-03 | 1991-12-17 | Ricoh Co Ltd | 半導体デバイス及びその製造方法 |
| JP2970815B2 (ja) * | 1990-04-11 | 1999-11-02 | 株式会社東芝 | 半導体受光素子 |
| JP2861340B2 (ja) * | 1990-09-07 | 1999-02-24 | ソニー株式会社 | 半導体装置 |
| JPH06151942A (ja) * | 1992-11-11 | 1994-05-31 | Mitsubishi Electric Corp | 半導体受光素子及びその製造方法 |
| DE4306565C2 (de) * | 1993-03-03 | 1995-09-28 | Telefunken Microelectron | Verfahren zur Herstellung eines blauempfindlichen Photodetektors |
| DE69409780T2 (de) * | 1993-12-20 | 1998-11-12 | Nec Corp | Verfahren zur Herstellung opto-elektrischer Halbleiterbauelemente |
| JP2874570B2 (ja) * | 1993-12-20 | 1999-03-24 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2988353B2 (ja) * | 1995-03-13 | 1999-12-13 | 日本電気株式会社 | 光検出用の半導体装置及びその製造方法 |
| US5726440A (en) * | 1995-11-06 | 1998-03-10 | Spire Corporation | Wavelength selective photodetector |
| JP2748914B2 (ja) * | 1996-01-25 | 1998-05-13 | 日本電気株式会社 | 光検出用半導体装置 |
| JP2751910B2 (ja) * | 1996-02-28 | 1998-05-18 | 日本電気株式会社 | 半導体受光素子及びその製造方法 |
| JP2833588B2 (ja) * | 1996-07-30 | 1998-12-09 | 日本電気株式会社 | フォトディテクタおよびその製造方法 |
-
1997
- 1997-03-26 JP JP9073385A patent/JP3016371B2/ja not_active Expired - Lifetime
-
1998
- 1998-03-25 US US09/047,412 patent/US6136628A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6136628A (en) | 2000-10-24 |
| JPH10270746A (ja) | 1998-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3016371B2 (ja) | 光検出器の製造方法 | |
| JPH1197519A (ja) | 半導体装置の製造方法 | |
| TWI224834B (en) | Improved semiconductor trench MOS devices | |
| KR100200757B1 (ko) | 반도체소자 및 그 제조방법 | |
| US7112461B2 (en) | Fabrication process for integrated circuit having photodiode device | |
| US6806159B2 (en) | Method for manufacturing a semiconductor device with sinker contact region | |
| US7164186B2 (en) | Structure of semiconductor device with sinker contact region | |
| KR20000016929A (ko) | 저가의미크론이하의깊이를갖는ｃｍｏｓ제조방법 | |
| KR100194691B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH0236525A (ja) | 半導体装置の製造方法 | |
| JPH02309646A (ja) | 半導体装置の製造方法 | |
| JPH03108355A (ja) | 半導体層中にドープされた領域を製造する方法 | |
| KR100209765B1 (ko) | 바이모스 제조방법 | |
| JP3505892B2 (ja) | バイポーラトランジスタの製造方法 | |
| JPH05102173A (ja) | 半導体基板の製法 | |
| JP3041886B2 (ja) | 半導体装置の製造方法 | |
| JP2005197702A (ja) | 半導体素子及びその製造方法 | |
| JPS63273317A (ja) | 半導体装置の製造方法 | |
| JPS59165435A (ja) | 半導体装置の製造方法 | |
| JPH04159719A (ja) | 半導体装置の製造方法 | |
| JPS63110746A (ja) | 素子分離領域の形成方法 | |
| JPS61208872A (ja) | 半導体装置の製造方法 | |
| JPH04315470A (ja) | 固体撮像装置の製造方法 | |
| JPS63213366A (ja) | 半導体装置の製造方法 | |
| JPH05347312A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991124 |