JP3015911B2 - 多出力スイッチングレギュレータ - Google Patents
多出力スイッチングレギュレータInfo
- Publication number
- JP3015911B2 JP3015911B2 JP7165101A JP16510195A JP3015911B2 JP 3015911 B2 JP3015911 B2 JP 3015911B2 JP 7165101 A JP7165101 A JP 7165101A JP 16510195 A JP16510195 A JP 16510195A JP 3015911 B2 JP3015911 B2 JP 3015911B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- output
- circuit
- terminal
- control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【０００１】
【産業上の利用分野】本発明は多出力スイッチング電源
装置における出力電圧の安定化に掛り、特に低電圧出力
に高い精度が必要な場合であって、制御回路の制御入力
に必要とされる入力電圧が当該低電圧出力よりも高い場
合の低電圧出力安定化の改良に関する。
装置における出力電圧の安定化に掛り、特に低電圧出力
に高い精度が必要な場合であって、制御回路の制御入力
に必要とされる入力電圧が当該低電圧出力よりも高い場
合の低電圧出力安定化の改良に関する。
【０００２】
【従来の技術】多出力スイッチング電源装置において
は、本出願人の提案にかかる特開平２−３０７３６３号
公報に開示されているように、主出力電圧の安定化はＰ
ＷＭ制御回路による負帰還回路により行い、従出力電圧
については主出力電圧の安定化に依存して行うものが知
られている。主出力電圧については負荷電流や入力電圧
の変動に対して概ね５％以内の高精度な安定化が行われ
ており、他方従出力電圧については概ね１０〜２０％以
内の通常精度の安定化が行われている。
は、本出願人の提案にかかる特開平２−３０７３６３号
公報に開示されているように、主出力電圧の安定化はＰ
ＷＭ制御回路による負帰還回路により行い、従出力電圧
については主出力電圧の安定化に依存して行うものが知
られている。主出力電圧については負荷電流や入力電圧
の変動に対して概ね５％以内の高精度な安定化が行われ
ており、他方従出力電圧については概ね１０〜２０％以
内の通常精度の安定化が行われている。
【０００３】ところで、電源の小型化のためにＰＷＭ制
御回路、定電圧回路Ｖr1並びにスイッチング素子Ｑを一
体化した３端子のＦＥＴ内蔵ＰＷＭ制御電源用ＩＣを採
用することがある（例えば、日経エレクトロニクス第６
２０号１０４頁参照）。図３はこのような３端子制御回
路の動作を説明する図で、横軸は制御電流Ｉctrl、縦軸
はデューティー比を表している。制御電流Ｉctrlが０か
らＩ1までは、デューティー比はＤMAXに設定されてい
る。そして、制御電流ＩctrlがＩ1からＩ2までは、この
制御電流Ｉctrlに比例してデューティー比がＤMAXから
ＤMINまで減少する。さらに、制御電流ＩctrlがＩ2を超
えると、デューティー比がＤMINに設定される。
御回路、定電圧回路Ｖr1並びにスイッチング素子Ｑを一
体化した３端子のＦＥＴ内蔵ＰＷＭ制御電源用ＩＣを採
用することがある（例えば、日経エレクトロニクス第６
２０号１０４頁参照）。図３はこのような３端子制御回
路の動作を説明する図で、横軸は制御電流Ｉctrl、縦軸
はデューティー比を表している。制御電流Ｉctrlが０か
らＩ1までは、デューティー比はＤMAXに設定されてい
る。そして、制御電流ＩctrlがＩ1からＩ2までは、この
制御電流Ｉctrlに比例してデューティー比がＤMAXから
ＤMINまで減少する。さらに、制御電流ＩctrlがＩ2を超
えると、デューティー比がＤMINに設定される。
【０００４】ところで、この制御端子電圧Ｖctrlは、Ｉ
Ｃ内部の定電圧回路により5.7Ｖと定められている。従
って、制御電流Ｉctrlを供給する出力の電圧は5.7Ｖ以
上必要となる。そこで、例えば論理素子用の高精度の低
電圧５Ｖと、ＯＰアンプ等の動作用電源であり低い精度
で足りる高電圧１５Ｖの出力を有する多出力ＤＣ電源に
おいては、この３端子制御回路を低電圧出力の安定化に
利用できない。
Ｃ内部の定電圧回路により5.7Ｖと定められている。従
って、制御電流Ｉctrlを供給する出力の電圧は5.7Ｖ以
上必要となる。そこで、例えば論理素子用の高精度の低
電圧５Ｖと、ＯＰアンプ等の動作用電源であり低い精度
で足りる高電圧１５Ｖの出力を有する多出力ＤＣ電源に
おいては、この３端子制御回路を低電圧出力の安定化に
利用できない。
【０００５】そこで、図４に３端子制御回路を用いて高
電圧出力の安定化をする装置の回路図を示す。ここで
は、一次側のコモンと二次側のコモンを共通に接続する
場合を示している。図において、直流電圧Ｖinは、商用
電源等のＡＣ入力電圧をダイオードブリッジ回路等の整
流回路で整流し、平滑コンデンサ等の平滑化回路で平滑
化されたものや、バッテリ等の直流電圧源から供給され
るものである。この直流電圧Ｖinは入力コンデンサＣin
を介してトランスの一次巻線Ｎpに印加され、ＦＥＴ等
のスイッチング素子Ｑによってオンオフされている。す
るとトランスの二次巻線Ｎsにはスイッチング信号が誘
起されるので、ダイオードＤ１とコンデンサＣ１の整流
平滑化回路で直流化し、主出力電圧Ｖout1を負荷に供給
している。ここで、主出力電圧Ｖout1は高精度の低電圧
出力とする。
電圧出力の安定化をする装置の回路図を示す。ここで
は、一次側のコモンと二次側のコモンを共通に接続する
場合を示している。図において、直流電圧Ｖinは、商用
電源等のＡＣ入力電圧をダイオードブリッジ回路等の整
流回路で整流し、平滑コンデンサ等の平滑化回路で平滑
化されたものや、バッテリ等の直流電圧源から供給され
るものである。この直流電圧Ｖinは入力コンデンサＣin
を介してトランスの一次巻線Ｎpに印加され、ＦＥＴ等
のスイッチング素子Ｑによってオンオフされている。す
るとトランスの二次巻線Ｎsにはスイッチング信号が誘
起されるので、ダイオードＤ１とコンデンサＣ１の整流
平滑化回路で直流化し、主出力電圧Ｖout1を負荷に供給
している。ここで、主出力電圧Ｖout1は高精度の低電圧
出力とする。
【０００６】またトランスの補助巻線ＮBにもスイッチ
ング信号が誘起されるので、ダイオードＤ２とコンデン
サＣ２の整流平滑化回路で直流化し、従出力電圧Ｖout2
を生成する。また、ゼナーダイオードＤZ3のカソード端
子は従出力電圧Ｖout2と接続され、アノード端子はコン
デンサＣ３並びにＰＷＭ制御回路の制御入力端子に接続
されている。また、従出力電圧Ｖout2は精度をそれほど
必要としない高電圧出力とする。なお、図中、一次巻線
Ｎp、二次巻線Ｎs及び補助巻線ＮBに付された黒丸●は
巻線の開始部位を表している。
ング信号が誘起されるので、ダイオードＤ２とコンデン
サＣ２の整流平滑化回路で直流化し、従出力電圧Ｖout2
を生成する。また、ゼナーダイオードＤZ3のカソード端
子は従出力電圧Ｖout2と接続され、アノード端子はコン
デンサＣ３並びにＰＷＭ制御回路の制御入力端子に接続
されている。また、従出力電圧Ｖout2は精度をそれほど
必要としない高電圧出力とする。なお、図中、一次巻線
Ｎp、二次巻線Ｎs及び補助巻線ＮBに付された黒丸●は
巻線の開始部位を表している。
【０００７】ＰＷＭ制御回路は、定電圧回路Ｖr1と制御
入力端子に入力される制御電流Ｉctrlを用いて、スイッ
チング素子Ｑに送るオンオフ制御信号を生成するもの
で、上述の３端子制御回路を用いる。ここでは、補助巻
線ＮBの従出力電圧Ｖout2の安定化はＰＷＭ制御回路に
よる負帰還回路により行い、主出力電圧については補助
巻線ＮBと二次巻線Ｎsが同一トランスに巻装されている
ことによって、上記負帰還回路によって副次的に安定化
されている。
入力端子に入力される制御電流Ｉctrlを用いて、スイッ
チング素子Ｑに送るオンオフ制御信号を生成するもの
で、上述の３端子制御回路を用いる。ここでは、補助巻
線ＮBの従出力電圧Ｖout2の安定化はＰＷＭ制御回路に
よる負帰還回路により行い、主出力電圧については補助
巻線ＮBと二次巻線Ｎsが同一トランスに巻装されている
ことによって、上記負帰還回路によって副次的に安定化
されている。
【０００８】
【発明が解決しようとする課題】しかし、このような３
端子制御回路を用いて従出力電圧Ｖout2を安定化したの
では、本来高精度が必要とされる主電圧出力について、
出力電圧の安定化が同一トランスに巻装されていること
のみに依存するため、必要な電圧精度が確保できないと
いう課題があった。また、従出力電圧Ｖout2について
も、３端子制御回路に定電圧回路Ｖr1が予め内蔵されて
いると共に、３端子化されているから調整用の端子も設
けられていないため、ＩＣの製造上のバラツキが電圧の
安定化にそのまま影響を及ぼすと共に、ゼナーダイオー
ドＤZ3を介して制御電流Ｉctrlを送っているので、素子
のバラツキの影響が重畳して、精度がさほど上がらない
という課題があった。
端子制御回路を用いて従出力電圧Ｖout2を安定化したの
では、本来高精度が必要とされる主電圧出力について、
出力電圧の安定化が同一トランスに巻装されていること
のみに依存するため、必要な電圧精度が確保できないと
いう課題があった。また、従出力電圧Ｖout2について
も、３端子制御回路に定電圧回路Ｖr1が予め内蔵されて
いると共に、３端子化されているから調整用の端子も設
けられていないため、ＩＣの製造上のバラツキが電圧の
安定化にそのまま影響を及ぼすと共に、ゼナーダイオー
ドＤZ3を介して制御電流Ｉctrlを送っているので、素子
のバラツキの影響が重畳して、精度がさほど上がらない
という課題があった。
【０００９】本発明はこのような課題を解決したもの
で、制御入力電圧の最低限電圧が高いため、高精度の必
要な低電圧出力を直接安定化できない３端子化されたＰ
ＷＭ制御用ＩＣを用いた電源であっても、この低電圧出
力を高精度で安定に制御できる多出力スイッチングレギ
ュレータを提供することを目的とする。
で、制御入力電圧の最低限電圧が高いため、高精度の必
要な低電圧出力を直接安定化できない３端子化されたＰ
ＷＭ制御用ＩＣを用いた電源であっても、この低電圧出
力を高精度で安定に制御できる多出力スイッチングレギ
ュレータを提供することを目的とする。
【００１０】
【課題を解決するための手段】上記の目的を達成する本
発明は、直流電圧Ｖinが印加される一次巻線Ｎpを有す
る一次側回路と、二次巻線Ｎsに誘起されるスイッチン
グ信号を整流平滑して主出力電圧Ｖout1を供給する主出
力回路と、補助巻線ＮBに誘起されるスイッチング信号
を整流平滑して従出力電圧Ｖout2を供給する従出力回路
と、この従出力回路からの制御電流Ｉctrlを制御端子に
入力し、内蔵した定電圧回路の定電圧Ｖ r1を用いて、前
記従出力電圧を安定化するように前記一次巻線に流れる
電流をオンオフする３端子制御回路１０とを有し、前記
一次側回路、主出力回路及び従出力回路のコモンを共通
とし、前記従出力電圧は高電圧、前記主出力電圧は低電
圧出力とすると共に、当該主出力電圧の出力電圧は前記
３端子制御回路の制御端子入力電圧の最低入力電圧に比
べて低い多出力スイッチングレギュレータにおいて、次
の構成としたものである。
発明は、直流電圧Ｖinが印加される一次巻線Ｎpを有す
る一次側回路と、二次巻線Ｎsに誘起されるスイッチン
グ信号を整流平滑して主出力電圧Ｖout1を供給する主出
力回路と、補助巻線ＮBに誘起されるスイッチング信号
を整流平滑して従出力電圧Ｖout2を供給する従出力回路
と、この従出力回路からの制御電流Ｉctrlを制御端子に
入力し、内蔵した定電圧回路の定電圧Ｖ r1を用いて、前
記従出力電圧を安定化するように前記一次巻線に流れる
電流をオンオフする３端子制御回路１０とを有し、前記
一次側回路、主出力回路及び従出力回路のコモンを共通
とし、前記従出力電圧は高電圧、前記主出力電圧は低電
圧出力とすると共に、当該主出力電圧の出力電圧は前記
３端子制御回路の制御端子入力電圧の最低入力電圧に比
べて低い多出力スイッチングレギュレータにおいて、次
の構成としたものである。
【００１１】即ち、前記主出力電圧を入力端子に入力し
て基準電圧Ｖr2と比較して、出力端子から出力される比
較信号を出力する誤差アンプ２０と、この誤差アンプの
出力する比較信号を制御端子に入力し、前記従出力回路
から送られる電流を入力して、前記制御電流として３端
子制御回路の制御端子に送る電流制御部３０とを具備す
ることを特徴としている。
て基準電圧Ｖr2と比較して、出力端子から出力される比
較信号を出力する誤差アンプ２０と、この誤差アンプの
出力する比較信号を制御端子に入力し、前記従出力回路
から送られる電流を入力して、前記制御電流として３端
子制御回路の制御端子に送る電流制御部３０とを具備す
ることを特徴としている。
【００１２】
【作用】本発明の構成によれば、高精度が必要とされる
主出力回路の主出力電圧は、誤差アンプを用いて電流制
御部から３端子制御回路に送られる制御電流を制御し、
負帰還制御ループにより安定化されるので、必要な精度
を確保できる。この制御電流には所定電圧以上の高電圧
が必要なので、従出力回路から電流制御部に従出力電圧
を供給している。従出力電圧の安定化については、二次
巻線と補助巻線が同一トランスに巻装されているから、
主出力電圧の安定化に随伴して行えば足りる。
主出力回路の主出力電圧は、誤差アンプを用いて電流制
御部から３端子制御回路に送られる制御電流を制御し、
負帰還制御ループにより安定化されるので、必要な精度
を確保できる。この制御電流には所定電圧以上の高電圧
が必要なので、従出力回路から電流制御部に従出力電圧
を供給している。従出力電圧の安定化については、二次
巻線と補助巻線が同一トランスに巻装されているから、
主出力電圧の安定化に随伴して行えば足りる。
【００１３】
【実施例】以下図面を用いて、本発明を説明する。図１
は本発明の一実施例を示す回路図である。尚、図１にお
いて前記図４と同一作用をするものには同一符号を付し
て説明を省略する。ここでは、主出力電圧Ｖout1の安定
化のために、分圧抵抗Ｒ１，Ｒ２で主出力電圧Ｖout1を
分圧し、誤差アンプ２０の入力端子に入力する。誤差ア
ンプ２０にＴＬ４３１等のシャントレギュレータを用い
る場合には、入力端子はリファレンス端子、出力端子は
カソード端子、基準電位を定めるコモン端子はアノード
端子と呼ばれており、リファレンス端子に入力された電
圧に応じた電流がカソード端子より出力される。誤差ア
ンプ２０のコモン端子は二次巻線Ｎsのコモン側と接続
され、出力端子はトランジスタ３０のベース端子に接続
されている。そして、誤差アンプ２０は入力端子の入力
電圧と基準電圧Ｖr2とを比較して、比較信号をカソード
端子に出力している。この基準電圧Ｖr2は、ＴＬ４３１
の場合には2.495Ｖに選定されている。
は本発明の一実施例を示す回路図である。尚、図１にお
いて前記図４と同一作用をするものには同一符号を付し
て説明を省略する。ここでは、主出力電圧Ｖout1の安定
化のために、分圧抵抗Ｒ１，Ｒ２で主出力電圧Ｖout1を
分圧し、誤差アンプ２０の入力端子に入力する。誤差ア
ンプ２０にＴＬ４３１等のシャントレギュレータを用い
る場合には、入力端子はリファレンス端子、出力端子は
カソード端子、基準電位を定めるコモン端子はアノード
端子と呼ばれており、リファレンス端子に入力された電
圧に応じた電流がカソード端子より出力される。誤差ア
ンプ２０のコモン端子は二次巻線Ｎsのコモン側と接続
され、出力端子はトランジスタ３０のベース端子に接続
されている。そして、誤差アンプ２０は入力端子の入力
電圧と基準電圧Ｖr2とを比較して、比較信号をカソード
端子に出力している。この基準電圧Ｖr2は、ＴＬ４３１
の場合には2.495Ｖに選定されている。
【００１４】電流制御部３０は、ここではトランジスタ
ＴｒとコンデンサＣ３よりなる。トランジスタとしては
ＰＮＰ形を用いており、エミッタ端子には従出力電圧Ｖ
out2が供給され、ゲート端子には誤差アンプ２０の出力
端子が接続され、コレクタ端子はコンデンサＣ３を介し
てコモンに接続されると共に、３端子制御回路１０の制
御入力端子と接続されている。
ＴｒとコンデンサＣ３よりなる。トランジスタとしては
ＰＮＰ形を用いており、エミッタ端子には従出力電圧Ｖ
out2が供給され、ゲート端子には誤差アンプ２０の出力
端子が接続され、コレクタ端子はコンデンサＣ３を介し
てコモンに接続されると共に、３端子制御回路１０の制
御入力端子と接続されている。
【００１５】このように構成された装置において、出力
電圧の安定化は次のように行われる。まず主出力回路の
主出力電圧Ｖout1の安定化は、誤差アンプ２０のカソー
ド電流を用いて電流制御部３０が３端子制御回路１０に
送る制御電流Ｉctrlを制御している。これにより、主出
力電圧Ｖout1の分圧された電圧が基準電圧Ｖr2と一致す
るように、３端子制御回路１０が一次巻線Ｎpに流れる
パルス電流のデューティー比を制御している。
電圧の安定化は次のように行われる。まず主出力回路の
主出力電圧Ｖout1の安定化は、誤差アンプ２０のカソー
ド電流を用いて電流制御部３０が３端子制御回路１０に
送る制御電流Ｉctrlを制御している。これにより、主出
力電圧Ｖout1の分圧された電圧が基準電圧Ｖr2と一致す
るように、３端子制御回路１０が一次巻線Ｎpに流れる
パルス電流のデューティー比を制御している。
【００１６】次に、従出力回路の従出力電圧Ｖout2の安
定化は、二次巻線Ｎsと補助巻線ＮBが同一トランスに巻
装されているから、主出力電圧の安定化に随伴して行な
われる。従出力電圧Ｖout2は、３端子制御回路１０の制
御端子に対する入力電圧Ｖctrlの規格に比べて高いの
で、電流制御部３０のトランジスタを介して当該制御端
子の制御電流Ｉctrlとしての適格を有している。
定化は、二次巻線Ｎsと補助巻線ＮBが同一トランスに巻
装されているから、主出力電圧の安定化に随伴して行な
われる。従出力電圧Ｖout2は、３端子制御回路１０の制
御端子に対する入力電圧Ｖctrlの規格に比べて高いの
で、電流制御部３０のトランジスタを介して当該制御端
子の制御電流Ｉctrlとしての適格を有している。
【００１７】図２は本発明の他の実施例を示す回路図で
ある。こごては、電流制御部３０としてフォトカプラＰ
Ｃを用いており、発光ダイオードのアノード端子は従出
力回路の従出力電圧Ｖout2と接続され、カソード端子は
誤差アンプ２０の出力端子が接続されている。また受光
トランジスタは、コレクタ端子が従出力回路の従出力電
圧Ｖout2と接続され、エミッタ端子がコンデンサＣ３を
介してコモンに接続されていると共に、３端子制御回路
１０の制御端子に接続されている。このような構成よっ
ても、誤差アンプ２０の出力電流によって、制御電流Ｉ
ctrlが制御され、主出力回路の主出力電圧Ｖout1が安定
化される。
ある。こごては、電流制御部３０としてフォトカプラＰ
Ｃを用いており、発光ダイオードのアノード端子は従出
力回路の従出力電圧Ｖout2と接続され、カソード端子は
誤差アンプ２０の出力端子が接続されている。また受光
トランジスタは、コレクタ端子が従出力回路の従出力電
圧Ｖout2と接続され、エミッタ端子がコンデンサＣ３を
介してコモンに接続されていると共に、３端子制御回路
１０の制御端子に接続されている。このような構成よっ
ても、誤差アンプ２０の出力電流によって、制御電流Ｉ
ctrlが制御され、主出力回路の主出力電圧Ｖout1が安定
化される。
【００１８】なお、出力電圧の大きな従出力回路から制
御電流Ｉctrlを供給し、誤差アンプ２０の出力電流は電
流制御部３０の制御入力として用いられているだけなの
で、少なくてすむ。すると主出力電圧Ｖout1のＡＣ的な
変動に対する、誤差アンプ２０の出力電流のＡＣ的な変
動が従出力回路の出力電流に比較して小さくて済む。即
ち、制御ループのゲインが相対的に低くなり、制御ルー
プの位相余裕により発振が抑制される。従って、主従の
出力電圧が安定化される。
御電流Ｉctrlを供給し、誤差アンプ２０の出力電流は電
流制御部３０の制御入力として用いられているだけなの
で、少なくてすむ。すると主出力電圧Ｖout1のＡＣ的な
変動に対する、誤差アンプ２０の出力電流のＡＣ的な変
動が従出力回路の出力電流に比較して小さくて済む。即
ち、制御ループのゲインが相対的に低くなり、制御ルー
プの位相余裕により発振が抑制される。従って、主従の
出力電圧が安定化される。
【００１９】
【発明の効果】以上説明したように、本発明によれば、
３端子制御回路の制御端子の最低入力電圧が低電圧側の
出力電圧に比べて高くても、この低電圧側の出力電圧を
制御入力とし、電力は高電圧側である従出力回路から供
給される電流制御部３０により、この制御端子に送る制
御電流Ｉctrlを定めているので、低電圧側の主出力電圧
が高い精度で安定化されるという効果がある。
３端子制御回路の制御端子の最低入力電圧が低電圧側の
出力電圧に比べて高くても、この低電圧側の出力電圧を
制御入力とし、電力は高電圧側である従出力回路から供
給される電流制御部３０により、この制御端子に送る制
御電流Ｉctrlを定めているので、低電圧側の主出力電圧
が高い精度で安定化されるという効果がある。
【図１】本発明の一実施例を示す回路図である。
【図２】本発明の他の実施例を示す回路図である。
【図３】３端子制御回路の動作を説明する図である。
【図４】３端子制御回路を用いて高電圧出力の安定化を
する装置の回路図である。
する装置の回路図である。
１０ ３端子制御回路 ２０ 誤差アンプ ３０ 電流制御部 Ｎp 一次巻線 Ｎs 二次巻線 ＮB 補助巻線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/28
Claims (1)
- 【請求項１】直流電圧（Ｖin）が印加される一次巻線
（Ｎp）を有する一次側回路と、二次巻線（Ｎs）に誘起
されるスイッチング信号を整流平滑して主出力電圧（Ｖ
out1）を供給する主出力回路と、補助巻線（ＮB）に誘
起されるスイッチング信号を整流平滑して従出力電圧
（Ｖout2）を供給する従出力回路と、この従出力回路か
らの制御電流（Ｉctrl)を制御端子に入力し、内蔵した
定電圧回路の定電圧（Ｖr 1）を用いて、前記従出力電圧
を安定化するように前記一次巻線に流れる電流をオンオ
フする３端子制御回路（１０）とを有し、 前記一次側回路、主出力回路及び従出力回路のコモンを
共通とし、前記従出力電圧は高電圧、前記主出力電圧は
低電圧出力とすると共に、当該主出力電圧の出力電圧は
前記３端子制御回路の制御端子入力電圧の最低入力電圧
に比べて低い多出力スイッチングレギュレータにおい
て、 前記主出力電圧を入力端子に入力して基準電圧（Ｖr2）
と比較して、出力端子から出力される比較信号を出力す
る誤差アンプ（２０）と、 この誤差アンプの出力する比較信号を制御端子に入力
し、前記従出力回路から送られる電流を入力して、前記
制御電流として３端子制御回路の制御端子に送る電流制
御部（３０）と、 を具備することを特徴とする多出力スイッチングレギュ
レータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7165101A JP3015911B2 (ja) | 1995-06-30 | 1995-06-30 | 多出力スイッチングレギュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7165101A JP3015911B2 (ja) | 1995-06-30 | 1995-06-30 | 多出力スイッチングレギュレータ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0919143A JPH0919143A (ja) | 1997-01-17 |
| JP3015911B2 true JP3015911B2 (ja) | 2000-03-06 |
Family
ID=15805918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7165101A Expired - Lifetime JP3015911B2 (ja) | 1995-06-30 | 1995-06-30 | 多出力スイッチングレギュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3015911B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001086761A (ja) * | 1999-09-13 | 2001-03-30 | Fuji Electric Co Ltd | インバータ保護装置 |
| DE10018229B4 (de) * | 2000-12-04 | 2005-05-19 | Friwo Gerätebau Gmbh | Verfahren zur Regulierung des Ausgangsstroms und/oder der Ausgangsspannung eines Schaltnetzteils |
| KR100392911B1 (ko) * | 2001-05-26 | 2003-07-28 | 단암전자통신주식회사 | 다중출력 컨버터의 출력간 레귤레이션 보상회로 |
| JP5470738B2 (ja) * | 2008-04-24 | 2014-04-16 | 横河電機株式会社 | スイッチング電源装置 |
| CN102142770B (zh) * | 2011-04-08 | 2013-05-01 | 上海交通大学 | 滞环控制的串联反激开关电源 |
| DE102018100709A1 (de) * | 2018-01-15 | 2019-07-18 | Infineon Technologies Austria Ag | Leistungswandler-Steuerung, Leistungswandler und entsprechendes Verfahren |
-
1995
- 1995-06-30 JP JP7165101A patent/JP3015911B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0919143A (ja) | 1997-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI414142B (zh) | 電源供應控制方法及其系統 | |
| US7525819B2 (en) | Switching mode power supply and method for generating a bias voltage | |
| US5633787A (en) | Switch-mode power supply with control of output supply voltage and overcurrent | |
| JPH028549B2 (ja) | ||
| JP3015911B2 (ja) | 多出力スイッチングレギュレータ | |
| US4449173A (en) | Multi-output-type power supply devices using separately-exciting-type switching regulators | |
| US7239533B2 (en) | DC power supply apparatus | |
| JPH049616Y2 (ja) | ||
| JP3244424B2 (ja) | 電源回路 | |
| JPH01278265A (ja) | 正負出力スイッチング電源の制御回路 | |
| JPH09265328A (ja) | アクティブダミー回路 | |
| JP2001268903A (ja) | 過電流保護回路 | |
| JP3757293B2 (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0625942B2 (ja) | 直流電源装置 | |
| JP2001178123A (ja) | 直流安定化電源装置 | |
| JPS6399768A (ja) | 多出力スイツチングレギユレ−タ | |
| JP2006042474A (ja) | 直流電源装置 | |
| JPH0624893Y2 (ja) | シリーズレギュレータの過負荷防止回路 | |
| JPS62230355A (ja) | 多出力スイツチングレギユレ−タ | |
| JP2562582Y2 (ja) | 直流電源の出力電圧調節回路 | |
| JP2000032754A (ja) | 多出力スイッチングレギュレータ及びその出力制御方法 | |
| JPH0919142A (ja) | 多出力スイッチングレギュレータ | |
| JPS645986Y2 (ja) | ||
| SU849395A1 (ru) | Стабилизированный статическийпРЕОбРАзОВАТЕль пОСТО ННОгО НАпР жЕНи В пЕРЕМЕННОЕ | |
| JPH0756634Y2 (ja) | 電子写真装置の帯電器の高圧電源装置 |