JP3013818B2 - Liquid crystal display device and method of manufacturing the same - Google Patents
Liquid crystal display device and method of manufacturing the sameInfo
- Publication number
- JP3013818B2 JP3013818B2 JP28650897A JP28650897A JP3013818B2 JP 3013818 B2 JP3013818 B2 JP 3013818B2 JP 28650897 A JP28650897 A JP 28650897A JP 28650897 A JP28650897 A JP 28650897A JP 3013818 B2 JP3013818 B2 JP 3013818B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- pixel electrode
- electrode
- signal line
- video signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体装置に係り、
特に薄膜半導体素子を用いたアクティブマトリックス型
の液晶表示装置およびその製造方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device,
In particular, the present invention relates to an active matrix type liquid crystal display device using a thin film semiconductor element and a method for manufacturing the same.
【０００２】[0002]
【従来の技術】従来アクティブマトリックス方式の液晶
表示装置は、高精細化，多階調化の方向にあるが、これ
を実現するためには各画素毎に付加容量を形成すること
が必須となる。付加容量は液晶層の容量と並列にＴＦＴ
に接続され、ＴＦＴのリーク電流等による液晶層への印
加電圧の低下を防止する役割を持つが、この代表的な構
造としては、特開平1−267618 号公報に開示された構造
のものがある。2. Description of the Related Art Conventionally, an active matrix type liquid crystal display device is in the direction of high definition and multiple gradations, but in order to realize this, it is essential to form an additional capacitor for each pixel. . The additional capacitance is TFT in parallel with the capacitance of the liquid crystal layer.
And has a role of preventing a decrease in the voltage applied to the liquid crystal layer due to a leak current of the TFT or the like. As a typical structure, there is a structure disclosed in Japanese Patent Application Laid-Open No. 1-267618. .
【０００３】[0003]
【発明が解決しようとする課題】上記の従来例のような
付加容量を特開平2−149824 号公報に示される同層電極
間ショート対策の構成に適用すると、付加容量部の絶縁
膜は単層の絶縁膜となるため、十分な絶縁歩留まりを確
保することは難しい。即ち、上記の従来技術の組み合わ
せのみでは高信頼の付加容量を有し、かつショート不良
を低減できる構造を実現することは困難であった。When the additional capacitance as in the prior art described above is applied to the structure for preventing short-circuiting between electrodes in the same layer disclosed in Japanese Patent Application Laid-Open No. 2-149824, the insulating film in the additional capacitance portion becomes a single layer. Therefore, it is difficult to secure a sufficient insulation yield. That is, it has been difficult to realize a structure having a highly reliable additional capacitance and reducing short-circuit defects only by the combination of the above-described conventional techniques.
【０００４】また、従来の画像電極と映像信号配線間の
ショート対策として用いられている特開平2−2551 号公
報と組み合わせた場合、下層の配線と複線化したいずれ
かの配線との間でショートが発生した場合、ショートし
た配線を切り離すことでショート不良を救済することを
狙いとしている。このような構造は画素ピッチが比較的
粗い低精細の表示装置では実現可能であるが、高精細の
表示装置では事実上採用できなかった。即ち、画素電極
と映像信号配線の間のショートを防止するためには画素
電極と映像信号配線の間の距離をある程度確保する必要
があるため、配線が占有する面積が大きく、画素電極の
面積を十分確保できなくなるので開口率が低下する。開
口率が低下すると表示装置の表面輝度が低下するためこ
れを補うためにバックライトの輝度を大きくすることが
必要と成り、結果的にコストが増大する。この問題は表
示装置が高精細化するほど深刻となる。開口率の低下を
抑えるためには、複線化しない部分の配線幅をできるだ
け小さくして配線の占有面積を小さくする方法が考えら
れるが、配線幅を縮小すると断線不良が増大するという
問題があった。[0004] When combined with JP-A-2-2551 which has been used as a measure against a short circuit between a conventional image electrode and a video signal line, a short circuit occurs between the lower layer wiring and any of the multiple lines. In the event that a short circuit occurs, the aim is to rescue the short-circuit failure by separating the short-circuited wiring. Such a structure can be realized in a low-definition display device having a relatively coarse pixel pitch, but cannot be practically adopted in a high-definition display device. That is, in order to prevent a short circuit between the pixel electrode and the video signal wiring, it is necessary to secure a certain distance between the pixel electrode and the video signal wiring. Therefore, the area occupied by the wiring is large, and the area of the pixel electrode is reduced. A sufficient aperture cannot be secured, so that the aperture ratio decreases. When the aperture ratio decreases, the surface luminance of the display device decreases. To compensate for this, it is necessary to increase the luminance of the backlight, which results in an increase in cost. This problem becomes more serious as the definition of the display device increases. In order to suppress the decrease in the aperture ratio, a method is conceivable in which the wiring width of the portion not to be double-tracked is reduced as much as possible to reduce the occupied area of the wiring. However, when the wiring width is reduced, there is a problem that disconnection defects increase. .
【０００５】また、従来、画素電極にはインジウム−ス
ズ合金の酸化膜（以下ＩＴＯ膜と記す）が、またゲート
絶縁膜である第１および第２の絶縁膜としてはプラズマ
化学気相成長法（以下ＰＣＶＤと記す）によって形成さ
れる窒化シリコン膜（以下ＳｉＮ膜と記す）が最も広く
用いられている。ＩＴＯ膜上にＰＣＶＤ法でＳｉＮ膜を
堆積すると、成膜時の還元性雰囲気によりＩＴＯ膜表面
が還元され失透することが知られている。これを防止す
る手段として例えば、特開昭59−9962号ではＳｉＮ膜形
成前にあらかじめＩＴＯ膜をＳｉＯ2 膜等の絶縁膜で保
護する方法が開示されている。しかしながら、このよう
な方法は工程数が増加し製造コストの上昇をもたらすと
いう問題があった。Conventionally, an oxide film of an indium-tin alloy (hereinafter referred to as an ITO film) has been used for a pixel electrode, and a plasma chemical vapor deposition (hereinafter, referred to as a plasma chemical vapor deposition) has been used for a first and a second insulating film which are gate insulating films. A silicon nitride film (hereinafter referred to as SiN film) formed by PCVD is most widely used. It is known that when a SiN film is deposited on an ITO film by a PCVD method, the surface of the ITO film is reduced and devitrified by a reducing atmosphere at the time of film formation. As means for preventing this, for example, JP-A-59-9962 discloses a method of protecting an ITO film with an insulating film such as a SiO 2 film before forming a SiN film. However, such a method has a problem that the number of steps is increased and the production cost is increased.
【０００６】また、従来技術では画素電極上に保護絶縁
膜とゲート絶縁膜の２層の絶縁膜が積層されるため、画
像の焼き付きが起こりやすくなるという問題があった。In the prior art, since two insulating films, a protective insulating film and a gate insulating film, are laminated on the pixel electrode, there is a problem that image sticking is likely to occur.
【０００７】本発明の目的は、以上述べたような従来技
術の問題点を解決できる構造を提供することにある。An object of the present invention is to provide a structure which can solve the problems of the prior art as described above.
【０００８】本発明の第１の目的は、同層間ショートを
低減でき、かつ、高信頼付加容量を具備した薄膜半導体
装置の構造およびその製造方法を提供することにある。A first object of the present invention is to provide a structure of a thin-film semiconductor device which can reduce a short circuit between the same layers and has a high reliability added capacitance and a method of manufacturing the same.
【０００９】本発明の第２の目的は、開口率低下がな
く、断線が起こりにくく、かつショート不良に対して冗
長性をもつ配線を具備した薄膜半導体装置の構造および
その製造方法を提供することにある。A second object of the present invention is to provide a structure of a thin-film semiconductor device provided with wiring which does not cause a decrease in aperture ratio, hardly causes disconnection, and has redundancy against short-circuit failure, and a method of manufacturing the same. It is in.
【００１０】発明の第３の目的は、ＩＴＯ膜を失透させ
ることのない薄膜半導体装置の構造およびその製造方法
を提供することにある。A third object of the present invention is to provide a structure of a thin film semiconductor device which does not devitrify an ITO film and a method of manufacturing the same.
【００１１】本発明の第４の目的は、液晶印加電圧の低
下を防止できかつショート不良のない薄膜半導体装置の
構造を提供することにある。A fourth object of the present invention is to provide a structure of a thin film semiconductor device which can prevent a decrease in a voltage applied to a liquid crystal and has no short circuit.
【００１２】本発明の第５の目的は、以上の特徴を有す
る薄膜半導体装置を用いた低コストかつ高性能の液晶表
示装置を提供することにある。A fifth object of the present invention is to provide a low-cost and high-performance liquid crystal display device using the thin-film semiconductor device having the above characteristics.
【００１３】[0013]
【課題を解決するための手段】上記の課題を解決するた
めに、透明絶縁基板上に形成された第１の金属電極から
なる走査信号電極及び共通電極と、上記走査信号電極及
び共通電極上に形成されたゲ−ト絶縁膜と、上記走査信
号電極及び共通電極に交差するようにゲート絶縁膜上に
形成された映像信号電極と、上記走査信号電極及び映像
信号電極に接続された薄膜半導体素子と、上記薄膜半導
体素子に接続された画素電極とからなる薄膜半導体装置
において、上記画素電極を、上記走査信号電極及び共通
電極と同一の平面上に形成された透明電極からなる第１
の画素電極と、上記ゲート絶縁膜に設けた開孔部を介し
て上記第１の画素電極に接続された金属電極からなる第
２の画素電極とから構成し、上記第２の画素電極と共通
電極およびこれらの電極に挟持された絶縁層によって付
加容量を構成した。なお、上記第１の画素電極には少な
くとも２個以上の薄膜半導体素子を接続した。In order to solve the above-mentioned problems, a scanning signal electrode and a common electrode comprising a first metal electrode formed on a transparent insulating substrate and a scanning signal electrode and a common electrode formed on the scanning signal electrode and the common electrode are provided. A gate insulating film formed, a video signal electrode formed on a gate insulating film so as to intersect the scanning signal electrode and the common electrode, and a thin film semiconductor device connected to the scanning signal electrode and the video signal electrode And a pixel electrode connected to the thin film semiconductor element, wherein the pixel electrode is a first electrode formed of a transparent electrode formed on the same plane as the scanning signal electrode and the common electrode.
And a second pixel electrode made of a metal electrode connected to the first pixel electrode via an opening provided in the gate insulating film, and is shared with the second pixel electrode. The additional capacitance was constituted by the electrodes and the insulating layer sandwiched between these electrodes. Note that at least two or more thin film semiconductor elements were connected to the first pixel electrode.
【００１４】又、上記第１の金属電極は、Ａｌ，Ｔａ、
またはこれらの金属元素を成分として含む合金膜また
は、これらの金属膜を複数積層した複合膜で構成し、金
属の自己酸化膜を形成した。Further, the first metal electrode is made of Al, Ta,
Alternatively, a metal self-oxide film was formed by using an alloy film containing these metal elements as components or a composite film in which a plurality of these metal films were stacked.
【００１５】さらに、上記ゲート絶縁膜に設けた開孔部
の面積は上記第１の画素電極の面積の５０％以上１００
％未満とした。Further, the area of the opening provided in the gate insulating film is 50% or more of the area of the first pixel electrode.
%.
【００１６】上記構成とすることにより、画素電極と映
像信号電極をゲート絶縁膜によって分離すると同時に、
ゲート絶縁膜と同一の絶縁構造を有する付加容量を構成
できるので、画素電極と映像信号電極間のショート不良
を防止しかつ、高信頼の付加容量を構成できる。また、
付加容量の共通電極を映像信号電極とは分離して形成し
た場合においても前記同様の作用が得られる。この時、
第１の画素電極を分割し、分割した第１の画素電極を第
２の画素電極で接続することにより、後で述べるような
レーザによる修正技術を用いることが可能となり、点欠
陥不良に対する冗長性を持たせることができる。また、
付加容量の絶縁膜が、金属酸化膜を含む２層の絶縁膜で
構成されるので、付加容量部の絶縁耐圧が向上し、ショ
ート不良を大幅に低減できる。この時、走査信号電極に
Ａｌ，Ｔａまたはこれらを成分として含む合金膜、また
はこれらの金属の複合膜を用いることにより、高品質の
絶縁膜が得られるので、良好な歩留まりが実現できる。
特に、抵抗率の小さなＡｌまたはその合金膜を用いるこ
とにより、信号の伝搬遅延を抑えることができるので表
示装置の大面積化に有利となる。With the above structure, the pixel electrode and the video signal electrode are separated by the gate insulating film, and at the same time,
Since an additional capacitor having the same insulating structure as the gate insulating film can be formed, a short circuit between the pixel electrode and the video signal electrode can be prevented, and a highly reliable additional capacitor can be formed. Also,
Even when the common electrode of the additional capacitor is formed separately from the video signal electrode, the same effect as described above can be obtained. At this time,
By dividing the first pixel electrode and connecting the divided first pixel electrode with the second pixel electrode, it is possible to use a laser repair technique as described later, and to provide redundancy against point defect failure. Can be provided. Also,
Since the insulating film of the additional capacitance is composed of two layers of insulating films including a metal oxide film, the withstand voltage of the additional capacitance portion is improved, and a short circuit failure can be greatly reduced. At this time, by using Al, Ta or an alloy film containing these as a component, or a composite film of these metals for the scanning signal electrode, a high-quality insulating film can be obtained, and a good yield can be realized.
In particular, by using Al or an alloy film having a small resistivity, signal propagation delay can be suppressed, which is advantageous for increasing the area of the display device.
【００１７】更に、画素電極上のゲート絶縁膜を５０％
以上除去することにより画素電極上に形成される絶縁膜
の膜厚が増加しないので、液晶印加電圧の低下や画像の
焼き付き等による表示品質低下を防止できるとともに開
口率を向上できる。Further, the gate insulating film on the pixel electrode is made 50%
By the above removal, the thickness of the insulating film formed on the pixel electrode does not increase, so that it is possible to prevent a decrease in display quality due to a decrease in liquid crystal application voltage and image sticking and to improve an aperture ratio.
【００１８】[0018]
【発明の実施の形態】以下本発明の実施例を図面を用い
て説明する。Embodiments of the present invention will be described below with reference to the drawings.
【００１９】図１は本発明の第１の実施例の平面図、図
２は図１のＡ−Ａ断面図、図３は図１のＢ−Ｂ断面図で
ある。図の１はガラス基板、１０は走査信号線、１３は
画素電極、１４は映像信号線、１５はソース電極、１６
は画素電極、２０はアルミ酸化膜、２１はゲートシリコ
ン膜、２２は保護膜、３０はアモルファスシリコン膜で
ある。FIG. 1 is a plan view of a first embodiment of the present invention, FIG. 2 is a sectional view taken along line AA of FIG. 1, and FIG. 3 is a sectional view taken along line BB of FIG. 1 is a glass substrate, 10 is a scanning signal line, 13 is a pixel electrode, 14 is a video signal line, 15 is a source electrode, 16
Is a pixel electrode, 20 is an aluminum oxide film, 21 is a gate silicon film, 22 is a protective film, and 30 is an amorphous silicon film.
【００２０】本実施例ではガラス基板１上にＡｌからな
る走査信号線１０が配置され、上記走査信号線１０の表
面及び側面はＡｌの自己酸化膜であるＡｌ2Ｏ3膜２０に
よって被覆されている。上記走査信号線１０と同一平面
内にＩＴＯ膜からなる第１の画素電極１３が配置され
る。この時、図３に示すように第１の画素電極１３と走
査信号線１０の間の距離ｄ1 は、走査信号線幅Ｗｓより
も小さくなるように配置されている。上記走査信号線と
第１の画素電極上には第１の絶縁膜として、膜中の単位
体積あたりのＳｉ−Ｈ結合数が２×１０21〜１×１０22
cm-3の範囲であるＳｉＮ膜２１がプラズマＣＶＤ法によ
って形成されている。ここで、第１の画素電極上のゲー
トＳｉＮ膜２１は、第１の画素電極の面積の少なくとも
５０％以上１００％以下の面積で開孔，除去されてい
る。また、ＳｉＮ膜２１の開孔部の端はテーパー形状に
加工されており、基板面を基準としたテーパー部の角度
は15°〜３０°となっている。更に、上記走査信号線の
上方にはＳｉＮ膜を介してアモルファスＳｉ（ａ−Ｓ
ｉ）膜３０とｎ型不純物をド−プしたｎ型のアモルファ
スＳｉ（ｎ型ａ−Ｓｉ）膜３１が形成され、上記ｎ型の
アモルファスＳｉ（ａ−Ｓｉ）膜３１にはＡｌ−Ｓｉ合
金からなるソース電極１５とドレイン電極を兼ねる映像
信号線１４が接続され、ＴＦＴを構成している。映像信
号線１４は、走査信号線１０に交差するように配置さ
れ、ソース電極１５の一端は上記第１の画素電極に接続
されている。ここで、映像信号線１４と第１の画素電極
１３の間の距離ｄ2 は映像信号線１４の幅Ｗｄよりも小
さくなるように配置されている。また、上記第１の画素
電極１３には、第２の画素電極１６が接続され、第２の
画素電極１６の一部は、上記走査信号線１０の上方に延
在し付加容量Ｃadd を構成している。更に、以上の構造
全体を保護膜２２で被覆している。In this embodiment, a scanning signal line 10 made of Al is disposed on a glass substrate 1, and the surface and side surfaces of the scanning signal line 10 are covered with an Al 2 O 3 film 20 which is a self-oxidizing film of Al. I have. A first pixel electrode 13 made of an ITO film is arranged on the same plane as the scanning signal line 10. At this time, as shown in FIG. 3, the distance d 1 between the first pixel electrode 13 and the scanning signal line 10 is arranged to be smaller than the scanning signal line width Ws. The number of Si—H bonds per unit volume in the film is 2 × 10 21 to 1 × 10 22 as a first insulating film on the scanning signal line and the first pixel electrode.
An SiN film 21 in a range of cm -3 is formed by a plasma CVD method. Here, the gate SiN film 21 on the first pixel electrode is opened and removed in an area of at least 50% to 100% of the area of the first pixel electrode. The end of the opening of the SiN film 21 is tapered, and the angle of the tapered portion with respect to the substrate surface is 15 ° to 30 °. Further, above the scanning signal line, amorphous Si (a-S
i) A film 30 and an n-type amorphous Si (n-type a-Si) film 31 doped with an n-type impurity are formed, and the n-type amorphous Si (a-Si) film 31 is formed of an Al-Si alloy. And a video signal line 14 also serving as a drain electrode is connected to form a TFT. The video signal line 14 is disposed so as to intersect the scanning signal line 10, and one end of the source electrode 15 is connected to the first pixel electrode. Here, the distance d 2 between the video signal line 14 and the first pixel electrode 13 is arranged to be smaller than the width Wd of the video signal line 14. Further, a second pixel electrode 16 is connected to the first pixel electrode 13, and a part of the second pixel electrode 16 extends above the scanning signal line 10 to form an additional capacitance Cadd. ing. Further, the entire structure described above is covered with a protective film 22.
【００２１】上記の実施例では、まず第１の画素電極１
３を走査信号線１０と同一平面に形成することにより、
第１の画素電極１３と映像信号線１４をゲートＳｉＮ膜
２１により分離したので、第１の画素電極１３と映像信
号線１４の間でのショート不良を低減できる。また、こ
のことにより第１の画素電極１３と映像信号線１４の間
の距離を合わせ精度ギリギリまで縮小できるので第１の
画素電極１３の幅を拡大でき開口率が向上する。In the above embodiment, first, the first pixel electrode 1
3 is formed on the same plane as the scanning signal line 10,
Since the first pixel electrode 13 and the video signal line 14 are separated by the gate SiN film 21, a short circuit between the first pixel electrode 13 and the video signal line 14 can be reduced. In addition, since the distance between the first pixel electrode 13 and the video signal line 14 can be reduced to the limit of the precision by this, the width of the first pixel electrode 13 can be increased and the aperture ratio can be improved.
【００２２】次に、第１の画素電極１３に接続した第２
の画素電極１６と走査信号線１０とこれらに挟持された
Ａｌ2Ｏ3膜２０およびゲートＳｉＮ膜２１により付加容
量を構成したので、上記開口率の向上できる効果と同時
に、２層の絶縁膜で構成される高信頼の付加容量を付与
でき、付加容量部でのショート不良を低減できる。ま
た、走査信号線１０をＡｌ2Ｏ3膜２１で被覆し、走査信
号線１０と第１の画素電極１３を絶縁分離したことによ
り走査信号線１０と第１の画素電極１３の間の距離を合
わせ精度ギリギリまで縮小できるので第１の画素電極１
３の幅を拡大でき開口率が向上する。Next, the second pixel electrode connected to the first pixel electrode 13
Of the pixel electrode 16, the scanning signal line 10, and the Al 2 O 3 film 20 and the gate SiN film 21 sandwiched between the pixel electrode 16, the scanning signal line 10, and the gate insulating film 21. A highly reliable additional capacitor configured can be provided, and a short circuit failure in the additional capacitor unit can be reduced. The distance between the scanning signal line 10 and the first pixel electrode 13 is reduced by covering the scanning signal line 10 with the Al 2 O 3 film 21 and insulatingly separating the scanning signal line 10 and the first pixel electrode 13. The first pixel electrode 1 can be reduced to the limit of the alignment accuracy.
3 can be enlarged, and the aperture ratio can be improved.
【００２３】次に、第１の画素電極１３上のＳｉＮ膜２
０の５０％以上を除去したことにより第１の画素電極１
３上の絶縁膜は保護膜２２のみとなるので、従来、画素
電極上が絶縁膜と保護膜の２重構造となり、膜が厚くな
ることによる液晶印加電圧の低下を防止できる。また、
この時ＳｉＮ膜２０の除去部分の面積は当然、第１の画
素電極１３の面積の１００％を超えないようにする必要
がある。なおＳｉＮ膜は第１の画素電極の上で開孔する
ことにより、ＳｉＮ膜を開孔した時に下地のガラス基板
が削られることを防止できる。下地のガラス基板が削ら
れると第１の画素電極のパターン端部分での段差が大き
くなり、後で形成するソース電極１５等の断切れが生じ
やすくなるので、ＳｉＮ膜は第１の画素電極の上で開孔
することが必要である。さらに、ＳｉＮ膜の開孔部の端
はテーパー形状に加工することにより、ソース電極１５
等の断切れを防止できる。特に、水平面からの傾斜角度
を４５°以下とすると電極の断切れはほぼ完全に防止で
きる。Next, the SiN film 2 on the first pixel electrode 13
0 to remove the first pixel electrode 1
Since only the protective film 22 is formed on the insulating film 3, the conventional structure has a double structure of the insulating film and the protective film on the pixel electrode. Also,
At this time, the area of the removed portion of the SiN film 20 must obviously not exceed 100% of the area of the first pixel electrode 13. By opening the SiN film on the first pixel electrode, it is possible to prevent the underlying glass substrate from being ground when the SiN film is opened. When the underlying glass substrate is shaved, the step at the pattern end of the first pixel electrode becomes large, and the source electrode 15 and the like to be formed later are easily cut off. It is necessary to open the hole above. Further, the end of the opening of the SiN film is processed into a tapered shape so that the source electrode 15 is formed.
Can be prevented. In particular, when the angle of inclination from the horizontal plane is 45 ° or less, disconnection of the electrode can be almost completely prevented.
【００２４】図４，図５は本発明の第２の実施例の断面
図及び平面図である。本実施例は、付加容量を構成する
下部電極として走査信号線１０とは別個に形成した第３
の配線電極１１を用いた場合の実施例である。本実施例
では第１の画素電極１３が第３の配線電極１１を挾むよ
うに配置された２つの電極からなり、これら２つの電極
を接続する第２の画素電極と上記第３の配線電極により
付加容量を構成している点に特徴がある。このような構
造を採ることにより、第１の実施例と同様に映像信号電
極と第２の画素電極を絶縁分離しつつ、２層の絶縁膜を
有する高信頼の付加容量が構成できる。更に、上記第２
の画素電極と第１の画素電極は第２の画素電極に設けた
凸部で接続している。この第２の画素電極に設けた凸部
は、容易にレーザビーム等の手段により切断できるの
で、後述するように、欠陥画素の修正が可能となる。ま
た、第１の実施例でも同様であったが、図５中に示した
ように、映像信号線と第１の画素電極の間の距離ｄ2 よ
りも映像信号線と第２の画素電極の間の距離ｄ3 を大き
くしたので、映像信号線と第２の画素電極の間でショー
ト不良が生じた時もこの部分を後述するようにレーザビ
ーム等の手段により切断できるので、欠陥画素の修正が
可能となる。第１の画素電極と映像信号線の間はＳｉＮ
膜により絶縁分離されているのでこれらの間でのショー
トは原理的に生じることはない。従って、このことによ
り、事実上映像信号線と画素電極の間でのショート不良
はほとんど皆無とすることができる。FIGS. 4 and 5 are a sectional view and a plan view of a second embodiment of the present invention. In the present embodiment, a third electrode formed separately from the scanning signal line 10 as a lower electrode forming an additional capacitor is provided.
This is an embodiment in which the wiring electrode 11 is used. In the present embodiment, the first pixel electrode 13 is composed of two electrodes arranged so as to sandwich the third wiring electrode 11, and is added by the second pixel electrode connecting these two electrodes and the third wiring electrode. The feature is that it constitutes the capacity. By adopting such a structure, a highly reliable additional capacitor having a two-layer insulating film can be formed while insulating and separating the video signal electrode and the second pixel electrode as in the first embodiment. Furthermore, the second
And the first pixel electrode are connected by a protrusion provided on the second pixel electrode. Since the projection provided on the second pixel electrode can be easily cut by a means such as a laser beam, the defective pixel can be corrected as described later. In addition, the same is true in the first embodiment, but as shown in FIG. 5, the distance between the video signal line and the second pixel electrode is longer than the distance d 2 between the video signal line and the first pixel electrode. Since the distance d 3 between them is increased, even when a short circuit occurs between the video signal line and the second pixel electrode, this portion can be cut by means of a laser beam or the like as described later. Becomes possible. SiN between the first pixel electrode and the video signal line
Since they are insulated and separated by a film, a short circuit between them does not occur in principle. Accordingly, this makes it possible to virtually eliminate short-circuit failure between the video signal line and the pixel electrode.
【００２５】また、第２の画素電極に設けた凸部は隣接
する２本の映像信号線のうち液晶配向膜をラビングする
時に下流側になるように配置した。図中の矢印(ＤＩＲ
ＬＢ)はラビングの方向を示している。このことによ
り、第２の画素電極のラビング方向下流側に生じるラビ
ングむらが画素電極上には生じないため画像特性に影響
がないようにできる。Further, the convex portion provided on the second pixel electrode is arranged so as to be on the downstream side when rubbing the liquid crystal alignment film between two adjacent video signal lines. Arrows in the figure (DIR
LB) indicates the direction of rubbing. As a result, rubbing unevenness that occurs downstream of the second pixel electrode in the rubbing direction does not occur on the pixel electrode, so that the image characteristics can be prevented from being affected.
【００２６】図６は本発明の第３の実施例の平面図であ
る。本実施例の断面構造は図２と同様である。本実施例
は第１の画素電極に２個のＴＦＴが接続されているこ
と、第２の画素電極と第１の画素電極は第２の画素電極
に設けた凸部で接続したこと、および第１の画素電極に
設けたＳｉＮ膜の開孔部ＴＨは長辺が映像信号線と平行
になるように配置された略長方形の形状となっている点
に特徴がある。FIG. 6 is a plan view of a third embodiment of the present invention. The sectional structure of this embodiment is the same as that of FIG. In this embodiment, two TFTs are connected to the first pixel electrode, the second pixel electrode and the first pixel electrode are connected by a convex portion provided on the second pixel electrode, and The opening TH of the SiN film provided on one pixel electrode is characterized in that it has a substantially rectangular shape arranged such that the long side is parallel to the video signal line.
【００２７】本実施例では、ＴＦＴを複数個設けたこと
によりＴＦＴの動作不良に対して冗長性を持たせること
ができることは云うまでもないが、それだけではなく、
TFTを複数個設けると同時に、第２の画素電極に凸部を
設け切断可能としたことで付加容量部でショート不良が
生じたときに、第２の画素電極に設けた凸部で付加容量
を切断すると同時に、ＴＦＴの１個を切断することによ
り欠陥画素を救済できるようになる。その詳細は後述す
る。また、ＳｉＮ膜の開孔部ＴＨを長辺が映像信号線と
平行になるように配置された略長方形の形状とすること
により、半導体膜３０，３１のエッチング残りによる隣
接する映像信号線間でのショートを防止できる。即ち、
ホトレジストパターンの不良等により、隣接する２本の
映像信号線間に跨るように半導体膜３０，３１が残ると
半導体膜を介して映像信号線間がショートするが、本実
施例の構造によれば、ＳｉＮ膜を開孔する際に、ＳｉＮ
膜の上に存在する半導体膜はエッチング除去されるの
で、開孔部ＴＨによって配線間ショートを引き起こした
半導体膜は分離され、配線間ショートは自動的に解消さ
れる。従って、開孔部ＴＨを長辺が第２の配線と平行に
配置した長方形状とすることにより、画素電極内のどの
位置で半導体膜残りが発生しても配線間ショートは起こ
らないようにできる。In this embodiment, it is needless to say that the provision of a plurality of TFTs can provide redundancy for the malfunction of the TFTs.
At the same time that a plurality of TFTs are provided, a convex portion is provided on the second pixel electrode so that the additional capacitor portion can be cut. When a short-circuit failure occurs in the additional capacitor portion, the additional capacitance is provided by the convex portion provided on the second pixel electrode. At the same time as cutting, one of the TFTs can be cut to relieve a defective pixel. The details will be described later. In addition, by forming the opening TH of the SiN film into a substantially rectangular shape arranged such that the long side thereof is parallel to the video signal line, the opening TH between the adjacent video signal lines due to the etching residue of the semiconductor films 30 and 31 is formed. Short circuit can be prevented. That is,
When the semiconductor films 30 and 31 remain so as to straddle between two adjacent video signal lines due to a defective photoresist pattern or the like, the video signal lines are short-circuited via the semiconductor film. However, according to the structure of this embodiment, When opening the SiN film, SiN
Since the semiconductor film existing on the film is removed by etching, the semiconductor film which caused the short circuit between the wirings by the opening portion TH is separated, and the short circuit between the wirings is automatically eliminated. Therefore, by forming the opening TH in a rectangular shape having a long side arranged in parallel with the second wiring, a short circuit between the wirings can be prevented even if the semiconductor film remains at any position in the pixel electrode. .
【００２８】図７は本発明の第４の実施例の平面図であ
る。本実施例の断面構造は図２と同様である。実施例で
は、映像信号線が、走査信号線との交差部分において分
岐されており、さらに、分岐部分での配線の幅Ｗ２と配
線間スペースの幅Ｓ２の総和は、分岐部以外での配線幅
Ｗ１に等しくなっている。これにより、配線交差部分で
の配線間ショート不良を、ショートした方の分岐配線を
レーザ等により切断することにより救済できる。更に、
分岐部以外の配線幅Ｗ１を拡大したことにより、この部
分での断線不良を低減できる。従来の技術では、配線幅
を拡大すると画素電極とのショートを防止するために画
素電極の幅を縮小せざるを得ないので開口率が低下して
しまうという問題があった。本実施例では、映像信号線
と第１の画素電極をＳｉＮ膜により絶縁分離したこと
で、映像信号線と第１の画素電極間の距離を縮小できる
ため、画素電極の幅を縮小することなく配線幅を拡大で
きる。従って、本実施例では、開口率の低下を招くこと
なく断線不良を低減できる。図８は本発明および従来の
技術における、映像信号線幅と映像信号線の断線歩留ま
りおよび開口率の関係を比較した図である。映像信号線
幅を広くすると開口率は低下、断線歩留まりは向上す
る。即ち開口率は低下、断線歩留まりはトレードオフの
関係にある。同じ配線幅で比較すると、本発明では従来
の技術に比較して約１０％開口率が向上することがわか
る。また、例えば開口率３４％（図中の横線）で比較す
ると、本発明では従来の技術に比較して配線幅を８μｍ
程度拡大できるので約１５％断線歩留まりが向上するこ
とが分かる。以上の効果は映像信号線と画素電極の間の
距離を縮小できることによる。これによる余裕分を画素
電極幅の拡大に充てるか映像信号線幅の拡大に充てるか
によって、開口率または断線歩留まりの向上を選択でき
る。本発明の効果は以上により明らかである。FIG. 7 is a plan view of a fourth embodiment of the present invention. The sectional structure of this embodiment is the same as that of FIG. In the embodiment, the video signal line is branched at the intersection with the scanning signal line, and the sum of the width W2 of the wiring at the branch and the width S2 of the space between the wirings is the width of the wiring except at the branch. It is equal to W1. As a result, a short circuit between wires at a wire intersection can be remedied by cutting the shorted branch wire using a laser or the like. Furthermore,
Since the wiring width W1 other than the branch portion is increased, disconnection failure at this portion can be reduced. In the prior art, when the wiring width is increased, the width of the pixel electrode must be reduced in order to prevent a short circuit with the pixel electrode, and thus there is a problem that the aperture ratio is reduced. In the present embodiment, since the video signal line and the first pixel electrode are insulated and separated by the SiN film, the distance between the video signal line and the first pixel electrode can be reduced, so that the width of the pixel electrode is not reduced. The wiring width can be increased. Therefore, in this embodiment, the disconnection failure can be reduced without lowering the aperture ratio. FIG. 8 is a diagram comparing the relationship between the video signal line width, the disconnection yield of the video signal line, and the aperture ratio in the present invention and the related art. When the video signal line width is increased, the aperture ratio decreases and the disconnection yield increases. That is, the aperture ratio is reduced, and the disconnection yield is in a trade-off relationship. Comparing with the same wiring width, it can be seen that the present invention improves the aperture ratio by about 10% as compared with the conventional technology. Further, for example, when compared with an opening ratio of 34% (horizontal line in the figure), in the present invention, the wiring width is 8 μm as compared with the conventional technology.
It can be seen that the degree of disconnection can be increased by about 15%, thereby improving the disconnection yield. The above effect is due to the fact that the distance between the video signal line and the pixel electrode can be reduced. An improvement in the aperture ratio or the disconnection yield can be selected depending on whether the extra margin is used for expanding the pixel electrode width or the video signal line width. The effects of the present invention are clear from the above.
【００２９】図９は本発明の第５の実施例を説明するた
めの平面図である。図中のＤ１〜Ｄ５はショート不良個
所を示す。またＬＣＵＴ１〜ＬＣＵＴ４はレーザによる
切断を示す。まず、付加容量部で走査信号線と第２の画
素電極間でショートが発生した場合（Ｄ１）には、ＬＣ
ＵＴ１で示した部分を切断し第２の画素電極を第１の画
素電極から分離する。このままでは当該画素には付加容
量がないため電圧保持特性の低下や、ＴＦＴのゲート−
ソース間の寄生容量に起因するゲートパルスの立ち上が
り，立ち下がり時のソース電圧の変動が大きくなり、正
常に動作しないことになる。このため、ＬＣＵＴ４で示
した部分を切断しＴＦＴを１個切り離すことにより、ゲ
ート−ソース間の寄生容量とＴＦＴのオフ電流を減らす
ことにより、当該画素を正常動作させることが可能にな
る。次に、付加容量部の第２の画素電極と映像信号線の
間でショートが発生した場合（Ｄ２）は、ＬＣＵＴ２で
示した部分を切断することによりショートを解消でき
る。これを実施するためには、特に第２の画素電極と映
像信号線の間の距離を大きくした本発明の構造が必要で
ある。次に、走査信号線と映像信号線の間でショートが
発生した場合(Ｄ３)には、ＬＣＵＴ３で示した２個所を
切断することにより、断線生ぜしめることなくショート
不良を解消できる。最後に、２個のＴＦＴのうちの１個
がショート不良を起こした場合（Ｄ４，Ｄ５）には、Ｌ
ＣＵＴ４で示した２個所を切断し、当該ＴＦＴを切り離
すことによりショート不良を解消できる。FIG. 9 is a plan view for explaining a fifth embodiment of the present invention. D1 to D5 in the drawing indicate short-circuit defective portions. LCUT1 to LCUT4 indicate laser cutting. First, when a short circuit occurs between the scanning signal line and the second pixel electrode in the additional capacitance unit (D1), LC
The portion indicated by UT1 is cut to separate the second pixel electrode from the first pixel electrode. In this state, the pixel does not have an additional capacitance, so that the voltage holding characteristic is lowered and the gate of the TFT is not charged.
The fluctuation of the source voltage at the time of the rise and fall of the gate pulse caused by the parasitic capacitance between the sources becomes large, and the device does not operate normally. Therefore, by cutting off the portion indicated by the LCUT 4 and separating one TFT, the parasitic capacitance between the gate and the source and the off-state current of the TFT are reduced, so that the pixel can operate normally. Next, when a short circuit occurs between the second pixel electrode of the additional capacitance unit and the video signal line (D2), the short circuit can be eliminated by cutting the portion indicated by LCUT2. In order to implement this, the structure of the present invention in which the distance between the second pixel electrode and the video signal line is particularly large is required. Next, when a short circuit occurs between the scanning signal line and the video signal line (D3), by cutting the two portions indicated by LCUT3, a short circuit failure can be eliminated without disconnection. Finally, when one of the two TFTs has a short circuit failure (D4, D5),
By cutting the two locations indicated by the CUT 4 and separating the TFT, a short circuit failure can be eliminated.
【００３０】以上のように、本発明の構造および方法に
よれば、起こりうる殆ど全てのショート不良を修正でき
ることになるので、製造歩留まりを飛躍的に向上せしめ
ることが可能となる。As described above, according to the structure and method of the present invention, almost all possible short-circuit defects can be corrected, so that the production yield can be drastically improved.
【００３１】次に、本発明の第１の実施例の製造工程を
図１０〜図１６を用いて説明する。まず図１０に示すよ
うに、ガラス基板上にスパッタリング法によりＡｌ膜を
３００ｎｍ堆積して、周知のホトリソグラフィー法によ
り所定の形状にパターニングし走査信号線１０を得る。
ここで、走査信号線１０の材料としてはＡｌに限らずＡ
ｌ−Ｓｉ，Ａｌ−Ｐｄ等の合金膜、Ｔａ，Ｔａ−Ｍｏ，
Ｔａ−Ｗ等のＴａを含む金属膜あるいはこれらの金属膜
を積層した複合膜でもよい。Next, the manufacturing process of the first embodiment of the present invention will be described with reference to FIGS. First, as shown in FIG. 10, an Al film is deposited to a thickness of 300 nm on a glass substrate by a sputtering method, and is patterned into a predetermined shape by a known photolithography method to obtain a scanning signal line 10.
Here, the material of the scanning signal line 10 is not limited to Al but may be A
alloy films of l-Si, Al-Pd, etc., Ta, Ta-Mo,
A metal film containing Ta such as Ta-W or a composite film in which these metal films are laminated may be used.
【００３２】次に、図１１に示すように、陽極酸化法に
より走査信号線１０の表面及び側面にＡｌ2Ｏ3膜２０を
形成する。この時走査信号線１０としてＴａを用いれ
ば、当然Ａｌ2Ｏ3膜の代わりにＴａ2Ｏ5膜ができる。Next, as shown in FIG. 11, an Al 2 O 3 film 20 is formed on the surface and side surfaces of the scanning signal line 10 by an anodic oxidation method. At this time, if Ta is used as the scanning signal line 10, a Ta 2 O 5 film is naturally formed instead of the Al 2 O 3 film.
【００３３】次に図１２に示すように、スパッタリング
法によりＩＴＯ膜を１００ｎｍ堆積して、周知のホトリ
ソグラフィー法により所定の形状にパターニングし第１
の画素電極１３を得る。ここで、第１の画素電極１３の
形成はＡｌ2Ｏ3膜２０を形成した後に行うことが本実施
例の特徴である。このようにすることにより、第１の画
素電極１３形成時に、パターニングの不良により第１の
画素電極１３が走査信号線１０の上に残っても、Ａｌ2
Ｏ3膜２０によって絶縁されるためショートにはならな
い。もし、この工程を逆にするとパターニングの不良が
起こったときには両電極間のショートが発生する可能性
がある。Next, as shown in FIG. 12, an ITO film is deposited to a thickness of 100 nm by a sputtering method, and is patterned into a predetermined shape by a known photolithography method.
Is obtained. Here, the feature of the present embodiment is that the first pixel electrode 13 is formed after the Al 2 O 3 film 20 is formed. In this way, even if the first pixel electrode 13 remains on the scanning signal line 10 due to a patterning defect at the time of forming the first pixel electrode 13, Al 2
Since it is insulated by the O 3 film 20, no short circuit occurs. If this process is reversed, a short circuit between both electrodes may occur when a patterning failure occurs.
【００３４】続いて図１３に示すように、プラズマＣＶ
Ｄ法によりＳｉＮ膜２０，ａ−Ｓｉ膜３０とｎ型ａ−Ｓ
ｉ膜を連続して形成し、ａ−Ｓｉ膜３０とｎ型ａ−Ｓｉ
膜を周知のホトリソグラフィー法により所定の形状にパ
ターニングし、続いて第１の画素電極１３上のＳｉＮ膜
２０の一部を除去する。この時、図１５，図１６に示す
ようにＳｉＮ膜を加工するためのホトレジストパターン
の端に沿ってａ−Ｓｉ膜３０のパターンを残して、エッ
チングすることにより、ａ−Ｓｉ膜とＳｉＮ膜のエッチ
ングレートの差からＳｉＮ膜の開孔端をテーパー状に加
工することができる。また、ＳｉＮ膜２０を形成するた
めに、電子サイクロトロン共鳴を利用したマイクロ波プ
ラズマＣＶＤ法を用いると、常温近くの形成温度でも良
質のSiN膜を形成できるのでＩＴＯ膜の上でも白濁，失
透を起こすことなくＴＦＴのゲート絶縁膜としても適用
できるような良質のＳｉＮ膜が形成できる。Subsequently, as shown in FIG.
D method, SiN film 20, a-Si film 30 and n-type aS
An i-film is continuously formed, and an a-Si film 30 and an n-type a-Si
The film is patterned into a predetermined shape by a known photolithography method, and then a part of the SiN film 20 on the first pixel electrode 13 is removed. At this time, as shown in FIGS. 15 and 16, the pattern of the a-Si film 30 is left along the edge of the photoresist pattern for processing the SiN film, and etching is performed, thereby forming the a-Si film and the SiN film. The opening end of the SiN film can be tapered from the difference in etching rate. In addition, when a microwave plasma CVD method using electron cyclotron resonance is used to form the SiN film 20, a high-quality SiN film can be formed even at a forming temperature near normal temperature, so that cloudiness and devitrification are formed even on the ITO film. A high-quality SiN film that can be used as a gate insulating film of a TFT without causing any trouble can be formed.
【００３５】次に図１４に示すように、スパッタリング
法によりＡｌ−Ｓｉ膜を４００ｎｍ形成し所定の形状に
パターニングして映像信号線１４，ソース電極１５及び
第２の画素電極１６を形成し、次に、ソース電極と映像
信号線をマスクとしてＴＦＴのチャネル部のｎ型ａ−Ｓ
ｉ膜をエッングし、最後に保護膜としてプラズマCVDに
よりＳｉＮ膜を８００ｎｍ形成して薄膜半導体装置が完
成する。Next, as shown in FIG. 14, an Al-Si film is formed to a thickness of 400 nm by a sputtering method and patterned into a predetermined shape to form a video signal line 14, a source electrode 15, and a second pixel electrode 16. Then, using the source electrode and the video signal line as a mask, the n-type a-S
The i-film is etched, and finally a 800-nm-thick SiN film is formed as a protective film by plasma CVD to complete the thin-film semiconductor device.
【００３６】図１７，図１８，図１９は本発明の第７の
実施例の説明図である。FIGS. 17, 18 and 19 are explanatory views of a seventh embodiment of the present invention.
【００３７】図１７は本発明の薄膜半導体装置全体の模
式図である。ＴＦＴアクティブマトリックス部９２は図
１〜図７で説明したような構造の画素がアレイ状に配列
されている。走査信号線側接続端子９０は、ＴＦＴアク
ティブマトリックス部内の走査信号線１０が接続されＴ
ＦＴのゲートに信号を供給するための端子で、映像信号
線側接続端子９１には映像信号線１４が接続され、これ
は画素電極に映像信号線１４からの信号を供給するため
の端子である。FIG. 17 is a schematic view of the entire thin film semiconductor device of the present invention. In the TFT active matrix section 92, pixels having the structure described with reference to FIGS. 1 to 7 are arranged in an array. The scanning signal line side connection terminal 90 is connected to the scanning signal line 10 in the TFT active matrix portion and has a T
A terminal for supplying a signal to the gate of the FT. A video signal line 14 is connected to the video signal line side connection terminal 91. This is a terminal for supplying a signal from the video signal line 14 to the pixel electrode. .
【００３８】図１８，図１９は１個の走査信号線側接続
端子９０の断面及び平面図である。走査信号線側接続端
子９０では、走査信号線１０は、ＣｒまたはＴａからな
る引出端子１３２に接続され、これらを被うようにＩＴ
Ｏからなる端子部保護膜１３１が形成されている。本実
施例の特徴は、端子部保護膜１３１は、走査信号線１０
を被覆するＡｌ2Ｏ3膜の上まで延在し、端子部保護膜１
３１の幅は走査信号線１０の幅よりも広くなっているこ
とにある。このようにしてＡｌ2Ｏ3膜で被覆されていな
い走査信号線１０をＩＴＯ膜で保護することにより、Ｉ
ＴＯをパターニングする時にＩＴＯのエッチング液に走
査信号線１０が曝されないようにできるので、ＩＴＯの
エッチング液により走査信号線１０が腐食することがな
く、信頼性の高い接続端子が得られる。また、図２０に
示すように引出端子１３２は走査信号線１０の上側に形
成してもよい。FIGS. 18 and 19 are a sectional view and a plan view of one scanning signal line side connection terminal 90. FIG. In the scanning signal line side connection terminal 90, the scanning signal line 10 is connected to a lead-out terminal 132 made of Cr or Ta.
A terminal protection film 131 made of O is formed. The feature of this embodiment is that the terminal portion protection film 131 is
Extending over the Al 2 O 3 film that covers the
The width of 31 is wider than the width of the scanning signal line 10. By protecting the scanning signal line 10 not covered with the Al 2 O 3 film with the ITO film in this manner, the I
Since the scanning signal line 10 can be prevented from being exposed to the ITO etching solution when patterning the TO, the scanning signal line 10 is not corroded by the ITO etching solution, and a highly reliable connection terminal can be obtained. In addition, as shown in FIG. 20, the lead terminal 132 may be formed above the scanning signal line 10.
【００３９】本発明の薄膜半導体装置を用いて構成した
液晶表示装置の断面模式図を図２１に示す。FIG. 21 is a schematic cross-sectional view of a liquid crystal display device using the thin film semiconductor device of the present invention.
【００４０】液晶層５０６を基準に下部のガラス基板１
上には、走査信号線１０と映像信号線１４とがマトリッ
クス状に形成され、その交点近傍にＴＦＴ５０２が形成
され、ＩＴＯよりなる第１の画素電極１３を駆動する。
液晶層５０６を挾んで対向する対向ガラス基板５０８上
にはＩＴＯよりなる対向電極５１０及びカラーフィルタ
ー５０７，カラーフィルター保護膜５１１，遮光用ブラ
ックマトリックスパターンを形成する遮光膜５１２が形
成されている。図２１の中央部は１画素部分の断面を、
左側は一対のガラス基板１，５０８の左側縁部分で外部
引出端子の存在する部分の断面を、右側は一対のガラス
基板１，５０８の右側縁部分で外部引出端子の存在しな
い部分の断面を示している。図２１の左側，右側のそれ
ぞれに示すシール材ＳＬは液晶層５０６を封止するよう
に構成されており、液晶封入口（図示していない）を除
くガラス基板１，５０８の縁全体に沿って形成されてい
る。シール剤は例えばエポキシ樹脂で形成されている。
対向ガラス基板５０８側の対向電極５１０は少なくとも
一個所において、銀ペースト材ＳＩＬによってガラス基
板１に形成された外部引出配線に接続されている。この
外部接続配線は走査信号線１０，ソース電極１５，映像
信号線１４のそれぞれと同一製造工程で形成される。配
向膜ＯＲＩ１，ＯＲＩ２，画素電極１３，保護膜２３，
カラーフィルター保護膜５１１，ゲートＳｉＮ膜２１の
それぞれの層はシール材ＳＬの内側に形成される。偏光
板５０５はそれぞれ一対のガラス基板１，５０８の外側
の表面に形成されている。The lower glass substrate 1 based on the liquid crystal layer 506
A scanning signal line 10 and a video signal line 14 are formed in a matrix on the upper side, and a TFT 502 is formed near the intersection thereof to drive a first pixel electrode 13 made of ITO.
A counter electrode 510 made of ITO, a color filter 507, a color filter protective film 511, and a light-shielding film 512 for forming a light-shielding black matrix pattern are formed on an opposite glass substrate 508 facing the liquid crystal layer 506 therebetween. The center of FIG. 21 shows a cross section of one pixel portion.
The left side shows a cross section of a portion where an external lead-out terminal is present at a left edge portion of the pair of glass substrates 1 and 508, and the right side shows a cross section of a portion where no external lead-out terminal is present at a right edge portion of the pair of glass substrates 1 and 508. ing. The sealing material SL shown on each of the left and right sides of FIG. 21 is configured to seal the liquid crystal layer 506, and extends along the entire edge of the glass substrates 1 and 508 except for a liquid crystal sealing port (not shown). Is formed. The sealant is formed of, for example, an epoxy resin.
The counter electrode 510 on the side of the counter glass substrate 508 is connected to an external lead wire formed on the glass substrate 1 by a silver paste material SIL at at least one place. The external connection wiring is formed in the same manufacturing process as each of the scanning signal line 10, the source electrode 15, and the video signal line 14. Orientation films ORI1, ORI2, pixel electrode 13, protective film 23,
Each layer of the color filter protective film 511 and the gate SiN film 21 is formed inside the sealing material SL. The polarizing plates 505 are formed on the outer surfaces of the pair of glass substrates 1 and 508, respectively.
【００４１】液晶層５０６は液晶分子の向きを設定する
下部配向膜ＯＲＩ１と上部配向膜ＯＲＩ２の間に封入さ
れ、シール材ＳＬによってシールされている。下部配向
膜ＯＲＩ１はガラス基板１側の保護膜２３の上部に形成
される。対向ガラス基板５０８の内側の表面には、遮光
膜５１２，カラーフィルター５０７，カラーフィルター
保護膜５１１，対向電極５１０および上部配向膜ＯＲＩ
２が順次積層して設けられている。この液晶表示装置は
ガラス基板１側と対向ガラス基板５０８側の層を別々に
形成し、その後上下ガラス基板１，５０８を重ねあわ
せ、両者間に液晶層５０６を封入することによって組立
てられる。バックライトＢＬからの光の透過を画素電極
１３部分で調節することによりＴＦＴ駆動型のカラー液
晶表示装置が構成される。The liquid crystal layer 506 is sealed between a lower alignment film ORI1 and an upper alignment film ORI2 for setting the direction of liquid crystal molecules, and is sealed by a sealing material SL. The lower alignment film ORI1 is formed above the protective film 23 on the glass substrate 1 side. A light shielding film 512, a color filter 507, a color filter protective film 511, a counter electrode 510, and an upper alignment film ORI are formed on the inner surface of the counter glass substrate 508.
2 are sequentially laminated. This liquid crystal display device is assembled by separately forming layers on the glass substrate 1 side and the opposing glass substrate 508 side, and then stacking the upper and lower glass substrates 1 and 508, and sealing the liquid crystal layer 506 between them. By adjusting the transmission of light from the backlight BL at the pixel electrode 13, a TFT-driven color liquid crystal display device is configured.
【００４２】図２２はガラス基板側の画素配列の平面図
である。各画素は走査信号線１０が延在する方向と同一
列方向に複数配置され、画素列Ｘ１，Ｘ２，Ｘ３，…の
それぞれを構成している。各画素列Ｘ１，Ｘ２，Ｘ３，
…のそれぞれの画素は薄膜トランジスタＴＦＴ１，ＴＦ
Ｔ２および画素電極１３の配置位置を同一に構成してい
る。映像信号線１４は走査信号電極１０と交差するよう
に配置され各画素列の内の１個の画素に接続されてい
る。FIG. 22 is a plan view of a pixel array on the glass substrate side. A plurality of pixels are arranged in the same column direction as the direction in which the scanning signal lines 10 extend, and constitute each of the pixel columns X1, X2, X3,. Each pixel row X1, X2, X3
Each pixel of ... is a thin film transistor TFT1, TF
The arrangement positions of T2 and the pixel electrode 13 are the same. The video signal line 14 is arranged so as to intersect the scanning signal electrode 10 and is connected to one pixel in each pixel column.
【００４３】図２３は表示装置全体の等価回路を示す。
ＸiＧ，Ｘi+1Ｇ，…は、緑色フィルターＧが形成される
画素に接続された映像信号線である。同様に、ＸiＢ，
Ｘi+1Ｂ…は青色フィルターＢが、ＸiＲ，Ｘi+1Ｒ …は
赤色フィルターＲが形成される画素に接続された映像信
号線である。Ｙi，Ｙi+1…は図２０に示した画素列Ｘ
１，Ｘ２…を選択する走査信号線１０であり、これらの
走査信号線１０は垂直走査回路Ｖに接続されている。映
像信号線は、交互に上側映像信号駆動回路Ｈｅと下側映
像信号駆動回路Ｈｏに接続されている。FIG. 23 shows an equivalent circuit of the entire display device.
X i G, X i + 1 G,... Are video signal lines connected to the pixels on which the green filter G is formed. Similarly, X i B,
X i + 1 B... Are video signal lines connected to the pixels on which the blue filter B is formed, and X i R, X i + 1 R. Y i , Y i + 1 ... Are the pixel rows X shown in FIG.
1, X2... Are selected, and these scanning signal lines 10 are connected to the vertical scanning circuit V. The video signal lines are alternately connected to the upper video signal drive circuit He and the lower video signal drive circuit Ho.
【００４４】ＳＵＰは１つの電圧源から複数の分圧した
安定化された電圧源を得るための電源回路やホスト（上
位演算処理装置）からのＣＲＴ（陰極線管）用の情報を
液晶表示パネル用の情報に変換する回路を含む回路であ
る。The SUP uses a power supply circuit for obtaining a plurality of divided and stabilized voltage sources from one voltage source or information for a CRT (cathode ray tube) from a host (upper processing unit) for a liquid crystal display panel. This is a circuit that includes a circuit that converts the information.
【００４５】以上述べたように、本発明によれば画素電
極と隣接する配線電極を絶縁膜により分離しつつ高信頼
の付加容量を付与できるので、ショート不良が少ない薄
膜半導体装置を実現することが可能となる。また、開口
率を低下させることなく断線不良が少なく、かつショー
ト不良に対して修正可能な構造を持つ薄膜半導体装置が
実現できる。更に、起こりうる全てのショート不良を修
正可能な構造を持つ薄膜半導体装置を実現できるので、
本発明の薄膜半導体装置を用いて画像表示装置を構成す
ることにより、事実上完全無欠陥の表示装置が実現で
き、良好な製造歩留まりが得られる。As described above, according to the present invention, a highly reliable additional capacitance can be provided while separating the pixel electrode and the wiring electrode adjacent to each other by the insulating film, so that a thin film semiconductor device with few short-circuit defects can be realized. It becomes possible. Further, it is possible to realize a thin-film semiconductor device having a structure in which a disconnection failure is reduced without lowering an aperture ratio and a short-circuit failure can be corrected. Further, a thin-film semiconductor device having a structure capable of correcting all possible short-circuit defects can be realized.
By configuring an image display device using the thin-film semiconductor device of the present invention, a display device having virtually no defect can be realized, and a good production yield can be obtained.
【００４６】[0046]
【発明の効果】本発明によれば、断線不良を減少させる
ことにより、映像信号のなまりを解消し、高品位の液晶
表示装置を提供することができる。According to the present invention, it is possible to provide a high-quality liquid crystal display device by eliminating disconnection defects and thereby eliminating dull video signals.
【図１】本発明の第１の実施例の平面図。FIG. 1 is a plan view of a first embodiment of the present invention.
【図２】本発明の第１の実施例の断面図。FIG. 2 is a cross-sectional view of the first embodiment of the present invention.
【図３】本発明の第１の実施例の断面図。FIG. 3 is a cross-sectional view of the first embodiment of the present invention.
【図４】本発明の第２の実施例の断面図。FIG. 4 is a sectional view of a second embodiment of the present invention.
【図５】本発明の第２の実施例の平面図。FIG. 5 is a plan view of a second embodiment of the present invention.
【図６】本発明の第３の実施例の平面図。FIG. 6 is a plan view of a third embodiment of the present invention.
【図７】本発明の第４の実施例の平面図。FIG. 7 is a plan view of a fourth embodiment of the present invention.
【図８】本発明の効果の説明図。FIG. 8 is an explanatory diagram of an effect of the present invention.
【図９】本発明の第５の実施例の説明図。FIG. 9 is an explanatory view of a fifth embodiment of the present invention.
【図１０】本発明の液晶表示装置の製造工程を説明する
図。FIG. 10 is a diagram illustrating a manufacturing process of the liquid crystal display device of the present invention.
【図１１】本発明の液晶表示装置の製造工程を説明する
図。FIG. 11 is a diagram illustrating a manufacturing process of the liquid crystal display device of the present invention.
【図１２】本発明の液晶表示装置の製造工程を説明する
図。FIG. 12 is a diagram illustrating a manufacturing process of the liquid crystal display device of the present invention.
【図１３】本発明の液晶表示装置の製造工程を説明する
図。FIG. 13 is a diagram illustrating a manufacturing process of the liquid crystal display device of the present invention.
【図１４】本発明の液晶表示装置の製造工程を説明する
図。FIG. 14 is a diagram illustrating a manufacturing process of the liquid crystal display device of the present invention.
【図１５】本発明の液晶表示装置の製造工程を説明する
図。FIG. 15 is a diagram illustrating a manufacturing process of the liquid crystal display device of the present invention.
【図１６】本発明の液晶表示装置の製造工程を説明する
図。FIG. 16 is a diagram illustrating a manufacturing process of the liquid crystal display device of the present invention.
【図１７】本発明の第６の実施例の説明図。FIG. 17 is an explanatory view of a sixth embodiment of the present invention.
【図１８】本発明の第６の実施例の説明図。FIG. 18 is an explanatory view of a sixth embodiment of the present invention.
【図１９】本発明の第６の実施例の説明図。FIG. 19 is an explanatory view of a sixth embodiment of the present invention.
【図２０】本発明の第６の実施例の説明図。FIG. 20 is an explanatory view of a sixth embodiment of the present invention.
【図２１】本発明の薄膜半導体装置を用いた液晶表示装
置の断面図。FIG. 21 is a cross-sectional view of a liquid crystal display device using the thin-film semiconductor device of the present invention.
【図２２】本発明の第４の実施例で示した単位画素を複
数配列した平面図。FIG. 22 is a plan view in which a plurality of unit pixels shown in the fourth embodiment of the present invention are arranged.
【図２３】本発明の薄膜半導体装置を用いた液晶表示装
置全体の等価回路。FIG. 23 is an equivalent circuit of an entire liquid crystal display device using the thin film semiconductor device of the present invention.
１…ガラス基板、２…絶縁膜（１）、３…絶縁膜
（２）、１０…走査信号線、１１…第３の配線電極、１
３…第１の画素電極、１４…映像信号線、１５…ソース
電極、１６…第２の画素電極、２０…Ａｌ2Ｏ3膜、２１
…ゲートＳｉＮ膜、２２…保護ＳｉＮ膜、３０…アモル
ファスＳｉ膜、３１…ｎ型アモルファスＳｉ膜、９０…
走査信号電極側接続端子、９１…映像信号電極側接続端
子、９２…ＴＦＴ、アクティブマトリックス部、１３１
…端子保護膜、１３２…引出端子、ＴＨ…ＳｉＮ膜開孔
部、Ｄ１〜Ｄ５…ショート欠陥、ＤＩＲＬＢ…ラビング
の方向、ＬＣＵＴ１〜ＬＣＵＴ４…レーザ切断部、ｄ2
…走査信号電極と第１の画素電極間の距離、ｄ2 …映像
信号電極と第１の画素電極間の距離、ｄ3 …映像信号電
極と第２の画素電極間の距離、Ｗ１…映像信号電極の
幅、Ｗ２…映像信号電極の幅(分岐配線部)、Ｓ…分岐配
線部での配線間スペース、５０２…薄膜トランジスタ、
５０５…偏光板、５０６…液晶層、５０７…カラーフィ
ルター、５０８…対向ガラス基板、５１０…対向電極、
５１１…カラーフィルター保護膜、ＳＬ…シール材、Ｓ
ＩＬ…銀ペースト材、ＯＲＩ１…上部配向膜、ＯＲＩ２
…下部配向膜、ＢＬ…バックライト、Ｖ…垂直走査回
路、Ｈｅ…上側映像信号駆動回路、Ｈｏ…下側映像信号
駆動回路、ＳＵＰ…電源回路。DESCRIPTION OF SYMBOLS 1 ... Glass substrate, 2 ... Insulating film (1), 3 ... Insulating film (2), 10 ... Scanning signal line, 11 ... Third wiring electrode, 1
3: first pixel electrode, 14: video signal line, 15: source electrode, 16: second pixel electrode, 20: Al 2 O 3 film, 21
... Gate SiN film, 22 ... Protective SiN film, 30 ... Amorphous Si film, 31 ... N-type amorphous Si film, 90 ...
Scanning signal electrode side connection terminal, 91 ... video signal electrode side connection terminal, 92 ... TFT, active matrix section, 131
... terminal protective film, 132 ... lead terminal, TH ... SiN film opening, D1 to D5 ... short-circuit defect, DIRLB ... rubbing direction, LCUT1～LCUT4 ... laser cutting unit, d 2
... a distance between the scan signal electrode and the first pixel electrode, d 2 ... video signal electrode and the distance between the first pixel electrode, d 3 ... video signal electrode and the distance between the second pixel electrode, W1 ... video signal Width of electrode, W2: width of video signal electrode (branch wiring portion), S: space between wirings in branch wiring portion, 502: thin film transistor,
505: polarizing plate, 506: liquid crystal layer, 507: color filter, 508: counter glass substrate, 510: counter electrode,
511: color filter protective film, SL: sealing material, S
IL: silver paste material, ORI1: upper alignment film, ORI2
... Lower alignment film, BL: backlight, V: vertical scanning circuit, He: upper video signal driving circuit, Ho: lower video signal driving circuit, SUP: power supply circuit.
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和久井 陽行 茨城県日立市久慈町4026番地 株式会社 日立製作所 日立研究所内 (72)発明者 笹野 晃 千葉県茂原市早野3300番地 株式会社 日立製作所 茂原工場内 (56)参考文献 特開 平４−116524（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/136 G02F 1/1343 H01L 29/78 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Yoyuki Wakui 4026 Kuji-cho, Hitachi City, Ibaraki Prefecture Within Hitachi Research Laboratory, Hitachi, Ltd. (72) Akira Sasano 3300 Hayano, Mobara City, Chiba Prefecture Mobara Plant, Hitachi, Ltd. (56) References JP-A-4-116524 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/136 G02F 1/1343 H01L 29/78
Claims (3)
た液晶層と、複数の走査信号線と、複数の映像信号線
と、複数の薄膜トランジスタと、これらの複数の薄膜ト
ランジスタのそれぞれに接続された複数の画素電極とを
有する液晶表示装置であって、 前記複数の走査信号線の
それぞれの間に形成された第１の金属配線である複数の
共通電極を有し、前記共通電極と絶縁膜を介して容量を
形成する第２の金属電極を有することを特徴とする液晶
表示装置。 A pair of substrates sandwiched between the pair of substrates;
Liquid crystal layer, multiple scanning signal lines, and multiple video signal lines
, A plurality of thin film transistors, and a plurality of these thin film transistors.
A plurality of pixel electrodes connected to each of the transistors
A liquid crystal display device having the plurality of scanning signal lines.
A plurality of first metal wirings formed between
It has a common electrode, and has a capacitance through the common electrode and an insulating film.
Liquid crystal having a second metal electrode to be formed
Display device.
ｌ，Ｔａの合金膜の層を有することを特徴とする液晶表
示装置。 2. The device according to claim 1, wherein the common electrode is
Liquid crystal display having a layer of an alloy film of 1, Ta
Indicating device.
であり、該画素電極は前記映像信号電極と絶縁分離され
ていることを特徴とする液晶表示装置。 3. The device according to claim 1, wherein said pixel electrode is made of ITO.
Wherein the pixel electrode is insulated and separated from the video signal electrode.
A liquid crystal display device comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28650897A JP3013818B2 (en) | 1997-10-20 | 1997-10-20 | Liquid crystal display device and method of manufacturing the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28650897A JP3013818B2 (en) | 1997-10-20 | 1997-10-20 | Liquid crystal display device and method of manufacturing the same |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3231495A Division JPH0572553A (en) | 1991-09-11 | 1991-09-11 | Liquid crystal display device and production thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1090724A JPH1090724A (en) | 1998-04-10 |
| JP3013818B2 true JP3013818B2 (en) | 2000-02-28 |
Family
ID=17705326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28650897A Expired - Lifetime JP3013818B2 (en) | 1997-10-20 | 1997-10-20 | Liquid crystal display device and method of manufacturing the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3013818B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100382955B1 (en) * | 2000-10-10 | 2003-05-09 | 엘지.필립스 엘시디 주식회사 | Method for fabricating the array substrate for Liquid crystal display device and the same |
| JP2003098543A (en) * | 2001-09-21 | 2003-04-03 | Seiko Epson Corp | Electro-optical panel, manufacturing method therefor, and electronic equipment |
-
1997
- 1997-10-20 JP JP28650897A patent/JP3013818B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH1090724A (en) | 1998-04-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6088072A (en) | Liquid crystal display having a bus line formed of two metal layers and method of manufacturing the same | |
| US5995175A (en) | Liquid crystal display and a method for manufacturing the same | |
| JP3307150B2 (en) | Active matrix display | |
| US6373546B1 (en) | Structure of a liquid crystal display and the method of manufacturing the same | |
| KR100244447B1 (en) | Liquid crystal display and method for manufacturing the same | |
| JPS6045219A (en) | Active matrix type display device | |
| JPH0736058A (en) | Active matrix type liquid crystal display device | |
| KR19990000915A (en) | Liquid crystal display device and manufacturing method of liquid crystal display device | |
| JPH04194823A (en) | Liquid crystal display device and manufacture thereof | |
| KR100282681B1 (en) | LCD and its manufacturing method | |
| JP2006317867A (en) | Thin film transistor board and liquid crystal display panel | |
| JP2002116712A (en) | Display device and its manufacturing method | |
| JPH08122821A (en) | Liquid crystal display device and its manufacture | |
| KR100482167B1 (en) | LCD and its manufacturing method | |
| JP3819590B2 (en) | Liquid crystal display element, liquid crystal display apparatus using the element, and reflective liquid crystal display apparatus | |
| JPH0887034A (en) | Liquid crystal display and its production | |
| JP3013818B2 (en) | Liquid crystal display device and method of manufacturing the same | |
| JP2652786B2 (en) | Liquid crystal display | |
| JPH0659281A (en) | Thin film transistor array and its manufacture | |
| JP2008040123A (en) | Liquid crystal display device | |
| JP2002090775A (en) | Matrix array substrate | |
| JPH0572561A (en) | Active matrix substrate | |
| JPH11326949A (en) | Active matrix type liquid crystal display element | |
| JPH09274202A (en) | Thin-film transistor array substrate | |
| JP3508964B2 (en) | Liquid crystal display device and manufacturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071217 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081217 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091217 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313121 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101217 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111217 Year of fee payment: 12 |