JP3011741B2 - 半導体基板の製造方法 - Google Patents

半導体基板の製造方法

Info

Publication number
JP3011741B2
JP3011741B2 JP2166610A JP16661090A JP3011741B2 JP 3011741 B2 JP3011741 B2 JP 3011741B2 JP 2166610 A JP2166610 A JP 2166610A JP 16661090 A JP16661090 A JP 16661090A JP 3011741 B2 JP3011741 B2 JP 3011741B2
Authority
JP
Japan
Prior art keywords
silicon
film
substrate
semiconductor substrate
single crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2166610A
Other languages
English (en)
Other versions
JPH0457340A (ja
Inventor
強 朝生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP2166610A priority Critical patent/JP3011741B2/ja
Publication of JPH0457340A publication Critical patent/JPH0457340A/ja
Application granted granted Critical
Publication of JP3011741B2 publication Critical patent/JP3011741B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、半導体集積回路に用いられる半導体基板
の製造方法に係り、詳しくは、半導体基板の表面に絶縁
分離性と溶融シリコンとのぬれ性の両方を備えた膜を形
成し、その上に、溶融シリコンの被着固化により多結晶
シリコン層を形成する方法に関するものである。
(従来の技術) 半導体基板の表面に絶縁分離性と溶融シリコンとのぬ
れ性の両方を備えた膜を形成し、その上に、溶融シリコ
ンの被着固化により多結晶シリコン層を形成する方法
は、一例として誘電体分離基板の製造法に応用される。
そこで、従来の上記方法として、従来の誘電体分離基板
の製造法について第2図を参照して説明する。この誘電
体分離基板の製造法は、特開平2−135754号公報に開示
される。
まず、第2図(a)に示すように、単結晶シリコン基
板1を酸化し、その表面に膜厚1μm程度の二酸化シリ
コン膜2を形成する。
次に、第2図(b)に示すように、ホトリソ・エッチ
ングにより二酸化シリコン膜2を部分的に開孔し、残り
の二酸化シリコン膜2を保護マスクとして、単結晶シリ
コン基板1を異方性エッチングすることにより、深さ50
μm程度のV字溝3を形成する。
次に、第2図(c)に示すように、二酸化シリコン膜
2を除去後、再び単結晶シリコン基板1を酸化し、V字
溝3を含む基板表面に膜厚2μm程度の絶縁分離のため
の二酸化シリコン膜4を形成する。
次に、該二酸化シリコン膜4上に公知のCVD法によ
り、膜厚0.2μm程度のシリコンオキシナイトライド(S
iOxNy)系の薄膜5を二酸化シリコン膜4側から形成表
面方向に向かって、膜中の酸素に対する窒素の組成比y/
xが増加するように形成する。ここで、該薄膜5は、二
酸化シリコン膜4に接する部分は完全な酸化シリコン
で、表面は完全な窒化シリコンであってもよい。尚、シ
リコンオキシナイトライド系の薄膜はSiH4・NH3・N2O混
合ガスの熱分解により得られ、膜成長につれてNH3/N2O
の混合比を増加させることにより、前記膜構成のシリコ
ンオキシナイトライド系の薄膜5が形成できる。又、シ
リコンオキシナイトライドはその酸素と窒素の組成比に
応じて、二酸化シリコンと窒化シリコンとの中間の性質
を示し、前記の膜構成とすることにより、後の工程で溶
融シリコンを該シリコンオキシナイトライド系の薄膜5
上に滴下した際に、絶縁分離のための二酸化シリコン膜
4との界面では、その二酸化シリコンと同様の熱膨張係
数により膜剥がれは生じず、表面では、窒化シリコンと
同様の溶融シリコンに対するぬれ性により、該溶融シリ
コンのV字溝3内への充填を確保する。
次に、1440℃程度の温度の溶融シリコンを、1300〜14
00℃にシリコン基板1を保って前記薄膜5上に滴下ある
いはノズルからの噴射により供給し、全面に広げ、さら
に冷却することにより、シリコンオキシナイトライド系
の薄膜5上に550μm程度の厚さの多結晶シリコン層6
を被着する。
この溶融シリコンの固化に際し、シリコン基板1の温
度が溶融シリコンの温度よりも低いこと、また、結晶の
持っている表面エネルギーの異方性により、基板表面か
ら(100)面が優先的に結晶成長する。したがって、シ
リコン基板1のV字溝3を除く主平面上には、矢印イで
示すように垂直方向に方位が(100)に揃った結晶が成
長する。しかし、主平面と平行な面内の方位に対しては
規制する要素がないため任意となり、その結果として、
一点鎖線ロの結晶粒界から明らかなように、主平面と垂
直方向に粒径が大きく、平行方向に粒径が小さい結晶が
形成される。また、V字溝3上には、同様の理由によ
り、主平面上とは異なる方位に結晶が成長する。
その後、多結晶シリコン層6の表面を平坦な加工基準
面ハまで研削した後、単結晶シリコン基板1の裏面側を
V字溝3の先端が露出するまで研削・研磨により除去す
ることにより、第2図(d)に示すように単結晶シリコ
ン島7が互いに電気的に分離された誘電体分離基板を完
成させる。
(発明が解決しようとする課題) しかしながら、上記のような従来の製造方法では、単
結晶シリコン基板1の主平面と平行な方向(水平方向)
において、粒径の小さい多結晶シリコン層6となるの
で、該多結晶シリコン層6と単結晶シリコン基板1の熱
膨張係数が異なり、多結晶シリコン層形成後、シリコン
基板1を常温に戻すまでの冷却時に、全体に反りが生じ
る問題点があった。そして、この反りは、第2図の誘電
体分離基板においては、均一な厚みを持つ単結晶シリコ
ン島7が得られないという問題につながった。
この発明は上記の点に鑑みなされたもので、半導体基
板と多結晶シリコン層との熱膨張係数の違いにより反り
が生じることを低減でき、高品質の半導体基板を得るこ
とができる半導体基板の製造方法を提供することを目的
とする。
(課題を解決するための手段) この発明では、単結晶シリコン基板の表面に絶縁分離
性と溶融シリコンとのぬれ性の両方を備えた膜を形成
し、この膜の表面の一部分をエッチングして、この膜の
表面に、溶融シリコンの液滴径よりも小なる周期と深さ
を持った溝を形成し、その膜上に、溶融シリコンの被着
固化により多結晶シリコン層を形成する。
(作 用) 単結晶シリコン基板表面の前記膜上に、溶融シリコン
の被着固化により多結晶シリコン層を形成すると、溶融
シリコンの固化の際、溝の側面と底面、ならびに溝間の
上面にシリコンの(100)面およびそれと等価の(010)
面または(001)面が接して固化するようになるので、
この場合は、単結晶シリコン基板の表面と垂直方向のみ
ならず、平行な面内においても方位の揃った結晶が成長
するようになり、粒界が生じにくくなるため、垂直方向
のみならず、水平方向においても大きな粒径をもった多
結晶シリコン層となる。したがって、この多結晶シリコ
ン層の熱膨張係数が単結晶シリコンの半導体基板の熱膨
張係数と近似し、その結果として、多結晶シリコン層の
形成後、半導体基板を常温に戻すまでの冷却時に全体に
反りが生じることがなくなる。
(実施例) 以下この発明の一実施例を図面を参照して説明する。
第1図はこの発明の一実施例を示し、この発明を誘電体
分離基板の製造法に応用した場合である。
この一実施例では、まず第1図(a)に示すように単
結晶シリコン基板11を酸化し、その表面に膜厚1μm程
度の二酸化シリコン膜12を形成する。
次に、第1図(b)に示すように、ホトリソ・エッチ
ングで二酸化シリコン膜12を部分的に開孔し、残りの二
酸化シリコン膜12を保護マスクとして、単結晶シリコン
基板11を異方性エッチングすることにより、深さ50μm
程度のV字溝13を形成する。
次に、二酸化シリコン膜12を除去後、再び単結晶シリ
コン基板11を酸化することにより、第1図(c)のよう
に、V字溝13を含む基板表面に膜厚2μm程度の絶縁分
離のための二酸化シリコン膜14を形成する。
続いて、同図に示すように、その二酸化シリコン膜14
上に公知のCVD法により、膜厚0.3μm程度の従来例と同
様の組成を持ったシリコンオキシナイトライド系の薄膜
15を形成する。
そして、そのシリコンオキシナイトライド系の薄膜15
の表面の一部を、レジストをマスクに、CF4+O2による
ドライエッチングで0.1μmエッチングすることによ
り、V字溝13を除く基板11主平面上の部分の前記薄膜15
表面に、周期が3.8μmで深さが0.1μmの等間隔の溝16
を形成する。ここで、後述する溶融シリコンの液滴径
は、滴下の場合は数mm、ノズルからの噴射の場合は数十
μmであり、したがって、前記溝16の周期および深さ
は、前記液滴径より充分に小さいといえる。
しかる後、1440℃程度の溶融シリコンを、1300℃〜14
00℃にシリコン基板11を保って、前記薄膜15上に滴下あ
るいはノズルからの噴射により供給し、全面に広げ、さ
らに冷却することにより、前記薄膜15上に550μm程度
の厚さの多結晶シリコン層17を前記第1図(c)に示す
ように形成する。この時、溶融シリコンの液滴径より周
期および深さが充分に小さい等間隔の溝16を形成した薄
膜15の部分では、溝16の側面と底面、ならびに溝間の上
面にシリコンの(100)面およびそれと等価の(010)面
または(001)面が接してシリコンが固化するようにな
る。したがって、この例では、シリコン基板11のV字溝
13を除く主平面上においては、シリコン基板11の主平面
と垂直方向のみならず、平行な面内においても方位の揃
った結晶が成長するようになり、第1図(c)に示すよ
うに粒界が生じにくくなるため(一点鎖線ロで示す結晶
粒界の間が広がっている)、垂直方向のみならず、水平
方向においても大きな粒径をもった多結晶シリコン層と
なる。
その後は、多結晶シリコン層17の表面を平坦な加工基
準面にまで研削した後、単結晶シリコン基板11の裏面側
をV字溝13の先端が露出するまで、研削・研磨により除
去することにより、第1図(d)に示すように単結晶シ
リコン島18が互いに電気的に分離された誘電体分離基板
を完成させる。
なお、上記一実施例は、この発明を誘電体分離基板に
応用した場合であるが、この発明は、その他の同様の半
導体基板の製造方法にも適用できる。
また、上記一実施例では、絶縁分離性と溶融シリコン
に対するぬれ性を確保する膜が二酸化シリコン膜14とシ
リコンオキシナイトライド系の薄膜15で構成されるが、
一枚で用が足りる場合はそれでもよい。
(発明の効果) 以上詳細に説明したように、この発明の製造方法によ
れば、単結晶シリコン基板表面の、絶縁分離性と溶融シ
リコンに対するぬれ性を確保する膜の表面に、溶融シリ
コンの液滴径より小なる周期と深さをもった溝を形成
し、その膜上に、溶融シリコンの被着固化により多結晶
シリコン層を形成するようにしたので、溶融シリコンの
固化時、単結晶シリコン基板の表面と垂直方向のみなら
ず、平行な面内においても方位の揃った結晶が成長する
ようになり、粒界が生じにくくなるため、垂直方向のみ
ならず、水平方向においても大きな粒径をもった多結晶
シリコン層を形成することができる。したがって、この
多結晶シリコン層と単結晶シリコンの半導体基板との熱
膨張係数の違いを小さくすることができ、この多結晶シ
リコン層形成後の常温に戻すまでの冷却時に全体が反る
ことを防止でき、実施例の誘電体分離基板によれば均一
な厚みを持つ単結晶シリコン島を得ることができる。
また、実施例の誘電体分離基板において、グリッドラ
インを形成する単結晶シリコン島部分で膜表面に溝を形
成し、その部分(グリッドライン部分)で大きな粒径を
持った多結晶シリコン領域が形成されるようにすれば、
V字溝上で生じる小さな粒径を持った多結晶シリコン領
域が、前記グリッドライン上の大きな粒径を持った多結
晶シリコン領域によってグリッドライン部分で分断さ
れ、その悪影響も小さくすることができるから、より反
りを小さくしてより均一な厚みをもつ単結晶シリコン島
を得ることができる。
【図面の簡単な説明】
第1図はこの発明の半導体基板の製造方法の一実施例を
示す工程断面図、第2図は従来の誘電体分離基板の製造
法を示す工程断面図である。 11……単結晶シリコン基板、14……二酸化シリコン膜、
15……シリコンオキシナイトライド系の薄膜、16……
溝、17……多結晶シリコン層。

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】単結晶シリコン基板の表面に絶縁分離性と
    溶融シリコンとのぬれ性の両方を備えた膜を形成する工
    程と、 該膜の表面の一部分をエッチングして、該膜の表面に、
    溶融シリコンの液滴径よりも小なる幅と深さを持ち、形
    成周期が前記液滴径より小さい溝を形成する工程と、 その膜上に、溶融シリコンの被着固化により多結晶シリ
    コン層を形成する工程とを具備してなる半導体基板の製
    造方法。
JP2166610A 1990-06-27 1990-06-27 半導体基板の製造方法 Expired - Fee Related JP3011741B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2166610A JP3011741B2 (ja) 1990-06-27 1990-06-27 半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2166610A JP3011741B2 (ja) 1990-06-27 1990-06-27 半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH0457340A JPH0457340A (ja) 1992-02-25
JP3011741B2 true JP3011741B2 (ja) 2000-02-21

Family

ID=15834500

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2166610A Expired - Fee Related JP3011741B2 (ja) 1990-06-27 1990-06-27 半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP3011741B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112701033B (zh) * 2020-12-29 2022-03-15 济南晶正电子科技有限公司 一种复合衬底的制备方法、复合衬底及复合薄膜

Also Published As

Publication number Publication date
JPH0457340A (ja) 1992-02-25

Similar Documents

Publication Publication Date Title
JP2840434B2 (ja) 結晶の形成方法
JP3011741B2 (ja) 半導体基板の製造方法
JP2699359B2 (ja) 半導体基板の製造方法
JPS6155252B2 (ja)
JPH09326391A (ja) 素子分離酸化膜の製造方法
JPS59129439A (ja) 半導体装置用基板の製造方法
JPS62196813A (ja) 化合物半導体の成長方法
JPH05121321A (ja) シリコンの結晶成長法
JPH0324719A (ja) 単結晶膜の形成方法及び結晶物品
JPH02135754A (ja) 半導体基体の製造方法
JPS604237A (ja) 半導体装置の製造方法
JPH03292723A (ja) シリコン単結晶薄膜の作製方法
JP2554336B2 (ja) 誘電体分離基板の製造方法
JPH0727983B2 (ja) 半導体用ガラス基板の製造方法
JP2532252B2 (ja) Soi基板の製造方法
JP2592281B2 (ja) 半導体装置の製造方法
JPS5818928A (ja) 半導体装置の製法
JPS6079711A (ja) 半導体装置の製造方法
JPS6398120A (ja) 結晶成長方法
JPH0334531A (ja) 半導体基板
JP3016432B2 (ja) 半導体基板の製造方法
JPH04307735A (ja) 半導体装置の製造方法
JPS63239186A (ja) 結晶物品およびその形成方法
JP3327977B2 (ja) 半導体基板の製造方法
JPH03125459A (ja) 単結晶領域の形成方法及びそれを用いた結晶物品

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees