JP3010593B2 - バッテリ制御方式 - Google Patents
バッテリ制御方式Info
- Publication number
- JP3010593B2 JP3010593B2 JP6028647A JP2864794A JP3010593B2 JP 3010593 B2 JP3010593 B2 JP 3010593B2 JP 6028647 A JP6028647 A JP 6028647A JP 2864794 A JP2864794 A JP 2864794A JP 3010593 B2 JP3010593 B2 JP 3010593B2
- Authority
- JP
- Japan
- Prior art keywords
- battery
- register
- interrupt
- command
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Power Sources (AREA)
- Charge And Discharge Circuits For Batteries Or The Like (AREA)
Description
【0001】
【産業上の利用分野】本発明は、バッテリの充放電を制
御するバッテリ制御方式に関するものである。近年、ノ
ートパソコンなどの携帯型パソコンが普及し、電池で駆
動しており、バッテリ駆動とACアダプタを接続したと
きのコントロールを行うバッテリコントローラを簡単な
構成にして制御することが望まれている。
御するバッテリ制御方式に関するものである。近年、ノ
ートパソコンなどの携帯型パソコンが普及し、電池で駆
動しており、バッテリ駆動とACアダプタを接続したと
きのコントロールを行うバッテリコントローラを簡単な
構成にして制御することが望まれている。
【0002】
【従来の技術】従来のノートパソコンなどの携帯型パソ
コンに使用されるバッテリコントローラは、CPUとの
間のデータ転送として、シリアルインタフェースを用い
てバッテリ残量通知や充電時間の設定などを行い、バッ
テリ放電時のアラーム(LOWバッテリ、DEADバッ
テリなど)はCPUへの割り込みポートを使用して割り
込みを発生させ、CPUに通知していた。
コンに使用されるバッテリコントローラは、CPUとの
間のデータ転送として、シリアルインタフェースを用い
てバッテリ残量通知や充電時間の設定などを行い、バッ
テリ放電時のアラーム(LOWバッテリ、DEADバッ
テリなど)はCPUへの割り込みポートを使用して割り
込みを発生させ、CPUに通知していた。
【0003】
【発明が解決しようとする課題】従って、CPUとバッ
テリコントローラとの間は、シリアルデータ転送を行う
ために、CPU周辺の回路に負担がかかると共に、CP
Uとバッテリコントローラ間はデータ転送方式が固定さ
れてしまい、CPU周辺の回路が他のプリンタ装置など
と異なって専用となってしまう問題があった。
テリコントローラとの間は、シリアルデータ転送を行う
ために、CPU周辺の回路に負担がかかると共に、CP
Uとバッテリコントローラ間はデータ転送方式が固定さ
れてしまい、CPU周辺の回路が他のプリンタ装置など
と異なって専用となってしまう問題があった。
【0004】また、CPUとバッテリコントローラ間の
データ転送をシリアルで行う場合、CPUからのパラレ
ルデータをシリアルデータに変換する必要がある。更
に、転送速度はバッテリコントローラの遅い転送速度に
合わせる必要があるため、処理時間がかかると共に、C
PUにパラレル・シリアル変換のための負担がかかると
いう問題もあった。
データ転送をシリアルで行う場合、CPUからのパラレ
ルデータをシリアルデータに変換する必要がある。更
に、転送速度はバッテリコントローラの遅い転送速度に
合わせる必要があるため、処理時間がかかると共に、C
PUにパラレル・シリアル変換のための負担がかかると
いう問題もあった。
【0005】また、従来のバッテリコントローラは、C
PUと独立に動作を行い、充分なテスト機能がサポート
されていないため、ノートパソコンのバッテリ評価にお
いて、かなりの評価時間と評価するための装置が必要と
なり、製造コストを上昇させる1つの要因となってい
た。
PUと独立に動作を行い、充分なテスト機能がサポート
されていないため、ノートパソコンのバッテリ評価にお
いて、かなりの評価時間と評価するための装置が必要と
なり、製造コストを上昇させる1つの要因となってい
た。
【0006】本発明は、これらの問題を解決するため、
CPU部の周辺回路やCPU部に処理負担をかけずに、
バス接続構成にしてバッテリコントローラとの間をパラ
レルデータ転送にすると共に周辺回路を簡単にし、CP
U部から各種試験を簡易かつ迅速に可能にすることを目
的としている。
CPU部の周辺回路やCPU部に処理負担をかけずに、
バス接続構成にしてバッテリコントローラとの間をパラ
レルデータ転送にすると共に周辺回路を簡単にし、CP
U部から各種試験を簡易かつ迅速に可能にすることを目
的としている。
【0007】
【課題を解決するための手段】図1を参照して課題を解
決するための手段を説明する。図1において、CPU部
1は、各種処理を行ったり、バスに接続された各種入出
力装置に指示して各種入出力処理を行ったりするもので
あって、ここでは、バスを介してバッテリコントローラ
3に指示してバッテリ2の充放電を制御などさせるもの
である。
決するための手段を説明する。図1において、CPU部
1は、各種処理を行ったり、バスに接続された各種入出
力装置に指示して各種入出力処理を行ったりするもので
あって、ここでは、バスを介してバッテリコントローラ
3に指示してバッテリ2の充放電を制御などさせるもの
である。
【0008】バッテリ2は、充放電制御の対象となるバ
ッテリである。バッテリコントローラ3は、CPU部1
からバスを介した指示に対応して、バッテリ2の充放電
制御を行うものであって、リードデータレジスタ6、ラ
イトデータレジスタ7、ステータスレジスタ8、および
コマンドレジスタ9などから構成されるものである。
ッテリである。バッテリコントローラ3は、CPU部1
からバスを介した指示に対応して、バッテリ2の充放電
制御を行うものであって、リードデータレジスタ6、ラ
イトデータレジスタ7、ステータスレジスタ8、および
コマンドレジスタ9などから構成されるものである。
【0009】リードデータレジスタ6は、CPU部1へ
のリードデータを格納するものである。ライトデータレ
ジスタ7は、CPU部1からのライトデータを格納する
ものである。
のリードデータを格納するものである。ライトデータレ
ジスタ7は、CPU部1からのライトデータを格納する
ものである。
【0010】コマンドレジスタ9は、CPU部1からの
コマンドを格納するものである。ステータスレジスタ8
は、リードデータレジスタ6およびライトデータレジス
タ7をアクセスしたか否かを示すものであって、CPU
部1とバッテリコントローラ3との間で同期をとってデ
ータの授受を行うためのものである。
コマンドを格納するものである。ステータスレジスタ8
は、リードデータレジスタ6およびライトデータレジス
タ7をアクセスしたか否かを示すものであって、CPU
部1とバッテリコントローラ3との間で同期をとってデ
ータの授受を行うためのものである。
【0011】
【作用】本発明は、図1に示すように、バッテリコント
ローラ3にリードデータレジスタ6、ライトデータレジ
スタ7、コマンドレジスタ9、およびステータスレジス
タ8を設け、CPU部1のバスに直接に接続し、CPU
部1がバスを介してこれらリードデータレジスタ6、ラ
イトデータレジスタ7、コマンドレジスタ9およびステ
ータスレジスタ8との間でパラレルデータ転送すると共
にコマンドでバッテリ充放電を指示してバッテリ2の充
放電制御を行わせるようにしている。
ローラ3にリードデータレジスタ6、ライトデータレジ
スタ7、コマンドレジスタ9、およびステータスレジス
タ8を設け、CPU部1のバスに直接に接続し、CPU
部1がバスを介してこれらリードデータレジスタ6、ラ
イトデータレジスタ7、コマンドレジスタ9およびステ
ータスレジスタ8との間でパラレルデータ転送すると共
にコマンドでバッテリ充放電を指示してバッテリ2の充
放電制御を行わせるようにしている。
【0012】この際、CPU部1がバス経由でバッテリ
コントローラ3に、バッテリ2の充放電に必要なパラメ
タ(LOWバッテリ電圧、DEADバッテリ電圧、バッ
テリ容量、充電電流)を設定したことに対応して、当該
パラメタに従ってバッテリコントローラ3がバッテリ2
の充放電制御を行うようにしている。
コントローラ3に、バッテリ2の充放電に必要なパラメ
タ(LOWバッテリ電圧、DEADバッテリ電圧、バッ
テリ容量、充電電流)を設定したことに対応して、当該
パラメタに従ってバッテリコントローラ3がバッテリ2
の充放電制御を行うようにしている。
【0013】また、バッテリコントローラ3に割り込み
込み要因(LOWバッテリ割り込み、DEADバッテリ
割り込み、ACアダプタ割り込み、バッテリ着脱割り込
み)を設定する割り込み要因レジスタおよび割り込みマ
スクレジスタを設け、CPU部1がバス経由で割り込み
マスクレジスタに任意に設定し、割り込み要因が発生し
たときに割込みがマスクされていない割り込み要因を割
り込み要因レジスタに設定すると共にマスクされていな
いときに割り込みでCPU部1に通知し、割込みで通知
された当該CPU部1が割り込み要因レジスタの内容を
読み取って割り込み内容を認識するようにしている。
込み要因(LOWバッテリ割り込み、DEADバッテリ
割り込み、ACアダプタ割り込み、バッテリ着脱割り込
み)を設定する割り込み要因レジスタおよび割り込みマ
スクレジスタを設け、CPU部1がバス経由で割り込み
マスクレジスタに任意に設定し、割り込み要因が発生し
たときに割込みがマスクされていない割り込み要因を割
り込み要因レジスタに設定すると共にマスクされていな
いときに割り込みでCPU部1に通知し、割込みで通知
された当該CPU部1が割り込み要因レジスタの内容を
読み取って割り込み内容を認識するようにしている。
【0014】従って、CPU部1の周辺回路やCPU部
1に処理負担をかけずに、バス接続構成にしてバッテリ
コントローラ3との間をパラレルデータ転送にすると共
に周辺回路を簡単にすることが可能となり、しかも、C
PU部1から各種試験(メモリやレジスタや割り込みの
試験など)を簡易かつ迅速に行うことが可能となる。
1に処理負担をかけずに、バス接続構成にしてバッテリ
コントローラ3との間をパラレルデータ転送にすると共
に周辺回路を簡単にすることが可能となり、しかも、C
PU部1から各種試験(メモリやレジスタや割り込みの
試験など)を簡易かつ迅速に行うことが可能となる。
【0015】
【実施例】次に、図1から図10を用いて本発明の実施
例の構成および動作を順次詳細に説明する。
例の構成および動作を順次詳細に説明する。
【0016】図1は、本発明の1実施例構成図を示す。
図1において、CPU部1は、CPUおよびメモリなど
から構成され、プログラムに従って各種処理を行うもの
であって、ここでは、バスを介してバッテリコントロー
ラ3に指示してバッテリ2の充放電を制御させたり、バ
ッテリコントローラ3から割り込みによって非同期に通
知を受けてその割り込み内容を読み取って該当する処理
を行ったり、バッテリコントローラ3の各種レジスタや
メモリに値を書き込んだ後、読み取って比較して試験し
たりなどするものである。
図1において、CPU部1は、CPUおよびメモリなど
から構成され、プログラムに従って各種処理を行うもの
であって、ここでは、バスを介してバッテリコントロー
ラ3に指示してバッテリ2の充放電を制御させたり、バ
ッテリコントローラ3から割り込みによって非同期に通
知を受けてその割り込み内容を読み取って該当する処理
を行ったり、バッテリコントローラ3の各種レジスタや
メモリに値を書き込んだ後、読み取って比較して試験し
たりなどするものである。
【0017】バッテリ2は、充放電制御の対象となる充
放電可能な2次電池である。バッテリコントローラ3
は、CPU部1からバスを介した指示に対応してバッテ
リ2の充放電制御を行ったり、割り込みによってCPU
部1に割り込を発生させ、割り込み要因を読み込ませて
非同期に事象を通知したりするものであって、4ないし
16から構成されるものである。
放電可能な2次電池である。バッテリコントローラ3
は、CPU部1からバスを介した指示に対応してバッテ
リ2の充放電制御を行ったり、割り込みによってCPU
部1に割り込を発生させ、割り込み要因を読み込ませて
非同期に事象を通知したりするものであって、4ないし
16から構成されるものである。
【0018】データ転送制御部4は、CPU部1との間
でデータ転送を相互に行うものであって、例えばCPU
部1からのコマンドをデータバスから取り込んでコマン
ドレジスタ9に格納したり、リードデータレジスタ6か
らリードデータを読み出してデータバスに送出したり、
データバスから取り込んだライトデータをライトデータ
レジスタ7に格納したり、ステータスレジスタ8からス
テータスを読み出してデータバスに送出したりなどする
ものである。
でデータ転送を相互に行うものであって、例えばCPU
部1からのコマンドをデータバスから取り込んでコマン
ドレジスタ9に格納したり、リードデータレジスタ6か
らリードデータを読み出してデータバスに送出したり、
データバスから取り込んだライトデータをライトデータ
レジスタ7に格納したり、ステータスレジスタ8からス
テータスを読み出してデータバスに送出したりなどする
ものである。
【0019】割込み部5は、割り込み発生して割り込み
マスクレジスタにマスクされていないときに、割り込み
をCPU部1に発生させて非同期に通知するものであ
る。リードデータレジスタ6は、CPU部1へのリード
データを格納するものであって、CPU部1からリード
コマンドがコマンドレジスタ9に格納されたことに対応
して、リードデータを設定してデータバスに送出するた
めのものである。
マスクレジスタにマスクされていないときに、割り込み
をCPU部1に発生させて非同期に通知するものであ
る。リードデータレジスタ6は、CPU部1へのリード
データを格納するものであって、CPU部1からリード
コマンドがコマンドレジスタ9に格納されたことに対応
して、リードデータを設定してデータバスに送出するた
めのものである。
【0020】ライトデータレジスタ7は、CPU部1か
らのライトデータを格納するものであって、CPU部1
からライトコマンドがコマンドレジスタ9に格納された
ことに対応して、データバスからライトデータを取り込
んで格納した後、取り込むためのものである。
らのライトデータを格納するものであって、CPU部1
からライトコマンドがコマンドレジスタ9に格納された
ことに対応して、データバスからライトデータを取り込
んで格納した後、取り込むためのものである。
【0021】ステータスレジスタ8は、CPU部1がリ
ードデータレジスタ6に格納されたリードデータを読み
出したか、バッテリコントローラ3がライトデータレジ
スタ7からライトデータを読みだしたかなどの状態を設
定し、CPU1部とバッテリコントローラ3とが同期を
とってデータの授受を行うためのものである。
ードデータレジスタ6に格納されたリードデータを読み
出したか、バッテリコントローラ3がライトデータレジ
スタ7からライトデータを読みだしたかなどの状態を設
定し、CPU1部とバッテリコントローラ3とが同期を
とってデータの授受を行うためのものである。
【0022】コマンドレジスタ9は、CPU部1がバス
を介して各種コマンド(リードコマンド、ライトコマン
ド、試験コマンド)を格納し、バッテリコントローラ3
にバッテリの充放電制御や試験を指示するためのもので
ある。
を介して各種コマンド(リードコマンド、ライトコマン
ド、試験コマンド)を格納し、バッテリコントローラ3
にバッテリの充放電制御や試験を指示するためのもので
ある。
【0023】コマンド/データ処理制御部10は、CP
U部1がコマンドレジスタ9に格納したコマンドを取り
出して解析し、その解析結果に従って各種処理および制
御を行うものであって、例えばリードコマンドの場合に
は図示外のバッファからリードデータを取り出してリー
ドデータレジスタ6に格納したり、ライトコマンドの場
合にはライトデータレジスタ7からライトデータを取り
出して図示外のバッファに格納したりなどするものであ
る。
U部1がコマンドレジスタ9に格納したコマンドを取り
出して解析し、その解析結果に従って各種処理および制
御を行うものであって、例えばリードコマンドの場合に
は図示外のバッファからリードデータを取り出してリー
ドデータレジスタ6に格納したり、ライトコマンドの場
合にはライトデータレジスタ7からライトデータを取り
出して図示外のバッファに格納したりなどするものであ
る。
【0024】バッテリ制御部11は、バッテリ2の充放
電制御を行うものであって、充電スイッチ15をON/
OFFしてバッテリ2が過放電/満充電したときに充電
/充電停止したり、放電要求/放電停止要求に対応して
放電スイッチ16をON/OFFしてバッテリ2から放
電/放電停止したりなどするものである。
電制御を行うものであって、充電スイッチ15をON/
OFFしてバッテリ2が過放電/満充電したときに充電
/充電停止したり、放電要求/放電停止要求に対応して
放電スイッチ16をON/OFFしてバッテリ2から放
電/放電停止したりなどするものである。
【0025】A−D変換部12は、バッテリ2の電圧を
デジタルの電圧として検出したりなどするものである。
割込み部13は、ACアダプタ17が装着されたとき
に、割込みで当該装着された旨を取り込むものである。
デジタルの電圧として検出したりなどするものである。
割込み部13は、ACアダプタ17が装着されたとき
に、割込みで当該装着された旨を取り込むものである。
【0026】DC−DCコンバータ14は、ACアダプ
タ17から供給された直流電圧を任意の電圧の直流電圧
に変換するものであって、変換した直流電圧をCPU部
1などの電源として供給したり、バッテリ2を充電する
電源として供給したりするものである。
タ17から供給された直流電圧を任意の電圧の直流電圧
に変換するものであって、変換した直流電圧をCPU部
1などの電源として供給したり、バッテリ2を充電する
電源として供給したりするものである。
【0027】充電スイッチ15は、DC−DCコンバー
タ14からの直流電圧をバッテリ2に供給して充電した
り、充電停止したりするスイッチである。放電スイッチ
16は、バッテリ2からDC−DCコンバータ14を介
して負荷に直流電源を供給したり、供給を停止したりす
るスイッチである。
タ14からの直流電圧をバッテリ2に供給して充電した
り、充電停止したりするスイッチである。放電スイッチ
16は、バッテリ2からDC−DCコンバータ14を介
して負荷に直流電源を供給したり、供給を停止したりす
るスイッチである。
【0028】ACアダプタ17は、AC100Vを整流
して直流電圧を発生させるものである。図2は、本発明
のシステム構成図を示す。ここで、CPU部1、バッテ
リ2、およびバッテリコントローラ3は、図1と同一の
ものであるので、説明を省略する。CPU部1から送出
される、a、b、c、d、eはバスに接続されたいずれ
かの装置を選択する信号(例えば*CS信号)である。
して直流電圧を発生させるものである。図2は、本発明
のシステム構成図を示す。ここで、CPU部1、バッテ
リ2、およびバッテリコントローラ3は、図1と同一の
ものであるので、説明を省略する。CPU部1から送出
される、a、b、c、d、eはバスに接続されたいずれ
かの装置を選択する信号(例えば*CS信号)である。
【0029】バスは、図示のように、図1のCPU部
1、バッテリコントローラ3を直接に接続したり、更
に、メモリ21、ハードディスク装置22、フロッピィ
ディスク装置23、プリンタ24、および表示制御回路
25などを直接に接続するものである。これらバスに接
続されたものは、データバス線、アドレス線、*CS、
*READ、*WRITEによってCPU部1からいず
れか1つを個別にバスを介して接続し、パラレルデータ
転送によってデータの授受を高速に行うようにしてい
る。
1、バッテリコントローラ3を直接に接続したり、更
に、メモリ21、ハードディスク装置22、フロッピィ
ディスク装置23、プリンタ24、および表示制御回路
25などを直接に接続するものである。これらバスに接
続されたものは、データバス線、アドレス線、*CS、
*READ、*WRITEによってCPU部1からいず
れか1つを個別にバスを介して接続し、パラレルデータ
転送によってデータの授受を高速に行うようにしてい
る。
【0030】次に、図3を用いて図1および図2の構成
のもとで、CPU部1とバッテリコントローラ3との間
で、LOWバッテリ割り込み処理のときの手順を詳細に
説明する。
のもとで、CPU部1とバッテリコントローラ3との間
で、LOWバッテリ割り込み処理のときの手順を詳細に
説明する。
【0031】図3において、S1は、バッテリコントロ
ーラ3に接続された図示外のパワースイッチがONされ
る。S2は、S1のパワースイッチONによって、CP
U部1のシステム電源がONとなる(DC−DCコンバ
ータ14から負荷に電源の供給が開始される)。
ーラ3に接続された図示外のパワースイッチがONされ
る。S2は、S1のパワースイッチONによって、CP
U部1のシステム電源がONとなる(DC−DCコンバ
ータ14から負荷に電源の供給が開始される)。
【0032】S3は、CPU部1がLOWバッテリ割り
込み許可を、ライトコマンド(2バイト構成)を使って
バッテリコントローラ3に通知する(図5から図9参
照)。S4は、バッテリコントローラ2がS3の通知に
対応して、LOWバッテリ割り込み許可の状態に設定す
る(LOWバッテリ割り込み要因のマスクをOFFに
し、割り込み許可の状態に設定する)。
込み許可を、ライトコマンド(2バイト構成)を使って
バッテリコントローラ3に通知する(図5から図9参
照)。S4は、バッテリコントローラ2がS3の通知に
対応して、LOWバッテリ割り込み許可の状態に設定す
る(LOWバッテリ割り込み要因のマスクをOFFに
し、割り込み許可の状態に設定する)。
【0033】S5は、LOWバッテリか判別、即ちバッ
テリ2からONの放電スイッチ16を通って負荷に電流
を供給したときの電圧を検出し、この電圧がLOWバッ
テリ電圧(バッテリ3を放電させたときに使用できる最
低の電圧)になったか判別する。YESの場合には、割
り込をCPU部1に通知する。
テリ2からONの放電スイッチ16を通って負荷に電流
を供給したときの電圧を検出し、この電圧がLOWバッ
テリ電圧(バッテリ3を放電させたときに使用できる最
低の電圧)になったか判別する。YESの場合には、割
り込をCPU部1に通知する。
【0034】S6は、S5のYESによって割り込みの
通知されたCPU部1に割り込みが発生する。S7は、
割り込み要因をリードする。これは、CPU部1がリー
ドコマンド(1バイト構成)をバス経由でバッテリコン
トローラ3のコマンドレジスタ9に格納する。
通知されたCPU部1に割り込みが発生する。S7は、
割り込み要因をリードする。これは、CPU部1がリー
ドコマンド(1バイト構成)をバス経由でバッテリコン
トローラ3のコマンドレジスタ9に格納する。
【0035】S8は、S7でコマンドレジスタ9に書き
込まれリードコマンドをコマンド/データ処理制御部1
0が読み出して解析し、リードコマンドで割り込み要因
のリードと判定し、図示外の割り込み要因レジスタの内
容をリードデータ(1バイト構成)としてリードデータ
レジスタ6にセットする。
込まれリードコマンドをコマンド/データ処理制御部1
0が読み出して解析し、リードコマンドで割り込み要因
のリードと判定し、図示外の割り込み要因レジスタの内
容をリードデータ(1バイト構成)としてリードデータ
レジスタ6にセットする。
【0036】S9は、CPU部1がリードデータレジス
タ6からバスに送出されたリードデータ(1バイト構
成)を取り込み、LOWバッテリを認識する。S10
は、CPU部1がS9で認識したLOWバッテリに対す
る処理(例えば計算中の処理を中止してデータを退避し
た後、バス経由してバッテリコントローラ3に指示して
放電スイッチ16をOFFにさせて放電を停止させた
り、ACアダプタ17が接続されたときには充電スイッ
チ15をONにして充電させる)。
タ6からバスに送出されたリードデータ(1バイト構
成)を取り込み、LOWバッテリを認識する。S10
は、CPU部1がS9で認識したLOWバッテリに対す
る処理(例えば計算中の処理を中止してデータを退避し
た後、バス経由してバッテリコントローラ3に指示して
放電スイッチ16をOFFにさせて放電を停止させた
り、ACアダプタ17が接続されたときには充電スイッ
チ15をONにして充電させる)。
【0037】以上のように、CPU部1はバスを経由し
てコマンドによりバッテリコントローラ3に各種制御や
LOWバッテリとなったときに通知させるようにに指示
し、その指示した状態などになったときに割り込を発生
させ、割り込み要因をリードして適切な処理を行うこと
が可能となる。
てコマンドによりバッテリコントローラ3に各種制御や
LOWバッテリとなったときに通知させるようにに指示
し、その指示した状態などになったときに割り込を発生
させ、割り込み要因をリードして適切な処理を行うこと
が可能となる。
【0038】図4は、本発明のACアダプタの割り込み
処理説明図を示す。これは、ACアダプタ17がバッテ
リコントローラ3に接続されたときの処理である。図4
において、S11は、バッテリコントローラ3に接続さ
れたパワースイッチがONされる。
処理説明図を示す。これは、ACアダプタ17がバッテ
リコントローラ3に接続されたときの処理である。図4
において、S11は、バッテリコントローラ3に接続さ
れたパワースイッチがONされる。
【0039】S12は、S11のパワースイッチONに
よって、CPU部1のシステム電源がONとなる。S1
3は、CPU部1がACアダプタの割り込み許可を、ラ
イトコマンド(2バイト構成)を使ってバッテリコント
ローラ3に通知する(図5から図9参照)。
よって、CPU部1のシステム電源がONとなる。S1
3は、CPU部1がACアダプタの割り込み許可を、ラ
イトコマンド(2バイト構成)を使ってバッテリコント
ローラ3に通知する(図5から図9参照)。
【0040】S14は、バッテリコントローラ2がS1
3の通知に対応して、ACアダプタの割り込み許可の状
態に設定する(ACアダプタ割り込み要因のマスクをO
FFにし、割り込み許可の状態に設定する)。
3の通知に対応して、ACアダプタの割り込み許可の状
態に設定する(ACアダプタ割り込み要因のマスクをO
FFにし、割り込み許可の状態に設定する)。
【0041】S15は、ACアダプタの接続割り込み有
りか判別、即ちACアダプタ17が接続された旨の検出
信号が通知されたか判別する。YESの場合には、割り
込をCPU部1に通知する。
りか判別、即ちACアダプタ17が接続された旨の検出
信号が通知されたか判別する。YESの場合には、割り
込をCPU部1に通知する。
【0042】S16は、S15のYESによって割り込
みの通知されたCPU部1に割り込みが発生する。S1
7は、割り込み要因をリードする。これは、CPU部1
がリードコマンド(1バイト構成)をバス経由でバッテ
リコントローラ3のコマンドレジスタ9に格納する。
みの通知されたCPU部1に割り込みが発生する。S1
7は、割り込み要因をリードする。これは、CPU部1
がリードコマンド(1バイト構成)をバス経由でバッテ
リコントローラ3のコマンドレジスタ9に格納する。
【0043】S18は、S17でコマンドレジスタ9に
書き込まれリードコマンドをコマンド/データ処理制御
部10が読み出して解析し、リードコマンドで割り込み
要因のリードと判定し、図示外の割り込み要因レジスタ
の内容をリードデータ(1バイト構成)としてリードデ
ータレジスタ6にセットする。
書き込まれリードコマンドをコマンド/データ処理制御
部10が読み出して解析し、リードコマンドで割り込み
要因のリードと判定し、図示外の割り込み要因レジスタ
の内容をリードデータ(1バイト構成)としてリードデ
ータレジスタ6にセットする。
【0044】S19は、CPU部1がリードデータレジ
スタ6からバスに送出されたリードデータ(1バイト構
成)を取り込み、ACアダプタ接続を認識する。S20
は、CPU部1がS19で認識したACアダプタ接続に
対する処理を行う。ここでは、ライトコマンド(2バイ
ト構成)でバッテリ充電開始を指示する。
スタ6からバスに送出されたリードデータ(1バイト構
成)を取り込み、ACアダプタ接続を認識する。S20
は、CPU部1がS19で認識したACアダプタ接続に
対する処理を行う。ここでは、ライトコマンド(2バイ
ト構成)でバッテリ充電開始を指示する。
【0045】S21は、S20でコマンドレジスタ9に
書き込まれライトコマンドをコマンド/データ処理制御
部10が読み出して解析し、ライトデータレジスタ7か
らライトデータを読み出し、バッテリ充電開始の指示を
受け取り、充電スイッチ15をONにして充電開始させ
る。
書き込まれライトコマンドをコマンド/データ処理制御
部10が読み出して解析し、ライトデータレジスタ7か
らライトデータを読み出し、バッテリ充電開始の指示を
受け取り、充電スイッチ15をONにして充電開始させ
る。
【0046】S23は、満充電か監視する。この際、リ
ードコマンド(1バイト構成)でバッテリ充電量計算を
行ってその結果の通知をバッテリコントローラ3に指示
する。この指示に対応して、S22でバッテリ充電量を
計算してリードデータレジスタ7にセットする。このセ
ットに対応して、CPU部1がリードデータレジスタ6
からバスに送出されたリードデータ(1バイト構成)を
取り込み、バッテリ充電量をリードする。このリードし
たバッテリ充電量が満充電になったか判別することをS
23で繰り返す。そして、S23のYESとなって満充
電と判明した場合、ライトコマンド(2バイト構成)で
バッテリコントローラ3に充電停止を指示し、S24で
受け取り、充電スイッチ15をOFFにして充電停止さ
せる。
ードコマンド(1バイト構成)でバッテリ充電量計算を
行ってその結果の通知をバッテリコントローラ3に指示
する。この指示に対応して、S22でバッテリ充電量を
計算してリードデータレジスタ7にセットする。このセ
ットに対応して、CPU部1がリードデータレジスタ6
からバスに送出されたリードデータ(1バイト構成)を
取り込み、バッテリ充電量をリードする。このリードし
たバッテリ充電量が満充電になったか判別することをS
23で繰り返す。そして、S23のYESとなって満充
電と判明した場合、ライトコマンド(2バイト構成)で
バッテリコントローラ3に充電停止を指示し、S24で
受け取り、充電スイッチ15をOFFにして充電停止さ
せる。
【0047】以上のように、CPU部1はバスを経由し
てコマンドによりバッテリコントローラ3に各種制御や
ACアダプタ割り込み許可して当該許可の事象が発生し
たときに通知させるようにに指示し、その指示した状態
などになったときに割り込を発生させ、割り込み要因を
リードして適切な処理(バッテリの充電)を行うことが
可能となる。
てコマンドによりバッテリコントローラ3に各種制御や
ACアダプタ割り込み許可して当該許可の事象が発生し
たときに通知させるようにに指示し、その指示した状態
などになったときに割り込を発生させ、割り込み要因を
リードして適切な処理(バッテリの充電)を行うことが
可能となる。
【0048】図5は、本発明のタイミングチャートを示
す。図5の(a)は、ライトコマンド(試験コマンド)
の場合のタイミングチャートを示す。ここで、*CSは
チップセレクト信号であって、バッテリコントローラ3
を選択する信号である。*READはリード信号であ
る。*WRITEはライト信号である。アドレス線はア
ドレス信号を送出するものである。データバスはデータ
を相互に転送するものである。コマンドレジスタ9は図
1のコマンドレジスタ9であって、CPU部1からデー
タバスを介してコマンドを書き込むものである。ライト
データレジスタ7は、ライトデータを格納するものであ
る。
す。図5の(a)は、ライトコマンド(試験コマンド)
の場合のタイミングチャートを示す。ここで、*CSは
チップセレクト信号であって、バッテリコントローラ3
を選択する信号である。*READはリード信号であ
る。*WRITEはライト信号である。アドレス線はア
ドレス信号を送出するものである。データバスはデータ
を相互に転送するものである。コマンドレジスタ9は図
1のコマンドレジスタ9であって、CPU部1からデー
タバスを介してコマンドを書き込むものである。ライト
データレジスタ7は、ライトデータを格納するものであ
る。
【0049】は、CPU部1から2バイト構成のうち
の先頭の1バイト目のライトコマンドをコマンドレジス
タ9に書き込む様子を示す。即ち、 ・*CSがLレベル ・*WRITEがLレベル ・アドレス線がHレベル のときに、データバス上のライトコマンドをコマンドレ
ジスタ9にライトする。
の先頭の1バイト目のライトコマンドをコマンドレジス
タ9に書き込む様子を示す。即ち、 ・*CSがLレベル ・*WRITEがLレベル ・アドレス線がHレベル のときに、データバス上のライトコマンドをコマンドレ
ジスタ9にライトする。
【0050】は、CPU部1から2バイト構成のうち
の先頭から2バイト目のライトデータをライトデータレ
ジスタ7に書き込む様子を示す。即ち、 ・*CSがLレベル ・*WRITEがLレベル ・アドレス線がLレベル のときに、データバス上のライトデータをライトデータ
レジスタ7にライトする。
の先頭から2バイト目のライトデータをライトデータレ
ジスタ7に書き込む様子を示す。即ち、 ・*CSがLレベル ・*WRITEがLレベル ・アドレス線がLレベル のときに、データバス上のライトデータをライトデータ
レジスタ7にライトする。
【0051】以上によって、ライトコマンド(試験コマ
ンド)の場合に、CPU部1はバスを経由してバッテリ
コントローラ3のコマンドレジスタ9にライトコマンド
をライトおよびライトデータレジスタ7にライトデータ
をライトし、各種制御や指示をバスを経由して通知する
ことが可能となる。
ンド)の場合に、CPU部1はバスを経由してバッテリ
コントローラ3のコマンドレジスタ9にライトコマンド
をライトおよびライトデータレジスタ7にライトデータ
をライトし、各種制御や指示をバスを経由して通知する
ことが可能となる。
【0052】図5の(b)は、リードコマンドの場合の
タイミングチャートを示す。ここで、*CS、*REA
D、*WRITE、アドレス線、データバス、コマンド
レジスタ9は、図5の(a)と同様であるので、説明を
省略する。
タイミングチャートを示す。ここで、*CS、*REA
D、*WRITE、アドレス線、データバス、コマンド
レジスタ9は、図5の(a)と同様であるので、説明を
省略する。
【0053】は、CPU部1から1バイト構成のリー
ドコマンドをコマンドレジスタ9に書き込む様子を示
す。即ち、 ・*CSがLレベル ・*WRITEがLレベル ・アドレス線がHレベル のときに、データバス上のリードコマンドをコマンドレ
ジスタ9にライトする。
ドコマンドをコマンドレジスタ9に書き込む様子を示
す。即ち、 ・*CSがLレベル ・*WRITEがLレベル ・アドレス線がHレベル のときに、データバス上のリードコマンドをコマンドレ
ジスタ9にライトする。
【0054】は、バッテリコントローラ3のコマンド
/データ処理制御部10がコマンドレジスタ9のリード
コマンドを解析し、指示されたデータをリードデータレ
ジスタ6にセットする。そして、リードデータレジスタ
6にセットされたリードデータをデータバス上に送出
し、CPU部1がこのリードデータを取り込む様子を示
す。即ち、リードデータがリードデータレジスタ6にセ
ットされた状態で、 ・*CSがLレベル ・*READがLレベル ・アドレス線がLレベル のときに、リードデータレジスタ6のリードデータをデ
ータバス上に送出し、CPU部1がデータバッス上のリ
ードデータを取り込む。
/データ処理制御部10がコマンドレジスタ9のリード
コマンドを解析し、指示されたデータをリードデータレ
ジスタ6にセットする。そして、リードデータレジスタ
6にセットされたリードデータをデータバス上に送出
し、CPU部1がこのリードデータを取り込む様子を示
す。即ち、リードデータがリードデータレジスタ6にセ
ットされた状態で、 ・*CSがLレベル ・*READがLレベル ・アドレス線がLレベル のときに、リードデータレジスタ6のリードデータをデ
ータバス上に送出し、CPU部1がデータバッス上のリ
ードデータを取り込む。
【0055】以上によって、リードコマンドの場合に、
CPU部1はバスを経由してバッテリコントローラ3の
コマンドレジスタ9にリードコマンドをライトしたこと
に対応して、リードデータレジスタ6にリードコマンド
で指示のあったリードデータをセットした後、リードデ
ータをデータバス上に送出し、CPU部1がリードデー
タを取り込むことにより、各種制御や指示の結果をバス
を経由して取り込むことが可能となる。尚、ここでは、
ステータスレジスタ9によってライトデータレジスタ7
にCPU部1がライトデータを書き込んだ状態、バッテ
リコントローラ3がライトデータを読み出した状態、リ
ードデータ6にバッテリコントローラ3がリードデータ
を書き込んだ状態、CPU部1がリードデータレジスタ
6からリードデータを読み出した状態などをを確認しつ
つ、同期をとってデータのライトやリードを行っている
が説明を簡単にするために省略してある。以下も同様で
ある。
CPU部1はバスを経由してバッテリコントローラ3の
コマンドレジスタ9にリードコマンドをライトしたこと
に対応して、リードデータレジスタ6にリードコマンド
で指示のあったリードデータをセットした後、リードデ
ータをデータバス上に送出し、CPU部1がリードデー
タを取り込むことにより、各種制御や指示の結果をバス
を経由して取り込むことが可能となる。尚、ここでは、
ステータスレジスタ9によってライトデータレジスタ7
にCPU部1がライトデータを書き込んだ状態、バッテ
リコントローラ3がライトデータを読み出した状態、リ
ードデータ6にバッテリコントローラ3がリードデータ
を書き込んだ状態、CPU部1がリードデータレジスタ
6からリードデータを読み出した状態などをを確認しつ
つ、同期をとってデータのライトやリードを行っている
が説明を簡単にするために省略してある。以下も同様で
ある。
【0056】図6は、本発明のコマンド説明図を示す。
図6の(a)は、ライトコマンド(2バイト構成)を示
す。ライトコマンドは、2バイト構成であって、図示の
ように、 ・1バイト目はライトコマンドであって、図5の(a)
のに示したように、コマンドレジスタ9に入る。
図6の(a)は、ライトコマンド(2バイト構成)を示
す。ライトコマンドは、2バイト構成であって、図示の
ように、 ・1バイト目はライトコマンドであって、図5の(a)
のに示したように、コマンドレジスタ9に入る。
【0057】・2バイト目は設定データであって、図5
の(a)のに示したように、ライトデータレジスタ7
に入る。図6の(b)は、リードコマンド(1バイト構
成)を示す。リードコマンドは、1バイト構成であっ
て、図示のように、 ・図5の(b)のに示したように、コマンドレジスタ
9に入る。
の(a)のに示したように、ライトデータレジスタ7
に入る。図6の(b)は、リードコマンド(1バイト構
成)を示す。リードコマンドは、1バイト構成であっ
て、図示のように、 ・図5の(b)のに示したように、コマンドレジスタ
9に入る。
【0058】・そして、図5の(b)のに示したよう
に、リードコマンドで指示されたリードデータがリード
データレジスタ6に入り、CPU部1が読む。図7は、
本発明のコマンド例を示す。
に、リードコマンドで指示されたリードデータがリード
データレジスタ6に入り、CPU部1が読む。図7は、
本発明のコマンド例を示す。
【0059】図7の(a)は、コマンドの一覧を示す。 ・1バイト目の上位4ビットでリードコマンド、ライト
コマンド、試験コマンドを表す。
コマンド、試験コマンドを表す。
【0060】・1バイト目の下位4ビットでコマンドの
種類を表す。 ・更に、2バイトが必要なコマンド(ここでは、ライト
コマンド、試験コマンド)は、2バイト目をライトデー
タ、試験データとする。
種類を表す。 ・更に、2バイトが必要なコマンド(ここでは、ライト
コマンド、試験コマンド)は、2バイト目をライトデー
タ、試験データとする。
【0061】従って、リードコマンドは1バイト構成と
なり、ライトコマンドおよび試験コマンドは2バイト構
成となる。図7の(b)は、ライトコマンドによるパラ
メタの設定例を示す図7の(b−1)は、1バイト目を
示す。ここでは、上位4ビットが“1010”でライト
コマンドによるパラメタの設定を表し、下位4ビットが
図示のように ・0000:LOWバッテリ電圧 ・0001:DEADバッテリ電圧 ・0010:バッテリ容量 ・0011:充電電流 ・・・ の種類を表す。即ち下位4ビットが“0000”の場合
には、これに続く2バイト目のライトデータがLOWバ
ッテリ電圧であることを表す。
なり、ライトコマンドおよび試験コマンドは2バイト構
成となる。図7の(b)は、ライトコマンドによるパラ
メタの設定例を示す図7の(b−1)は、1バイト目を
示す。ここでは、上位4ビットが“1010”でライト
コマンドによるパラメタの設定を表し、下位4ビットが
図示のように ・0000:LOWバッテリ電圧 ・0001:DEADバッテリ電圧 ・0010:バッテリ容量 ・0011:充電電流 ・・・ の種類を表す。即ち下位4ビットが“0000”の場合
には、これに続く2バイト目のライトデータがLOWバ
ッテリ電圧であることを表す。
【0062】図7の(b−2)は、2バイト目を示す。
この2バイト目の8ビットは、図7の(b−1)の1バ
イト目の下位4ビットで指定されたライトデータを表
す。以上によって、1バイト構成でリードコマンド、2
バイト構成でライトコマンドおよび試験コマンドを表現
できる。
この2バイト目の8ビットは、図7の(b−1)の1バ
イト目の下位4ビットで指定されたライトデータを表
す。以上によって、1バイト構成でリードコマンド、2
バイト構成でライトコマンドおよび試験コマンドを表現
できる。
【0063】図8は、本発明のコマンド処理フローチャ
ートを示す。これは、図7のコマンドがバス経由でバッ
テリコントローラ3のコマンドレジスタ9にライトされ
たときに、リードコマンド、ライトコマンド、試験コマ
ンドか、更にその種類を判別するときのフローチャート
である。即ち、バス経由してコマンドがコマンドレジス
タ9にライトされたとき(受信したとき)、1バイト目
の上位4ビットを取り出し、図7の(a)のコマンドの
一覧で定義した値が ・リードコマンドであった場合には、S32でYESと
なり、これに続く右側のフローチャートに示すように、
指示されたデータ(割り込み要因、バッテリ残量)をリ
ードデータレジスタ6にセットし、バスに送出してCP
U部1がリードする。
ートを示す。これは、図7のコマンドがバス経由でバッ
テリコントローラ3のコマンドレジスタ9にライトされ
たときに、リードコマンド、ライトコマンド、試験コマ
ンドか、更にその種類を判別するときのフローチャート
である。即ち、バス経由してコマンドがコマンドレジス
タ9にライトされたとき(受信したとき)、1バイト目
の上位4ビットを取り出し、図7の(a)のコマンドの
一覧で定義した値が ・リードコマンドであった場合には、S32でYESと
なり、これに続く右側のフローチャートに示すように、
指示されたデータ(割り込み要因、バッテリ残量)をリ
ードデータレジスタ6にセットし、バスに送出してCP
U部1がリードする。
【0064】・ライトコマンドであった場合には、S3
3でYESとなり、これに続く右側のフローチャートに
示すように、1バイト目で指定された種類に従い、2バ
イト目のライトデータレジスタ7にライトされたライト
データをもとに、処理(割り込み要因クリア、割り込み
マスク設定、バッテリ残量設定、パラメタの設定)を行
う。
3でYESとなり、これに続く右側のフローチャートに
示すように、1バイト目で指定された種類に従い、2バ
イト目のライトデータレジスタ7にライトされたライト
データをもとに、処理(割り込み要因クリア、割り込み
マスク設定、バッテリ残量設定、パラメタの設定)を行
う。
【0065】・試験コマンドであった場合には、S34
でYESとなり、これに続く右側のフローチャートに示
すように、1バイト目で指定された種類に従い、2バイ
ト目のライトデータレジスタ7にライトされたライトデ
ータをもとに、処理(割り込み試験、アドレスの設定、
データの設定、データのリード)を行う。
でYESとなり、これに続く右側のフローチャートに示
すように、1バイト目で指定された種類に従い、2バイ
ト目のライトデータレジスタ7にライトされたライトデ
ータをもとに、処理(割り込み試験、アドレスの設定、
データの設定、データのリード)を行う。
【0066】図9は、本発明のレジスタ説明図を示す。
図9の(a)は、リードデータレジスタを示す。このリ
ードデータレジスタ6は、図1のものであって、bit
0からbit7にRD0からRD7(リードデータ0か
らリードデータ7)をセットする。
図9の(a)は、リードデータレジスタを示す。このリ
ードデータレジスタ6は、図1のものであって、bit
0からbit7にRD0からRD7(リードデータ0か
らリードデータ7)をセットする。
【0067】図9の(b)は、ライトデータレジスタを
示す。このライトデータレジスタ7は、図1のものであ
って、bit0からbit7にWD0からWD7(ライ
トデータ0からライトデータ7)を格納する。
示す。このライトデータレジスタ7は、図1のものであ
って、bit0からbit7にWD0からWD7(ライ
トデータ0からライトデータ7)を格納する。
【0068】図9の(c)は、ステータスレジスタを示
す。このステータスレジスタ8は、図1のものであっ
て、bit0からbit7に図示のような状態をセット
する。図9の(d)は、コマンドレジスタを示す。この
コマンドレジスタ9は、図1のものであって、bit0
からbit7にCD0からCD7(コマンドデータ0か
らコマンドデータ7)を格納する。
す。このステータスレジスタ8は、図1のものであっ
て、bit0からbit7に図示のような状態をセット
する。図9の(d)は、コマンドレジスタを示す。この
コマンドレジスタ9は、図1のものであって、bit0
からbit7にCD0からCD7(コマンドデータ0か
らコマンドデータ7)を格納する。
【0069】図10は、本発明の割込み処理フローチャ
ートを示す。これは、バッテリコントローラ3からCP
U部1に割込みで事象を通知するときのものである。図
10において、S41は、バッテリコントローラ2内で
割込みが有りか判別、例えばACアダプタ17の接続有
り、あるいはLOWバッテリ電圧となったか判別する。
YESの場合には、S42に進む。NOの場合には、待
機する。
ートを示す。これは、バッテリコントローラ3からCP
U部1に割込みで事象を通知するときのものである。図
10において、S41は、バッテリコントローラ2内で
割込みが有りか判別、例えばACアダプタ17の接続有
り、あるいはLOWバッテリ電圧となったか判別する。
YESの場合には、S42に進む。NOの場合には、待
機する。
【0070】S42は、割込み許可か判別する。これ
は、図示外の割込み要因許可マスクの該当する割込み要
因のマスクがオフに設定されて割込み許可か判別、例え
ばACアダプタ接続のマスクがオフに設定されて割込み
許可か判別する。YESの場合には、S43に進む。N
Oの場合には、S41に戻り繰り返す。
は、図示外の割込み要因許可マスクの該当する割込み要
因のマスクがオフに設定されて割込み許可か判別、例え
ばACアダプタ接続のマスクがオフに設定されて割込み
許可か判別する。YESの場合には、S43に進む。N
Oの場合には、S41に戻り繰り返す。
【0071】S43は、割込み要因をONし、割込みを
CPU部1に発生させる。S44は、割込みの発生した
CPU部1の割込み処理の中で、リードコマンドをバス
経由で図1のコマンドレジスタ9にライトし、割込み要
因のリードを指示し、バッテリコントローラ3が指示さ
れた割込み要因の内容をリードレジスタ6にセットして
バスに送出し、CPU部1がその割込み要因を読み込
む。そして、割込み処理を行う。
CPU部1に発生させる。S44は、割込みの発生した
CPU部1の割込み処理の中で、リードコマンドをバス
経由で図1のコマンドレジスタ9にライトし、割込み要
因のリードを指示し、バッテリコントローラ3が指示さ
れた割込み要因の内容をリードレジスタ6にセットして
バスに送出し、CPU部1がその割込み要因を読み込
む。そして、割込み処理を行う。
【0072】S45は、S44で割込み処理が終わった
ので、CPU部1がライトコマンドによって割込み要因
クリアする。
ので、CPU部1がライトコマンドによって割込み要因
クリアする。
【0073】
【発明の効果】以上説明したように、本発明によれば、
CPU部1がリードデータレジスタ6、ライトデータレ
ジスタ7、コマンドレジスタ9およびステータスレジス
タ8を用いてコマンドにより、バッテリコントローラ3
との間でバス経由のパラレルデータ転送によるバッテリ
充放電指示したり、状態の発生を割込みで知らせてバス
経由でその内容をリードする構成を採用しているため、
CPU部1の周辺回路やCPU部1に処理負担をかけず
に、バス接続構成でバッテリコントローラ3との間でパ
ラレルデータ転送を行ってバッテリ充電制御や試験を簡
易に制御することができると共に高速に処理できる。
CPU部1がリードデータレジスタ6、ライトデータレ
ジスタ7、コマンドレジスタ9およびステータスレジス
タ8を用いてコマンドにより、バッテリコントローラ3
との間でバス経由のパラレルデータ転送によるバッテリ
充放電指示したり、状態の発生を割込みで知らせてバス
経由でその内容をリードする構成を採用しているため、
CPU部1の周辺回路やCPU部1に処理負担をかけず
に、バス接続構成でバッテリコントローラ3との間でパ
ラレルデータ転送を行ってバッテリ充電制御や試験を簡
易に制御することができると共に高速に処理できる。
【図1】本発明の1実施例構成図である。
【図2】本発明のシステム構成図である。
【図3】本発明のLOWバッテリ割込み処理説明図であ
る。
る。
【図4】本発明のACアダプタの割込み処理説明図であ
る。
る。
【図5】本発明のタイミングチャートである。
【図6】本発明のコマンド説明図である。
【図7】本発明のコマンド例である。
【図8】本発明のコマンド処理フローチャートである。
【図9】本発明のレジスタ説明図である。
【図10】本発明の割込み処理フローチャートである。
1:CPU部 2:バッテリ 3:バッテリコントローラ 4:データ転送制御部 5、13:割込み部 6:リードデータレジスタ 7:ライトデータレジスタ 8:ステータスレジスタ 9:コマンドレジスタ 10:コマンド/データ処理制御部 11:バッテリ制御部 12:A−D変換部 14:DC−DCコンバータ 15:充電スイッチ 16:放電スイッチ 17:ACアダプタ
Claims (3)
- 【請求項1】バッテリの充放電を制御するバッテリ制御
方式において、 CPU部(1)へのリードデータを格納するリードデー
タレジスタ(6)と、 CPU部(1)からのライトデータを格納するライトデ
ータレジスタ(7)と、 CPU部(1)からのコマンドを格納するコマンドレジ
スタ(9)と、 上記リードデータレジスタ(6)および上記ライトデー
タレジスタ(7)をアクセスしたか否かを示すステータ
スレジスタ(8)とを設けてバッテリ(2)の充放電制
御を行うバッテリコントローラ(3)を、CPU部
(1)のバスに直接に接続し、 上記リードデータレジスタ(6)、ライトデータレジス
タ(7)、コマンドレジスタ(9)およびステータスレ
ジスタ(8)を使用して上記CPU部(1)と上記バッ
テリコントローラ(3)との間をバス経由のパラレルデ
ータ転送し、バッテリ(2)の充放電制御を行うように
構成したことを特徴とするバッテリ制御方式。 - 【請求項2】上記CPU部(1)がバス経由で上記バッ
テリコントローラ(3)に、バッテリ(2)の充放電に
必要なパラメタ(LOWバッテリ電圧、DEADバッテ
リ電圧、バッテリ容量、充電電流)を設定したことに対
応して、当該パラメタに従ってバッテリコントローラ
(3)がバッテリ(2)の充放電制御を行うことを特徴
とする請求項1に記載のバッテリ制御方式。 - 【請求項3】上記バッテリコントローラ(3)に割り込
み要因(LOWバッテリ割り込み、DEADバッテリ割
り込み、ACアダプタ割り込み、バッテリ着脱割り込
み)を設定する割り込み要因レジスタおよび割り込みマ
スクレジスタを設け、上記CPU部(1)が上記バス経
由で割り込みマスクレジスタに任意に設定し、割り込み
要因が発生したときに割込みがマスクされていない当該
割り込み要因を割り込み要因レジスタに設定すると共に
マスクされていないときに割り込みで上記CPU部
(1)に通知し、割込みで通知された当該CPU部
(1)が割り込み要因レジスタの内容を読み取って割り
込み内容を認識することを特徴とする請求項1および請
求項2に記載のバッテリ制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6028647A JP3010593B2 (ja) | 1994-02-28 | 1994-02-28 | バッテリ制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP6028647A JP3010593B2 (ja) | 1994-02-28 | 1994-02-28 | バッテリ制御方式 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07239732A JPH07239732A (ja) | 1995-09-12 |
JP3010593B2 true JP3010593B2 (ja) | 2000-02-21 |
Family
ID=12254311
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP6028647A Expired - Fee Related JP3010593B2 (ja) | 1994-02-28 | 1994-02-28 | バッテリ制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3010593B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5104470B2 (ja) * | 2008-03-31 | 2012-12-19 | 富士通株式会社 | 携帯型コンピュータのバッテリ充放電試験方法、携帯型コンピュータ、記録媒体及びプログラム |
-
1994
- 1994-02-28 JP JP6028647A patent/JP3010593B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07239732A (ja) | 1995-09-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3908753B2 (ja) | モバイル電子デバイス内の充電状態を処理する方法および装置 | |
EP1561156B1 (en) | System and method for communicating with a voltage regulator | |
US7550877B2 (en) | Electronic apparatus and power supply controlling method | |
JPH0327419A (ja) | パーソナルコンピュータ | |
US6104163A (en) | Battery charging system and information processing apparatus with reduced power consumption at charges | |
US5146459A (en) | Electronic equipment with check-sum function | |
JP3010593B2 (ja) | バッテリ制御方式 | |
JP2001202163A (ja) | 携帯型電子機器 | |
JP2997584B2 (ja) | 電源制御装置 | |
US5918066A (en) | Method and device for displaying configuration information of a computer through a speaker output port of the computer | |
WO2005081108A1 (ja) | プロセッシングユニットを用いた制御装置および制御方法 | |
JPH09261888A (ja) | ソフトウェア通知式バッテリ充電方式 | |
JP2001245476A (ja) | 電源装置 | |
JPH07141066A (ja) | 電源制御方式 | |
JP2002042897A (ja) | 電池パックシリアル通信装置 | |
EP4339739A2 (en) | Power management integrated circuit, electronic device having the same, and operating method thereof | |
JPH0566858A (ja) | 機能拡張装置 | |
JP2578149B2 (ja) | プログラマブルコントローラの周辺装置 | |
CN115981447A (zh) | 省电模式的控制方法 | |
JPH09305532A (ja) | データ転送方法及びデータ転送装置 | |
KR20050016304A (ko) | 전자 장치 및 전원 제어 방법 | |
JP2901158B2 (ja) | 無停電電源装置 | |
JPH08186942A (ja) | 携帯型電子機器および携帯型ファクシミリ装置 | |
JPH07130401A (ja) | バッテリの完全放電制御方式 | |
KR20010074405A (ko) | 내장된 충전 회로를 갖는 스마트 배터리 장치 및 그 제어방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |