JP3010593B2 - バッテリ制御方式 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、バッテリの充放電を制
御するバッテリ制御方式に関するものである。近年、ノ
ートパソコンなどの携帯型パソコンが普及し、電池で駆
動しており、バッテリ駆動とＡＣアダプタを接続したと
きのコントロールを行うバッテリコントローラを簡単な
構成にして制御することが望まれている。

【０００２】

【従来の技術】従来のノートパソコンなどの携帯型パソ
コンに使用されるバッテリコントローラは、ＣＰＵとの
間のデータ転送として、シリアルインタフェースを用い
てバッテリ残量通知や充電時間の設定などを行い、バッ
テリ放電時のアラーム（ＬＯＷバッテリ、ＤＥＡＤバッ
テリなど）はＣＰＵへの割り込みポートを使用して割り
込みを発生させ、ＣＰＵに通知していた。

【０００３】

【発明が解決しようとする課題】従って、ＣＰＵとバッ
テリコントローラとの間は、シリアルデータ転送を行う
ために、ＣＰＵ周辺の回路に負担がかかると共に、ＣＰ
Ｕとバッテリコントローラ間はデータ転送方式が固定さ
れてしまい、ＣＰＵ周辺の回路が他のプリンタ装置など
と異なって専用となってしまう問題があった。

【０００４】また、ＣＰＵとバッテリコントローラ間の
データ転送をシリアルで行う場合、ＣＰＵからのパラレ
ルデータをシリアルデータに変換する必要がある。更
に、転送速度はバッテリコントローラの遅い転送速度に
合わせる必要があるため、処理時間がかかると共に、Ｃ
ＰＵにパラレル・シリアル変換のための負担がかかると
いう問題もあった。

【０００５】また、従来のバッテリコントローラは、Ｃ
ＰＵと独立に動作を行い、充分なテスト機能がサポート
されていないため、ノートパソコンのバッテリ評価にお
いて、かなりの評価時間と評価するための装置が必要と
なり、製造コストを上昇させる１つの要因となってい
た。

【０００６】本発明は、これらの問題を解決するため、
ＣＰＵ部の周辺回路やＣＰＵ部に処理負担をかけずに、
バス接続構成にしてバッテリコントローラとの間をパラ
レルデータ転送にすると共に周辺回路を簡単にし、ＣＰ
Ｕ部から各種試験を簡易かつ迅速に可能にすることを目
的としている。

【０００７】

【課題を解決するための手段】図１を参照して課題を解
決するための手段を説明する。図１において、ＣＰＵ部
１は、各種処理を行ったり、バスに接続された各種入出
力装置に指示して各種入出力処理を行ったりするもので
あって、ここでは、バスを介してバッテリコントローラ
３に指示してバッテリ２の充放電を制御などさせるもの
である。

【０００８】バッテリ２は、充放電制御の対象となるバ
ッテリである。バッテリコントローラ３は、ＣＰＵ部１
からバスを介した指示に対応して、バッテリ２の充放電
制御を行うものであって、リードデータレジスタ６、ラ
イトデータレジスタ７、ステータスレジスタ８、および
コマンドレジスタ９などから構成されるものである。

【０００９】リードデータレジスタ６は、ＣＰＵ部１へ
のリードデータを格納するものである。ライトデータレ
ジスタ７は、ＣＰＵ部１からのライトデータを格納する
ものである。

【００１０】コマンドレジスタ９は、ＣＰＵ部１からの
コマンドを格納するものである。ステータスレジスタ８
は、リードデータレジスタ６およびライトデータレジス
タ７をアクセスしたか否かを示すものであって、ＣＰＵ
部１とバッテリコントローラ３との間で同期をとってデ
ータの授受を行うためのものである。

【００１１】

【作用】本発明は、図１に示すように、バッテリコント
ローラ３にリードデータレジスタ６、ライトデータレジ
スタ７、コマンドレジスタ９、およびステータスレジス
タ８を設け、ＣＰＵ部１のバスに直接に接続し、ＣＰＵ
部１がバスを介してこれらリードデータレジスタ６、ラ
イトデータレジスタ７、コマンドレジスタ９およびステ
ータスレジスタ８との間でパラレルデータ転送すると共
にコマンドでバッテリ充放電を指示してバッテリ２の充
放電制御を行わせるようにしている。

【００１２】この際、ＣＰＵ部１がバス経由でバッテリ
コントローラ３に、バッテリ２の充放電に必要なパラメ
タ（ＬＯＷバッテリ電圧、ＤＥＡＤバッテリ電圧、バッ
テリ容量、充電電流）を設定したことに対応して、当該
パラメタに従ってバッテリコントローラ３がバッテリ２
の充放電制御を行うようにしている。

【００１３】また、バッテリコントローラ３に割り込み
込み要因（ＬＯＷバッテリ割り込み、ＤＥＡＤバッテリ
割り込み、ＡＣアダプタ割り込み、バッテリ着脱割り込
み）を設定する割り込み要因レジスタおよび割り込みマ
スクレジスタを設け、ＣＰＵ部１がバス経由で割り込み
マスクレジスタに任意に設定し、割り込み要因が発生し
たときに割込みがマスクされていない割り込み要因を割
り込み要因レジスタに設定すると共にマスクされていな
いときに割り込みでＣＰＵ部１に通知し、割込みで通知
された当該ＣＰＵ部１が割り込み要因レジスタの内容を
読み取って割り込み内容を認識するようにしている。

【００１４】従って、ＣＰＵ部１の周辺回路やＣＰＵ部
１に処理負担をかけずに、バス接続構成にしてバッテリ
コントローラ３との間をパラレルデータ転送にすると共
に周辺回路を簡単にすることが可能となり、しかも、Ｃ
ＰＵ部１から各種試験（メモリやレジスタや割り込みの
試験など）を簡易かつ迅速に行うことが可能となる。

【００１５】

【実施例】次に、図１から図１０を用いて本発明の実施
例の構成および動作を順次詳細に説明する。

【００１６】図１は、本発明の１実施例構成図を示す。
図１において、ＣＰＵ部１は、ＣＰＵおよびメモリなど
から構成され、プログラムに従って各種処理を行うもの
であって、ここでは、バスを介してバッテリコントロー
ラ３に指示してバッテリ２の充放電を制御させたり、バ
ッテリコントローラ３から割り込みによって非同期に通
知を受けてその割り込み内容を読み取って該当する処理
を行ったり、バッテリコントローラ３の各種レジスタや
メモリに値を書き込んだ後、読み取って比較して試験し
たりなどするものである。

【００１７】バッテリ２は、充放電制御の対象となる充
放電可能な２次電池である。バッテリコントローラ３
は、ＣＰＵ部１からバスを介した指示に対応してバッテ
リ２の充放電制御を行ったり、割り込みによってＣＰＵ
部１に割り込を発生させ、割り込み要因を読み込ませて
非同期に事象を通知したりするものであって、４ないし
１６から構成されるものである。

【００１８】データ転送制御部４は、ＣＰＵ部１との間
でデータ転送を相互に行うものであって、例えばＣＰＵ
部１からのコマンドをデータバスから取り込んでコマン
ドレジスタ９に格納したり、リードデータレジスタ６か
らリードデータを読み出してデータバスに送出したり、
データバスから取り込んだライトデータをライトデータ
レジスタ７に格納したり、ステータスレジスタ８からス
テータスを読み出してデータバスに送出したりなどする
ものである。

【００１９】割込み部５は、割り込み発生して割り込み
マスクレジスタにマスクされていないときに、割り込み
をＣＰＵ部１に発生させて非同期に通知するものであ
る。リードデータレジスタ６は、ＣＰＵ部１へのリード
データを格納するものであって、ＣＰＵ部１からリード
コマンドがコマンドレジスタ９に格納されたことに対応
して、リードデータを設定してデータバスに送出するた
めのものである。

【００２０】ライトデータレジスタ７は、ＣＰＵ部１か
らのライトデータを格納するものであって、ＣＰＵ部１
からライトコマンドがコマンドレジスタ９に格納された
ことに対応して、データバスからライトデータを取り込
んで格納した後、取り込むためのものである。

【００２１】ステータスレジスタ８は、ＣＰＵ部１がリ
ードデータレジスタ６に格納されたリードデータを読み
出したか、バッテリコントローラ３がライトデータレジ
スタ７からライトデータを読みだしたかなどの状態を設
定し、ＣＰＵ１部とバッテリコントローラ３とが同期を
とってデータの授受を行うためのものである。

【００２２】コマンドレジスタ９は、ＣＰＵ部１がバス
を介して各種コマンド（リードコマンド、ライトコマン
ド、試験コマンド）を格納し、バッテリコントローラ３
にバッテリの充放電制御や試験を指示するためのもので
ある。

【００２３】コマンド／データ処理制御部１０は、ＣＰ
Ｕ部１がコマンドレジスタ９に格納したコマンドを取り
出して解析し、その解析結果に従って各種処理および制
御を行うものであって、例えばリードコマンドの場合に
は図示外のバッファからリードデータを取り出してリー
ドデータレジスタ６に格納したり、ライトコマンドの場
合にはライトデータレジスタ７からライトデータを取り
出して図示外のバッファに格納したりなどするものであ
る。

【００２４】バッテリ制御部１１は、バッテリ２の充放
電制御を行うものであって、充電スイッチ１５をＯＮ／
ＯＦＦしてバッテリ２が過放電／満充電したときに充電
／充電停止したり、放電要求／放電停止要求に対応して
放電スイッチ１６をＯＮ／ＯＦＦしてバッテリ２から放
電／放電停止したりなどするものである。

【００２５】Ａ−Ｄ変換部１２は、バッテリ２の電圧を
デジタルの電圧として検出したりなどするものである。
割込み部１３は、ＡＣアダプタ１７が装着されたとき
に、割込みで当該装着された旨を取り込むものである。

【００２６】ＤＣ−ＤＣコンバータ１４は、ＡＣアダプ
タ１７から供給された直流電圧を任意の電圧の直流電圧
に変換するものであって、変換した直流電圧をＣＰＵ部
１などの電源として供給したり、バッテリ２を充電する
電源として供給したりするものである。

【００２７】充電スイッチ１５は、ＤＣ−ＤＣコンバー
タ１４からの直流電圧をバッテリ２に供給して充電した
り、充電停止したりするスイッチである。放電スイッチ
１６は、バッテリ２からＤＣ−ＤＣコンバータ１４を介
して負荷に直流電源を供給したり、供給を停止したりす
るスイッチである。

【００２８】ＡＣアダプタ１７は、ＡＣ１００Ｖを整流
して直流電圧を発生させるものである。図２は、本発明
のシステム構成図を示す。ここで、ＣＰＵ部１、バッテ
リ２、およびバッテリコントローラ３は、図１と同一の
ものであるので、説明を省略する。ＣＰＵ部１から送出
される、ａ、ｂ、ｃ、ｄ、ｅはバスに接続されたいずれ
かの装置を選択する信号（例えば＊ＣＳ信号）である。

【００２９】バスは、図示のように、図１のＣＰＵ部
１、バッテリコントローラ３を直接に接続したり、更
に、メモリ２１、ハードディスク装置２２、フロッピィ
ディスク装置２３、プリンタ２４、および表示制御回路
２５などを直接に接続するものである。これらバスに接
続されたものは、データバス線、アドレス線、＊ＣＳ、
＊ＲＥＡＤ、＊ＷＲＩＴＥによってＣＰＵ部１からいず
れか１つを個別にバスを介して接続し、パラレルデータ
転送によってデータの授受を高速に行うようにしてい
る。

【００３０】次に、図３を用いて図１および図２の構成
のもとで、ＣＰＵ部１とバッテリコントローラ３との間
で、ＬＯＷバッテリ割り込み処理のときの手順を詳細に
説明する。

【００３１】図３において、Ｓ１は、バッテリコントロ
ーラ３に接続された図示外のパワースイッチがＯＮされ
る。Ｓ２は、Ｓ１のパワースイッチＯＮによって、ＣＰ
Ｕ部１のシステム電源がＯＮとなる（ＤＣ−ＤＣコンバ
ータ１４から負荷に電源の供給が開始される）。

【００３２】Ｓ３は、ＣＰＵ部１がＬＯＷバッテリ割り
込み許可を、ライトコマンド（２バイト構成）を使って
バッテリコントローラ３に通知する（図５から図９参
照）。Ｓ４は、バッテリコントローラ２がＳ３の通知に
対応して、ＬＯＷバッテリ割り込み許可の状態に設定す
る（ＬＯＷバッテリ割り込み要因のマスクをＯＦＦに
し、割り込み許可の状態に設定する）。

【００３３】Ｓ５は、ＬＯＷバッテリか判別、即ちバッ
テリ２からＯＮの放電スイッチ１６を通って負荷に電流
を供給したときの電圧を検出し、この電圧がＬＯＷバッ
テリ電圧（バッテリ３を放電させたときに使用できる最
低の電圧）になったか判別する。ＹＥＳの場合には、割
り込をＣＰＵ部１に通知する。

【００３４】Ｓ６は、Ｓ５のＹＥＳによって割り込みの
通知されたＣＰＵ部１に割り込みが発生する。Ｓ７は、
割り込み要因をリードする。これは、ＣＰＵ部１がリー
ドコマンド（１バイト構成）をバス経由でバッテリコン
トローラ３のコマンドレジスタ９に格納する。

【００３５】Ｓ８は、Ｓ７でコマンドレジスタ９に書き
込まれリードコマンドをコマンド／データ処理制御部１
０が読み出して解析し、リードコマンドで割り込み要因
のリードと判定し、図示外の割り込み要因レジスタの内
容をリードデータ（１バイト構成）としてリードデータ
レジスタ６にセットする。

【００３６】Ｓ９は、ＣＰＵ部１がリードデータレジス
タ６からバスに送出されたリードデータ（１バイト構
成）を取り込み、ＬＯＷバッテリを認識する。Ｓ１０
は、ＣＰＵ部１がＳ９で認識したＬＯＷバッテリに対す
る処理（例えば計算中の処理を中止してデータを退避し
た後、バス経由してバッテリコントローラ３に指示して
放電スイッチ１６をＯＦＦにさせて放電を停止させた
り、ＡＣアダプタ１７が接続されたときには充電スイッ
チ１５をＯＮにして充電させる）。

【００３７】以上のように、ＣＰＵ部１はバスを経由し
てコマンドによりバッテリコントローラ３に各種制御や
ＬＯＷバッテリとなったときに通知させるようにに指示
し、その指示した状態などになったときに割り込を発生
させ、割り込み要因をリードして適切な処理を行うこと
が可能となる。

【００３８】図４は、本発明のＡＣアダプタの割り込み
処理説明図を示す。これは、ＡＣアダプタ１７がバッテ
リコントローラ３に接続されたときの処理である。図４
において、Ｓ１１は、バッテリコントローラ３に接続さ
れたパワースイッチがＯＮされる。

【００３９】Ｓ１２は、Ｓ１１のパワースイッチＯＮに
よって、ＣＰＵ部１のシステム電源がＯＮとなる。Ｓ１
３は、ＣＰＵ部１がＡＣアダプタの割り込み許可を、ラ
イトコマンド（２バイト構成）を使ってバッテリコント
ローラ３に通知する（図５から図９参照）。

【００４０】Ｓ１４は、バッテリコントローラ２がＳ１
３の通知に対応して、ＡＣアダプタの割り込み許可の状
態に設定する（ＡＣアダプタ割り込み要因のマスクをＯ
ＦＦにし、割り込み許可の状態に設定する）。

【００４１】Ｓ１５は、ＡＣアダプタの接続割り込み有
りか判別、即ちＡＣアダプタ１７が接続された旨の検出
信号が通知されたか判別する。ＹＥＳの場合には、割り
込をＣＰＵ部１に通知する。

【００４２】Ｓ１６は、Ｓ１５のＹＥＳによって割り込
みの通知されたＣＰＵ部１に割り込みが発生する。Ｓ１
７は、割り込み要因をリードする。これは、ＣＰＵ部１
がリードコマンド（１バイト構成）をバス経由でバッテ
リコントローラ３のコマンドレジスタ９に格納する。

【００４３】Ｓ１８は、Ｓ１７でコマンドレジスタ９に
書き込まれリードコマンドをコマンド／データ処理制御
部１０が読み出して解析し、リードコマンドで割り込み
要因のリードと判定し、図示外の割り込み要因レジスタ
の内容をリードデータ（１バイト構成）としてリードデ
ータレジスタ６にセットする。

【００４４】Ｓ１９は、ＣＰＵ部１がリードデータレジ
スタ６からバスに送出されたリードデータ（１バイト構
成）を取り込み、ＡＣアダプタ接続を認識する。Ｓ２０
は、ＣＰＵ部１がＳ１９で認識したＡＣアダプタ接続に
対する処理を行う。ここでは、ライトコマンド（２バイ
ト構成）でバッテリ充電開始を指示する。

【００４５】Ｓ２１は、Ｓ２０でコマンドレジスタ９に
書き込まれライトコマンドをコマンド／データ処理制御
部１０が読み出して解析し、ライトデータレジスタ７か
らライトデータを読み出し、バッテリ充電開始の指示を
受け取り、充電スイッチ１５をＯＮにして充電開始させ
る。

【００４６】Ｓ２３は、満充電か監視する。この際、リ
ードコマンド（１バイト構成）でバッテリ充電量計算を
行ってその結果の通知をバッテリコントローラ３に指示
する。この指示に対応して、Ｓ２２でバッテリ充電量を
計算してリードデータレジスタ７にセットする。このセ
ットに対応して、ＣＰＵ部１がリードデータレジスタ６
からバスに送出されたリードデータ（１バイト構成）を
取り込み、バッテリ充電量をリードする。このリードし
たバッテリ充電量が満充電になったか判別することをＳ
２３で繰り返す。そして、Ｓ２３のＹＥＳとなって満充
電と判明した場合、ライトコマンド（２バイト構成）で
バッテリコントローラ３に充電停止を指示し、Ｓ２４で
受け取り、充電スイッチ１５をＯＦＦにして充電停止さ
せる。

【００４７】以上のように、ＣＰＵ部１はバスを経由し
てコマンドによりバッテリコントローラ３に各種制御や
ＡＣアダプタ割り込み許可して当該許可の事象が発生し
たときに通知させるようにに指示し、その指示した状態
などになったときに割り込を発生させ、割り込み要因を
リードして適切な処理（バッテリの充電）を行うことが
可能となる。

【００４８】図５は、本発明のタイミングチャートを示
す。図５の（ａ）は、ライトコマンド（試験コマンド）
の場合のタイミングチャートを示す。ここで、＊ＣＳは
チップセレクト信号であって、バッテリコントローラ３
を選択する信号である。＊ＲＥＡＤはリード信号であ
る。＊ＷＲＩＴＥはライト信号である。アドレス線はア
ドレス信号を送出するものである。データバスはデータ
を相互に転送するものである。コマンドレジスタ９は図
１のコマンドレジスタ９であって、ＣＰＵ部１からデー
タバスを介してコマンドを書き込むものである。ライト
データレジスタ７は、ライトデータを格納するものであ
る。

【００４９】は、ＣＰＵ部１から２バイト構成のうち
の先頭の１バイト目のライトコマンドをコマンドレジス
タ９に書き込む様子を示す。即ち、 ・＊ＣＳがＬレベル ・＊ＷＲＩＴＥがＬレベル ・アドレス線がＨレベル のときに、データバス上のライトコマンドをコマンドレ
ジスタ９にライトする。

【００５０】は、ＣＰＵ部１から２バイト構成のうち
の先頭から２バイト目のライトデータをライトデータレ
ジスタ７に書き込む様子を示す。即ち、 ・＊ＣＳがＬレベル ・＊ＷＲＩＴＥがＬレベル ・アドレス線がＬレベル のときに、データバス上のライトデータをライトデータ
レジスタ７にライトする。

【００５１】以上によって、ライトコマンド（試験コマ
ンド）の場合に、ＣＰＵ部１はバスを経由してバッテリ
コントローラ３のコマンドレジスタ９にライトコマンド
をライトおよびライトデータレジスタ７にライトデータ
をライトし、各種制御や指示をバスを経由して通知する
ことが可能となる。

【００５２】図５の（ｂ）は、リードコマンドの場合の
タイミングチャートを示す。ここで、＊ＣＳ、＊ＲＥＡ
Ｄ、＊ＷＲＩＴＥ、アドレス線、データバス、コマンド
レジスタ９は、図５の（ａ）と同様であるので、説明を
省略する。

【００５３】は、ＣＰＵ部１から１バイト構成のリー
ドコマンドをコマンドレジスタ９に書き込む様子を示
す。即ち、 ・＊ＣＳがＬレベル ・＊ＷＲＩＴＥがＬレベル ・アドレス線がＨレベル のときに、データバス上のリードコマンドをコマンドレ
ジスタ９にライトする。

【００５４】は、バッテリコントローラ３のコマンド
／データ処理制御部１０がコマンドレジスタ９のリード
コマンドを解析し、指示されたデータをリードデータレ
ジスタ６にセットする。そして、リードデータレジスタ
６にセットされたリードデータをデータバス上に送出
し、ＣＰＵ部１がこのリードデータを取り込む様子を示
す。即ち、リードデータがリードデータレジスタ６にセ
ットされた状態で、 ・＊ＣＳがＬレベル ・＊ＲＥＡＤがＬレベル ・アドレス線がＬレベル のときに、リードデータレジスタ６のリードデータをデ
ータバス上に送出し、ＣＰＵ部１がデータバッス上のリ
ードデータを取り込む。

【００５５】以上によって、リードコマンドの場合に、
ＣＰＵ部１はバスを経由してバッテリコントローラ３の
コマンドレジスタ９にリードコマンドをライトしたこと
に対応して、リードデータレジスタ６にリードコマンド
で指示のあったリードデータをセットした後、リードデ
ータをデータバス上に送出し、ＣＰＵ部１がリードデー
タを取り込むことにより、各種制御や指示の結果をバス
を経由して取り込むことが可能となる。尚、ここでは、
ステータスレジスタ９によってライトデータレジスタ７
にＣＰＵ部１がライトデータを書き込んだ状態、バッテ
リコントローラ３がライトデータを読み出した状態、リ
ードデータ６にバッテリコントローラ３がリードデータ
を書き込んだ状態、ＣＰＵ部１がリードデータレジスタ
６からリードデータを読み出した状態などをを確認しつ
つ、同期をとってデータのライトやリードを行っている
が説明を簡単にするために省略してある。以下も同様で
ある。

【００５６】図６は、本発明のコマンド説明図を示す。
図６の（ａ）は、ライトコマンド（２バイト構成）を示
す。ライトコマンドは、２バイト構成であって、図示の
ように、 ・１バイト目はライトコマンドであって、図５の（ａ）
のに示したように、コマンドレジスタ９に入る。

【００５７】・２バイト目は設定データであって、図５
の（ａ）のに示したように、ライトデータレジスタ７
に入る。図６の（ｂ）は、リードコマンド（１バイト構
成）を示す。リードコマンドは、１バイト構成であっ
て、図示のように、 ・図５の（ｂ）のに示したように、コマンドレジスタ
９に入る。

【００５８】・そして、図５の（ｂ）のに示したよう
に、リードコマンドで指示されたリードデータがリード
データレジスタ６に入り、ＣＰＵ部１が読む。図７は、
本発明のコマンド例を示す。

【００５９】図７の（ａ）は、コマンドの一覧を示す。 ・１バイト目の上位４ビットでリードコマンド、ライト
コマンド、試験コマンドを表す。

【００６０】・１バイト目の下位４ビットでコマンドの
種類を表す。 ・更に、２バイトが必要なコマンド（ここでは、ライト
コマンド、試験コマンド）は、２バイト目をライトデー
タ、試験データとする。

【００６１】従って、リードコマンドは１バイト構成と
なり、ライトコマンドおよび試験コマンドは２バイト構
成となる。図７の（ｂ）は、ライトコマンドによるパラ
メタの設定例を示す図７の（ｂ−１）は、１バイト目を
示す。ここでは、上位４ビットが“１０１０”でライト
コマンドによるパラメタの設定を表し、下位４ビットが
図示のように ・００００：ＬＯＷバッテリ電圧 ・０００１：ＤＥＡＤバッテリ電圧 ・００１０：バッテリ容量 ・００１１：充電電流 ・・・ の種類を表す。即ち下位４ビットが“００００”の場合
には、これに続く２バイト目のライトデータがＬＯＷバ
ッテリ電圧であることを表す。

【００６２】図７の（ｂ−２）は、２バイト目を示す。
この２バイト目の８ビットは、図７の（ｂ−１）の１バ
イト目の下位４ビットで指定されたライトデータを表
す。以上によって、１バイト構成でリードコマンド、２
バイト構成でライトコマンドおよび試験コマンドを表現
できる。

【００６３】図８は、本発明のコマンド処理フローチャ
ートを示す。これは、図７のコマンドがバス経由でバッ
テリコントローラ３のコマンドレジスタ９にライトされ
たときに、リードコマンド、ライトコマンド、試験コマ
ンドか、更にその種類を判別するときのフローチャート
である。即ち、バス経由してコマンドがコマンドレジス
タ９にライトされたとき（受信したとき）、１バイト目
の上位４ビットを取り出し、図７の（ａ）のコマンドの
一覧で定義した値が ・リードコマンドであった場合には、Ｓ３２でＹＥＳと
なり、これに続く右側のフローチャートに示すように、
指示されたデータ（割り込み要因、バッテリ残量）をリ
ードデータレジスタ６にセットし、バスに送出してＣＰ
Ｕ部１がリードする。

【００６４】・ライトコマンドであった場合には、Ｓ３
３でＹＥＳとなり、これに続く右側のフローチャートに
示すように、１バイト目で指定された種類に従い、２バ
イト目のライトデータレジスタ７にライトされたライト
データをもとに、処理（割り込み要因クリア、割り込み
マスク設定、バッテリ残量設定、パラメタの設定）を行
う。

【００６５】・試験コマンドであった場合には、Ｓ３４
でＹＥＳとなり、これに続く右側のフローチャートに示
すように、１バイト目で指定された種類に従い、２バイ
ト目のライトデータレジスタ７にライトされたライトデ
ータをもとに、処理（割り込み試験、アドレスの設定、
データの設定、データのリード）を行う。

【００６６】図９は、本発明のレジスタ説明図を示す。
図９の（ａ）は、リードデータレジスタを示す。このリ
ードデータレジスタ６は、図１のものであって、ｂｉｔ
０からｂｉｔ７にＲＤ０からＲＤ７（リードデータ０か
らリードデータ７）をセットする。

【００６７】図９の（ｂ）は、ライトデータレジスタを
示す。このライトデータレジスタ７は、図１のものであ
って、ｂｉｔ０からｂｉｔ７にＷＤ０からＷＤ７（ライ
トデータ０からライトデータ７）を格納する。

【００６８】図９の（ｃ）は、ステータスレジスタを示
す。このステータスレジスタ８は、図１のものであっ
て、ｂｉｔ０からｂｉｔ７に図示のような状態をセット
する。図９の（ｄ）は、コマンドレジスタを示す。この
コマンドレジスタ９は、図１のものであって、ｂｉｔ０
からｂｉｔ７にＣＤ０からＣＤ７（コマンドデータ０か
らコマンドデータ７）を格納する。

【００６９】図１０は、本発明の割込み処理フローチャ
ートを示す。これは、バッテリコントローラ３からＣＰ
Ｕ部１に割込みで事象を通知するときのものである。図
１０において、Ｓ４１は、バッテリコントローラ２内で
割込みが有りか判別、例えばＡＣアダプタ１７の接続有
り、あるいはＬＯＷバッテリ電圧となったか判別する。
ＹＥＳの場合には、Ｓ４２に進む。ＮＯの場合には、待
機する。

【００７０】Ｓ４２は、割込み許可か判別する。これ
は、図示外の割込み要因許可マスクの該当する割込み要
因のマスクがオフに設定されて割込み許可か判別、例え
ばＡＣアダプタ接続のマスクがオフに設定されて割込み
許可か判別する。ＹＥＳの場合には、Ｓ４３に進む。Ｎ
Ｏの場合には、Ｓ４１に戻り繰り返す。

【００７１】Ｓ４３は、割込み要因をＯＮし、割込みを
ＣＰＵ部１に発生させる。Ｓ４４は、割込みの発生した
ＣＰＵ部１の割込み処理の中で、リードコマンドをバス
経由で図１のコマンドレジスタ９にライトし、割込み要
因のリードを指示し、バッテリコントローラ３が指示さ
れた割込み要因の内容をリードレジスタ６にセットして
バスに送出し、ＣＰＵ部１がその割込み要因を読み込
む。そして、割込み処理を行う。

【００７２】Ｓ４５は、Ｓ４４で割込み処理が終わった
ので、ＣＰＵ部１がライトコマンドによって割込み要因
クリアする。

【００７３】

【発明の効果】以上説明したように、本発明によれば、
ＣＰＵ部１がリードデータレジスタ６、ライトデータレ
ジスタ７、コマンドレジスタ９およびステータスレジス
タ８を用いてコマンドにより、バッテリコントローラ３
との間でバス経由のパラレルデータ転送によるバッテリ
充放電指示したり、状態の発生を割込みで知らせてバス
経由でその内容をリードする構成を採用しているため、
ＣＰＵ部１の周辺回路やＣＰＵ部１に処理負担をかけず
に、バス接続構成でバッテリコントローラ３との間でパ
ラレルデータ転送を行ってバッテリ充電制御や試験を簡
易に制御することができると共に高速に処理できる。

【図面の簡単な説明】

【図１】本発明の１実施例構成図である。

【図２】本発明のシステム構成図である。

【図３】本発明のＬＯＷバッテリ割込み処理説明図であ
る。

【図４】本発明のＡＣアダプタの割込み処理説明図であ
る。

【図５】本発明のタイミングチャートである。

【図６】本発明のコマンド説明図である。

【図７】本発明のコマンド例である。

【図８】本発明のコマンド処理フローチャートである。

【図９】本発明のレジスタ説明図である。

【図１０】本発明の割込み処理フローチャートである。

【符号の説明】

１：ＣＰＵ部 ２：バッテリ ３：バッテリコントローラ ４：データ転送制御部 ５、１３：割込み部 ６：リードデータレジスタ ７：ライトデータレジスタ ８：ステータスレジスタ ９：コマンドレジスタ １０：コマンド／データ処理制御部 １１：バッテリ制御部 １２：Ａ−Ｄ変換部 １４：ＤＣ−ＤＣコンバータ １５：充電スイッチ １６：放電スイッチ １７：ＡＣアダプタ

Claims (3)

(57)【特許請求の範囲】
1. 【請求項１】バッテリの充放電を制御するバッテリ制御
   方式において、 ＣＰＵ部（１）へのリードデータを格納するリードデー
   タレジスタ（６）と、 ＣＰＵ部（１）からのライトデータを格納するライトデ
   ータレジスタ（７）と、 ＣＰＵ部（１）からのコマンドを格納するコマンドレジ
   スタ（９）と、 上記リードデータレジスタ（６）および上記ライトデー
   タレジスタ（７）をアクセスしたか否かを示すステータ
   スレジスタ（８）とを設けてバッテリ（２）の充放電制
   御を行うバッテリコントローラ（３）を、ＣＰＵ部
   （１）のバスに直接に接続し、 上記リードデータレジスタ（６）、ライトデータレジス
   タ（７）、コマンドレジスタ（９）およびステータスレ
   ジスタ（８）を使用して上記ＣＰＵ部（１）と上記バッ
   テリコントローラ（３）との間をバス経由のパラレルデ
   ータ転送し、バッテリ（２）の充放電制御を行うように
   構成したことを特徴とするバッテリ制御方式。
2. 【請求項２】上記ＣＰＵ部（１）がバス経由で上記バッ
   テリコントローラ（３）に、バッテリ（２）の充放電に
   必要なパラメタ（ＬＯＷバッテリ電圧、ＤＥＡＤバッテ
   リ電圧、バッテリ容量、充電電流）を設定したことに対
   応して、当該パラメタに従ってバッテリコントローラ
   （３）がバッテリ（２）の充放電制御を行うことを特徴
   とする請求項１に記載のバッテリ制御方式。
3. 【請求項３】上記バッテリコントローラ（３）に割り込
   み要因（ＬＯＷバッテリ割り込み、ＤＥＡＤバッテリ割
   り込み、ＡＣアダプタ割り込み、バッテリ着脱割り込
   み）を設定する割り込み要因レジスタおよび割り込みマ
   スクレジスタを設け、上記ＣＰＵ部（１）が上記バス経
   由で割り込みマスクレジスタに任意に設定し、割り込み
   要因が発生したときに割込みがマスクされていない当該
   割り込み要因を割り込み要因レジスタに設定すると共に
   マスクされていないときに割り込みで上記ＣＰＵ部
   （１）に通知し、割込みで通知された当該ＣＰＵ部
   （１）が割り込み要因レジスタの内容を読み取って割り
   込み内容を認識することを特徴とする請求項１および請
   求項２に記載のバッテリ制御方式。