JP3003825B2 - Surge voltage protection circuit - Google Patents
Surge voltage protection circuitInfo
- Publication number
- JP3003825B2 JP3003825B2 JP5026366A JP2636693A JP3003825B2 JP 3003825 B2 JP3003825 B2 JP 3003825B2 JP 5026366 A JP5026366 A JP 5026366A JP 2636693 A JP2636693 A JP 2636693A JP 3003825 B2 JP3003825 B2 JP 3003825B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- protection circuit
- surge voltage
- voltage
- surge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Emergency Protection Circuit Devices (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は静電気やサージ電圧等の
過渡的な高電圧から電気回路を保護するサージ電圧保護
回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a surge voltage protection circuit for protecting an electric circuit from transient high voltages such as static electricity and surge voltage.
【０００２】[0002]
【従来の技術】一般に、各種ＬＳＩ等の電気回路には、
外部からの静電気やサージ電圧等の高電圧に対する保護
回路が設けられているが、例えば一般家庭で使用される
有線電話機においては人体に帯電した静電気や雷等の影
響を大きく受ける場合が多く、これに使用されるＬＳＩ
はサージダメージを受けやすいため、より効果的な保護
回路が必要となる。2. Description of the Related Art Generally, electric circuits such as various LSIs include:
Although protection circuits are provided for high voltage such as static electricity and surge voltage from the outside, for example, wired telephones used in ordinary households are often greatly affected by static electricity or lightning charged on the human body. LSI used for
Are more susceptible to surge damage, so a more effective protection circuit is needed.
【０００３】図５は、従来のサージ電圧保護回路の一例
を表したもので、米国特許４，３７７，８３２号公報に
示されている。この回路は、例えば電話機の加入者線イ
ンタフェイス回路等の電気回路１２の保護を目的とする
ものである。この電気回路１２は、抵抗１４を介し、所
定の電源電圧（ＶCC）が印加される電源端子１１に接続
されている。抵抗１４の一端は、並列接続されたダイオ
ード１５及びトリガ制御型のサイリスタであるＳＣＲ
（Silicon Controlled Rectifier）１６を介して接地接
続されている。この図では、ＳＣＲ１６を等価的に２つ
のトランジスタ１７，１８で表している。この等価回路
において、トランジスタ１７のベースはトランジスタ１
８のコレクタに接続され、トランジスタ１７のエミッタ
は接地接続されている。トランジスタ１８のエミッタは
抵抗１４に接続されている。トランジスタ１７のコレク
タとトランジスタ１８のベースは相互に接続されるとと
もに、分圧抵抗１９と分圧抵抗２０との接続点に接続さ
れている。分圧抵抗２０の他端は、順方向接続されたダ
イオード２１を介し、−４８Ｖの定電圧が印加される端
子１３に接続され、分圧抵抗１９の他端は抵抗１４と電
気回路１２との間に接続されている。FIG. 5 shows an example of a conventional surge voltage protection circuit, which is disclosed in US Pat. No. 4,377,832. This circuit is intended to protect an electric circuit 12, for example, a subscriber line interface circuit of a telephone. The electric circuit 12 is connected via a resistor 14 to a power supply terminal 11 to which a predetermined power supply voltage (V CC ) is applied. One end of the resistor 14 has a diode 15 connected in parallel and an SCR which is a trigger-controlled thyristor.
(Silicon Controlled Rectifier) 16. In this figure, the SCR 16 is equivalently represented by two transistors 17 and 18. In this equivalent circuit, the base of the transistor 17 is the transistor 1
8 and the emitter of the transistor 17 is grounded. The emitter of the transistor 18 is connected to the resistor 14. The collector of the transistor 17 and the base of the transistor 18 are connected to each other, and are connected to a connection point between the voltage dividing resistors 19 and 20. The other end of the voltage dividing resistor 20 is connected to a terminal 13 to which a constant voltage of −48 V is applied via a diode 21 connected in the forward direction. Connected between them.
【０００４】以上のような構成の従来のサージ電圧保護
回路の動作を説明する。この図の電源端子１１には、通
常状態では負の電圧が印加され、ダイオード１５はカッ
トオフ状態となっているが、この電源端子１１に正のサ
ージ電圧が印加されると、サージ電流は抵抗１４及びダ
イオード１５を通って接地へとバイパスされ、電気回路
１２が保護される。The operation of the conventional surge voltage protection circuit having the above configuration will be described. In the normal state, a negative voltage is applied to the power supply terminal 11 and the diode 15 is in a cut-off state. However, when a positive surge voltage is applied to the power supply terminal 11, the surge current is reduced. Bypass through 14 and diode 15 to ground, the electrical circuit 12 is protected.
【０００５】一方、電源端子１１に負のサージ電圧が印
加されると、端子１３からダイオード２１及び分圧抵抗
２０を介してトランジスタ１８のベースに電流が供給さ
れてトランジスタ１８がオンするため、トランジスタ１
７にベース電流が流れ、トランジスタ１７がオンする。
これにより、トランジスタ１７，１８がともにオンで自
己保持状態となり、負のサージ電流は、接地点からトラ
ンジスタ１７，１８及び抵抗１４を介して電源端子１１
へとバイパスされ、電気回路１２が保護される。On the other hand, when a negative surge voltage is applied to the power supply terminal 11, a current is supplied from the terminal 13 to the base of the transistor 18 via the diode 21 and the voltage dividing resistor 20, and the transistor 18 is turned on. 1
7, a base current flows, and the transistor 17 is turned on.
As a result, the transistors 17 and 18 are both turned on and in a self-holding state, and a negative surge current flows from the ground via the transistors 17 and 18 and the resistor 14 to the power supply terminal 11.
And the electric circuit 12 is protected.
【０００６】[0006]
【発明が解決しようとする課題】このように、従来のサ
ージ電圧保護回路では、負のサージ電圧が印加された場
合には、ＳＣＲ１６自体がサージ電流のバイパス路とな
って、接地点からの大電流がトランジスタ１７のエミッ
タ・コレクタ接合を経由してトランジスタ１８のベース
・エミッタ接合を流れるため、このトランジスタ１８が
破壊されやすい。すなわち、内部の電気回路の保護はで
きるものの、これと同時に保護回路自体が破壊されてし
まうという問題があった。As described above, in the conventional surge voltage protection circuit, when a negative surge voltage is applied, the SCR 16 itself serves as a bypass path for the surge current, and the SCR 16 itself becomes large from the ground point. Since current flows through the base-emitter junction of the transistor 18 via the emitter-collector junction of the transistor 17, the transistor 18 is easily broken. That is, although the internal electric circuit can be protected, there is a problem that the protection circuit itself is destroyed at the same time.
【０００７】この発明は、かかる課題を解決するために
なされたもので、高いサージ電圧に対して自らが破壊す
ることなく内部の電気回路を効果的に保護することがで
きるサージ電圧保護回路を得ることを目的とする。SUMMARY OF THE INVENTION The present invention has been made to solve such a problem, and provides a surge voltage protection circuit capable of effectively protecting an internal electric circuit without being destroyed by a high surge voltage. The purpose is to:
【０００８】[0008]
【課題を解決するための手段】本発明に係るサージ電圧
保護回路は、外部端子への印加電圧が閾値レベルに達し
たことを検出する閾値レベル検出手段と、電流バイパス
手段とは別個に設けられ、前記電流バイパス手段の導通
状態を維持する保持手段とを有し、前記閾値レベル検出
手段は、前記印加電圧が閾値レベルに達したことを検出
すると、前記電流バイパス手段を導通状態とすると共
に、前記保持手段を動作させることを特徴とするもので
ある。Surge voltage protection circuit according to the present invention, in order to solve the problems] includes a threshold level detector means for detecting that the voltage applied to the external terminals reaches a threshold level, current bypass
Separately provided with means, have a holding means for maintaining the conductive state of the current bypass means, the threshold level detection
Means for detecting that the applied voltage has reached a threshold level
Then, when the current bypass means is made conductive,
In addition, the holding means is operated .
【０００９】請求項２記載の発明に係るサージ電圧保護
回路は、請求項１において、前記閾値レベル検出手段と
してツェナーダイオードを用い、前記保持手段としてサ
イリスタを用いたことを特徴とするものである。The surge voltage protection circuit according to the present invention is characterized in that, in the first aspect, a Zener diode is used as the threshold level detecting means, and a thyristor is used as the holding means.
【００１０】[0010]
【作用】この発明に係るサージ電圧保護回路では、外部
端子への印加電圧が所定の閾値レベルを超えたときに電
流バイパス手段が導通状態となってサージ電流をバイパ
スし内部回路への流入が阻止されるとともに、外部端子
への印加電圧が所定の閾値レベル以下となった後も保持
手段により電流バイパス手段の導通状態が保持される。In the surge voltage protection circuit according to the present invention, when the voltage applied to the external terminal exceeds a predetermined threshold level, the current bypass means is turned on to bypass the surge current and prevent the flow into the internal circuit. At the same time, even after the voltage applied to the external terminal falls below a predetermined threshold level, the conduction state of the current bypass unit is maintained by the holding unit.
【００１１】[0011]
【実施例】以下実施例につき本発明を詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described in detail below with reference to embodiments.
【００１２】図１は本発明の一実施例におけるサージ電
圧保護回路を表わしたものである。この図で、保護対象
となる電気回路３８は、電源端子３１，３２間に印加さ
れる電源電圧（ＶCC＝３０〜４０Ｖ）により動作するよ
うになっている。ここでは、電源端子３１がプラス端
子、電源端子３２がマイナス端子とする。これらの電源
端子間には、ダイオード３３、保持回路３５、及びトラ
ンジスタ３７が、電気回路３８と並列に接続されてい
る。ダイオード３３は電源端子３１，３２の極性に対し
て逆バイアス接続され、トランジスタ３７のコレクタ及
びエミッタはそれぞれ電源端子３１，３２に接続されて
いる。電源端子３１とトランジスタ３７のベースとの間
には、ツェナーダイオード３６が逆バイアス接続されて
いる。FIG. 1 shows a surge voltage protection circuit according to an embodiment of the present invention. In this figure, an electric circuit 38 to be protected is operated by a power supply voltage (V CC = 30 to 40 V) applied between the power supply terminals 31 and 32. Here, the power supply terminal 31 is a plus terminal and the power supply terminal 32 is a minus terminal. A diode 33, a holding circuit 35, and a transistor 37 are connected in parallel with the electric circuit 38 between these power terminals. The diode 33 is reverse-biased with respect to the polarities of the power terminals 31 and 32, and the collector and the emitter of the transistor 37 are connected to the power terminals 31 and 32, respectively. A Zener diode 36 is connected in reverse bias between the power supply terminal 31 and the base of the transistor 37.
【００１３】保持回路３５は２つのトランジスタ４１，
４２と３つの抵抗４３，４４，４５とから構成されてい
る。トランジスタ４１のエミッタは、電源端子３１に接
続される。トランジスタ４１のベースは、抵抗４３を介
して電源端子３１に接続されるとともにトランジスタ４
２のコレクタにも接続されている。トランジスタ４１の
コレクタは、抵抗４４を介してトランジスタ４２のベー
スに接続されるとともに抵抗４５を介して電源端子３２
に接続され、さらにツェナーダイオード３６のアノード
及びトランジスタ３７のベースに接続されている。トラ
ンジスタ４２のエミッタは電源端子３２に接続されてい
る。The holding circuit 35 has two transistors 41,
42 and three resistors 43, 44, 45. The emitter of the transistor 41 is connected to the power supply terminal 31. The base of the transistor 41 is connected to the power supply terminal 31 via the resistor 43 and the transistor 4
2 is also connected to the collector. The collector of the transistor 41 is connected to the base of the transistor 42 via the resistor 44 and is connected to the power supply terminal 32 via the resistor 45.
, And further connected to the anode of the Zener diode 36 and the base of the transistor 37. The emitter of the transistor 42 is connected to the power supply terminal 32.
【００１４】以上のような構成のサージ電圧保護回路の
動作を図２とともに説明する。The operation of the surge voltage protection circuit having the above configuration will be described with reference to FIG.
【００１５】まず、電源端子３１に負のサージ電圧が印
加されると、サージ電流は電源端子３２からダイオード
３３を通って電源端子３１にバイパスされ、電気回路３
８は保護される。First, when a negative surge voltage is applied to the power supply terminal 31, the surge current is bypassed from the power supply terminal 32 through the diode 33 to the power supply terminal 31, and the electric circuit 3
8 is protected.
【００１６】一方、電源端子３１に図２の破線６１で示
すような正のサージ電圧（１０〜２０ｋＶ）が印加さ
れ、ツェナーダイオード３６の両端にその降伏電圧ＶZD
を超える電圧が印加されると、ツェナーダイオード３６
が導通状態となり、電源端子３１からのサージ電流の一
部がトランジスタ３７のベースに供給される。これによ
り、トランジスタ３７がオンとなってサージ電流の大部
分がトランジスタ３７のコレクタ・エミッタ間を流れ、
電源端子３２へとバイパスされる。また、ツェナーダイ
オード３６を流れたサージ電流の一部は、抵抗４５を経
由して電源端子３２に流れるとともに、抵抗４４を経由
してトランジスタ４２のベースにも供給される。これに
より、トランジスタ４２がオンとなるため、トランジス
タ４１もオンとなり、サージ電流の一部は電源端子３１
からトランジスタ４１のエミッタ・コレクタ間及び抵抗
４５を経由して電源端子３２へと流れる。この状態は、
ツェナーダイオード３６の両端電圧が降伏電圧ＶZD以下
となってツェナーダイオード３６がカットオフ状態とな
ったのちも保持されるため、トランジスタ３７のベース
にはトランジスタ４１のコレクタから継続的に電流供給
が行われ、サージ電流のバイパス動作が続行する。On the other hand, a positive surge voltage (10 to 20 kV) as shown by a broken line 61 in FIG. 2 is applied to the power supply terminal 31, and the breakdown voltage V ZD is applied across the Zener diode 36.
Is applied, the Zener diode 36
Are turned on, and a part of the surge current from the power supply terminal 31 is supplied to the base of the transistor 37. As a result, the transistor 37 is turned on, and most of the surge current flows between the collector and the emitter of the transistor 37,
The power supply terminal 32 is bypassed. A part of the surge current flowing through the Zener diode 36 flows to the power supply terminal 32 via the resistor 45, and is also supplied to the base of the transistor 42 via the resistor 44. As a result, the transistor 42 is turned on, so that the transistor 41 is also turned on, and part of the surge current is supplied to the power supply terminal 31.
From the transistor 41 to the power supply terminal 32 via the emitter-collector of the transistor 41 and the resistor 45. This state is
The voltage is maintained even after the voltage across the Zener diode 36 becomes equal to or lower than the breakdown voltage V ZD and the Zener diode 36 is cut off, so that the current is continuously supplied to the base of the transistor 37 from the collector of the transistor 41. As a result, the surge current bypass operation continues.
【００１７】仮に、保持回路３５を設けずツェナーダイ
オード３６のみによってトランジスタ３７を制御した場
合、ツェナーダイオード３６の両端電圧が降伏電圧ＶZD
以下になった後はトランジスタ３７はオフとなるため、
電源端子３１，３２間の印加電圧（すなわち電気回路３
８への印加電圧）は次の（１）式で示されるほぼ一定の
制限電圧ＶL （図２の破線６２）で推移することとな
る。If the transistor 37 is controlled only by the Zener diode 36 without providing the holding circuit 35, the voltage between both ends of the Zener diode 36 becomes the breakdown voltage V ZD
After that, the transistor 37 is turned off.
The voltage applied between the power terminals 31 and 32 (that is, the electric circuit 3
8) changes at a substantially constant limiting voltage V L (broken line 62 in FIG. 2) expressed by the following equation (1).
【００１８】 ＶL ＝ＶZD＋ＶBE37＋α ……（１） ここに、ＶBE37はトランジスタ３７のベース・エミッタ
間電圧、αは線路インピーダンスによる降下電圧であ
る。V L = V ZD + V BE37 + α (1) Here, V BE37 is a base-emitter voltage of the transistor 37, and α is a voltage drop due to line impedance.
【００１９】このＶL の値は通常５０〜６０Ｖであり、
この程度の電圧に対しては電気回路３８は破壊しない
が、この電圧が持続することから電力消費が大きく発熱
量も多くなり、電気回路３８は熱的に破壊されるおそれ
がある。The value of V L is usually 50-60 V,
The electric circuit 38 does not break down at such a voltage, but since this voltage is maintained, power consumption is large and the amount of heat generated is large, and the electric circuit 38 may be thermally broken.
【００２０】これに対し本実施例では、保持回路３５を
設けたことにより、ツェナーダイオード３６の両端電圧
が降伏電圧ＶZD以下になった後もトランジスタ３７はオ
ン状態を維持してサージ電流をバイパスさせるため、電
気回路３８への印加電圧は、図２の実線６３に示すよう
に速やかに減少し、次の（２）式または（３）式に示す
ような電圧ＶR となる。On the other hand, in the present embodiment, the provision of the holding circuit 35 allows the transistor 37 to remain on even after the voltage across the Zener diode 36 becomes equal to or lower than the breakdown voltage V ZD to bypass the surge current. Therefore, the voltage applied to the electric circuit 38 rapidly decreases as shown by the solid line 63 in FIG. 2, and becomes the voltage V R as shown in the following equation (2) or (3).
【００２１】 ＶR ＝ＶCE41＋ＶBE42 ……（２） ＶR ＝ＶBE41＋ＶCE42 ……（３） このように、本実施例では、サージ電流の大部分はトラ
ンジスタ３７を経由してバイパスされるため、トランジ
スタ４２のベース・エミッタ間を流れる電流は従来に比
べて減少し、トランジスタ４２の破壊を回避することが
できる。V R = V CE41 + V BE42 (2) V R = V BE41 + V CE42 (3) As described above, in this embodiment, most of the surge current is bypassed via the transistor 37. Therefore, the current flowing between the base and the emitter of the transistor 42 is reduced as compared with the related art, and the breakdown of the transistor 42 can be avoided.
【００２２】なお、図３に示すように、保持回路３５に
代えて単一のＳＣＲ４８を用いるようにしても同様の効
果が得られることはもちろんである。但し、上記実施例
のように、トランジスタ４２のベースに抵抗４４を接続
すればトランジスタ４２のベース・エミッタ接合の保護
がより確実となり、また、トランジスタ４１，４２のコ
レクタと電源端子との間にそれぞれ抵抗４３、４５を接
続すればリークを防止することができるという効果があ
る。It is needless to say that the same effect can be obtained by using a single SCR 48 instead of the holding circuit 35 as shown in FIG. However, if the resistor 44 is connected to the base of the transistor 42 as in the above-mentioned embodiment, the protection of the base-emitter junction of the transistor 42 becomes more reliable, and between the collectors of the transistors 41 and 42 and the power supply terminal, respectively. If the resistors 43 and 45 are connected, there is an effect that leakage can be prevented.
【００２３】以下、これらの抵抗４３，４５の役割につ
いて説明する。The role of these resistors 43 and 45 will be described below.
【００２４】通常、トランジスタは、ベース電流が流れ
ない限りコレクタ−エミッタ間に電流（ＩCE）が流れな
い。ところが実際には素子のバラツキ等によりベース電
流ＩB がゼロでも微少なリーク電流ΔＩCEが流れること
がある。Normally, in a transistor, no current (I CE ) flows between the collector and the emitter unless a base current flows. But in practice there is also flowing slight leakage current [Delta] I CE in the base current I B is zero by variations in element.
【００２５】例えば、トランジスタ４２にリークが生じ
て微少な電流ΔＩCE42が流れた場合、抵抗４３が無いと
図５から明らかなようにΔＩCE42はそのままトランジス
タ４１のベース電流となる（次式）。For example, when a small current ΔI CE42 flows due to leakage in the transistor 42, without the resistor 43, ΔI CE 42 becomes the base current of the transistor 41 as is apparent from FIG.
【００２６】 ΔＩCE42＝ＩB41 …（４） 従って、トランジスタ４１のＩCEはトランジスタ４１の
電流増幅率ｈfe41倍だけ増幅され次の（５）式となる。The ΔI CE42 = I B41 ... (4 ) Therefore, I CE of the transistor 41 is amplified by the current amplification factor h Fe41 times the transistor 41 becomes the following equation (5).
【００２７】 ＩCE41＝ΔＩCE42×ｈfe41 …（５） 従って、トランジスタ４２のベース電流は次の（６）式
となる。I CE41 = ΔI CE42 × h fe41 (5) Accordingly, the base current of the transistor 42 is expressed by the following equation (6).
【００２８】 ＩB42 ＝ΔＩCE42×ｈfe41 …（６） よってΔＩCE42は結果としてトランジスタ４１を介する
ことにより次の（７）式で示す値となる。I B42 = ΔI CE42 × h fe41 (6) Therefore, ΔI CE42 becomes a value shown by the following equation (7) by passing through the transistor 41 as a result.
【００２９】 ΔＩCE42＝ｈfe42×（ΔＩCE42×ｈfe41） …（７） 通常、ｈfeは数百の値を持つので、例えばｈfe41＝ｈ
fe42＝１００とすると、もとの微少なリーク電流ΔＩ
CE42は１００００倍に増幅され、保護回路は誤動作する
こととなる。ΔI CE42 = h fe42 × (ΔI CE42 × h fe41 ) (7) Normally, since h fe has a value of several hundred, for example, h fe41 = h
If fe42 = 100, the original minute leakage current ΔI
CE42 is amplified 10,000 times, and the protection circuit malfunctions.
【００３０】これに対して、抵抗４３、４５を設けた場
合は以下のようになる。On the other hand, the case where the resistors 43 and 45 are provided is as follows.
【００３１】すなわち、上記と同様にΔＩCE42が生じた
としても、ΔＩCE42は抵抗４３に流れトランジスタ４１
はＯＮしないので、ＩCE41は流れない。トランジスタ４
１がＯＮするには次の（８）式の条件が必要とされる。[0031] That is, even in the same manner as described above is [Delta] I CE42 occurs, [Delta] I CE42 flows transistor to the resistor 43 41
Does not turn on , so ICE41 does not flow. Transistor 4
In order for 1 to turn on, the condition of the following equation (8) is required.
【００３２】 ＶBE41≒ΔＩCE42×Ｒ43 …（８） 従って抵抗４３の値Ｒ43を選ぶことにより、保護回路が
誤作動することを防ぐことができる。V BE41 ≒ ΔI CE42 × R 43 (8) Therefore, by selecting the value R 43 of the resistor 43, malfunction of the protection circuit can be prevented.
【００３３】抵抗４５の役割も同様である。The role of the resistor 45 is the same.
【００３４】以上の様な理由で、抵抗４３，４５を付け
ることにより、回路の安定化を図ることが可能となる。For the reasons described above, the circuit can be stabilized by adding the resistors 43 and 45.
【００３５】なお、ツェナーダイオード３６の降伏電圧
ＶZDが電気回路３８の耐圧に見合ったものでない場合に
は、図４に示すように、分圧抵抗５１，５２を用いてサ
ージ電圧印加時におけるツェナーダイオード３６の両端
印加電圧を調整するようにすればよい。When the breakdown voltage V ZD of the Zener diode 36 does not match the withstand voltage of the electric circuit 38, as shown in FIG. What is necessary is just to adjust the voltage applied to both ends of the diode 36.
【００３６】また、本実施例の保護回路は、トランジス
タ、抵抗、ツェナーダイオード等の集積化の容易な素子
のみで構成することができるので、電気回路とのワンチ
ップ化が容易である。Further, since the protection circuit of this embodiment can be composed of only easily integrated elements such as a transistor, a resistor, and a Zener diode, it can be easily integrated with an electric circuit into one chip.
【００３７】[0037]
【発明の効果】以上説明したように、本発明によれば、
外部端子への印加電圧が所定の閾値レベルを超えたとき
に電流バイパス手段を導通状態にしてサージ電流をバイ
パスするとともに、外部端子への印加電圧が所定の閾値
レベル以下となった後も保持手段により電流バイパス手
段の導通状態を保持することとしたので、高いサージ電
圧に対しても保護回路の構成素子が破壊することなく、
しかも内部回路の保護効果が向上するという効果があ
る。As described above, according to the present invention,
When the voltage applied to the external terminal exceeds a predetermined threshold level, the current bypass means is turned on to bypass the surge current, and the holding means is provided even after the voltage applied to the external terminal becomes lower than the predetermined threshold level. As a result, the conduction state of the current bypass means is maintained, so that the components of the protection circuit are not destroyed even with a high surge voltage,
In addition, there is an effect that the protection effect of the internal circuit is improved.
【図１】本発明の一実施例におけるサージ電圧保護回路
を示す回路図である。FIG. 1 is a circuit diagram showing a surge voltage protection circuit according to one embodiment of the present invention.
【図２】図１の回路の動作を説明するための説明図であ
る。FIG. 2 is an explanatory diagram for explaining an operation of the circuit of FIG. 1;
【図３】本発明の他の実施例におけるサージ電圧保護回
路を示す回路図である。FIG. 3 is a circuit diagram showing a surge voltage protection circuit according to another embodiment of the present invention.
【図４】本発明の他の実施例におけるサージ電圧保護回
路を示す回路図である。FIG. 4 is a circuit diagram showing a surge voltage protection circuit according to another embodiment of the present invention.
【図５】従来のサージ電圧保護回路を示す説明図であ
る。FIG. 5 is an explanatory diagram showing a conventional surge voltage protection circuit.
３１，３２ 電源端子 ３５ 保持回路 ３６ ツェナーダイオード ３８ 電気回路 ３７ トランジスタ 31, 32 Power supply terminal 35 Holding circuit 36 Zener diode 38 Electric circuit 37 Transistor
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭63−228309（ＪＰ，Ａ) 特開 昭55−27794（ＪＰ，Ａ) 実開 昭55−19436（ＪＰ，Ｕ) 実開 昭53−73855（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02H 9/04 H03K 17/00 - 17/10 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-63-228309 (JP, A) JP-A-55-27794 (JP, A) Fully open Showa 55-19436 (JP, U) Really open Showa 53- 73855 (JP, U) (58) Fields studied (Int. Cl. 7 , DB name) H02H 9/04 H03K 17/00-17/10
Claims (3)
パスする電流バイパス手段を有し外部からのサージ電圧
から内部回路を保護するためのサージ電圧保護回路にお
いて、 前記外部端子への印加電圧が閾値レベルに達したことを
検出する閾値レベル検出手段と、前記電流バイパス手段とは別個に設けられ、 前記電流バ
イパス手段の導通状態を維持する保持手段と、 を有し、 前記閾値レベル検出手段は、前記印加電圧が閾値レベル
に達したことを検出すると、前記電流バイパス手段を導
通状態とすると共に、前記保持手段を動作させること、 を特徴とするサージ電圧保護回路。1. A surge voltage protection circuit having current bypass means for bypassing a surge current flowing from an external terminal to protect an internal circuit from an external surge voltage, wherein a voltage applied to the external terminal is a threshold level. and a threshold level detection means for detecting that reached, provided separately from said current bypass means, have a, a holding means for maintaining the conductive state of the current bypass means, the threshold level detection means, said Applied voltage is at threshold level
When the current bypass is detected, the current bypass unit is activated.
A surge voltage protection circuit, wherein the surge voltage protection circuit is turned on and the holding means is operated .
いて、 前記閾値レベル検出手段は、ツェナーダイオードであ
り、 前記保持手段は、サイリスタであること、 を特徴とするサージ電圧保護回路。2. The surge voltage protection circuit according to claim 1, wherein said threshold level detection means is a Zener diode, and said holding means is a thyristor.
いて、 前記バイパス手段は、トランジスタであり、 前記ツェナーダイオードは、その一端を前記トランジス
タのベース及び前記サイリスタのゲートに接続され、前
記印加電圧に応じて当該ツェナーダイオードが降伏状態
となったときの当該一端の電圧変化により前記トランジ
スタ及び前記サイリスタの双方が導通状態とされるこ
と、 を特徴とするサージ電圧保護回路。 3. The surge voltage protection circuit according to claim 2,
The bypass means is a transistor, and the Zener diode has one end connected to the transistor.
Connected to the base of the thyristor and the gate of the thyristor,
The Zener diode breaks down according to the applied voltage
The transition at the one end when the
And both the thyristor and the thyristor are turned on.
And a surge voltage protection circuit.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5026366A JP3003825B2 (en) | 1993-02-16 | 1993-02-16 | Surge voltage protection circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5026366A JP3003825B2 (en) | 1993-02-16 | 1993-02-16 | Surge voltage protection circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06245373A JPH06245373A (en) | 1994-09-02 |
| JP3003825B2 true JP3003825B2 (en) | 2000-01-31 |
Family
ID=12191505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5026366A Expired - Fee Related JP3003825B2 (en) | 1993-02-16 | 1993-02-16 | Surge voltage protection circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3003825B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4830838B2 (en) | 2006-12-19 | 2011-12-07 | 株式会社デンソー | Electrical and electronic circuits |
| CN103683258A (en) * | 2013-11-28 | 2014-03-26 | 成都市宏山科技有限公司 | Power interface protecting circuit applicable to mobile equipment |
| KR102186721B1 (en) * | 2018-07-19 | 2020-12-04 | 주식회사 루프 | Overvoltage protection circuit in vehicle |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63228309A (en) * | 1987-03-18 | 1988-09-22 | Toshiba Corp | Semiconductor integrated circuit |
-
1993
- 1993-02-16 JP JP5026366A patent/JP3003825B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06245373A (en) | 1994-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5625522A (en) | Apparatus for smart power supply ESD protection structure | |
| US7288450B1 (en) | General protection of an integrated circuit against permant overloads and electrostatic discharges | |
| US5751507A (en) | KSD protection apparatus having floating EDS bus and semiconductor structure | |
| JP3041364B2 (en) | Protection circuit | |
| KR980006248A (en) | Integrated circuit with high voltage protection circuit | |
| US6339236B1 (en) | Light responsive semiconductor switch with shorted load protection | |
| EP1356524B1 (en) | Esd protection devices | |
| US7394631B2 (en) | Electrostatic protection circuit | |
| JPH0758895B2 (en) | Protection circuit | |
| JPS6118317A (en) | Circuit for protecting electronic circuit against overvoltage surge | |
| JP2549741B2 (en) | Electrostatic discharge protection circuit for CMOS integrated circuits | |
| JP3125916B2 (en) | Load drive circuit with surge protection function | |
| US9536869B2 (en) | Electrostatic discharge protection apparatus and method therefor | |
| US6898061B1 (en) | System and method for dynamic ESD Protection | |
| US6108181A (en) | Electrostatic discharge (ESD) circuit | |
| US6064556A (en) | Protection circuit for an electric pulse supply line in a semiconductor integrated device | |
| US4924341A (en) | Transient protector | |
| JP3003825B2 (en) | Surge voltage protection circuit | |
| US6069493A (en) | Input circuit and method for protecting the input circuit | |
| JPH0548021A (en) | Semiconductor protective circuit | |
| US5515224A (en) | Limitation of current absorption under short-to-plus unpowered conditions of the output node of an amplifier | |
| JPH03139880A (en) | Semiconductor device | |
| JPH04260366A (en) | Input protective circuit | |
| JPS60115253A (en) | Semiconductor integrated circuit device | |
| JPS62142344A (en) | Protecting device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081119 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091119 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101119 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111119 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |