JP3003653B2 - Ball grid array type semiconductor device - Google Patents
Ball grid array type semiconductor deviceInfo
- Publication number
- JP3003653B2 JP3003653B2 JP32615597A JP32615597A JP3003653B2 JP 3003653 B2 JP3003653 B2 JP 3003653B2 JP 32615597 A JP32615597 A JP 32615597A JP 32615597 A JP32615597 A JP 32615597A JP 3003653 B2 JP3003653 B2 JP 3003653B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- type semiconductor
- lead frame
- island
- grid array
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は、ボールグリッドア
レイ型半導体装置に関し、特にリードフレームを用いた
ボールグリッドアレイ型半導体装置に関する。The present invention relates to a ball grid array type semiconductor device, and more particularly to a ball grid array type semiconductor device using a lead frame.
【０００２】[0002]
【従来の技術】半導体チップの高集積化に伴い、パッケ
ージの多ピン化が進行しているが、これに伴いパッケー
ジの周辺部にのみ外部リードを配置するＱＦＰ（Ｑｕａ
ｄ Ｆｌａｔ Ｐａｃｋａｇｅ）やＱＦＪ（Ｑｕａｄ
Ｆｌａｔ Ｊ−ｌｅａｄｅｄＰａｃｋａｇｅ）などに代
わって、面状に外部端子が配置されるボールグリッドア
レイ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：ＢＧＡ）方式
のパッケージが多く用いられるようになってきている。
通常、ＢＧＡにはプリント基板を配線基材とした構造が
多く使用されているが、プリント基板には電源回路やＧ
ＮＤ回路の強化のために電源層やＧＮＤ層が設けられ、
さらに実装の高密度化のために配線が多層化され配線層
間がスルーホールにより接続される構造となるため、リ
ードフレームを使用するＱＦＰ、ＱＦＪと比較して非常
に高価なパッケージになってしまう。2. Description of the Related Art As the number of pins of a package increases with the increase in the degree of integration of a semiconductor chip, a QFP (Qua) in which external leads are arranged only in a peripheral portion of the package is accompanied.
d Flat Package) or QFJ (Quad
In place of Flat J-leaded Package, etc., a ball grid array (BGA) type package in which external terminals are arranged in a plane has been increasingly used.
Usually, a BGA has a structure in which a printed circuit board is used as a wiring base material.
A power supply layer and a GND layer are provided to strengthen the ND circuit,
Furthermore, since the wiring is multilayered for higher mounting density and the wiring layers are connected by through holes, the package becomes very expensive compared to QFP and QFJ using a lead frame.
【０００３】そこで、安価なリードフレームを配線基材
として使用するＢＧＡが開発され、実用化されている。
以下、図５を参照して従来のリードフレームを用いたＢ
ＧＡ型半導体装置について説明する。図５（ａ）に示す
通り、半導体チップ１が搭載されるアイランド２と、半
田ボール取り付け部４を有し、その内側先端部がアイラ
ンドの周辺に配列されているインナーリード３とを有す
るリードフレームを用意し、インナーリード３の半田ボ
ール取り付け部４を除く部分をハーフエッチングして薄
くする。さらに、インナーリードの変形防止として、イ
ンナーリード先端部のハーフエッチング面側に固定テー
プ５を貼り付ける。そして図５（ｂ）に示す通り、半導
体チップ１をアイランド２上に接着剤を介してマウント
し、半導体チップ１の電極パッドとインナーリード３の
内側先端部とをワイヤー６にて接続する。その後、図５
（ｃ）に示す通り、トランスファモールド法により半導
体チップ１、アイランド２、インナーリード３及びワイ
ヤー６を封止樹脂８にて封止し、最後にインナーリード
３の半田ボール取り付け部４に半田ボール７を取り付け
て、従来のＢＧＡ型半導体装置の製造工程が完了する。Accordingly, a BGA using an inexpensive lead frame as a wiring base has been developed and put into practical use.
Hereinafter, with reference to FIG.
The GA type semiconductor device will be described. As shown in FIG. 5A, a lead frame having an island 2 on which a semiconductor chip 1 is mounted, and an inner lead 3 having a solder ball attaching portion 4 and having an inner tip portion arranged around the island. Is prepared, and the portion of the inner lead 3 excluding the solder ball attachment portion 4 is half-etched to be thin. Further, a fixing tape 5 is attached to the half-etched surface side of the tip of the inner lead to prevent deformation of the inner lead. Then, as shown in FIG. 5B, the semiconductor chip 1 is mounted on the island 2 via an adhesive, and the electrode pads of the semiconductor chip 1 and the inner ends of the inner leads 3 are connected by wires 6. Then, FIG.
As shown in (c), the semiconductor chip 1, the island 2, the inner leads 3 and the wires 6 are sealed with a sealing resin 8 by a transfer molding method. To complete the manufacturing process of the conventional BGA type semiconductor device.
【０００４】なお、リードフレームを用いたＢＧＡ型半
導体装置は、図６に示す特開平８−１３９２５９号公報
などにより公知となっている。特開平８−１３９２５９
号公報に記載の半導体装置は、インナーリードの外部端
子部をリード形成面にそい二次元的に配列するものであ
る。[0004] A BGA type semiconductor device using a lead frame is known from Japanese Patent Application Laid-Open No. 8-139259 shown in FIG. JP-A-8-139259
In the semiconductor device described in Japanese Patent Application Laid-Open Publication No. H11-207, the external terminal portions of the inner leads are arranged two-dimensionally along the lead forming surface.
【０００５】[0005]
【発明が解決しようとする課題】第１の問題点は、ボン
ディング性が著しく悪化し、オープン不良やボンディン
グ強度不足が発生してしまうことである。その理由は、
ワイヤーボンディングを行うインナーリード先端部下面
にはインナーリード変形防止の固定テープが設けられ、
通常ポリイミド系の材料が用いられているが、固定テー
プの弾性率の影響（低弾性）により、ボンディング時に
受ける超音波及び加重を吸収してしまうということあ
る。さらに、ボンディング強度を向上させるために超音
波及び加重を上げた場合には、超音波振動の影響で今度
はワイヤー変形（カール）が発生する問題が出てくる。The first problem is that the bonding property is remarkably deteriorated, and an open defect or insufficient bonding strength occurs. The reason is,
A fixing tape for preventing inner lead deformation is provided on the lower surface of the tip of the inner lead that performs wire bonding,
Usually, a polyimide-based material is used. However, due to the effect of the elastic modulus (low elasticity) of the fixing tape, the ultrasonic wave and the weight received during bonding may be absorbed. Further, when the ultrasonic wave and the load are increased in order to improve the bonding strength, there is a problem that the wire is deformed (curled) due to the influence of the ultrasonic vibration.
【０００６】第２の問題点は、パッケージの信頼性が低
下することである。その理由は、パッケージ表面に吸水
性の高い固定テープ（ポリイミドテープ）が露出する構
造となっているため、耐湿性が劣化し、パッケージ内部
へ水分が進入しやすくなるからである。これにより、パ
ッケージクラック、マイグレーション、アルミ配線腐食
といった問題が発生しやすくなる。The second problem is that the reliability of the package is reduced. The reason is that since the fixing tape (polyimide tape) having high water absorption is exposed on the surface of the package, the moisture resistance is deteriorated and moisture easily enters the inside of the package. As a result, problems such as package cracking, migration, and corrosion of aluminum wiring are likely to occur.
【０００７】本発明は、ボンディング性及びパッケージ
信頼性が向上したリードフレームを用いたＢＧＡ型半導
体装置を提供することを目的とする。It is an object of the present invention to provide a BGA type semiconductor device using a lead frame having improved bonding properties and package reliability.
【０００８】[0008]
【課題を解決するための手段】本発明によるボールグリ
ッドアレイ型半導体装置は、リードフレームのアイラン
ド上に半導体チップがマウントされ、ボール取り付け部
を有しその内側先端部が前記アイランドの周囲に配列さ
れているインナーリードの内側先端部と前記半導体チッ
プの電極パッドとがワイヤーにより接続され、少なくと
も前記半導体チップ及び前記ワイヤーが樹脂により封止
され、前記インナーリードのボール取り付け部に導電性
ボールが取り付けられたボールグリッドアレイ型半導体
装置において、前記リードフレームの半田ボール側とは
異なる側にリードフレーム支持用の固定テープを配設さ
れていることを特徴とする。In a ball grid array type semiconductor device according to the present invention, a semiconductor chip is mounted on an island of a lead frame, and a ball mounting portion is provided. The inner tip of the inner lead and the electrode pad of the semiconductor chip are connected by a wire, at least the semiconductor chip and the wire are sealed with a resin, and a conductive ball is attached to a ball attachment portion of the inner lead. In the above-mentioned ball grid array type semiconductor device, a fixing tape for supporting a lead frame is provided on a side of the lead frame different from the solder ball side.
【０００９】また、本発明によるボールグリッドアレイ
型半導体装置は、上記のボールグリッドアレイ型半導体
装置において、前記固定テープが前記アイランドの前記
半導体チップ搭載面と概略同一の高さの前記リードフレ
ーム上に配設されていることを特徴とする。Further, in the ball grid array type semiconductor device according to the present invention, in the above-mentioned ball grid array type semiconductor device, the fixing tape is mounted on the lead frame having substantially the same height as the semiconductor chip mounting surface of the island. It is characterized by being provided.
【００１０】更に、本発明によるボールグリッドアレイ
型半導体装置は、上記のボールグリッドアレイ型半導体
装置において、前記固定テープが前記半導体チップの端
子と前記リードフレーム上のボンディング部との間のリ
ードフレーム上に配設されていることを特徴とする。Further, in the ball grid array type semiconductor device according to the present invention, in the above-mentioned ball grid array type semiconductor device, the fixing tape is provided on a lead frame between a terminal of the semiconductor chip and a bonding portion on the lead frame. It is characterized by being arranged in.
【００１１】［作用］ＢＧＡ型半導体装置に用いるリー
ドフレームにおいて、リードフレームの半田ボール側と
は異なる側にリードフレーム支持用の固定テープを配設
することで、インナーリード変形は抑止し、かつボンデ
ィングを行う直下からボンディング性を悪化させる固定
テープを排除することができるため、ボンディング性が
向上し、またパッケージ表面には固定テープが露出しな
くなるので、耐湿性が上がり、パッケージの信頼性が向
上できる。[Operation] In a lead frame used for a BGA type semiconductor device, a fixing tape for supporting the lead frame is provided on a side of the lead frame different from the solder ball side, thereby suppressing inner lead deformation and bonding. The fixing tape that deteriorates the bonding property can be removed immediately below the bonding step, so that the bonding property is improved, and since the fixing tape is not exposed on the package surface, the moisture resistance is increased and the reliability of the package can be improved. .
【００１２】[0012]
【発明の実施の形態】次に、本発明の実施の形態につい
て図面を参照して詳細に説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
【００１３】図１を参照すると、本発明の実施の形態に
よるボールグリッドアレイ型半導体装置は、半導体チッ
プ１を搭載するアイランド２及び半田ボール取り付け部
４を有するインナーリード３からなり、かつアイランド
２及び半田ボール取り付け部４を除いた部分がハーフエ
ッチングされたリードフレームを用いる。この製造方法
については、まず、インナーリード３を図２のような所
定の配線パターンにエッチング加工し、メッキを施した
後、インナーリード３の変形防止のために固定テープ５
を貼り付けるが、この時、半田ボール取り付け部４とは
異なる面、すなわち、ワイヤーボンディングを行う面の
インナーリード３の内側先端部、及び、インナーリード
３の変形を抑止するためにボンディング点よりも外側の
エリアに貼り付ける。こうして図３（ａ）に示すような
本実施形態のＢＧＡ型半導体装置用リードフレームが得
られる。この時のリードフレームの材料は特に限定はし
ないが、電気的熱的特性を考慮し銅系の金属を用いると
効果的である。また本実施形態のリードフレームは、微
細加工を容易にするためにインナーリードの半田ボール
取り付け部以外にハーフエッチングを施しているが、安
定したリードフレームを製造するには、リードフレーム
の板厚としては０．１２５ｍｍ程度のものを使用し、ハ
ーフエッチングを８０μｍ程度施し、残りの配線の厚さ
を４０μｍ程度にすることが望ましい。その理由として
は、リードフレームの板厚を厚くすると、当然ハーフエ
ッチング量を増やさなければならなくなり、製造上その
コントロールが難しくなるからである。また、リードフ
レームの板厚を薄くすると、ハーフエッチングのコント
ロールが困難になることに加え、リードフレームの変形
が生じやすくなるからである。Referring to FIG. 1, a ball grid array type semiconductor device according to an embodiment of the present invention comprises an island 2 on which a semiconductor chip 1 is mounted and an inner lead 3 having a solder ball mounting portion 4. A lead frame in which a portion excluding the solder ball attaching portion 4 is half-etched is used. In this manufacturing method, first, the inner lead 3 is etched into a predetermined wiring pattern as shown in FIG. 2, plated, and then fixed with a fixing tape 5 to prevent deformation of the inner lead 3.
At this time, in order to suppress deformation of the inner lead 3 on the surface different from the solder ball mounting portion 4, that is, the surface on which wire bonding is performed, and the bonding point, Paste on the outside area. Thus, a lead frame for a BGA type semiconductor device of the present embodiment as shown in FIG. 3A is obtained. The material of the lead frame at this time is not particularly limited, but it is effective to use a copper-based metal in consideration of electrical and thermal characteristics. In addition, the lead frame of the present embodiment is subjected to half-etching except for the solder ball attachment portion of the inner lead in order to facilitate fine processing.However, in order to manufacture a stable lead frame, the thickness of the lead frame is required. It is preferable to use a material having a thickness of about 0.125 mm, perform half etching of about 80 μm, and reduce the thickness of the remaining wiring to about 40 μm. The reason is that if the thickness of the lead frame is increased, the amount of half-etching must be increased, which makes it difficult to control the manufacturing process. Also, if the plate thickness of the lead frame is reduced, it becomes difficult to control the half etching, and the lead frame is easily deformed.
【００１４】こうして得られたリードフレームを用い、
まず図３（ｂ）に示す通り、半導体チップ１がアイラン
ド２にＡｇペースト等の接着剤を介してマウントされ、
半導体チップ１の電極パッドとアイランド２周囲に一端
を配列したインナーリード３の一端とがワイヤー６で接
続され、さらに図３（ｃ）に示す通り、半導体チップ
１、アイランド２、インナーリード３及びワイヤー６と
が樹脂８で封止され、インナーリード３の半田ボール取
り付け部４に半田ボール７が取り付けられる。この時の
ワイヤーボンディングは、インナーリード先端部に設け
られた固定テープ５を越えた位置にボンディングされ
る。こうして本発明のＢＧＡ型半導体装置が得られる。Using the thus obtained lead frame,
First, as shown in FIG. 3B, the semiconductor chip 1 is mounted on the island 2 via an adhesive such as Ag paste.
An electrode pad of the semiconductor chip 1 and one end of an inner lead 3 having one end arranged around the island 2 are connected by a wire 6, and as shown in FIG. 3C, the semiconductor chip 1, the island 2, the inner lead 3 and the wire 6 are sealed with a resin 8, and the solder balls 7 are attached to the solder ball attachment portions 4 of the inner leads 3. At this time, the wire bonding is performed at a position beyond the fixing tape 5 provided at the tip of the inner lead. Thus, the BGA type semiconductor device of the present invention is obtained.
【００１５】[0015]
【発明の効果】以上説明したように本発明によれば、ボ
ンディングを行う位置の直下に、ボンディング性を悪化
させる原因となる固定テープないから、ボンディング時
の超音波及び加重がリードに充分伝わり、安定したボン
ディング強度が得られる。従って、ボンディング性が向
上する。As described above, according to the present invention, since there is no fixing tape just below the position where the bonding is performed, which causes the bonding property to deteriorate, the ultrasonic waves and the weight at the time of bonding are sufficiently transmitted to the leads. Stable bonding strength can be obtained. Therefore, the bonding property is improved.
【００１６】第２の効果は、パッケージの信頼性が向上
することである。A second effect is that the reliability of the package is improved.
【００１７】また、本発明によれば、固定テープがパッ
ケージ表面に露出していないから、パッケージの耐湿性
が上がり、リフロー時のパッケージクラック、マイグレ
ーション、アルミ配線腐食等がなくなる。従って、パッ
ケージの信頼性が向上する。Further, according to the present invention, since the fixing tape is not exposed on the package surface, the moisture resistance of the package is increased, and the package crack, migration, aluminum wiring corrosion and the like during reflow are eliminated. Therefore, the reliability of the package is improved.
【００１８】更に、本発明によれば、ワイヤーの変形が
抑制される。それは、まずボンディングを行う位置の直
下に、ボンディング性を悪化させる原因となる固定テー
プないため、ボンディング時の超音波及び加重を過分に
かける必要が無く、ボンディング時のワイヤー変形（カ
ール）が抑制させることができるからである。また、イ
ンナーリード先端部に固定テープが配設され、ワイヤー
が固定テープを越えてインナーリードと接続されている
ので、固定テープがワイヤーを保持することができるの
で、樹脂封止時の樹脂流動によるワイヤーの変形も抑制
することができるからである。Further, according to the present invention, deformation of the wire is suppressed. First, there is no fixing tape directly below the position where the bonding is performed, which causes the bonding property to be degraded. Therefore, there is no need to apply excessive ultrasonic waves and weight during bonding, and wire deformation (curling) during bonding is suppressed. Because you can do it. In addition, since the fixing tape is provided at the tip of the inner lead and the wire is connected to the inner lead beyond the fixing tape, the fixing tape can hold the wire, so that the resin flow at the time of resin sealing is performed. This is because deformation of the wire can also be suppressed.
【図１】本発明の実施形態によるボールグリッドアレイ
型半導体装置の断面図である。FIG. 1 is a sectional view of a ball grid array type semiconductor device according to an embodiment of the present invention.
【図２】本発明の実施形態によるボールグリッドアレイ
型半導体装置の平面図である。FIG. 2 is a plan view of a ball grid array type semiconductor device according to an embodiment of the present invention.
【図３】本発明の実施形態によるボールグリッドアレイ
型半導体装置の製造工程を示す断面図である。FIG. 3 is a sectional view illustrating a manufacturing process of the ball grid array type semiconductor device according to the embodiment of the present invention;
【図４】従来例によるボールグリッドアレイ型半導体装
置の断面図である。FIG. 4 is a cross-sectional view of a conventional ball grid array type semiconductor device.
【図５】従来例によるボールグリッドアレイ型半導体装
置の製造工程を示す断面図である。FIG. 5 is a sectional view showing a manufacturing process of a ball grid array type semiconductor device according to a conventional example.
【図６】別の従来例によるボールグリッドアレイ型半導
体装置の平面図である。FIG. 6 is a plan view of a ball grid array type semiconductor device according to another conventional example.
１ 半導体チップ ２ アイランド ３ インナーリード ４ 半田ボール取り付け部 ５ 固定テープ ６ ワイヤー ７ 半田ボール ８ 樹脂 DESCRIPTION OF SYMBOLS 1 Semiconductor chip 2 Island 3 Inner lead 4 Solder ball attachment part 5 Fixing tape 6 Wire 7 Solder ball 8 Resin
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 23/50 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int.Cl. 7 , DB name) H01L 23/12 H01L 23/50
Claims (1)
２の面を有する平板状であって、内部の一部を除去する
ことにより、中央部に配置されるアイランドと該アイラ
ンドの周囲に配列され内側先端部が前記アイランドの外
周部と向かい合う複数のインナーリードが形成されたリ
ードフレームと、 前記第１の面において前記アイランドに載置され、複数
の電極パッドを有する半導体チップと、 各々が前記複数のインナーリードの各々の前記第１の面
と前記複数の電極パッドの各々を前記第１の面の側で接
続する複数のワイヤーと、 少なくとも前記半導体チップと前記複数のワイヤーを封
止する樹脂と、 を備え、 前記複数のインナーリードの各々が前記第２の面にボー
ル取付部を備え、各々のボール取付部に導電性ボールが
備わるボールグリッドアレイ型半導体装置において、 前記複数のインナーリードの各々と該インナーリードに
接続されるワイヤーとの接続点は該インナーリードの内
側先端部から離れた位置にあり、 前記複数のインナーリードの各々についての前記第１の
面の前記接続点の内側と外側にリードフレーム支持用の
固定テープを貼り付けたことを特徴とするボールグリッ
ドアレイ型半導体装置。An island disposed in a central portion by removing a part of the inside of a flat plate having a first surface and a second surface opposite to the first surface. A lead frame having a plurality of inner leads formed around the island and having an inner tip facing the outer periphery of the island; and a semiconductor mounted on the island on the first surface and having a plurality of electrode pads. A chip, a plurality of wires each connecting the first surface of each of the plurality of inner leads and each of the plurality of electrode pads on the side of the first surface, at least the semiconductor chip and the plurality of A resin for sealing a wire, wherein each of the plurality of inner leads has a ball mounting portion on the second surface, and a ball grip having a conductive ball in each ball mounting portion. In the semiconductor array device, a connection point between each of the plurality of inner leads and a wire connected to the inner lead is located at a position distant from an inner end portion of the inner lead. A ball grid array type semiconductor device, wherein a fixing tape for supporting a lead frame is attached to the inside and outside of the connection point on the first surface.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32615597A JP3003653B2 (en) | 1997-11-27 | 1997-11-27 | Ball grid array type semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32615597A JP3003653B2 (en) | 1997-11-27 | 1997-11-27 | Ball grid array type semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11163245A JPH11163245A (en) | 1999-06-18 |
| JP3003653B2 true JP3003653B2 (en) | 2000-01-31 |
Family
ID=18184674
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32615597A Expired - Fee Related JP3003653B2 (en) | 1997-11-27 | 1997-11-27 | Ball grid array type semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3003653B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5201088B2 (en) * | 2000-03-13 | 2013-06-05 | 大日本印刷株式会社 | Circuit member |
| JP6607441B2 (en) * | 2014-08-27 | 2019-11-20 | 大日本印刷株式会社 | Lead frame and manufacturing method thereof, and semiconductor device and manufacturing method thereof |
-
1997
- 1997-11-27 JP JP32615597A patent/JP3003653B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11163245A (en) | 1999-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5953589A (en) | Ball grid array semiconductor package with solder balls fused on printed circuit board and method for fabricating the same | |
| JP2881575B2 (en) | Ball grid array semiconductor package with heat sink | |
| JP3619773B2 (en) | Manufacturing method of semiconductor device | |
| JP2986095B2 (en) | Surface mount type semiconductor package | |
| JP2520575B2 (en) | Resilient lead for electrically and mechanically connecting an integrated circuit chip package to a surface of a substrate and method of manufacturing the same | |
| WO2006014418A2 (en) | Encapsulated semiconductor device with reliable down bonds | |
| US6340837B1 (en) | Semiconductor device and method of fabricating the same | |
| US5576246A (en) | Personalized area leadframe coining or half etching for reduced mechanical stress at device edge | |
| US6201294B1 (en) | Ball grid array semiconductor package comprised of two lead frames | |
| JP3478139B2 (en) | Lead frame manufacturing method | |
| JP3003653B2 (en) | Ball grid array type semiconductor device | |
| JP3701949B2 (en) | Wiring board for mounting semiconductor chip and manufacturing method thereof | |
| US6198160B1 (en) | Surface mounted type semiconductor device with wrap-around external leads | |
| JP3454192B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| JP3528711B2 (en) | Lead frame, resin-sealed semiconductor device using the same, and method of manufacturing the same | |
| US6404216B1 (en) | Test contact | |
| JPH10209321A (en) | Semiconductor integrated circuit device | |
| JP2001267484A (en) | Semiconductor device and manufacturing method thereof | |
| JPH0437050A (en) | Resin seal type semiconductor device | |
| JP3127948B2 (en) | Semiconductor package and mounting method thereof | |
| JP2927066B2 (en) | Method for manufacturing resin-encapsulated semiconductor device | |
| JP3361917B2 (en) | Lead frame, semiconductor device, and method of manufacturing semiconductor device | |
| JP3358697B2 (en) | Semiconductor package | |
| JPH06326227A (en) | Structure of multilayer lead frame and manufacture thereof | |
| KR19980083259A (en) | Structure of Chip Size Semiconductor Package and Manufacturing Method Thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |