JP3001756B2 - Phase synchronization controller - Google Patents
Phase synchronization controllerInfo
- Publication number
- JP3001756B2 JP3001756B2 JP5313242A JP31324293A JP3001756B2 JP 3001756 B2 JP3001756 B2 JP 3001756B2 JP 5313242 A JP5313242 A JP 5313242A JP 31324293 A JP31324293 A JP 31324293A JP 3001756 B2 JP3001756 B2 JP 3001756B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- speed
- signal
- output
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Electric Motors In General (AREA)
- Control Of Velocity Or Acceleration (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、同期電動機制御装置な
どに用いられる同期位相信号を処理するための位相同期
制御装置に関するものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase synchronization control device for processing a synchronization phase signal used in a synchronous motor control device and the like.
【０００２】[0002]
【従来の技術】従来の技術として、同期電動機制御装置
を図８に、位相同期制御装置のブロック図の一例を図９
に、また入力位相信号とサンプルホールドされた位相の
サンプル状態を示した一例を図１０に、さらに外乱を含
んだ入力位相信号と真の位相信号との比較を図１１に示
す。図１２は従来技術のシミュレーション結果である。
なお、「真の位相信号」とは、外乱が無いと仮定した場
合の理想的な位相信号のことである。2. Description of the Related Art As a prior art, FIG. 8 shows a synchronous motor controller and FIG. 9 shows an example of a block diagram of a phase synchronous controller.
FIG. 10 shows an example of a sample state of the input phase signal and the sampled and held phase, and FIG. 11 shows a comparison between the input phase signal including disturbance and the true phase signal. FIG. 12 shows a simulation result of the related art.
The “true phase signal” is an ideal phase signal when there is no disturbance.
【０００３】図８において、１０１は電力変換器、１０
２は同期電動機、１０３ａは回転子位置検出器、１０３
ｂは前記電動機の位相角を伝送する伝送装置、１０４は
位相同期制御装置、１０５は速度制御部、１０６は電流
指令演算部、１０７は電流制御部である。In FIG. 8, reference numeral 101 denotes a power converter, 10
2 is a synchronous motor, 103a is a rotor position detector, 103
b is a transmission device for transmitting the phase angle of the electric motor, 104 is a phase synchronization control device, 105 is a speed control unit, 106 is a current command calculation unit, and 107 is a current control unit.
【０００４】図９において、１０４は位相同期制御装置
である。１０は速度入力部、１１は位相入力部、１２
ａ，１２ｂ，１２ｃはサンプルホールド周期Ｔs のサン
プルホールド回路、２７は積分器、１５は速度出力部、
１６は位相出力部、１３は比例器である。In FIG. 9, reference numeral 104 denotes a phase synchronization control device. 10 is a speed input unit, 11 is a phase input unit, 12
a, 12b, and 12c are sample and hold circuits having a sample and hold period Ts, 27 is an integrator, 15 is a speed output unit,
Reference numeral 16 denotes a phase output unit, and 13 denotes a proportional unit.
【０００５】図１０において、Ｔo は入力信号の一周期
時間、Ｔs は一サンプル時間、Θ（例えば２π）は一周
期の位相角の最大値である。In FIG. 10, To is one cycle time of the input signal, Ts is one sample time, and Θ (for example, 2π) is the maximum value of the phase angle of one cycle.
【０００６】図１１において、θi-1 ，θi ，θi+1 …
は入力位相信号であり、またωi ，ωi+1 ，ωi+2 …は
入力角速度信号である。さらに破線部は真の位相信号で
ある。In FIG. 11, θi−1, θi, θi + 1.
Are input phase signals, and ωi, ωi + 1, ωi + 2... Are input angular velocity signals. Further, a broken line portion is a true phase signal.
【０００７】図１２は、真の位相値であるθioと出力位
相θo による正弦波、入力位相θi、出力位相θo 、出
力速度ωo 及び真の速度ωio、入力外乱Δθ、更に、出
力位相θo と外乱の入る前の真の位相値θioとの誤差を
示すシミュレーション結果である。FIG. 12 shows a sine wave based on the true phase value θio and the output phase θo, the input phase θi, the output phase θo, the output speed ωo, the true speed ωio, the input disturbance Δθ, and the output phase θo and the disturbance. Is a simulation result showing an error with respect to a true phase value θio before entering.
【０００８】図８では、電力変換器１０１によって駆動
される同期電動機１０２の位相角θが位置検出器１０３
ａによって測定され、伝送装置１０３ｂにより伝送され
て一定時間毎に位相同期制御装置１０４に入力される。
そして、位相同期制御装置１０４より角速度ωo が出力
され速度制御回路１０５に入力される。この速度制御回
路１０５より電流波高値指令Ｉｍ* が出力される。電流
指令演算部１０６では、この電流波高値指令Ｉｍ* と、
前記位相同期制御装置１０４から出力される位相θo と
から電流指令値を演算する。この電流指令値と電力変換
器１０１からの検出出力電流とにより電流制御部１０７
にて電流制御が行われ、同期電動機１０２が駆動され
る。[0008] In FIG. 8, the phase angle θ of the synchronous motor 102 driven by the power converter 101 is
a, is transmitted by the transmission device 103b, and is input to the phase synchronization control device 104 at regular intervals.
Then, the angular velocity ωo is output from the phase synchronization control device 104 and input to the speed control circuit 105. This speed control circuit 105 outputs a current peak value command Im * . In the current command calculation unit 106, the current peak value command Im *
A current command value is calculated from the phase θo output from the phase synchronization control device 104. The current control unit 107 uses the current command value and the detected output current from the power converter 101.
, And the synchronous motor 102 is driven.
【０００９】図９では、位相信号θi が位相入力部１１
より入力され、サンプルホールド１２ａにより一定時間
Ｔs ごとに入力される。そして、サンプルホールド１２
ａと同じ周期を持つサンプルホールド１２ｃを介してフ
ィードバックされる出力位相信号θo と前記入力位相信
号θi との差分をとり、比例器１３にてゲインＫo を掛
けて重み付けをし、前記入力周期で割ったものをｄωと
する。また、速度入力部１０より入力され、前記サンプ
ルホールド１２ａと同じ周期を持つサンプルホールド１
２ｂを介して入力される速度ωi と前記ｄωとの加算を
行うことで、速度に入出力の差分を反映させ、これを出
力速度ωo とする。前記出力速度ωo を積分することで
出力位相θo をもとめる。In FIG. 9, a phase signal .theta.i is
, And is input by the sample hold 12a at regular time intervals Ts. And the sample hold 12
The difference between the output phase signal θo and the input phase signal θi fed back via the sample hold 12c having the same period as that of “a” is obtained, multiplied by the gain Ko in the proportional unit 13, weighted, and divided by the input period. Is set as dω. The sample hold 1 which is input from the speed input unit 10 and has the same cycle as the sample hold 12a
By adding the speed .omega.i input via the line 2b and the above-mentioned d.omega., The difference between input and output is reflected on the speed, and this is set as the output speed .omega.o. The output phase θo is obtained by integrating the output speed ωo.
【００１０】[0010]
【発明が解決しようとする課題】以上のような従来の位
相同期制御装置では以下のような欠点があった。すなわ
ち、入力位相信号、入力速度信号に外乱などが影響し、
真の値に対して歪みをもっていた場合、出力位相信号、
出力速度信号がともに真の値に対して歪みをもつことに
なる。このため速度制御や電流同期制御が乱れてしま
い、トルク脈動の原因となっていた。The above-described conventional phase synchronization control apparatus has the following disadvantages. That is, disturbance affects the input phase signal and the input speed signal,
If there is distortion to the true value, the output phase signal,
Both output speed signals will be distorted with respect to the true value. For this reason, the speed control and the current synchronous control are disturbed, which causes torque pulsation.
【００１１】本発明は上記事情に鑑みてなされたもので
あり、外乱を含んだ位相が入力された場合に、その外乱
の影響を減少させ、滑らかで真の値に近い位相信号及び
速度信号を得ることができる位相同期制御装置を提供す
ることを目的とする。The present invention has been made in view of the above circumstances, and when a phase including a disturbance is input, the influence of the disturbance is reduced, and a phase signal and a speed signal that are smooth and close to a true value are generated. It is an object to provide a phase synchronization control device that can be obtained.
【００１２】[0012]
【課題を解決するための手段】本発明は上記課題を解決
するための手段として、位相入力部から入力した位相入
力信号θi を一定時間Ｔs 毎にホールドし、このホール
ドした信号に演算を施して得られる位相出力信号θo 及
び速度出力信号ωo を位相出力部及び速度出力部が一定
時間Ｔs 毎に出力する位相同期制御装置において、前記
ホールドした位相入力信号θi 及び前回位相入力信号θ
i-1 に基いて速度ωi を演算する速度演算手段と、前記
速度演算手段からのｎ個の速度ωi ，ωi-1 ，…，ωi-
(n-1) をホールドしておき、これらｎ個の速度の平均値
ωi を演算する速度平均演算手段と、前記速度平均演算
手段からの平均値ωi 及び前回位相出力信号θo-1 に基
いて予測位相値θexを演算する位相推定演算手段と、前
記位相推定演算手段からの予測位相値θexと位相入力信
号θi との偏差（θex−θi ）に重みゲインＫを乗じる
ことにより重み位相値ｄθを求め、予測位相値θexにこ
の重み位相値ｄθを加算することにより位相信号を演算
する位相演算手段と、を備え、前記位相出力部は前記位
相演算手段からの位相信号を位相出力信号θo として出
力し、前記速度出力部は前記速度平均演算手段からの平
均値ωi を速度出力信号ωo として出力することを特徴
とするものである。According to the present invention, as a means for solving the above-mentioned problems, a phase input signal .theta.i input from a phase input section is held at predetermined time intervals Ts, and an arithmetic operation is performed on the held signal. In the phase synchronization control device in which the obtained phase output signal θo and speed output signal ωo are output by the phase output unit and the speed output unit at regular time intervals Ts, the held phase input signal θi and the previous phase input signal θ
speed calculating means for calculating the speed ωi based on i-1, and n speeds ωi, ωi-1,..., ωi-
(n-1) is held and the average value of these n speeds
speed average calculating means for calculating ω i, phase estimation calculating means for calculating a predicted phase value θex based on the average value ω i from the speed average calculating means and the previous phase output signal θo-1; By multiplying a deviation (θex−θi) between the predicted phase value θex from the means and the phase input signal θi by a weight gain K, a weighted phase value dθ is obtained, and the weighted phase value dθ is added to the predicted phase value θex. Phase calculating means for calculating a phase signal, wherein the phase output section outputs the phase signal from the phase calculating means as a phase output signal θo, and the speed output section outputs an average value ω from the speed average calculating means. i is output as a speed output signal ωo.
【００１３】[0013]
【作用】上記構成において、速度演算手段は、ωi ＝
（θi −θi-1 ）／Ｔs により速度ωi を求めることが
できる。速度平均演算手段は、このようにして求めたｎ
個の速度ωi ，ωi+1 ，…，ωi-(n-1) をホールドして
おき、ωi ＝｛ωi ＋ωi-1 ＋…ωi-(n-1) ｝／ｎによ
り平均値ωi を求める。In the above construction, the speed calculating means calculates ωi =
The velocity ωi can be obtained from (θi−θi−1) / Ts. The speed average calculating means calculates n
Number of velocity ωi, ωi + 1, ..., ωi- the (n-1) leave hold, ω i = {ωi + ωi -1 + ... ωi- (n-1)} / n the average value omega i Ask.
【００１４】位相推定演算手段は、この平均値ωi と、
前回出力位相信号θo-1 とから、θex＝θo-1 ＋ωi ・
Ｔs により予測位相値θexを求める。位相演算手段は、
ｄθ＝Ｋ・（θex−θi ）により重み位相値ｄθを求
め、θo ＝θex＋ｄθにより位相出力信号θo を求め
る。The phase estimation calculating means calculates the average value ω i and
From the previous output phase signal θo-1 Metropolitan, θex = θo-1 + ω i ·
A predicted phase value θex is obtained from Ts. The phase calculation means is
The weight phase value dθ is obtained by dθ = K · (θex−θi), and the phase output signal θo is obtained by θo = θex + dθ.
【００１５】そして、上記の速度平均値ωi が速度信号
ωo として、速度出力部から出力されるが、この速度平
均値ωi は複数の速度の平均値であるため、外乱により
大きく変動することはない。したがって、この速度平均
値ωi を用いて演算した位相出力信号θo もまた、外乱
により大きく変動することはない。[0015] Then, as the velocity average value omega i is the speed signal .omega.o, although output from the speed output section, since the average velocity value omega i is the mean value of a plurality of speeds, can vary greatly due to a disturbance There is no. Therefore, the phase output signal θo calculated using the average speed value ω i does not fluctuate greatly due to disturbance.
【００１６】[0016]
【実施例】以下、本発明の実施例を図１乃至図７に基き
説明する。図１は、本発明の第１実施例の構成を示すブ
ロック図である。図１において、１０４Ａは位相同期制
御装置、１１は位相入力部、１２はサンプルホールド、
２１は速度演算部、２２は速度平均演算部、２３は位相
推定演算部、２４は重み付け演算部、１５は速度出力
部、１６は位相出力部である。そして、重み付け演算部
２４は、その入力側の減算器及び出力側の加算器と共に
位相演算手段を構成している。DESCRIPTION OF THE PREFERRED EMBODIMENTS An embodiment of the present invention will be described below with reference to FIGS. FIG. 1 is a block diagram showing the configuration of the first embodiment of the present invention. In FIG. 1, 104A is a phase synchronization control device, 11 is a phase input unit, 12 is a sample hold,
21 is a speed calculation unit, 22 is a speed average calculation unit, 23 is a phase estimation calculation unit, 24 is a weighting calculation unit, 15 is a speed output unit, and 16 is a phase output unit. The weighting calculator 24 constitutes a phase calculator together with the subtractor on the input side and the adder on the output side.
【００１７】次に動作につき説明する。なお、速度平均
値についての記号ωi のバーは、本来、ωi の上側に付
すべきものであるが、表示上の都合により本明細書で
は、上記のように、ωi の下側に付している。Next, the operation will be described. Note that the bar of the symbol ω i for the average speed value should originally be attached to the upper side of ω i, but in the present specification, for convenience of display, it is attached to the lower side of ω i as described above. I have.
【００１８】位相信号θi が位相入力部１１より入力さ
れ、サンプルホールド１２により一定時間Ｔs 毎に出力
される。速度演算部２１では、今回の入力信号θi と前
回の入力信号θi-1 との差分を前記一定周期時間Ｔs で
割ったものを速度ωi とする。 ωi ＝（θi −θi-1 ）／Ｔs ……（１） 速度平均演算部２２では、前記速度演算部２１にて求め
られた速度ωi をｎ個ホールドしておき、ωi-(n-1) か
らωi までの総和をｎで割ったものを速度の平均値ωi
とする。 ωi ＝（ωi ＋ωi-1 ＋…＋ωi-(n-1) ）／ｎ ……（２） 位相推定演算部２３では、前記速度平均ωi と前記一定
時間Ｔs を掛け、前回の出力位相θo-1 と足し合わせた
ものを位相の予測値θexとする。なお、図１では図示を
省略しているが、位相推定演算部２３は前回の出力位相
θo-1をホール ドするためのサンプルホールド回路を有
しており、このサンプルホールド回路からの出力位相θ
o-1にωi ・Ｔsを加算するようになっている。 θex＝θo-1 ＋ωi ・Ｔs ……（３） 重み付け演算部２４では、前記予測位相値θexと前記入
力位相θi との差分に重みゲインＫを掛けたものを重み
位相値ｄθとし、前記予測位相値θexと前記重み位相値
ｄθを加算したものを今回の出力位相θo とすることで
入力位相の外乱の影響を減少させた位相θo を出力位相
部１６より出力することができる。そして、前記速度平
均ωi も外乱の影響を減少させた速度として速度出力部
１５より出力することができる。 ｄθ＝Ｋ・（θex−θi ） ……（４） θo ＝θex＋ｄθ ……（５） 上述した動作につき図２を用いてもう少し詳しい例で説
明する。図２において、θi （●）は入力位相である。
いま、θi が入力されたときの速度ωi （実線で示す）
は、今回の入力位相値θi と前回の入力値θi-1 を用い
て前記（１）式により求められる。また、速度平均値ω
i （一点鎖線で示す）は前記（１）式で計算された前記
速度ωi を加味して前記（２）式より求められる。前記
速度平均値ωi は、ほぼ真の速度値に近いものとみなす
ことができる。The phase signal θi is input from the phase input section 11 and output by the sample and hold 12 at regular time intervals Ts. In the speed calculating section 21, the difference between the current input signal θi and the previous input signal θi-1 divided by the constant cycle time Ts is defined as the speed ωi. .omega.i = (. theta.i-.theta.i-1) / Ts (1) The speed averaging section 22 holds n velocities .omega.i obtained by the speed calculating section 21, and ωi- (n-1). the average sum of speed divided by n to .omega.i omega i
And ω i = (ωi + ωi- 1 + ... + ωi- (n-1)) / in n ...... (2) the phase estimation calculation unit 23, the multiplied for a predetermined time Ts and the average velocity omega i, the previous output phase θo The value obtained by adding −1 to the phase prediction value θex. It should be noted that FIG.
Although omitted, the phase estimation calculation unit 23 calculates the previous output phase
have a θo-1 the sample-and-hold circuit to hold
And the output phase θ from this sample and hold circuit
ωi · Ts is added to o-1. θex = θo-1 + ω i · Ts ...... (3) The weighting calculation unit 24, the multiplied by the weight gain K and weighting phase value dθ on a difference between the input phase θi and the predicted phase value .theta.EX, wherein By making the sum of the predicted phase value θex and the weight phase value dθ the present output phase θo, the output phase unit 16 can output the phase θo in which the influence of disturbance of the input phase is reduced. The speed average ω i can also be output from the speed output unit 15 as a speed in which the influence of disturbance is reduced. dθ = K · (θex−θi) (4) θo = θex + dθ (5) The above-mentioned operation will be described in a more detailed example with reference to FIG. In FIG. 2, θi (●) is the input phase.
Now, velocity ωi when θi is input (shown by solid line)
Is obtained by the above equation (1) using the present input phase value θi and the previous input value θi-1. Also, the speed average value ω
i (indicated by a dashed line) is obtained from the above equation (2) in consideration of the velocity ωi calculated by the above equation (1). The speed average value ω i can be regarded as substantially close to the true speed value.
【００１９】前回の出力位相θo-1 （★）を初期値とし
て、前記速度平均値ωi により積分を行う。これは前記
（３）式に相当し、予測位相値θex（☆）が求められ
る。この予測位相値θexはあくまでも予測値であり、真
の値からどれほど離れているかはわからないため、今回
の入力位相値θi を加味する。すなわち、前記予測位相
値θexと今回の入力位相値θi の差分をｄθとして重み
を付ける。これは前記（４）式による。図２では、重み
ゲインＫをＫ＝−０．３としてｄθを計算している。With the previous output phase θo-1 (★) as an initial value, integration is performed using the speed average value ω i. This corresponds to the above equation (3), and the predicted phase value θex (☆) is obtained. The predicted phase value θex is a predicted value to the last, and it is not known how far from the true value, so the present input phase value θi is taken into account. That is, the difference between the predicted phase value θex and the current input phase value θi is weighted as dθ. This is based on equation (4). In FIG. 2, dθ is calculated with the weight gain K set to K = −0.3.
【００２０】このｄθを用いて、前記（５）式により、
今回の出力値であるθo （★）を計算することで、入力
位相値に含まれている外乱の影響を減少させた出力位相
θoを図１の位相出力部１６より出力する。また、速度
に関しても、外乱を含んだ速度ωi よりも外乱の影響を
減少させた速度平均値ωi を、出力速度ωo として図１
の速度出力部１５より出力させることができる。Using this dθ, according to the above equation (5),
By calculating the present output value θo (★), the output phase θo in which the influence of disturbance included in the input phase value is reduced is output from the phase output unit 16 in FIG. As for the speed, an average speed ωi in which the influence of the disturbance is reduced more than the speed ωi including the disturbance is defined as the output speed ωo in FIG.
Output from the speed output unit 15 of FIG.
【００２１】上記の第１実施例によれば、外乱をもった
位相信号が入力された場合であっても、位相信号から速
度を求めて平均化を行い、平均化を行った速度から位相
の予測位相を求め、予測位相と入力位相との差分に重み
を掛け、重みを掛けた重み位相値と予測位相とを加算す
ることで、入力位相に含まれていた外乱の影響を減少さ
せるような滑らかで、真値に近い出力位相、および速度
を得ることができる。According to the first embodiment, even when a phase signal having a disturbance is input, the speed is obtained from the phase signal and averaging is performed, and the phase is calculated based on the averaged speed. The predicted phase is obtained, the difference between the predicted phase and the input phase is weighted, and the weighted weight phase value and the predicted phase are added to reduce the influence of disturbance included in the input phase. An output phase and speed that are smooth and close to the true value can be obtained.
【００２２】図３は本発明の第２実施例の構成を示すブ
ロック図である。図２において、１０４Ｂは位相同期制
御装置、１１は位相入力部、１２はサンプルホールド、
２１は速度演算部、２２は速度平均演算部、２３は位相
推定演算部、２４は重み付け演算部、１４は位相同期ル
ープ回路すなわちＰＬＬ（PHASE LOCKED LOOP)回路、２
５は比較器、２６は位相制御部、２７は積分器、２８は
サンプルホールド、１５は速度出力部、１６は位相出力
部である。FIG. 3 is a block diagram showing the configuration of the second embodiment of the present invention. In FIG. 2, 104B is a phase synchronization control device, 11 is a phase input unit, 12 is a sample hold,
21 is a speed calculator, 22 is a speed average calculator, 23 is a phase estimation calculator, 24 is a weighting calculator, 14 is a phase locked loop circuit, that is, a PLL (PHASE LOCKED LOOP) circuit.
5 is a comparator, 26 is a phase control unit, 27 is an integrator, 28 is a sample hold, 15 is a speed output unit, and 16 is a phase output unit.
【００２３】次に、動作につき説明する。図３，４，５
において、速度の平均化を行い、位相の予測値を入力位
相に反映させる他の実施例を示す。これは一定入力周期
Ｔs1よりも短い周期Ｔs2で位相θo を出力することので
きる例である。ここで、Ｔs2とＴs1とは、ｍを２以上の
整数として、Ｔs2＝Ｔs1／ｍの関係である。位相信号θ
i が位相入力部１１より入力され、サンプルホールド１
２により一定時間Ｔs毎に出力される。速度演算部２１
では、今回の入力信号θi と前回の入力信号θi-1 との
差分を前記一定周期時間Ｔs1で割ったものを速度ωi と
する。Next, the operation will be described. Figures 3, 4, 5
, Another embodiment of averaging the speed and reflecting the predicted value of the phase to the input phase will be described. This is an example in which the phase θo can be output at a period Ts2 shorter than the constant input period Ts1. Here, Ts2 and Ts1 have a relationship of Ts2 = Ts1 / m, where m is an integer of 2 or more. Phase signal θ
i is input from the phase input unit 11, and the sample hold 1
2 and is output every fixed time Ts. Speed calculator 21
Here, the speed ωi is obtained by dividing the difference between the current input signal θi and the previous input signal θi-1 by the constant cycle time Ts1.
【００２４】速度平均演算部２２では、前記速度演算部
２１にて求められた速度ωi をｎ個ホールドしておき、
ωi-(n-1) からωi までの総和をｎで割ったものを速度
の平均値ωi とする。位相推定演算部２３では、前記速
度平均ωi と前記一定時間Ｔs1を掛け、前回の前段出力
位相θi-1 ′と足し合わせたものを位相の予測値θexと
する。重み付け演算部２４では、前記予測位相値θexと
前記入力位相θi との差分に重みゲインＫを掛けたもの
を重み位相値ｄθとし、前記予測位相値θexと前記重み
位相値ｄθを加算したものを今回の前段出力位相θi ′
とする。なお、図３では図示を省略しているが、位相推
定演算部２３は前回の前段出力位相θi-1 ′をホールド
するためのサンプルホールド回路を有しており、このサ
ンプルホールド回路からのθi-1 ′にωi ・Ｔsを加算
するようになっている。 The speed averaging unit 22 holds n speeds ωi obtained by the speed calculating unit 21,
The sum of ωi− (n−1) to ωi divided by n is defined as the average speed ωi. The phase estimation calculation unit 23 multiplies the speed average ω i by the fixed time Ts 1 and adds the result to the previous output phase θi-1 ′ of the previous stage to obtain a predicted phase value θex. In the weighting calculation unit 24, a value obtained by multiplying a difference between the predicted phase value θex and the input phase θi by a weight gain K is set as a weighted phase value dθ, and a value obtained by adding the predicted phase value θex and the weighted phase value dθ is calculated. The previous stage output phase θi ′
And Although illustration is omitted in FIG.
The constant calculation unit 23 holds the previous preceding-stage output phase θi-1 ′.
The sample and hold circuit for
Add ωi · Ts to θi-1 'from the sample hold circuit
It is supposed to.
【００２５】後段のＰＬＬ回路１４では、当該前段出力
位相θi ′と前記サンプルホールドと同じ周期Ｔs1のサ
ンプルホールド２８を介してフィードバックされる前回
の最終出力位相θo-1(m)を比較器２５において比較した
ものをｄθ′とし、位相制御部２６に入力する。ここで
は、一例として、比例、積分、２回積分によりｄθ′を
増幅し、速度ωo を得る。 ｄθ′＝（θi ′−θo-1(m)） ……（６） ωo ＝Ｇ（Ｐ，Ｉ，II）・ｄθ′ ……（７） 積分器２７にて、前記速度ωo を前記サンプルホールド
時間Ｔs1よりも短い時間Ｔs2で積分することで、入力位
相の外乱の影響を減少させ、かつ入力位相θi ′よりも
短い周期Ｔs2で位相θo(m)を出力位相部１６より出力す
ることができる。また、前記速度平均よりも外乱の影響
を減少させた速度として前記速度ωo を速度出力部１５
より出力することができる。 θo(m)＝θo(m-1)＋Ｔs2・ωo ……（８） 上述した動作を、図４を用いてもう少し詳しく説明す
る。なお、この例では、ｍ＝３、すなわちＴs2＝Ｔs1／
３である。図４において、θi （●）は入力位相であ
る。前回の入力値θi-1 を用いて今回の速度ωi （実
線）を求める。今回θi が入力された時の速度ωi は、
今回の入力位相値θi と前回の入力値θi-1 を用いて前
記（１）式と同様の式により求められる。また、速度平
均値ωi （一点鎖線）は前記（１）式と同様の式で計算
された前記速度ωi を加味して前記（２）式と同様の式
より求められる。前記速度平均値ωi はほぼ真の速度値
に近いものとみなされる。In the PLL circuit 14 at the subsequent stage, the output phase θi ′ of the preceding stage and the last final output phase θo-1 (m) fed back via the sample hold 28 having the same cycle Ts1 as the sample hold are compared by the comparator 25. The result of the comparison is defined as dθ ′, which is input to the phase control unit 26. Here, as an example, dθ 'is amplified by proportional, integral, and twice integration to obtain the speed ωo. dθ ′ = (θi′−θo−1 (m)) (6) ωo = G (P, I, II) · dθ ′ (7) The integrator 27 samples and holds the velocity ωo. By integrating in a time Ts2 shorter than the time Ts1, the influence of disturbance of the input phase can be reduced, and the phase θo (m) can be output from the output phase unit 16 with a period Ts2 shorter than the input phase θi ′. . Further, the speed ωo is set as the speed at which the influence of disturbance is reduced from the speed average, and
Can output more. θo (m) = θo (m−1) + Ts2 · ωo (8) The above operation will be described in more detail with reference to FIG. In this example, m = 3, that is, Ts2 = Ts1 /
3. In FIG. 4, θi (●) is the input phase. The current speed ωi (solid line) is obtained using the previous input value θi-1. The speed ωi when θi is input this time is
Using the present input phase value θi and the previous input value θi−1, it is obtained by the same equation as the above equation (1). Further, the average speed ω i (dashed line) is obtained from the same equation as the above equation (2), taking into account the velocity ωi calculated using the same equation as the above equation (1). The speed average value ω i is considered to be close to the true speed value.
【００２６】前回の前段出力位相θi-1 ′（★）を初期
値として、前記速度平均値ωi により積分を行う。これ
は前記（３）式でθo-1 をθi-1 ′とした式に相当し、
予測位相値θex（☆）が求められる。当該予測位相値θ
exはあくまでも予測値であり、真値からどれほど離れて
いるかはわからないため、今回の入力位相値θi を加味
する。すなわち前記予測位相値θexと今回の入力位相値
θi の差分をｄθとし重みを付ける。これは前記（４）
式による。図４では、重みゲインＫをＫ＝−０．３とし
てｄθを計算している。With the previous output phase θi-1 ′ (★) of the previous stage as an initial value, integration is performed using the average speed value ωi . This is equivalent to the above equation (3) where θo-1 is set to θi-1 ′.
The predicted phase value θex (☆) is obtained. The predicted phase value θ
ex is a predicted value to the last, and it is not known how far it is from the true value, so the present input phase value θi is taken into account. That is, the difference between the predicted phase value θex and the current input phase value θi is weighted as dθ. This is the above (4)
Depends on the formula. In FIG. 4, dθ is calculated with the weight gain K set to K = −0.3.
【００２７】当該ｄθを用いて前記（５）式により今回
の前段出力位相値であるθi ′（★）を計算する。当該
前段出力位相θi ′とサンプルホールド周期Ｔs1のサン
プルホールド２８を介してフィードバックされる最終出
力位相θo-1(3)を用いて、前記（６）式にて差分ｄθ′
を計算する。当該ｄθ′を前記（７）式により増幅し、
出力速度ωo （点線）を求める。本実施例では増幅ゲイ
ンに比例、積分、２回積分を用いている。Using this dθ, θi '(★), which is the output phase value of the preceding stage, is calculated by the above equation (5). Using the preceding output phase θi ′ and the final output phase θo-1 (3) fed back via the sample hold 28 of the sample hold period Ts1, the difference dθ ′ is obtained by the above equation (6).
Is calculated. The dθ ′ is amplified by the above equation (7),
Obtain the output speed ωo (dotted line). In this embodiment, proportional, integral, and twice integration are used for the amplification gain.
【００２８】当該ωo とサンプルホールドＴs1よりも短
い周期Ｔs2で、前記（８）式により最終出力位相θo
(1)，θo(2)，θo(3)を計算する。なお、θo-1(3)，θo
(3)，θo+1(3)は、サンプルホールド１２，２８の周期
Ｔs1と同期している。With the cycle ω2 and the cycle Ts2 shorter than the sample hold Ts1, the final output phase θo is calculated by the equation (8).
Calculate (1), θo (2), θo (3). Note that θo-1 (3), θo
(3) and θo + 1 (3) are synchronized with the period Ts1 of the sample and hold 12 and 28.
【００２９】このようにして、入力位相値に含まれてい
る外乱の影響を減少させ、さらにサンプルホールドＴＳ
s1よりも細かい周期Ｔs2の出力位相θo を図３の位相出
力部１６より出力し、また、速度に関しても外乱を含ん
だ速度ωi よりも外乱の影響を減少させた速度として前
記出力速度ωo を速度出力部１５より出力させることが
できる。In this manner, the influence of disturbance included in the input phase value is reduced, and the sample hold TS
The output phase .theta.o having a period Ts2 finer than s1 is output from the phase output unit 16 in FIG. 3, and the output speed .omega.o is set as a speed in which the influence of the disturbance is reduced as compared with the speed .omega.i including the disturbance. It can be output from the output unit 15.
【００３０】図５は、真の位相値θioと出力位相θo に
よる正弦波、外乱を含んだ入力位相θi 、出力位相θo
、速度平均値ωi 、出力速度ωo 、入力外乱Δθ、出
力位相θo と真の位相値θioとの誤差を示したシミュレ
ーション結果である。この例では、平均回数ｎ＝１０
０、重み付け係数Ｋ＝−０．０１としている。FIG. 5 shows a sine wave with a true phase value θio and an output phase θo, an input phase θi including disturbance, and an output phase θo.
, A speed average value ω i, an output speed ω o, an input disturbance Δθ, and an error between the output phase θ o and the true phase value θ io. In this example, the average number n = 10
0 and the weighting coefficient K = -0.01.
【００３１】図５と図１２とを対比してみると、図５
（ｅ）のωo の振幅は図１２（ｄ）のωo の振幅よりも
はるかに小さなものとなっている（図５（ｅ）と図１２
（ｄ）とは縦軸のレンジが異なっていることに注意）。
そのため、図５（ｇ）の誤差（θio−θo ）の振幅も図
１２（ｆ）の誤差（θio−θo ）の振幅よりもはるかに
小さくなり、また、図５（ａ），（ｂ），（ｃ）の曲線
は図１２（ａ），（ｂ），（ｃ）よりも滑らかなものと
なっている。When FIG. 5 is compared with FIG. 12, FIG.
The amplitude of ωo in (e) is much smaller than the amplitude of ωo in FIG. 12 (d) (FIG. 5 (e) and FIG.
Note that the range of the vertical axis is different from that of (d)).
Therefore, the amplitude of the error (θio−θo) in FIG. 5 (g) is much smaller than the amplitude of the error (θio−θo) in FIG. 12 (f). The curve of (c) is smoother than FIGS. 12 (a), (b) and (c).
【００３２】図６は本発明の第１実施例に係る位相同期
制御装置を使用した同期電動機制御装置の一例を示すブ
ロック図である。この図において、１０１は電力変換
器、１０２は同期電動機、１０３ａは位置（位相）検出
器、１０３ｂは伝送装置、１０４Ａは位相同期制御装
置、１０５は速度制御部、１０６は電流演算部、１０７
は電流制御部である。位相同期制御装置１０４Ａの中の
１１は位相入力部、１２はサンプルホールド、２２は速
度演算部、２３は位相推定演算部、２４は重み付け演算
部、１５は速度出力部、１６は位相出力部である。FIG. 6 is a block diagram showing an example of a synchronous motor control device using the phase synchronization control device according to the first embodiment of the present invention. In this figure, 101 is a power converter, 102 is a synchronous motor, 103a is a position (phase) detector, 103b is a transmission device, 104A is a phase synchronization control device, 105 is a speed control unit, 106 is a current calculation unit, 107
Is a current control unit. Reference numeral 11 denotes a phase input unit, 12 denotes a sample hold, 22 denotes a speed calculator, 23 denotes a phase estimation calculator, 24 denotes a weighting calculator, 15 denotes a speed output unit, and 16 denotes a phase output unit. is there.
【００３３】次に、図６の動作につき説明する。電力変
換器１０１により駆動される同期電動機１０２の位相角
θが位置検出器１０３ａにより測定され、当該伝送装置
１０３ｂにより一定時間毎に位相同期制御装置１０４に
伝送される。当該位相同期制御部１０４のなかでは、位
相入力部１１より前記伝送装置１０３ｂより伝送されて
くる位相θが入力されサンプルホールド１２により一定
時間Ｔs 毎に出力される。速度演算部２１では、今回の
入力信号θi と前回の入力信号θi-1 との差分を前記一
定周期時間Ｔs で割ったものを速度ωi とする。Next, the operation of FIG. 6 will be described. The phase angle θ of the synchronous motor 102 driven by the power converter 101 is measured by the position detector 103a, and is transmitted to the phase synchronization control device 104 at regular intervals by the transmission device 103b. In the phase synchronization control unit 104, the phase θ transmitted from the transmission device 103b is input from the phase input unit 11, and is output by the sample and hold unit 12 at regular time intervals Ts. In the speed calculating section 21, the difference between the current input signal θi and the previous input signal θi-1 divided by the constant cycle time Ts is defined as the speed ωi.
【００３４】速度平均演算部２２では、前記速度演算部
２１にて求められた速度ωi をｎ個ホールドしておき、
ωi-(n-1) からωi までの総和をｎで割ったものを速度
の平均値ωi とする。位相推定演算部２３では、前記速
度平均ωi と前記一定時間Ｔs を掛け、前回の出力位相
θo-1 と足し合わせたものを位相の予測値θexとする。
重み付け演算部２４では前記予測位相値θexと前記入力
位相θi との差分に重みゲインＫを掛けたものを重み位
相値ｄθとし、前記予測位相値θexと前記重み位相値ｄ
θを加算したものを今回の出力位相θo とすることで、
入力位相の外乱の影響を減少させた位相θo を出力位相
部１６より出力することができ、かつ前記速度平均を外
乱の影響を減少させた速度として速度出力部１５より出
力することができる。The speed averaging unit 22 holds n speeds ωi obtained by the speed calculating unit 21,
The sum of ωi− (n−1) to ωi divided by n is defined as the average speed ωi. The phase estimation calculation unit 23 multiplies the speed average ω i by the fixed time Ts and adds the result to the previous output phase θo−1 to obtain a predicted phase value θex.
The weighting calculation unit 24 multiplies the difference between the predicted phase value θex and the input phase θi by a weight gain K to obtain a weighted phase value dθ, and calculates the predicted phase value θex and the weighted phase value d
By adding the value of θ to the current output phase θo,
The phase θo in which the influence of the disturbance of the input phase is reduced can be output from the output phase unit 16 and the speed average can be output from the speed output unit 15 as the speed in which the influence of the disturbance is reduced.
【００３５】当該速度出力部１５からの速度と電動機の
速度指令から電流波高値指令Ｉｍ*が出力される電流指
令演算部１０６では当該電流波高値指令Ｉｍ* と位相同
期制御装置１０４から出力される位相θo から電流指令
値が演算される。当該電流指令値を電力変換器１０１か
らの出力電流により電流制御部１０７にて電流制御を行
い、同期電動機１０２を駆動する。The current peak value command Im * is output from the speed output unit 15 and the speed command of the electric motor, and the current peak value command Im * is output from the phase synchronization control unit 104 to the current peak value command Im *. A current command value is calculated from the phase θo. The current control unit 107 performs current control on the current command value based on the output current from the power converter 101 to drive the synchronous motor 102.
【００３６】図６の構成によれば、電動機や伝送装置な
どによる外乱のため正確な速度や位置（位相）を検出す
ることができないようなシステムの場合、位相信号から
速度を求め、平均化を行い、平均化を行った速度から位
相の予測位相を求め予測位相と入力位相との差分に重み
をかけ、重みを掛けた重み位相値と予測位相とを加算す
ることで、入力位相に含まれていた外乱の影響を減少さ
せるような滑らかで、真値に近い出力位相信号、及び速
度信号を得ることができる。この結果、電動機の速度制
御や電流制御の乱れがなくなり、トルク脈動の少ない同
期電動機制御装置を提供することができる。According to the configuration of FIG. 6, in a system in which accurate speed and position (phase) cannot be detected due to disturbance by a motor or a transmission device, the speed is obtained from the phase signal and the averaging is performed. Performing, calculating the predicted phase of the phase from the averaged speed, weighting the difference between the predicted phase and the input phase, and adding the weighted weighted phase value and the predicted phase to the phase included in the input phase Thus, it is possible to obtain a smooth output phase signal and a speed signal that are close to the true value so as to reduce the influence of disturbance. As a result, disturbance of speed control and current control of the motor is eliminated, and a synchronous motor control device with less torque pulsation can be provided.
【００３７】図７は本発明の第２実施例に係る位相同期
制御装置を使用した同期電動機制御装置の構成を示すブ
ロック図である。図７において、１０１は電力変換器、
１０２は同期電動機、１０３ａは位置検出器、１０３ｂ
は伝送装置、１０４Ｂは位相同期制御装置、１０５は速
度制御部、１０６は電流演算部、１０７は電流制御部で
ある。位相同期制御装置１０４Ｂの中の１１は位相入力
部、１２ａはサンプルホールド、２２は速度演算部、２
３は位相推定演算部、２４は重み付け演算部、１４はＰ
ＬＬ（PHASE LOCKED LOOP)回路、２５は比較器、２６は
位相制御部、２７は積分器、２８はサンプルホールド、
１５は速度出力部、１６は位相出力部である。FIG. 7 is a block diagram showing a configuration of a synchronous motor control device using a phase synchronization control device according to a second embodiment of the present invention. 7, 101 is a power converter,
102 is a synchronous motor, 103a is a position detector, 103b
Is a transmission device, 104B is a phase synchronization control device, 105 is a speed control unit, 106 is a current calculation unit, and 107 is a current control unit. In the phase synchronization control device 104B, 11 is a phase input unit, 12a is a sample hold, 22 is a speed calculation unit, 2
3 is a phase estimation calculation unit, 24 is a weight calculation unit, and 14 is P
LL (PHASE LOCKED LOOP) circuit, 25 is a comparator, 26 is a phase control unit, 27 is an integrator, 28 is a sample hold,
Reference numeral 15 denotes a speed output unit, and 16 denotes a phase output unit.
【００３８】次に、図７の動作につき説明する。この実
施例は、一定入力周期Ｔs1よりも短い周期Ｔs2で位相θ
o を出力することのできる例である。電力変換器１０１
により駆動される同期電動機１０２の位相角θが位置検
出器１０３ａにより測定され、伝送装置１０３ｂにより
一定時間毎に位相同期制御装置１０４Ｂに伝送される。
当該位相同期制御装置１０４Ｂのなかでは、位相入力部
１１より前記伝送装置１０３ｂより伝送されてくる位相
θが入力されサンプルホールド１２ａにより一定時間Ｔ
s1毎に出力される。速度演算部２１では、今回の入力信
号θi と前回の入力信号θi-1 との差分を前記一定周期
時間Ｔs1で割ったものを速度ωi とする。Next, the operation of FIG. 7 will be described. In this embodiment, the phase θ is set at a period Ts2 shorter than the fixed input period Ts1.
Here is an example that can output o. Power converter 101
Is measured by the position detector 103a and transmitted by the transmission device 103b to the phase synchronization control device 104B at regular intervals.
In the phase synchronization control device 104B, the phase θ transmitted from the transmission device 103b is input from the phase input unit 11 and the sample hold
Output every s1. The speed calculation unit 21 sets the speed ωi by dividing the difference between the current input signal θi and the previous input signal θi-1 by the constant cycle time Ts1.
【００３９】速度平均演算部２２では、前記速度演算部
２１にて求められた速度ωi をｎ個ホールドしておき、
ωi-(n-1) からωi までの総和をｎで割ったものを速度
の平均値ωi とする。位相推定演算部２３では、前記速
度平均ωi と前記一定時間Ｔs1を掛け、前回の前段出力
位相θi-1 ′と足し合わせたものを位相の予測値θexと
する。重み付け演算部２４では前記予測位相値θexと前
記入力位相θi との差分に重みゲインＫを掛けたものを
重み位相値ｄθとし、前記予測位相値θexと前記重み位
相値ｄθを加算したものを今回の前段出力位相θi ′と
する。The speed average calculation unit 22 holds n speeds ωi obtained by the speed calculation unit 21,
The sum of ωi− (n−1) to ωi divided by n is defined as the average speed ωi. The phase estimation calculation unit 23 multiplies the speed average ω i by the fixed time Ts 1 and adds the result to the previous output phase θi-1 ′ of the previous stage to obtain a predicted phase value θex. In the weighting calculation unit 24, a value obtained by multiplying a difference between the predicted phase value θex and the input phase θi by a weight gain K is set as a weight phase value dθ, and a value obtained by adding the predicted phase value θex and the weight phase value dθ is At the preceding stage θi ′.
【００４０】ＰＬＬ回路１４では、当該前段出力位相θ
i ′と前記サンプルホールドと同じ周期Ｔs1のサンプル
ホールド２８を介してフィードバックされる前回の最終
出力位相θo-1 を比較器２５において比較したものをｄ
θ′とし、位相制御部２６に入力する。ここでは、一例
として、比例、積分、２回積分によりｄθ′を増幅し、
速度ωo を得る。In the PLL circuit 14, the preceding output phase θ
i ′ and the previous final output phase θo-1 fed back via the sample hold 28 having the same period Ts1 as the sample hold are compared in the comparator 25 with d
θ ′ and input to the phase control unit 26. Here, as an example, dθ ′ is amplified by proportional, integral and twice integral,
Get the speed ωo.
【００４１】前記速度ωo を前記サンプルホールド時間
Ｔs1よりも短い時間Ｔs2で積分することで入力位相の外
乱の影響を減少させ、かつ入力位相θi ′よりも短い周
期Ｔs2で最終出力位相θo を出力位相部１６より出力す
ることができ、また、前記速度平均よりも外乱の影響を
減少させた速度として前記速度ωo を速度出力部１５よ
り出力することができる。The speed ωo is integrated in a time Ts2 shorter than the sample hold time Ts1 to reduce the influence of disturbance in the input phase, and the final output phase θo is output in a period Ts2 shorter than the input phase θi ′. The speed ωo can be output from the speed output unit 15 as a speed in which the influence of disturbance is reduced compared to the speed average.
【００４２】当該速度出力部１５からの速度と電動機の
速度指令から電流波高値指令Ｉｍ*が出力される電流指
令演算部１０６では当該電流波高値指令Ｉｍ* と位相同
期制御装置１０４Ｂから出力される位相θo から電流指
令値が演算される。当該電流指令値を電力変換器１０１
からの出力電流により電流制御部１０７にて電流制御を
行い、交流電動機１０２を駆動する。The output from the velocity output section 15 speed and motor current peak value command Im * is the current peak in the current command calculating unit 106 is output from the speed command value command from Im * and the phase synchronization control unit 104B A current command value is calculated from the phase θo. The current command value is stored in the power converter 101
The current control unit 107 controls the current with the output current from the AC motor 102 to drive the AC motor 102.
【００４３】図７の構成によれば、電動機や伝送装置な
どによる外乱のため正確な速度や位置（位相）を検出す
ることができないようなシステムの場合、位相信号から
速度を求め、平均化を行い、平均化を行った速度から位
相の予測位相を求め、予測位相と入力位相との差分に重
みを掛け、重みを掛けた重み位相値と予測位相とを加算
することで入力位相に含まれていた外乱の影響を減少さ
せるような滑らかで、真値に近い出力位相信号、および
速度信号を得ることができる。さらに、ＰＬＬ（PHASE
LOCKED LOOP)回路を経ることで、前段の入力位相信号よ
りも短い周期の出力信号を得ることができる。この結
果、より正確な速度制御や電流制御が可能となり、最終
的にトルク脈動の少ない電動機駆動装置を提供すること
ができる。According to the configuration shown in FIG. 7, in the case of a system in which accurate speed and position (phase) cannot be detected due to disturbance by a motor or a transmission device, the speed is obtained from the phase signal and the averaging is performed. The predicted phase of the phase is obtained from the averaged speed, the difference between the predicted phase and the input phase is weighted, and the weighted weight phase value and the predicted phase are added to the input phase. Thus, it is possible to obtain a smooth output phase signal and a speed signal that are close to the true value and reduce the influence of the disturbance. Furthermore, PLL (PHASE
By passing through a (LOCKED LOOP) circuit, it is possible to obtain an output signal having a shorter cycle than the input phase signal of the preceding stage. As a result, more accurate speed control and current control become possible, and finally, it is possible to provide a motor drive device with less torque pulsation.
【００４４】[0044]
【発明の効果】以上のように、本発明によれば、外乱を
含んだ位相が入力された場合に、その外乱の影響を減少
させ、滑らかで真の値に近い位相信号及び速度信号を得
ることができる位相同期制御装置を実現することができ
る。また、この位相制御装置を使用することにより、ト
ルク脈動の少ない同期電動機制御装置を実現することも
できる。As described above, according to the present invention, when a phase including a disturbance is input, the influence of the disturbance is reduced, and a smooth phase signal and a speed signal close to the true value are obtained. And a phase synchronization control device capable of performing such operations. Also, by using this phase control device, a synchronous motor control device with less torque pulsation can be realized.
【図１】本発明の第１実施例の構成を示すブロック図。FIG. 1 is a block diagram showing a configuration of a first embodiment of the present invention.
【図２】図１の動作を説明するためのタイムチャート。FIG. 2 is a time chart for explaining the operation of FIG. 1;
【図３】本発明の第２実施例の構成を示すブロック図。FIG. 3 is a block diagram showing a configuration of a second embodiment of the present invention.
【図４】図３の動作を説明するためのタイムチャート。FIG. 4 is a time chart for explaining the operation of FIG. 3;
【図５】図３の実施例における各信号についての波形
図。FIG. 5 is a waveform chart for each signal in the embodiment of FIG. 3;
【図６】図１の実施例を使用した同期電動機制御装置の
構成を示すブロック図。FIG. 6 is a block diagram showing a configuration of a synchronous motor control device using the embodiment of FIG. 1;
【図７】図３の実施例を使用した同期電動機制御装置の
構成を示すブロック図。FIG. 7 is a block diagram showing a configuration of a synchronous motor control device using the embodiment of FIG. 3;
【図８】従来例を使用した同期電動機制御装置の構成を
示すブロック図。FIG. 8 is a block diagram showing a configuration of a synchronous motor control device using a conventional example.
【図９】従来例の構成を示すブロック図。FIG. 9 is a block diagram showing a configuration of a conventional example.
【図１０】図９におけるサンプルホールドの同期を示す
タイムチャート。FIG. 10 is a time chart showing synchronization of the sample hold in FIG. 9;
【図１１】図９の動作を説明するためのタイムチャー
ト。FIG. 11 is a time chart for explaining the operation of FIG. 9;
【図１２】図９の従来例における各信号についての波形
図。FIG. 12 is a waveform chart for each signal in the conventional example of FIG. 9;
１１ 位相入力部 １４ ＰＬＬ回路（位相同期ループ回路） １５ 速度出力部 １６ 位相出力部 ２１ 速度演算部 ２２ 速度平均演算部 ２３ 位相推定演算部 ２４ 重み付け演算部（位相演算手段） ２６ 位相制御部 ２７ 積分器 １０１ 電力変換器 １０２ 同期電動機 １０３ｂ 伝送装置 １０４Ａ，１０４Ｂ 位相同期制御装置 １０６ 電流指令演算回路 １０７ 電流制御回路 Reference Signs List 11 phase input unit 14 PLL circuit (phase locked loop circuit) 15 speed output unit 16 phase output unit 21 speed calculation unit 22 speed average calculation unit 23 phase estimation calculation unit 24 weighting calculation unit (phase calculation means) 26 phase control unit 27 integration Device 101 power converter 102 synchronous motor 103b transmission device 104A, 104B phase synchronization control device 106 current command calculation circuit 107 current control circuit
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H02P 5/408 - 5/412 H02P 7/628 - 7/632 G05D 13/62 ──────────────────────────────────────────────────続 き Continued on the front page (58) Field surveyed (Int.Cl. 7 , DB name) H02P 5/408-5/412 H02P 7/628-7/632 G05D 13/62
Claims (4)
を一定時間Ｔs 毎にホールドし、このホールドした信号
に演算を施して得られる位相出力信号θo 及び速度出力
信号ωo を位相出力部及び速度出力部が一定時間Ｔs 毎
に出力する位相同期制御装置において、 前記ホールドした位相入力信号θi 及び前回位相入力信
号θi-1 に基いて速度ωi を演算する速度演算手段と、 前記速度演算手段からのｎ個の速度ωi ，ωi-1 ，…，
ωi-(n-1) をホールドしておき、これらｎ個の速度の平
均値ωi を演算する速度平均演算手段と、 前記速度平均演算手段からの平均値ωi 及び前回位相出
力信号θo-1 に基いて予測位相値θexを演算する位相推
定演算手段と、 前記位相推定演算手段からの予測位相値θexと位相入力
信号θi との偏差（θex−θi ）に重みゲインＫを乗じ
ることにより重み位相値ｄθを求め、予測位相値θexに
この重み位相値ｄθを加算することにより位相信号を演
算する位相演算手段と、 を備え、前記位相出力部は前記位相演算手段からの位相
信号を位相出力信号θo として出力し、前記速度出力部
は前記速度平均演算手段からの平均値ωi を速度出力信
号ωo として出力することを特徴とする位相同期制御装
置。1. A phase input signal θi input from a phase input unit.
Is held at regular time intervals Ts, and a phase output signal θo and a speed output signal ωo obtained by performing calculations on the held signals are output by the phase output unit and the speed output unit at regular time intervals Ts. Speed calculating means for calculating a speed ωi based on the held phase input signal θi and the previous phase input signal θi-1; n speeds ωi, ωi-1,.
ωi- (n-1) leave hold, and speed average calculating means for calculating a mean value omega i of the n speed, average omega i and the previous phase output signal from the average velocity calculating means θo- A phase estimation calculating means for calculating a predicted phase value θex based on the weighted gain K by a deviation (θex−θi) between the predicted phase value θex from the phase estimation calculating means and the phase input signal θi. Phase calculating means for calculating a phase value by calculating the phase value dθ, and adding the weighted phase value dθ to the predicted phase value θex, wherein the phase output section outputs a phase signal from the phase calculating means. signal output as .theta.o, the velocity output unit phase sync control unit and outputs an average value omega i from the average velocity calculating means as the velocity output signal .omega.o.
て、 前記位相演算手段と前記位相出力部及び速度出力部との
間に設けられた位相同期ループ回路を有し、 この位相同期ループ回路は、前記位相演算手段からの位
相信号θ′i の入力に基いて前記位相出力信号θo 及び
速度出力信号ωo を演算するものであり、 前記位相出力部は前記位相演算手段からの信号に代えて
この位相同期ループ回路からの位相出力信号θoを出力
し、前記速度出力部は前記速度平均演算手段か らの信号
に代えてこの位相同期ループ回路からの速度出力信号ω
o を出力するものである ことを特徴とする位相同期制御
装置。2. The phase-locked loop control device according to claim 1, further comprising a phase-locked loop circuit provided between said phase calculation means and said phase output section and speed output section. The phase output signal θo and the speed output signal ωo are calculated based on the input of the phase signal θ′i from the phase calculation means , and the phase output section replaces the signal from the phase calculation means.
Outputs the phase output signal θo from this phase locked loop circuit
And, the velocity output section the average velocity calculating means or these signals
Instead of the speed output signal ω from this phase locked loop circuit.
o . A phase synchronization control device characterized by outputting o .
て、 前記位相同期ループ回路は、 前記位相信号θ′i と時間Ｔs だけ遡及した時点の位相
出力信号θo-1(m)との偏差（θ′i −θo-1(m)）をそれ
ぞれ比例演算，積分演算，２回積分演算し、各演算結果
の加算値を前記速度出力信号ωo として出力する位相制
御手段と、 前記位相制御手段からの速度出力信号ωo を時間Ｔs/m
毎に積分する積分手段と、 を備え、前記位相出力部は、前記積分手段からＴs/m 毎
に入力する積分値θo(1)，θo(2)，…，θo(m)を前記位
相出力信号θo として出力することを特徴とする位相同
期制御装置。3. The phase-locked loop control device according to claim 2, wherein the phase-locked loop circuit is configured to calculate a deviation between the phase signal θ′i and the phase output signal θo-1 (m) at a point in time traced back by the time Ts. θ′i−θo-1 (m)) by a proportional operation, an integral operation and an integral operation twice, respectively, and a phase control means for outputting an added value of each operation result as the speed output signal ωo; The speed output signal ωo of the time Ts / m
.., Θo (m) which are input from the integration means for each Ts / m. The phase output section outputs the integrated values θo (1), θo (2),. A phase synchronization control device for outputting as a signal θo.
器と、 前記同期電動機の磁極位置を検出する位置検出器と、 前記位置検出器からの検出信号に基いて、位相入力信号
θi を出力する伝送装置と、 前記位相入力信号θi の入力に基いて、位相出力信号θ
o 及び速度出力信号ωo を出力する位相同期制御装置
と、 前記位相出力信号θo 及び速度出力信号ωo の入力に基
いて、電流指令信号を演算する電流指令演算回路と、 前記電流指令信号、及び前記電力変換器の出力電流につ
いての検出信号の入力に基いて、電流制御信号を前記電
力変換器に出力する電流制御回路と、 を備えた同期電動機制御装置において、 前記位相同期制御装置として、請求項１乃至３に記載の
いずれかの位相同期制御装置を用いたことを特徴とする
同期電動機制御装置。4. A power converter for outputting an alternating current to a synchronous motor, a position detector for detecting a magnetic pole position of the synchronous motor, and a phase input signal θi based on a detection signal from the position detector. And a phase output signal θ based on the input of the phase input signal θi.
o and a phase synchronization control device that outputs a speed output signal ωo; a current command calculation circuit that calculates a current command signal based on the input of the phase output signal θo and the speed output signal ωo; the current command signal; and A current control circuit that outputs a current control signal to the power converter based on an input of a detection signal about an output current of the power converter.A synchronous motor control device comprising: A synchronous motor control device using any one of the phase synchronization control devices according to any one of claims 1 to 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5313242A JP3001756B2 (en) | 1993-12-14 | 1993-12-14 | Phase synchronization controller |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5313242A JP3001756B2 (en) | 1993-12-14 | 1993-12-14 | Phase synchronization controller |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07168629A JPH07168629A (en) | 1995-07-04 |
| JP3001756B2 true JP3001756B2 (en) | 2000-01-24 |
Family
ID=18038836
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5313242A Expired - Fee Related JP3001756B2 (en) | 1993-12-14 | 1993-12-14 | Phase synchronization controller |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001756B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6163135B2 (en) * | 2014-05-30 | 2017-07-12 | 日立オートモティブシステムズ株式会社 | Motor control device |
| KR102388891B1 (en) * | 2017-06-29 | 2022-04-22 | 한온시스템 주식회사 | Method and system for estimating a position of rotator in electric motor |
| JP6781498B1 (en) * | 2019-07-25 | 2020-11-04 | 三菱電機株式会社 | Rotation angle estimation device |
-
1993
- 1993-12-14 JP JP5313242A patent/JP3001756B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07168629A (en) | 1995-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4808903A (en) | Vector control system for induction motors | |
| JP3755424B2 (en) | AC motor drive control device | |
| JPH0667205B2 (en) | PWM pulse generator | |
| JP2001037248A (en) | Inverter | |
| JP3001756B2 (en) | Phase synchronization controller | |
| JP2005522171A (en) | System and method for controlling a permanent magnet electric motor | |
| JP3053121B2 (en) | Control method of induction motor | |
| JPH10170563A (en) | Frequency detection device | |
| JP2941790B1 (en) | Pulse counter | |
| KR20020014948A (en) | Vector control apparatus for induction motor | |
| JPS6248284A (en) | Control for motor | |
| US7088072B2 (en) | Motor control system | |
| JPH05328778A (en) | Inertia estimating device for brushless motor | |
| JPH06292385A (en) | Digital current control method for induction motor | |
| JPH1090311A (en) | Apparatus for detecting a.c. amplitude | |
| JPH0690587A (en) | Phase-locked controller | |
| JPH0222638B2 (en) | ||
| JP4019241B2 (en) | Electric motor control apparatus and method | |
| JP5065675B2 (en) | Method and apparatus for adjusting rotor angle of elevator motor | |
| KR19990032700A (en) | Induction motor vector control device | |
| JPH05328777A (en) | Phase locked controller | |
| JP2020108229A (en) | Motor control device and motor control method | |
| JPS62230365A (en) | Voltage type pwm inverter controlling device | |
| JPH0548078B2 (en) | ||
| KR100316740B1 (en) | Motor speed detector using AC taco generator |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |