JP3001716B2 - Coordinate input device - Google Patents
Coordinate input deviceInfo
- Publication number
- JP3001716B2 JP3001716B2 JP8571792A JP8571792A JP3001716B2 JP 3001716 B2 JP3001716 B2 JP 3001716B2 JP 8571792 A JP8571792 A JP 8571792A JP 8571792 A JP8571792 A JP 8571792A JP 3001716 B2 JP3001716 B2 JP 3001716B2
- Authority
- JP
- Japan
- Prior art keywords
- contact
- film
- conductive film
- resistive film
- detected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】[0001]
【産業上の利用分野】本発明は座標入力装置に係り、特
にペン等の加圧体の加圧接触位置の座標情報を検出する
座標入力装置に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a coordinate input device and, more particularly, to a coordinate input device for detecting coordinate information of a pressure contact position of a pressure member such as a pen.
【０００２】近年、コンピュータ装置等の入力装置とし
て手書入力装置が開発されている。In recent years, handwriting input devices have been developed as input devices such as computer devices.
【０００３】この種の入力装置としてはペン等の加圧体
を用いて入力板を加圧することにより入力板上の加圧位
置の座標を検出する座標入力装置が用いられている。As this type of input device, a coordinate input device for detecting the coordinates of a pressing position on the input plate by pressing the input plate using a pressing body such as a pen is used.
【０００４】このような座標入力装置では加圧位置を正
確に検出できることが要求されている。In such a coordinate input device, it is required that the pressurized position can be accurately detected.
【０００５】[0005]
【従来の技術】この種の座標入力装置としては従来、特
開昭５６−１１５８２号公報や特開昭５８−３５６７９
号公報に示されるような構成のものがあった。2. Description of the Related Art Conventionally, a coordinate input device of this kind has been disclosed in Japanese Patent Application Laid-Open Nos. 56-11582 and 58-35679.
There has been a configuration as shown in Japanese Patent Application Laid-Open Publication No. HEI 10-303, pp. 157-334.
【０００６】特開昭５６−１１５８２号公報に示された
座標入力装置は抵抗膜に複数の点電極を設け点電極のＸ
軸方向とＹ軸方向とで印加する電圧をダイオードを用い
たスイッチング素子によりスイッチング制御し、抵抗膜
に対向して設けられた導電膜をペン等の加圧体により加
圧することにより、加圧位置をＸ軸、Ｙ軸とで夫々検出
し、加圧位置の認識を行なっていた。A coordinate input device disclosed in Japanese Patent Application Laid-Open No. Sho 56-11582 is provided with a plurality of point electrodes on a resistive film, and a point electrode X
The voltage applied in the axial direction and the Y-axis direction is switching-controlled by a switching element using a diode, and the conductive film provided opposite to the resistive film is pressed by a pressing body such as a pen, so that a pressing position is obtained. Is detected on the X axis and the Y axis, respectively, to recognize the pressing position.
【０００７】また、特開昭５８−３５６７９号公報では
スイッチング素子としてアナログスイッチを用いてい
た。In Japanese Patent Application Laid-Open No. 58-35679, an analog switch is used as a switching element.
【０００８】なお、これらの座標入力装置ではスイッチ
ング素子は抵抗膜を形成する基板とは別の基板に設けら
れていた。[0008] In these coordinate input devices, the switching element is provided on a substrate different from the substrate on which the resistive film is formed.
【０００９】[0009]
【発明が解決しようとする課題】しかるに、従来のこの
種の座標入力装置では複数の点電極を抵抗膜に接続し、
夫々の点電極に対応した複数のスイッチング素子を介し
て電圧を印加することにより、Ｘ軸とＹ軸とで一様な電
位分布となるように構成されており、複数のスイッチン
グ素子は抵抗膜が形成された基板とは別の基板に設けら
れていたため、抵抗膜が設けられた基板からは複数の点
電極に対応した数だけの引出し線が必要となる等の問題
点があった。However, in this type of conventional coordinate input device, a plurality of point electrodes are connected to a resistive film.
By applying a voltage via a plurality of switching elements corresponding to each point electrode, the X-axis and the Y-axis are configured to have a uniform potential distribution, and the plurality of switching elements have a resistive film. Since the substrate is provided on a substrate different from the substrate on which the resistive film is formed, there is a problem that the number of lead lines corresponding to a plurality of point electrodes is required from the substrate on which the resistive film is provided.
【００１０】また、加圧時のみ電気的接続を行う様に形
成した絶縁膜は、掌による加圧と専用入力ペンによる加
圧を選別し、専用入力ペンによる加圧時のみ電気的接続
が行えるように構成するためには、ペン先を微細な寸法
とし、極めて短い時間でＯＮ／ＯＦＦを繰り返し、抵抗
膜と導電膜の接触の検出も出来る限り短い周期で、確実
に行わないと、正確な接触位置を検出出来ないと言う問
題があった。In addition, the insulating film formed so as to make an electrical connection only at the time of pressurization selects between pressurization by the palm and pressurization by the dedicated input pen, and electrical connection can be made only at the time of pressurization by the dedicated input pen. In order to achieve such a configuration, the pen tip is made to have a fine size, ON / OFF is repeated in a very short time, and the contact between the resistive film and the conductive film is not detected in the shortest possible cycle. There was a problem that the contact position could not be detected.
【００１１】本発明は上記の点に鑑みてなされたもの
で、簡単な構成で確実な座標検出ができる座標入力装置
を提供することを目的とする。The present invention has been made in view of the above points, and has as its object to provide a coordinate input device capable of reliably detecting coordinates with a simple configuration.
【００１２】[0012]
【課題を解決するための手段】本発明の請求項１は、四
辺に複数の点状電極が配設された抵抗膜が形成された第
１の基板と、該抵抗膜に対向して形成された導電膜を有
し、加圧時に該導電膜の加圧部分が前記抵抗膜と接触す
るように形成された第２の基板とより構成され、前記複
数の電極夫々に設けられたスイッチング素子をスイッチ
ング制御することにより、互いに直交する二軸方向で交
互に互いに対向する二辺の点状電極間に、電圧を印加
し、前記加圧部分での前記導電膜の電位を検出すること
により前記加圧部分の座標位置を検出する座標入力装置
において、 前記導電膜と前記抵抗膜との接触を検出する
接触検出手段と、 前記接触検出手段により前記導電膜と
前記抵抗膜との接触を検出し、前記導電膜と前記抵抗膜
とが接触している場合に、前記加圧部分のうち一軸方向
の位置計測し、該一軸方向の位置計測後、再び、前記接
触検出手段により前記導電膜と前記抵抗膜との接触を検
出し、前記導電膜と前記抵抗膜とが接触している場合
に、前記加圧部分のうち他方の軸方向の位置計測を行な
う計測手段とを有することを特徴とする。 請求項１によ
れば、導電膜と抵抗膜とが接触した場合に加圧位置の計
測を開始させる構成であるため、抵抗膜に対して常に電
圧を印加している必要がなくなり、従って、消費電流を
削減でき、また、一軸方向の位置計測後、他の軸方向の
位置計測を行なう前に再び導電膜と抵抗膜との接触を検
知し直す構成となるため、誤って導電膜を加圧し、導電
膜と抵抗膜とが接触しても計測が停止され、誤入力を防
止できる。 A first aspect of the present invention is a method for manufacturing a semiconductor device comprising:
A resistive film in which a plurality of point electrodes are disposed on the side is formed.
1 substrate and a conductive film formed to face the resistance film.
When the pressure is applied, the pressed portion of the conductive film comes into contact with the resistance film.
And a second substrate formed so that
Switch the switching elements provided for each of the number of electrodes
Control in the two axial directions orthogonal to each other.
Voltage is applied between two point-like electrodes facing each other
And detecting the potential of the conductive film at the pressurized portion.
Input device for detecting the coordinate position of the pressurized portion by means of
In, for detecting the contact between said resistive layer and the conductive layer
Contact detection means, and the conductive film by the contact detection means
Detecting contact with the resistive film, the conductive film and the resistive film
Is in contact with the pressurized portion in one axial direction
After measuring the position in the uniaxial direction,
Touch detection means detects contact between the conductive film and the resistive film.
When the conductive film is in contact with the resistive film.
Then, the position of the other of the pressurized portions in the axial direction is measured.
Measurement means. According to claim 1
If the conductive film and the resistive film come into contact with each other,
Measurement is started, so the voltage is always
Voltage need not be applied, thus reducing the current consumption.
In addition, after measuring the position in one axis direction,
Before performing position measurement, check again for contact between the conductive film and the resistive film.
Because it is a configuration that knows again, the conductive film is pressed
Measurement stops even when the membrane and the resistive membrane come into contact, preventing erroneous input.
Can be stopped.
【００１３】請求項２は、請求項１において、前記計測
手段が、前記接触検出手段が前記導電膜と前記抵抗膜と
の非接触を検出した場合、予め決められた一定時間経過
した後、再び前記導電膜と前記抵抗膜との接触を検知す
ることを特徴とする。 請求項２によれば、導電膜と前記
抵抗膜との非接触を検出した場合、予め決められた一定
時間経過した後、再び前記導電膜と前記抵抗膜との接触
を検知することにより、導電膜と前記抵抗膜との接触が
不安定な場合でも、誤検出を防止できる。 According to a second aspect, in the first aspect , the measurement is performed.
Means, the contact detection means is the conductive film and the resistance film
When a non-contact is detected, a predetermined time elapses
After that, the contact between the conductive film and the resistive film is detected again.
It is characterized by that. According to claim 2, the conductive film and the conductive film
When non-contact with the resistive film is detected, a predetermined constant
After a lapse of time, the contact between the conductive film and the resistive film again occurs
The contact between the conductive film and the resistive film is detected.
Even in an unstable case, erroneous detection can be prevented.
【００１４】請求項３は、請求項１又は２において、前
記計測手段が、予め検出された前記スイッチング素子の
電圧降下に基づいて前記導電膜により検出した加圧位置
の電位を補正することを特徴とする。 請求項３によれ
ば、予め検出されたスイッチング素子の電圧降下に基づ
いて導電膜により検出した加圧位置の電位を補正するこ
とにより、抵抗膜に印加される電圧によってのみ位置検
出を行うことができるので、正確の位置の検出が行え
る。 [0014] Claim 3 is, in claim 1 or 2, prior
Measuring means for detecting the switching element detected in advance;
Pressing position detected by the conductive film based on the voltage drop
Is corrected. According to claim 3
For example, based on the voltage drop of the switching element detected in advance,
To correct the potential at the pressing position detected by the conductive film.
Position detection only by the voltage applied to the resistive film.
Position, so accurate position detection can be performed.
You.
【００１５】[0015]
【００１６】[0016]
【００１７】[0017]
【００１８】[0018]
【００１９】[0019]
【００２０】[0020]
【００２１】[0021]
【００２２】[0022]
【実施例】図１は本発明の第１実施例の概略構成図を示
す。同図中、１はガラス基板を示す。FIG. 1 is a schematic block diagram of a first embodiment of the present invention. In the figure, reference numeral 1 denotes a glass substrate.
【００２３】ガラス基板１上にはＩＴＯ（Indium-Tin-O
xide）等の透明導電材料よりなる抵抗膜２が形成されて
いる。抵抗膜２には直交するＺ軸（Ｘ軸、Ｙ軸）上の夫
々対向する辺に複数の点状電極Ｘa-1 〜Ｘa-5 ，Ｘb-1
〜Ｘb-5 ，Ｙa-1 〜Ｙa-5 ，Ｙb-1 〜Ｙb-5 が形成され
ている。On the glass substrate 1, ITO (Indium-Tin-O)
xide) and the like, a resistance film 2 made of a transparent conductive material is formed. The resistive film 2 has a plurality of point-like electrodes X a-1 to X a-5 and X b-1 on opposite sides on the orthogonal Z axis (X axis, Y axis).
To Xb-5 , Ya -1 to Ya -5 , and Yb -1 to Yb -5 .
【００２４】複数の電極Ｘa-1 〜Ｘa-5 ，Ｘb-1 〜Ｘ
b-5 ，Ｙa-1 〜Ｙa-5 ，Ｙb-1 〜Ｙb- 5 には夫々に対応
してスイッチング素子となる電界効果トランジスタＱ
Xa-1〜Ｑ Xa-5，ＱXb-1〜ＱXb-5，ＱYa-1〜ＱYa-5，Ｑ
Yb-1〜ＱYb-5が接続されている。A plurality of electrodes Xa-1~ Xa-5, Xb-1~ X
b-5, Ya-1~ Ya-5, Yb-1~ Yb- FiveCorresponding to each
Field effect transistor Q
Xa-1~ Q Xa-5, QXb-1~ QXb-5, QYa-1~ QYa-5, Q
Yb-1~ QYb-5Is connected.
【００２５】電界効果トランジスタＱXa-1〜ＱXa-5，Ｑ
Xb-1〜ＱXb-5，ＱYa-1〜ＱYa-5，Ｑ Yb-1〜ＱYb-5は抵抗
膜２が形成されたガラス基板１上に搭載されている。Field effect transistor QXa-1~ QXa-5, Q
Xb-1~ QXb-5, QYa-1~ QYa-5, Q Yb-1~ QYb-5Is resistance
It is mounted on the glass substrate 1 on which the film 2 is formed.
【００２６】図２は本発明の要部の平面図、図３は本発
明の要部の断面図を示す。図２，図３と共に入力板の製
造方法について説明する。FIG. 2 is a plan view of a main part of the present invention, and FIG. 3 is a sectional view of the main part of the present invention. A method of manufacturing the input plate will be described with reference to FIGS.
【００２７】まず、ガラス基板１上に抵抗膜２を形成す
る。次に抵抗膜駆動スイッチを搭載する箇所をエッチン
グする。次に、２枚の電極が加圧時のみ接触するように
するためにスペーサー６の形成をスクリーン印刷法、も
しくは感光性樹脂材料をフォトリソグラフィにより成形
する方法、もしくは微小なスペーサーを分散させること
により行う。次にアース電極３，ゲート制御電極４，点
状電極Ｘa-1 〜Ｘa-5，Ｘb-1 〜Ｘb-5 ，Ｙa-1 〜Ｙ
a-5 ，Ｙb-1 〜Ｙb-5 をＡｇペースト等の導電性塗料を
印刷し、ＦＥＴＱXa-1〜ＱXa-5，ＱXb-1〜ＱXb-5，Ｑ
Ya-1〜ＱYa-5，ＱYb -1〜ＱYb-5を搭載した後熱処理を行
い固着させる。１辺当たりのＦＥＴＱXa，Ｑ Xb，ＱYa，
ＱYbの搭載個数は必要な有効入力面積より決める。電極
数が多いほど全体の面積に対する有効入力領域の比率が
大きくなる。First, a resistance film 2 is formed on a glass substrate 1.
You. Next, etch the part where the resistive film drive switch is mounted.
To Next, make sure that the two electrodes only contact
The formation of the spacer 6 is performed by a screen printing method.
Or molding a photosensitive resin material by photolithography
Method or dispersing minute spacers
Performed by Next, ground electrode 3, gate control electrode 4, point
Electrode Xa-1~ Xa-5, Xb-1~ Xb-5, Ya-1~ Y
a-5, Yb-1~ Yb-5With conductive paint such as Ag paste
Print and FETQXa-1~ QXa-5, QXb-1~ QXb-5, Q
Ya-1~ QYa-5, QYb -1~ QYb-5Heat treatment after mounting
Fix it. FET Q per sideXa, Q Xb, QYa,
QYbThe number of mounted is determined by the required effective input area. electrode
The larger the number, the higher the ratio of the effective input area to the total area
growing.
【００２８】図４は１辺の電極数の入力領域と電界の歪
みの特性図を示す。例えば、１辺の電極数を９個とする
と電界の歪みが0.2 ％となるのは１軸当たり約９０％と
なることがわかる。FIG. 4 shows a characteristic diagram of the input region of the number of electrodes on one side and the distortion of the electric field. For example, when the number of electrodes on one side is 9, the distortion of the electric field is 0.2%, which is about 90% per axis.
【００２９】対向基板ＡはＰＥＴシート７上にＩＴＯ等
の透明導電材導電膜８を蒸着して作成し、引き出し電極
をＡｇペースト等を印刷することにより形成する。２枚
の基板Ａ，Ｂは、ＩＴＯ蒸着面を対向させ、接着剤９に
より張り合わせる。The counter substrate A is formed by depositing a transparent conductive material conductive film 8 such as ITO on a PET sheet 7 and forming an extraction electrode by printing an Ag paste or the like. The two substrates A and B are bonded with an adhesive 9 with the ITO vapor-deposited surfaces facing each other.
【００３０】図１に戻って、電気的接続について説明す
る。電界効果トランジスタＱXa-1〜ＱXa-5のソースは電
源ライン３ｂ，ドレインは抵抗膜２，ゲートはゲートラ
イン４-1に接続される。Returning to FIG. 1, the electrical connection will be described. The sources of the field effect transistors Q Xa-1 to Q Xa-5 are connected to the power supply line 3b, the drain is connected to the resistive film, and the gate is connected to the gate line 4-1 .
【００３１】電界効果トランジスタＱXb-1〜ＱXb-5のソ
ースはアースライン３ｑ，ドレインは抵抗膜２，ゲート
はゲートライン４-2に接続される。The sources of the field effect transistors Q Xb-1 to Q Xb-5 are connected to the earth line 3q, the drain is connected to the resistive film, and the gate is connected to the gate line 4-2 .
【００３２】電界効果トランジスタＱYa-1〜ＱYa-5のソ
ースは電源ライン３ｂ，ドレインは抵抗膜２，ゲートは
ゲートライン４-3に接続される。The sources of the field effect transistors Q Ya-1 to Q Ya-5 are connected to the power supply line 3b, the drain is connected to the resistive film, and the gate is connected to the gate line 4-3 .
【００３３】電界効果トランジスタＱYb-1〜ＱYb-5のソ
ースはアースライン３ａ，ドレインは抵抗膜２，ゲート
はゲートライン４-4に接続される。The sources of the field effect transistors Q Yb-1 to Q Yb-5 are connected to the ground line 3a, the drain is connected to the resistive film, and the gate is connected to the gate line 4-4 .
【００３４】ゲートライン４-1〜４-4は制御回路となる
マイクロプロセッサユニット（ＭＰＵ）１０に接続され
る。The gate lines 4 -1 to 4 -4 are connected to a microprocessor unit (MPU) 10 serving as a control circuit.
【００３５】ＭＰＵ１０はゲートライン４-1，４-2とゲ
ートライン４-3，４-4とが交互にハイ、ローとなるよう
な信号をゲートライン４-1〜４-4に供給し、ＦＥＴＱ
Xa-1〜ＱXa-5，ＱXb-1〜ＱXb-5とＦＥＴＱYa-1〜
ＱYa-5，ＱYb-1〜ＱYb-5とが交互にオン・オフするよう
に制御する。The MPU 10 supplies to the gate lines 4 -1 to 4 -4 a signal such that the gate lines 4 -1 and 4 -2 and the gate lines 4 -3 and 4 -4 alternately become high and low. FETQ
Xa-1 to Q Xa-5 , Q Xb-1 to Q Xb-5 and FET Q Ya-1 to
Control is performed so that Q Ya-5 and Q Yb-1 to Q Yb-5 are turned on / off alternately.
【００３６】また、導電膜８は補正用スイッチ回路１２
及びアナログ／ディジタル（Ａ／Ｄ）コンバータ１１を
介してＭＰＵ１０に接続されると共に直接ＭＰＵ１０の
割り込み入力端子Ｔ1 に接続される。導電膜８はさら
に、スイッチＳＷ1 ，抵抗Ｒ1を介して電源電圧ＶCCが
印加されている。The conductive film 8 is connected to the correction switch circuit 12.
And is connected to the MPU 10 via an analog / digital (A / D) converter 11 and directly to the interrupt input terminal T 1 of the MPU 10 . The power supply voltage V CC is further applied to the conductive film 8 via the switch SW 1 and the resistor R 1 .
【００３７】スイッチＳＷ1 は制御端子がＭＰＵ１０に
接続され、ＭＰＵ１０からの制御信号によりオン・オフ
する。The switch SW 1 has a control terminal connected to the MPU 10 and is turned on / off by a control signal from the MPU 10.
【００３８】図５は本発明の第１実施例の要部の概略構
成図を示す。FIG. 5 is a schematic structural view of a main part of the first embodiment of the present invention.
【００３９】補正用スイッチ回路１２は５ヶのスイッチ
ＳＷ2 〜ＳＷ6 より構成されている。スイッチＳＷ2 は
導電膜８とＡ／Ｄコンバータ１１との接続をオン・オフ
させる。スイッチＳＷ3 は点状電極Ｙa-5 とＡ／Ｄコン
バータ１１との接続をオン・オフさせる。スイッチＳＷ
4 は点状電極Ｘa-1 とＡ／Ｄコンバータ１１との接続を
オン・オフさせる。スイッチＳＷ5 は点状電極Ｙb-1 と
Ａ／Ｄコンバータ１１との接続をオン・オフさせる。ス
イッチＳＷ6 は点状電極Ｘb-5 とＡ／Ｄコンバータ１１
との接続をオン・オフさせる。The correction switch circuit 12 is composed of five switches SW 2 to SW 6 . Switch SW 2 turns on and off the connection between the conductive film 8 and the A / D converter 11. Switch SW 3 turns on and off the connection between the point-like electrode Y a-5 and A / D converter 11. Switch SW
Reference numeral 4 turns on / off the connection between the dot electrode Xa-1 and the A / D converter 11. Switch SW 5 turns on and off the connection between the point-like electrode Y b-1 and the A / D converter 11. The switch SW 6 is connected to the point electrode X b-5 and the A / D converter 11.
Turn on / off the connection with
【００４０】スイッチＳＷ2 〜ＳＷ6 は補正データを得
る際ＭＰＵ１０によりスイッチング制御され、導電膜８
及び点状電極Ｘa-1 ，Ｘb-5 ，Ｙa-5 ，Ｙb-1 とＡ／Ｄ
コンバータ１１との接続が制御される。The switches SW 2 to SW 6 are switching-controlled by the MPU 10 when obtaining correction data.
And point-like electrodes Xa-1 , Xb-5 , Ya -5 , Yb -1 and A / D
The connection with the converter 11 is controlled.
【００４１】補正データを得る場合、まず、スイッチＳ
Ｗ2 をオフとする。When obtaining correction data, first, the switch S
To turn off the W 2.
【００４２】また、スイッチＳＷ3 ，ＳＷ5 ，ＳＷ6 を
オフとし、スイッチＳＷ4 のみをオンとして、点状電極
Ｘa-1 の電位ＶXHをＡ／Ｄコンバータ１１に供給し、Ａ
／Ｄ変換してＭＰＵ１０に供給する。電位ＶXHはＦＥＴ
ＱXa-1による電圧降下力を差し引いた電圧でＸ軸方向の
最大値を示す。Further, the switches SW 3 , SW 5 , and SW 6 are turned off, and only the switch SW 4 is turned on to supply the potential V XH of the dot electrode X a-1 to the A / D converter 11.
/ D converted and supplied to the MPU 10. Potential V XH is FET
The maximum value in the X-axis direction is indicated by a voltage obtained by subtracting the voltage drop by Q Xa-1 .
【００４３】次にスイッチＳＷ3 〜ＳＷ5 をオフとしス
イッチＳＷ6 のみをオンとする。これにより、点状電極
Ｘb-5 とＡ／Ｄコンバータ１１が接続される。Next, the switches SW 3 to SW 5 are turned off and only the switch SW 6 is turned on. As a result, the point electrode Xb-5 and the A / D converter 11 are connected.
【００４４】ＭＰＵ１０は点状電極Ｘb-5 の電位ＶXLを
検出する。ＶXLはＸ軸方向の最小値を示す。The MPU 10 detects the potential V XL of the point electrode Xb-5 . V XL indicates the minimum value in the X-axis direction.
【００４５】ＭＰＵ１０はＶXHとＶXLとから次式に従っ
て接触位置ＰX の値を求める。The MPU 10 obtains the value of the contact position P X from V XH and V XL according to the following equation.
【００４６】 ＰX ＝ＬX ×｛（ＶX −ＶXL）／（ＶXH−ＶXL）｝ (1) 但し、ＬX は抵抗膜２のＸ軸方向の長さ、ＶX は接触位
置での電位を示す。P X = L X × {(V X −V XL ) / (V XH −V XL )} (1) where L X is the length of the resistive film 2 in the X-axis direction, and V X is the contact position. Shows the potential at.
【００４７】同様にＹ軸方向についても最大電位ＶYH及
び最小電位ＶYLを求め、次式より接触位置ＰX の値を求
める。[0047] Similarly determine the maximum potential V YH and minimum potential V YL for the Y-axis direction, determines the value of the contact position P X from the following equation.
【００４８】 ＰY ＝ＬY ×｛（ＶY −ＶYL）／（ＶYH−ＶYL）｝ (2) 但し、ＬY は抵抗膜２のＹ軸方向の長さ、ＶY は接触位
置での電位を示す。P Y = L Y × {(V Y −V YL ) / (V YH −V YL )} (2) where L Y is the length of the resistance film 2 in the Y-axis direction, and V Y is the contact position. Shows the potential at.
【００４９】図６，図７は本発明の第１実施例の動作を
説明するための図を示す。FIGS. 6 and 7 are views for explaining the operation of the first embodiment of the present invention.
【００５０】図６，図７と共に第１実施例の動作につい
て説明する。The operation of the first embodiment will be described with reference to FIGS.
【００５１】まず、電源を投入するとＭＰＵ１０はＦＥ
ＴＱXb-1〜ＱXb-5をオンすると共に、スイッチＳＷ1 を
オンして、低消費電流のスリープモードとなる（ステッ
プＳ１-1，Ｓ１-2，Ｓ１-3）。First, when the power is turned on, the MPU 10
While on the TQ Xb-1 ~Q Xb-5 , by turning on the switch SW 1, a sleep mode of the low current consumption (step S1-1, S1-2, S1-3).
【００５２】このとき、全消費電流は数μアンペアと低
消費電流になる。At this time, the total current consumption is as low as several μA.
【００５３】スリープモードの状態で入力ペンにより、
任意の座標が加圧されると抵抗膜２と導電膜８が接触
し、ＭＰＵ１０の割込み入力端子はローレベル（Ｌ）と
なる。With the input pen in the sleep mode,
When an arbitrary coordinate is pressed, the resistive film 2 and the conductive film 8 come into contact with each other, and the interrupt input terminal of the MPU 10 becomes low level (L).
【００５４】割込み入力端子がローレベルとなるとＭＰ
Ｕ１０はスリープモードより通常モードに復帰し、割込
み処理を行なう。When the interrupt input terminal goes low, MP
U10 returns from the sleep mode to the normal mode and performs an interrupt process.
【００５５】まず、ＭＰＵ１０は割込み処理に入った
後、一定時間（１０msec）待ち、再び割込み入力端子の
レベルを検出する（ステップＳ２-1，Ｓ２-2，Ｓ２-
3）。First, after entering the interrupt processing, the MPU 10 waits for a predetermined time (10 msec) and detects the level of the interrupt input terminal again (steps S2-1, S2-2, S2-).
3).
【００５６】そのとき検出レベルがハイレベルの場合は
ＭＰＵ１０は座標入力のための加圧ではないと判断して
再びスリープモードになる（ステップＳ２-4）。If the detection level is high at this time, the MPU 10 determines that pressure is not being applied for inputting coordinates, and returns to the sleep mode (step S2-4).
【００５７】また、検出レベルがローレベルの場合はＭ
ＰＵ１０は座標入力のための加圧であると判断しスイッ
チＳＷ1 をオフとし、入力ペンの接触点（ＰX ，ＰY ）
の電位をＡ／Ｄコンバータ１１により読み取れるように
すると共に、ＦＥＴＱXa-1〜ＱXa-5及びＦＥＴＱXb-1〜
ＱXb-5をオンに、ＦＥＴＱYa-1〜ＱYa-5，ＦＥＴＱYb -1
〜ＱYb-5をオフにし、Ｘ軸方向の電圧を検出する（接触
点ＰX を求める）（ステップＳ２-5）。When the detection level is low, M
PU10 is turned off the switch SW 1 is determined to be the pressure for the coordinate input, the input pen contact points (P X, P Y)
Is read by the A / D converter 11 and the FETs Q Xa- 1 to Q Xa-5 and the FETs Q Xb-1 to
Turn on Q Xb-5 , FET Q Ya- 1 to Q Ya-5 , FET Q Yb -1
Clear the to Q Yb-5, to detect the voltage of the X-axis direction (Request contact point P X) (step S2-5).
【００５８】次に、入力ペンのＸ軸方向の接触点ＰX の
バラツキを補正するために同一接触点ＰX の電圧を複数
回（３２回）検出する（ステップＳ２-6）。Next, a plurality of times a voltage of the same contact point P X in order to correct the variation of the contact point P X in the X axis direction of the input pen (32 times) detection (step S2-6).
【００５９】次に検出した電圧のバラツキが一定値（３
０mV）以下か否かを検出する（ステップＳ２-7）。ＭＰ
Ｕ１０はバラツキが３０mV以上の場合は入力方法に異常
があるとして座標入力のための加圧ではないと判断し、
ステップＳ２-2に戻る。Next, the variation of the detected voltage is a constant value (3
0mV) or less is detected (step S2-7). MP
If the variation is 30 mV or more, U10 determines that there is an abnormality in the input method and determines that it is not pressurization for coordinate input,
It returns to step S2-2.
【００６０】また、ＭＰＵ１０は全測定値のバラツキが
３０mV以下の場合には入力ペンによる座標入力のための
加圧であると判断して、全測定値を平均してＸ座標ＰX
のデータＸlow とする（ステップＳ２-8）。When the variation of all the measured values is 30 mV or less, the MPU 10 judges that the pressure is applied for inputting the coordinates by the input pen, averages all the measured values, and averages the X coordinate P X.
Is set to the data X low (step S2-8).
【００６１】次に、ＭＰＵ１０はＦＥＴＱXa-1〜ＱXa-5
及びＦＥＴＱXb-1〜ＱXb-5をオフとした後、スイッチＳ
Ｗ1 及びＦＥＴＱXb-1〜ＱXb-5をオンとする（ステップ
Ｓ２-9）。Next, the MPU 10 controls the FETs Q Xa- 1 to Q Xa-5
After turning off the FETs Q Xb-1 to Q Xb-5 , the switch S
W 1 and FETQ Xb-1 ~Q Xb-5 and turned on (step S2-9).
【００６２】次に、ＭＰＵ１０は再び割込み入力端子の
レベルを検出する（ステップＳ２-10 ）。Next, the MPU 10 detects the level of the interrupt input terminal again (step S2-10).
【００６３】ここで、割込み入力端子がハイレベルであ
ると入力ペンにより加圧されていないことになるため、
測定ができないと判断し、ステップＳ２-2に戻る。Here, if the interrupt input terminal is at a high level, it means that no pressure is applied by the input pen.
It is determined that measurement cannot be performed, and the process returns to step S2-2.
【００６４】また、このとき割込み入力端子がローレベ
ルであれば、入力ペンにより加圧されていることになる
ため、次にＹ軸方向の接触点ＰY の検出を行なう。If the interrupt input terminal is at a low level at this time, it means that the input pen is pressurized, and the contact point P Y in the Y-axis direction is detected next.
【００６５】まず、ＦＥＴＱXa-1〜ＱXa-5及びＦＥＴＱ
Xb-1〜ＱXb-5をオフとし、ＦＥＴＱ Ya-1〜ＱYa-5及びＦ
ＥＴＱYb-1〜ＱYb-5をオンとする（ステップＳ２-11
）。First, the FET QXa-1~ QXa-5And FETQ
Xb-1~ QXb-5Is turned off and FET Q Ya-1~ QYa-5And F
ETQYb-1~ QYb-5Is turned on (step S2-11)
).
【００６６】次に、接触点ＰX の検出時と同様にバラツ
キを検出するため、複数（３２）の電圧を測定する（ス
テップＳ２-12 ）。Next, in order to detect the variation in the same manner as in the detection of the contact point P X, to measure the voltages of the plurality (32) (step S2-12).
【００６７】次に全測定のバラツキが一定値（３０mV）
以下か否かを検出する（ステップＳ２-13 ）。Next, the variation of all the measurements is constant (30 mV)
It is detected whether or not it is below (step S2-13).
【００６８】ここで、バラツキが３０mV以上の場合、Ｍ
ＰＵ１０は前述のように座標入力動作ではないと判断
し、ステップＳ２-2に戻る。また、バラツキが３０mV以
下の場合、全測定値を平均し、Ｙ座標のデータＹlaw と
する（ステップＳ２-14 ）。Here, when the variation is 30 mV or more, M
The PU 10 determines that it is not a coordinate input operation as described above, and returns to step S2-2. If the variation is 30 mV or less, all the measured values are averaged to obtain Y-coordinate data Y law (step S2-14).
【００６９】次に、ＭＰＵ１０は再びＦＥＴＱYa-1〜Ｑ
Ya-5及びＦＥＴＱYb-1〜ＱYb-5をオフし、ＦＥＴＱXb-1
〜ＱXb-5及びスイッチＳＷ1 をオンして、割込み入力端
子がローレベルか否かを判断する（ステップＳ２-15 ，
Ｓ２-16 ）。Next, the MPU 10 again operates the FETs Q Ya-1 to Q
Ya-5 and FET Q Yb-1 to Q Yb-5 are turned off, and FET Q Xb-1
To Q Xb-5 and by turning on the switch SW 1, an interrupt input terminal to determine whether the low level (step S2-15,
S2-16).
【００７０】ここで、割込み入力端子がハイレベルとな
っていればＭＰＵ１０は入力ペンによる加圧が一瞬にし
て解除されたことになるため座標入力動作ではないと判
断して、ステップＳ２-2に戻る。Here, if the interrupt input terminal is at the high level, the MPU 10 judges that the pressure input by the input pen has been released instantaneously and determines that it is not a coordinate input operation, and proceeds to step S2-2. Return.
【００７１】また、割込み入力端子がローレベルのとき
はＭＰＵ１０は入力ペンによる加圧が続行しており、座
標入力動作であると判断し、ステップＳ２-8，ステップ
Ｓ２-14 で得たＸ及びＹ座標データＸlaw ，Ｙlaw より
予め得た最大電位、最小電位より式(1),(2) に基づいて
座標入力データを求め、ホスト装置（図示せず）に送信
し、ステップＳ２-3に戻り、上述した処理が行なわれる
（ステップＳ２-17 ）。When the interrupt input terminal is at the low level, the MPU 10 determines that the pressurization by the input pen is continuing and that it is the coordinate input operation, and the X and the values obtained in steps S2-8 and S2-14 are obtained. The coordinate input data is obtained from the maximum potential and the minimum potential obtained in advance from the Y coordinate data X law and Y law based on the equations (1) and (2), and transmitted to the host device (not shown). Then, the processing described above is performed (step S2-17).
【００７２】以上のようにして、入力ペンにより加圧し
た座標を順次読み取る。As described above, the coordinates pressed by the input pen are sequentially read.
【００７３】本実施例によれば、ガラス基板１上に抵抗
膜２及びＦＥＴＱXa，ＱXb，ＱYa，ＱYbを搭載し、ガラ
ス基板１上に抵抗膜２を形成時に形成されたパターンに
より接続が行なわれている。According to this embodiment, the resistance film 2 and the FETs Q Xa , Q Xb , Q Ya , and Q Yb are mounted on the glass substrate 1, and the pattern formed when the resistance film 2 is formed on the glass substrate 1 is formed. A connection has been made.
【００７４】このため、外部との接続ラインはゲートラ
イン４本と電源（ＶCC）接続用に１本、アース接続用に
１本のみでよい。For this reason, only four connection lines to the outside and one for connection to the power supply (V cc ) and one for ground connection are required.
【００７５】このように、外部の接続ライン本数を低減
できる。As described above, the number of external connection lines can be reduced.
【００７６】また、座標入力時にのみＭＰＵ１０を動作
させればよいため、消費電流を低減できる。Further, since the MPU 10 only needs to be operated at the time of inputting coordinates, current consumption can be reduced.
【００７７】図８は本発明の第２実施例の要部の構成図
を示す。同図中、図１乃至図３と同一構成部分には同一
符号を付し、その説明は省略する。FIG. 8 is a block diagram showing a main part of a second embodiment of the present invention. In the figure, the same components as those in FIGS. 1 to 3 are denoted by the same reference numerals, and description thereof will be omitted.
【００７８】本実施例は検出電位ＶX ，ＶY より位置を
算出する方法が第１実施例と異なり、他の構成動作は第
１実施例と同一である。This embodiment is different from the first embodiment in the method of calculating the position from the detection potentials V X and V Y , and the other structural operations are the same as in the first embodiment.
【００７９】本実施例ではＦＥＴＱX ，ＱY と同一のＦ
ＥＴＱZ を用い、演算式の定数を求める。In the present embodiment, the same F is used as the FETs Q X and Q Y.
Using ETQ Z , find the constant of the arithmetic expression.
【００８０】抵抗Ｒ2 とＦＥＴＱZ とを電源ＶCCとアー
ス間に接続し、ＦＥＴＱZ をオン状態としておき、この
ときに実装した場合と同一の電流がＦＥＴＱZ に流れる
ように抵抗Ｒ2 の値を制限する。The resistor R 2 and the FET Q Z are connected between the power supply V CC and the ground, and the FET Q Z is turned on. At this time, the resistor R 2 is connected so that the same current flows through the FET Q Z as when mounted. Limit the value.
【００８１】以上の状態におけるＦＥＴＱZ への印加電
圧を予め測定しておく。[0081] measured in advance a voltage applied to FETs Q Z in the above state.
【００８２】測定方法は、スイッチ回路１４によりＡ／
Ｄコンバータ１１との接続を切換えつつ行なう。The measuring method is as follows.
The connection is performed while switching the connection with the D converter 11.
【００８３】スイッチ回路１４はスイッチＳＷ7 ，ＳＷ
8 ，ＳＷ9 よりなる。スイッチＳＷ 7 は導電膜８とＡ／
Ｄコンバータ１１との間に設けられ導電膜８とＡ／Ｄコ
ンバータ１１との接続をオン・オフする。The switch circuit 14 includes a switch SW7, SW
8, SW9Consisting of Switch SW 7Is the conductive film 8 and A /
The conductive film 8 and the A / D core provided between the
The connection with the inverter 11 is turned on / off.
【００８４】スイッチＳＷ8 は抵抗Ｒ2 及びＦＥＴＱZ
の接続点とＡ／Ｄコンバータ１１との間に設けられ、そ
の接続点とＡ／Ｄコンバータ１１との接続をオン・オフ
する。スイッチＳＷ9 はアースラインとＡ／Ｄコンバー
タ１１との間に設けられ、アースラインとＡ／Ｄコンバ
ータ１１との接続をオン・オフする。The switch SW 8 is connected to the resistor R 2 and the FET Q Z.
Is provided between the A / D converter 11 and the A / D converter 11 to turn on / off the connection between the A / D converter 11 and the connection point. Switch SW 9 is provided between the earth line and the A / D converter 11, to turn on and off the connection between the earth line and the A / D converter 11.
【００８５】ＦＥＴＱZ に印加される電圧Ｖfdを求める
には、まず、スイッチＳＷ7 をオフとする。スイッチＳ
Ｗ8 をオン、スイッチＳＷ9 をオフとして、ＦＥＴＱZ
と抵抗Ｒ2 との接続点の電位を求める。次に、スイッチ
ＳＷ9 をオン、スイッチＳＷ 8 をオフにして、接地レベ
ルを求める。ＭＰＵ１０は接続点の電位と接地レベルと
の電位差を求め、Ｖfdとする。FET QZThe voltage Vfd applied to
First, switch SW7Is turned off. Switch S
W8ON, switch SW9Is turned off and the FET QZ
And resistance RTwoThe potential at the connection point with is determined. Next, switch
SW9ON, switch SW 8Turn off the ground level
Ask for The MPU 10 has a connection point potential and a ground level.
Is obtained and set as Vfd.
【００８６】抵抗膜２にはＦＥＴＱXa，ＱXb又はＦＥＴ
ＱYa，ＱYbを介して電源電圧ＶCCが印加されている。こ
のため、（ＶCC−２Ｖfd）により抵抗膜２に印加される
電圧が求まる。従って、例えば、Ｘ軸方向の接触位置Ｐ
X は次式で求まることになる。The resistive film 2 has the FET Q Xa , Q Xb or FET
The power supply voltage V CC is applied via Q Ya and Q Yb . Thus, obtained is the voltage applied to the resistor film 2 by (V CC -2Vfd). Therefore, for example, the contact position P in the X-axis direction
X is obtained by the following equation.
【００８７】 ＰX ＝ＬX ×｛（ＶX −Ｖfd）／（ＶCC−２×Ｖfd）｝ (3) 但し、ＬX は抵抗膜２のＸ軸方向の長さ、ＶX はＸ軸方
向の接触位置の電位である。P X = L X × {(V X −Vfd) / (V CC −2 × Vfd)} (3) where L X is the length of the resistive film 2 in the X-axis direction, and V X is the X-axis. The potential at the contact position in the direction.
【００８８】同様にＹ軸方向の接触位置ＰY は次式で求
まる。Similarly, the contact position P Y in the Y-axis direction is obtained by the following equation.
【００８９】 ＰY ＝ＬY ×｛（ＶY −Ｖfd）／（ＶCC−２×Ｖfd）｝ (4) 但し、ＬY は抵抗膜２のＹ軸方向の長さ、ＶY は接触位
置の電位である。P Y = L Y × {(V Y −V fd) / (V CC −2 × V fd)} (4) where L Y is the length of the resistance film 2 in the Y-axis direction, and V Y is the contact position. Potential.
【００９０】以上の式(3),(4) により、接触位置
（ＰX ，ＰY ）を求めることができる。From the above equations (3) and (4), the contact position (P X , P Y ) can be obtained.
【００９１】図９は本発明の第３実施例の概略構成図を
示す。同図中、図１乃至図３と同一構成部分には同一符
号を付し、その説明は省略する。FIG. 9 is a schematic block diagram of a third embodiment of the present invention. In the figure, the same components as those in FIGS. 1 to 3 are denoted by the same reference numerals, and description thereof will be omitted.
【００９２】本実施例は第１実施例でＦＥＴに換えダイ
オードをスイッチング素子として用いた構成とされ、ゲ
ートライン４-1〜４-4がなく、ＦＥＴに代えダイオード
を搭載する他は第１実施例と略同じである。[0092] This embodiment is a configuration using the diode instead of FET as a switching element in the first embodiment, the gate line 4 -1 to 4 -4 no other to mount the diode in place of FET first embodiment It is almost the same as the example.
【００９３】抵抗膜２には直交する２軸（Ｘ軸，Ｙ軸）
にそれぞれ対向する電極Ｘa-1 〜Ｘ a-5 ，Ｘb-1 〜Ｘ
b-5 及びＹa-1 〜Ｙa-5 とＹb-1 〜Ｙb-5 が設けられて
いる。電極Ｘa-1 〜Ｘa-5 ，Ｘb-1 〜Ｘb-5 ，Ｙa-1 〜
Ｙa-5 ，Ｙb-1 〜Ｙb-5 はダイオードＤXa-1〜ＤXa-5，
ＤXb-1〜ＤXb-5，ＤYa-1〜ＤYa-5，ＤYb-1〜ＤYb-5に対
応している。電極Ｘa-1 〜Ｘa-5 にはダイオードＤXa-1
〜ＤXa-5のアノードがそれぞれ接続され、電極Ｘb-1 〜
Ｘb-5 にはダイオードＤXb-1〜ＤXb-5のカソードがそれ
ぞれ接続され、電極Ｙa-1 〜Ｙa-5 にはダイオードＤ
Ya-1〜ＤYa-5のカソードがそれぞれ接続され、電極Ｙ
b-1 〜Ｙb-5 にはダイオードＤYb-1〜ＤYb-5のアノード
がそれぞれ接続されている。ダイオードＤXa-1〜ＤXa-5
のカソードとダイオードＤYa-1〜ＤYa-5のアノードはガ
ラス基板１上で共通ラインＬ1 （電源ライン３ｂに対
応）に接続され、スイッチＳＷ10，ＳＷ11を介して電源
電圧ＶCCとアースに接続されている。ダイオードＤXb-1
〜ＤXb-5のアノードとダイオードＤ Yb-1〜ＤYb-5のカソ
ードはガラス基板１上で共通ラインＬ2 （アースライン
３ａに対応）に接続されている。The resistance film 2 has two orthogonal axes (X axis and Y axis).
Electrodes X facing each othera-1~ X a-5, Xb-1~ X
b-5And Ya-1~ Ya-5And Yb-1~ Yb-5Is provided
I have. Electrode Xa-1~ Xa-5, Xb-1~ Xb-5, Ya-1~
Ya-5, Yb-1~ Yb-5Is the diode DXa-1~ DXa-5,
DXb-1~ DXb-5, DYa-1~ DYa-5, DYb-1~ DYb-5To
I am responding. Electrode Xa-1~ Xa-5Has diode DXa-1
~ DXa-5Are connected to each other and an electrode Xb-1~
Xb-5Has diode DXb-1~ DXb-5The cathode is
Connected to each other and the electrode Ya-1~ Ya-5Has diode D
Ya-1~ DYa-5Are connected to each other and the electrode Y
b-1~ Yb-5Has diode DYb-1~ DYb-5Anode
Are connected respectively. Diode DXa-1~ DXa-5
Cathode and diode DYa-1~ DYa-5The anode is
Common line L on glass substrate 11(For power line 3b
A) and switch SWTen, SW11Power through
Voltage VCCAnd connected to earth. Diode DXb-1
~ DXb-5Anode and diode D Yb-1~ DYb-5The Caso
The common line L on the glass substrate 1Two(Earth line
3a).
【００９４】図１０は本発明の第３実施例の要部の平面
図、図１１は本発明の第３実施例の要部の断面図を示
す。同図中、図１，図２，図３と同一構成部分には同一
符号を付し、その説明は省略する。FIG. 10 is a plan view of a main part of the third embodiment of the present invention, and FIG. 11 is a sectional view of a main part of the third embodiment of the present invention. 3, the same components as those in FIGS. 1, 2, and 3 are denoted by the same reference numerals, and description thereof will be omitted.
【００９５】本実施例は図３，図４においてＦＥＴ
ＱXa，ＱYa，ＱXb，ＱYbをダイオードＤ Xa，ＤYa，
ＤXb，ＤYbに代え、ゲートライン４を省略した構成とさ
れている。In this embodiment, the FET shown in FIGS.
QXa, QYa, QXb, QYbTo diode D Xa, DYa,
DXb, DYbAnd the gate line 4 is omitted.
Have been.
【００９６】なお、本実施例ではダイオードを用い、そ
のバイアス方向を切換えることにより、Ｘ軸方向とＹ軸
方向との切換えを行っている。In this embodiment, the switching between the X-axis direction and the Y-axis direction is performed by using a diode and switching its bias direction.
【００９７】バイアス方向の切換えはスイッチＳＷ10，
ＳＷ11，ＳＷ12，ＳＷ13により行なう。The switching of the bias direction is performed by the switches SW 10 ,
Performed by SW 11, SW 12, SW 13 .
【００９８】Ｘ軸方向の座標位置検出を行なう場合には
スイッチＳＷ11，ＳＷ12をオン、スイッチＳＷ10，ＳＷ
13はオフとする。これによりダイオードＤXa-1〜
ＤXa-5，Ｄ Xb-1〜ＤXb-5が順方向にバイアスされ、オン
し、ダイオードＤYa-1〜ＤYa-5，Ｄ Yb-1〜ＤYb-5には逆
方向にバイアスされオフし、抵抗膜２にＸ軸方向に電圧
が印加される。When detecting the coordinate position in the X-axis direction,
Switch SW11, SW12ON, switch SWTen, SW
13Is turned off. This allows the diode DXa-1~
DXa-5, D Xb-1~ DXb-5Is forward biased and turned on
And diode DYa-1~ DYa-5, D Yb-1~ DYb-5Reverse to
In the X-axis direction and turn off.
Is applied.
【００９９】また、Ｙ軸方向の座標位置検出を行なう場
合にはスイッチＳＷ10，ＳＷ13をオン、スイッチＳ
Ｗ11，ＳＷ12をオフする。これによりダイオードＤYa-1
〜ＤYa-5，ＤYb-1〜ＤYb-5が順方向にバイアスされ、オ
ンし、ダイオードＤXa-1〜ＤXa-5，ＤXb-1〜ＤXb-5には
逆方向にバイアスされオフとなり、抵抗膜２にＹ軸方向
に電圧が印加される。To detect the coordinate position in the Y-axis direction, the switches SW 10 and SW 13 are turned on and the switch S
W 11 and SW 12 are turned off. This allows the diode D Ya-1
ＤD Ya-5 , D Yb-1 ＤD Yb- 5 are forward biased and turned on, and the diodes D Xa-1 ＤD Xa-5 , D Xb-1には D Xb-5 have a reverse direction. The bias is turned off, and a voltage is applied to the resistance film 2 in the Y-axis direction.
【０１００】ＭＰＵ１０からのスイッチ制御信号により
スイッチＳＷ10，ＳＷ11，ＳＷ12，ＳＷ13をスイッチン
グ制御することにより、ダイオードＤXa-1〜ＤXa-5，Ｄ
Xb-1〜ＤXb-5，ＤYa-1〜ＤYa-5，ＤYb-1〜ＤYb-5を第１
実施例で説明したＦＥＴＱXa -1〜ＱXa-5，ＱXb-1〜Ｑ
Xb-5，ＱYa-1〜ＱYa-5，ＱYb-1〜ＱYb-5のようにスイッ
チング制御する。By controlling the switching of the switches SW 10 , SW 11 , SW 12 and SW 13 by the switch control signal from the MPU 10 , the diodes D Xa-1 to D Xa-5 and D Xa-1
Xb-1 to D Xb-5 , D Ya-1 to D Ya-5 , D Yb-1 to D Yb-5
FETQ Xa -1 ~Q Xa-5 described in Example, Q Xb-1 ~Q
Switching control is performed as in Xb-5 , Q Ya-1 to Q Ya-5 , and Q Yb-1 to Q Yb-5 .
【０１０１】なお、ＭＰＵ１０における座標位置
（ＰX ，ＰY ）の演算方法は第１実施例及び第２実施例
で示したものと同様となる。Note that the method of calculating the coordinate position (P X , P Y ) in the MPU 10 is the same as that shown in the first and second embodiments.
【０１０２】[0102]
【発明の効果】本発明の請求項１によれば、導電膜と抵
抗膜とが接触した場合に加圧位置の計測を開始させる構
成であるため、抵抗膜に対して常に電圧を印加している
必要がなくなり、従って、消費電流を削減でき、また、
一軸方向の位置計測後、他の軸方向の位置計測を行なう
前に再び導電膜と抵抗膜との接触を検知し直す構成とな
るため、誤って導電膜を加圧し、導電膜と抵抗膜とが接
触しても計測が停止され、誤入力を防止できる等の特長
を有する。 According to the first aspect of the present invention, a conductive film and a resistor are provided.
A mechanism to start measuring the pressurized position when it comes into contact with the anti-membrane
Voltage is always applied to the resistive film
It is no longer necessary, thus reducing current consumption and
After measuring the position in one axis direction, measure the position in the other axis direction
Before contact, the contact between the conductive film and the resistive film is detected again.
Therefore, the conductive film is erroneously pressurized, and the conductive film and the resistive film come into contact with each other.
It has such features that measurement is stopped even if touched, and erroneous input can be prevented .
【０１０３】請求項２によれば、導電膜と前記抵抗膜と
の非接触を検出した場合、予め決められた一定時間経過
した後、再び前記導電膜と前記抵抗膜との接触を検知す
ることにより、導電膜と前記抵抗膜との接触が不安定な
場合でも、誤検出を防止できる等の特長を有する。 According to the second aspect, the conductive film and the resistive film
When a non-contact is detected, a predetermined time elapses
After that, the contact between the conductive film and the resistive film is detected again.
As a result, the contact between the conductive film and the resistance film becomes unstable.
Even in this case, it has features such as erroneous detection can be prevented.
【０１０４】請求項３によれば、予め検出されたスイッ
チング素子の電圧降下に基づいて導電膜により検出した
加圧位置の電位を補正することにより、抵抗膜に印加さ
れる電圧によってのみ位置検出を行うことができるの
で、正確の位置の検出が行える等の特長を有する。 According to the third aspect, the switch detected in advance is used.
Detected by conductive film based on the voltage drop of the switching element
By correcting the potential at the pressing position, the voltage applied to the resistive
Position can be detected only by the voltage
This has the advantage that accurate position detection can be performed.
【０１０５】[0105]
【０１０６】[0106]
【図１】本発明の第１実施例の概略構成図である。FIG. 1 is a schematic configuration diagram of a first embodiment of the present invention.
【図２】本発明の第１実施例の要部の平面図である。FIG. 2 is a plan view of a main part of the first embodiment of the present invention.
【図３】本発明の第１実施例の要部の断面図である。FIG. 3 is a sectional view of a main part of the first embodiment of the present invention.
【図４】１辺の電極数をパラメータとしたときの位置に
対する電界歪みの特性図である。FIG. 4 is a characteristic diagram of electric field distortion with respect to a position when the number of electrodes on one side is used as a parameter.
【図５】本発明の第１実施例の要部の構成図である。FIG. 5 is a configuration diagram of a main part of the first embodiment of the present invention.
【図６】本発明の第１実施例の動作を説明するための図
である。FIG. 6 is a diagram for explaining the operation of the first embodiment of the present invention.
【図７】本発明の第１実施例の動作を説明するための図
である。FIG. 7 is a diagram for explaining the operation of the first embodiment of the present invention.
【図８】本発明の第２実施例の要部の構成図である。FIG. 8 is a configuration diagram of a main part of a second embodiment of the present invention.
【図９】本発明の第３実施例の概略構成図である。FIG. 9 is a schematic configuration diagram of a third embodiment of the present invention.
【図１０】本発明の第３実施例の要部の平面図である。FIG. 10 is a plan view of a main part of a third embodiment of the present invention.
【図１１】本発明の第３実施例の要部の断面図である。FIG. 11 is a sectional view of a main part of a third embodiment of the present invention.
１ ガラス基板 ２ 抵抗膜 ８ 導電膜 １０ ＭＰＵ DESCRIPTION OF SYMBOLS 1 Glass substrate 2 Resistive film 8 Conductive film 10 MPU
───────────────────────────────────────────────────── フロントページの続き (72)発明者 入江 克哉 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 昭58−35679（ＪＰ，Ａ) 特開 昭56−11582（ＪＰ，Ａ) 特開 平１−114923（ＪＰ，Ａ) 特開 平５−265633（ＪＰ，Ａ) 特開 平２−178817（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G06F 3/03 320 G06F 3/03 380 ──────────────────────────────────────────────────続 き Continuation of the front page (72) Inventor Katsuya Irie 1015 Kamikodanaka, Nakahara-ku, Kawasaki-shi, Kanagawa Prefecture Inside Fujitsu Limited (56) References JP-A-58-35679 (JP, A) JP-A-56-11582 (JP, A) JP-A-1-114923 (JP, A) JP-A-5-265633 (JP, A) JP-A-2-178817 (JP, A) (58) Fields investigated (Int. Cl. 7) G06F 3/03 320 G06F 3/03 380
Claims (3)
膜が形成された第１の基板と、該抵抗膜に対向して形成
された導電膜を有し、加圧時に該導電膜の加圧部分が前
記抵抗膜と接触するように形成された第２の基板とより
構成され、前記複数の電極夫々に設けられたスイッチン
グ素子をスイッチング制御することにより、互いに直交
する二軸方向で交互に互いに対向する二辺の点状電極間
に、電圧を印加し、前記加圧部分での前記導電膜の電位
を検出することにより前記加圧部分の座標位置を検出す
る座標入力装置において、前記導電膜と前記抵抗膜との接触を検出する接触検出手
段と、 前記接触検出手段により前記導電膜と前記抵抗膜との接
触を検出し、前記導電膜と前記抵抗膜とが接触している
場合に、前記加圧部分のうち一軸方向の位置計測し、該
一軸方向の位置計測後、再び、前記接触検出手段により
前記導電膜と前記抵抗膜との接触を検出し、前記導電膜
と前記抵抗膜とが接触している場合に、前記加圧部分の
うち他方の軸方向の位置計測を行なう計測手段とを有す
る ことを特徴とする座標入力装置。1. A semiconductor device comprising: a first substrate on which a resistive film having a plurality of point-like electrodes disposed on four sides is formed; and a conductive film formed to face the resistive film, wherein the conductive film is formed when pressurized. A pressure-sensitive portion of the film is constituted by a second substrate formed so as to be in contact with the resistance film, and switching control is performed on switching elements provided on each of the plurality of electrodes, whereby biaxial directions orthogonal to each other are obtained. In a coordinate input device that detects a coordinate position of the pressurized portion by applying a voltage between two point-like electrodes alternately facing each other and detecting a potential of the conductive film at the pressurized portion. A contact detecting means for detecting contact between the conductive film and the resistive film.
And a contact between the conductive film and the resistive film by the contact detecting means.
Touch is detected, and the conductive film is in contact with the resistive film
In this case, the position of the pressurized portion is measured in one axial direction, and
After the position measurement in the uniaxial direction, again by the contact detecting means
Detecting contact between the conductive film and the resistive film,
And the resistive film are in contact with each other,
Measuring means for measuring the position in the other axial direction
Coordinate input device, characterized in that that.
記導電膜と前記抵抗膜との非接触を検出した場合、予め
決められた一定時間経過した後、再び前記導電膜と前記
抵抗膜との接触を検知することを特徴とする請求項１記
載の座標入力装置。2. The measuring means according to claim 1 , wherein said contact detecting means is provided in front of said measuring means.
If non-contact between the conductive film and the resistive film is detected,
After a predetermined period of time has elapsed, the conductive film and the
2. The method according to claim 1, wherein a contact with the resistive film is detected.
On-board coordinate input device.
イッチング素子の電圧降下に基づいて前記導電膜により
検出した加圧位置の電位を補正することを特徴とする請
求項１又は２記載の座標入力装置。3. The apparatus according to claim 1, wherein the measuring means is configured to detect the scan detected in advance.
The conductive film based on the voltage drop of the switching element
A compensation device for correcting the potential of the detected pressing position.
3. The coordinate input device according to claim 1 or 2 .
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8571792A JP3001716B2 (en) | 1992-04-07 | 1992-04-07 | Coordinate input device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8571792A JP3001716B2 (en) | 1992-04-07 | 1992-04-07 | Coordinate input device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05289805A JPH05289805A (en) | 1993-11-05 |
| JP3001716B2 true JP3001716B2 (en) | 2000-01-24 |
Family
ID=13866592
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8571792A Expired - Fee Related JP3001716B2 (en) | 1992-04-07 | 1992-04-07 | Coordinate input device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3001716B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4620512B2 (en) * | 2005-03-30 | 2011-01-26 | 富士通コンポーネント株式会社 | Coordinate detection apparatus and coordinate detection method |
| TWI419034B (en) | 2009-04-03 | 2013-12-11 | Novatek Microelectronics Corp | A control method of detecting a touch event for a touch panel and related device |
| JP5566676B2 (en) * | 2009-12-18 | 2014-08-06 | 富士通コンポーネント株式会社 | Touch panel and touch panel coordinate detection method |
-
1992
- 1992-04-07 JP JP8571792A patent/JP3001716B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05289805A (en) | 1993-11-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5451724A (en) | Touch panel for detecting a coordinate of an arbitrary position where pressure is applied | |
| EP0541102B1 (en) | Coordinates input device | |
| US7236160B2 (en) | Apparatus and method for driving a touch panel having a variable resistor for maintaining a desired voltage difference between electrodes | |
| US6278444B1 (en) | Low current four-wire interface for five-wire resistive touch-screen | |
| KR100217794B1 (en) | Detector of coordinates of the touch panel | |
| JPH05265633A (en) | Touch panel | |
| JP3190407B2 (en) | Touch panel device | |
| JP3001716B2 (en) | Coordinate input device | |
| JP4508886B2 (en) | Resistive touch panel | |
| JP3351080B2 (en) | Analog touch switch | |
| JP3234137B2 (en) | Pen-on detection method of resistance pressure-sensitive tablet and resistance pressure-sensitive tablet | |
| JPS6130289B2 (en) | ||
| KR100453173B1 (en) | Touch panel and apparatus and method for driving thereof | |
| JP3342539B2 (en) | Coordinate input device | |
| JPH05127827A (en) | Touch panel input device | |
| KR100658521B1 (en) | Apparatus for Driving Touch Panel | |
| JPH0113124B2 (en) | ||
| JPS648370B2 (en) | ||
| JP3004837B2 (en) | Tablet input device | |
| JPH09146682A (en) | Coordinate input device | |
| JPH0654458B2 (en) | Touch panel input device | |
| JP3114774B2 (en) | Input panel manufacturing method | |
| JPS61193228A (en) | Pressure-sensitive coordinate input device | |
| JPS6029972B2 (en) | Pressure sensitive tablet device | |
| JPS5837782A (en) | Resistive film split type coordinate input device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19991026 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101112 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |