JP2998629B2

JP2998629B2 - 光半導体装置とその製造方法

Info

Publication number: JP2998629B2
Application number: JP8032385A
Authority: JP
Inventors: 康隆阪田
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1995-03-31
Filing date: 1996-02-20
Publication date: 2000-01-11
Anticipated expiration: 2016-02-20
Also published as: JPH08330676A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、活性層を選択成長
により作製した埋め込みヘテロ構造光半導体装置とその
製造方法に関する。

【０００２】

【従来の技術】半導体レーザの低閾値化，高出力化を図
るためには、活性領域層以外を流れるリーク電流（無効
電流）の低減及び導波路の伝搬損失の低減が必須であ
る。埋め込みヘテロ（ＢＨ；ＢｕｒｉｅｄＨｅｔｅｒ
ｏｓｔｒｕｃｔｕｒｅ）構造レーザは、従来電流ブロッ
ク層として、ｐ−ｎ接合や高抵抗半導体層（Ｆｅ及びＴ
ｉドープ等）が用いられており、ｐ基板を用いたＢＨレ
ーザの例としては、電子情報通信学会、１９９４年春季
大会講演論文集、Ｃ−２１３（４−２１０頁）で魚見ら
が報告した例［第１の従来例］、および河野らが同様な
構造を特開平６−１２５１３１号公報［第２の従来例］
において提案している。また第１、第２の従来例と、ほ
ぼ同様な構造であるが、電流ブロック効果を増大させた
構造が、寺門により特願平５−１２７２２１［第３の従
来例］において提案されている。

【０００３】図３１を用いて、第１、第２の従来例につ
いて説明する。図３１（ａ）〜（ｄ）は作製工程順断面
図である。まず図３１（ａ）の様に、ｐ−ＩｎＰ基板１
上にｐ−ＩｎＰクラッド層２、活性層３、ｎ−ＩｎＰク
ラッド層４を有機金属気相成長法（ＭＯＶＰＥ；Ｍｅｔ
ａｌ−ＯｒｇａｎｉｃＶａｐｅｒＰｈａｓｅＥｐ
ｉｔａｘｙ）によりエピタキシャル成長する。その後図
３１（ｂ）に示す様に、ＳｉＯ₂マスク１４を形成した
後、エッチングによりメサストライプ構造とする。次
に、図３１（ｃ）の様にメサストライプの側面をｐ−Ｉ
ｎＰ層５、ｎ−ＩｎＰ層６、ｐ−ＩｎＰ層７、ｎ−Ｉｎ
Ｐ層８で埋め込み成長し、電流ブロック構造とする。そ
して最後に、ＳｉＯ₂マスクを除去し、ｎ−ＩｎＰ層
９、ｎ−ＩｎＧａＡｓＰ層１０で平坦に埋め込んだ後、
図３１（ｄ）の様に電極形成プロセスを行いレーザ構造
としている。

【０００４】ここで、ｐ−ＩｎＰ層５及びｎ−ＩｎＰ電
流ブロック層６の膜厚制御が重要となっている。つま
り、ｎ−ＩｎＰ電流ブロック層６がｎ−ＩｎＰクラッド
層４とつながらないようにするために、ｐ−ＩｎＰ層５
の成長時に、（１００）面に対して、７６±５°となる
（１３３）面が出るように成長膜厚を制御しなければな
らない。さらにこのｐ−ＩｎＰ層５上に成長するｎ−Ｉ
ｎＰ電流ブロック層６はメサ最上部に達する前（ＳｉＯ
₂膜１４に接する前）に成長を終了する必要がある。

【０００５】これらの膜厚制御は、図３１（ｂ）に示し
たメサエッチング工程における、メサ幅あるいは、メサ
深さに大きく依存するが、ＳｉＯ₂マスク１４とｎ−Ｉ
ｎＰクラッド層４との界面をサイドエッチングさせるこ
とにより、メサ幅およびメサ深さを制御しているため、
ＳｉＯ₂マスク１４とｎ−ＩｎＰクラッド層４との密着
性やＳｉＯ₂マスク１４の膜質、あるいは、エッチャン
トの濃度や温度によって、エッチング形状が大きく変化
してしまうため、最適な構造を制御性、再現性良くかつ
歩留まり高く作製することが困難であるという問題点が
あった。

【０００６】次に、図３２を用いて第３の従来例につい
て説明する。第３の従来例は基本的には第１、第２の従
来例に類似な構造及び製造方法であるが、図３２（ｃ）
にある様に、電流ブロック構造が異なる。異なる点は、
ＩｎＧａＡｓＰ層７ｂの存在である。電流ブロック構造
を構成するｐｎｐｎサイリスタ構造のゲートに注入され
る正孔のライフタイムをこのＩｎＧａＡｓＰ層７ｂで発
光再結合させることで下げることが可能となり、サイリ
スタのターンオン動作を抑制できる。従って、高温にお
いても漏れ電流が抑制されるため、発振しきい値電流の
温度特性に優れる。しかしながら、この第３の従来例は
第１、第２の従来例と同様、活性層のメサストライプ構
造をエッチング工程によって形成するため、これらの従
来例と同じく最適な構造を制御性、再現性良くかつ歩留
まり高く作製することが困難であるという問題点があ
る。

【０００７】次に、半導体層のエッチングを用いること
なく、光導波路を作製できるため、制御性、再現性に優
れるＭＯＶＰＥ選択成長法により作製した半導体レーザ
の従来例を示す。図３３は、電子情報通信学会、１９９
３年秋季大会講演論文集、Ｃ−９８（４−１７８頁）で
加藤らが報告した半導体光集積装置［第４の従来例］の
工程順断面図である。まず、図３３（ａ）の様にｎ−Ｉ
ｎＰ基板２１上［０１１］方向に一対のＳｉＯ₂ストラ
イプマスク２０を間隔１．５〜２．０μｍに形成する。
次に、図３３（ｂ）の様に、ＳｉＯ₂マスク２０に挟ま
れた領域へ、ｎ−ＩｎＰクラッド層２２、活性層２３、
およびｐ−ＩｎＰクラッド層２４をＭＯＶＰＥ選択成長
により形成する。このときこれらの多層膜で形成される
光導波路の側面は、（１１１）Ｂ面の結晶面が自然に形
成されるため、非常に均一性高くメサストライプ構造が
作製される。

【０００８】次に、図３３（ｃ）の様に、メサストライ
プ脇のＳｉＯ₂マスク２０の幅広げを行った後、ｐ−Ｉ
ｎＰ層２５、ｐ−ＩｎＧａＡｓキャップ層２６をＭＯＶ
ＰＥ選択成長により、エピタキシャル成長する。最後に
電極形成プロセスを経て、図３３（ｄ）の様なレーザ構
造としている。

【０００９】このように、半導体層のエッチングを行う
ことなく、光導波路の形成を行うことができることか
ら、制御性、再現性に優れ、歩留まり高く半導体レーザ
を作製することができる。しかしながらこの構造では、
電流ブロック構造を導入できないため、レーザ発振しき
い値の低減および高光出力動作が困難であるという問題
点があった。

【００１０】次に、第５の従来例について説明する。第
５の従来例は第４の従来例と同様、ＭＯＶＰＥ選択成長
により作製する半導体レーザに、電流ブロック構造の付
加を試みた例である。図３４は、１９９３年秋季応用物
理学会、２７ｐ−ＺＴ−９および、２７ｐ−ＺＴ−１０
で近藤らが報告した半導体レーザの工程断面図である。

【００１１】まず図３４（ａ）の様に、（１００）ｎ−
ＩｎＰ基板５１の上へ、マスク幅２〜８μｍの一対のＳ
ｉＮｘストライプマスク３０ｂを間隔２μｍで［０１
１］方向へパターニングする。次に、ｎ−ＩｎＰバッフ
ァ層５２、ＩｎＧａＡｓ／ＩｎＡｌＡｓＭＱＷ活性層
５３、ｐ−ＩｎＰクラッド層５４をＭＯＶＰＥ選択成長
により形成する。次に、ＳｉＮｘストライプマスク３０
ｂを除去した後、図３４（ｃ）〜（ｅ）に示すように、
ｐ−ＩｎＰ層５５、ｎ−ＩｎＰ層５６、ｐ−ＩｎＰ層５
７３ｐ−ＩｎＧａＡｓＰ層５８を全面に成長する。ここ
で、ｎ−ＩｎＰ層５６の成長において、ドーパントに１
×１０¹⁹ｃｍ^-3以上のＳｅを用いている。この結果、ｎ
−ＩｎＰ層５６は活性層上部の（１００）面には成長せ
ず、電流ブロック構造が実現できるというものである。
これは、Ｓｅを高ドーピングすると、ＩｎＰの（１０
０）面が安定化し、表面マイグレーション長が長くなる
ためである。最後に、図３４（ｆ）に示すように電極形
成プロセスをへてレーザ構造としている。

【００１２】このように、制御性、再現性に優れるＭＯ
ＶＰＥ選択成長レーザに電流狭窄機構を簡便な手法で取
り付けることができるが、ｐ−ＩｎＰクラッド層５７
と、ｐ−ＩｎＰ電流ブロック層５５との接触領域が比較
的大きくなり、これがリーク電流（無効電流）経路とな
るため、しきい値電流の上昇や、スロープ効率の低下と
いった問題を引き起こす。また第５の従来例の手法で
は、ｐ−ＩｎＰ基板上のレーザに対する電流ブロック構
造は実現できないといった問題がある。

【００１３】

【発明が解決しようとする課題】魚見および河野らによ
って報告、提案された第１、第２の従来例（図３１）お
よび寺門らによって提案された第３の従来例（図３２）
では、電流ブロック構造の作製において、厳密なエッチ
ング工程および埋め込み成長時の正確な膜厚制御が必要
であることから、良好な構造を、再現性よく高歩留まり
で作製することが困難であるという問題がある。

【００１４】一方、加藤らによって報告されている第４
の従来例（図３３）では、光導波路の形成において、半
導体のエッチング工程を必要としないため、制御性、再
現性よく、高歩留まりで半導体レーザを作製することが
できる。しかしながら、電流ブロック構造を導入するこ
とが困難であることから、しきい値電流の上昇や高注入
電流時の光出力飽和といった問題がある。

【００１５】また、近藤らによって報告されている第５
の従来例（図３４）では、電流ブロック構造の導入が可
能であるが、リーク電流経路が広いため、しきい値電流
の上昇やスロープ効率の低下といった問題が残る。また
ｐ型基板上のレーザに対する電流ブロック構造は実現で
きないといった問題がある。

【００１６】本発明はこのような状況に鑑みてなされた
ものであり、その目的とするところは、第１にリーク電
流（無効電流）の少ない光半導体装置の構造及びその製
造方法を提供することであり、第２にこの様な構造を、
制御性、再現性よく高歩留まりで実現しうるようにする
ことである。

【００１７】

【課題を解決するための手段】本発明によれば、第一導
電型半導体基板上に、活性層を含む多層構造を光導波路
として直接選択成長により形成し、活性層を含む多層構
造側面を第一導電型半導体層及び第二導電型半導体層を
含む半導体多層膜で埋め込み、且つ第二導電型半導体層
の一部領域が第一導電型に反転している光半導体装置が
得られる。

【００１８】また、本発明によれば、第一導電型半導体
基板上へ一対のストライプマスクを形成する工程と、こ
れらストライプマスクに挟まれた領域へ活性層を含む多
層構造を選択的にエピタキシャル成長する工程と、スト
ライプマスクを除去し、エピタキシャル成長層上に成長
阻止マスクを形成する工程と、成長阻止マスク以外の領
域へ第一導電型電流ブロック層および第二導電型電流ブ
ロック層を順次エピタキシャル成長する工程と、第二導
電型電流ブロック層の一部を第一導電型に反転させる工
程と、第一導電型半導体層をエピタキシャル成長する工
程と、成長阻止マスクを除去した後、第二導電型半導体
層をエピタキシャル成長する工程を含む光半導体装置の
製造方法が得られる。

【００１９】また、本発明によれば、第一導電型半導体
基板上に形成された第二導電型半導体層上に活性層を含
む多層構造を光導波路として直接選択成長により形成
し、活性層を含む多層構造側面を、第一導電型半導体層
及び第二導電型半導体層を含む半導体多層膜で埋め込
み、且つ活性層直下の第二導電型半導体層が第一導電型
に反転している光半導体装置が得られる。

【００２０】また、本発明によれば、第一導電型半導体
基板上に第二導電型半導体層をエピタキシャル成長する
工程と、第二導電型半導体層上に一対のストライプマス
クを形成する工程と、これらストライプマスクに挟まれ
た領域の第二導電型半導体層を第一導電型に反転させる
工程と、ストライプマスクを成長阻止マスクとして活性
層を含む半導体多層構造を選択的にエピタキシャル成長
する工程と、ストライプマスクを除去し、活性層を含む
半導体多層構造上に成長阻止マスクを形成する工程と、
成長阻止マスク以外の領域へ第一導電型電流ブロック層
をエピタキシャル成長する工程と、成長阻止マスクを除
去した後、全面に第二導電型半導体層をエピタキシャル
成長する工程とを含む光半導体装置の製造方法が得られ
る。前記いずれの場合も第一導電型がｐ型であり、第２
導電型がｎ型であることが望ましい。

【００２１】また、本発明によれば、ｐ型半導体基板上
に、（１１１）Ｂ面と（１００）面とで囲まれた活性層
を含む多層構造光導波路を有し、多層構造光導波路が、
ｐ型半導体カバー層およびｎ型半導体電流ブロック層お
よびｐ型半導体電流ブロック層を含む半導体多層膜、お
よびｎ型クラッド層で埋め込まれ、かつｎ型半導体層と
ｎ型クラッド層とが分離している光半導体装置が得られ
る。ｐ型半導体電流ブロック層としては、ＩｎＧａＡｓ
Ｐを用いることができる。ｐ型半導体電流ブロック層の
ドーピング濃度は、ｎ型半導体電流ブロック層のドーピ
ング濃度よりも高くされている。多層構造光導波路の軸
を［０１１］方向から、［０１−１］方向へ回転しても
よく、回転角度としては３度以上が望ましい。上記ｐ型
半導体カバー層およびｎ型半導体電流ブロック層および
ｐ型半導体電流ブロック層を含む半導体多層膜構造が先
導波路に接する領域を、導波路軸方向にジグザグ状にし
てもよい。ｎ型半導体電流ブロック層が［１１１］Ｂ面
へ張り出しがないことが必要であるが、これにはｎ型半
導体ブロック層に１×１０¹⁹ｃｍ^-3以上のセレンや硫黄
をドーピングすることが有効である。

【００２２】また、本発明によれば、ｐ型半導体基板上
へ、一対のストライプマスクを形成する工程と、ストラ
イプマスクに挟まれた領域へ、活性層を含む多層構造を
選択的にエピタクシャル成長する工程と、ストライプマ
スクを除去する工程と、エプタクシャル成長層上に成長
阻止マスクを形成する工程と、成長阻止マスク以外の領
域へｐ型半導体カバー層、ｎ型半導体電流ブロック層お
よび、ｐ型半導体電流ブロック層を順次エピタキシャル
成長する工程とを含む光半導体装置の製造方法が得られ
る。ｐ型半導体カバー層、ｎ型半導体電流ブロック層お
よびｐ型半導体電流ブロック層の成長方法としては、有
機金属気相成長法が適している。ｐ型半導体カバー層、
ｎ型半導体電流ブロック層およびｐ型半導体電流ブロッ
ク層の成長圧力をそれぞれＰ１，Ｐ２，Ｐ３とすると
き、Ｐ１≧Ｐ２，Ｐ３≧Ｐ２の条件を満たすことが望ま
しい。また、ｐ型半導体カバー層、ｎ型半導体電流ブロ
ック層およびｐ型半導体電流ブロック層の成長温度をそ
れぞれＴ１，Ｔ２，Ｔ３とし、成長速度をそれぞれＲ
１，Ｒ２，Ｒ３とするとき、温度はＴ１≦Ｔ２，Ｔ３≦
Ｔ２、速度はＲ１≧Ｒ２，Ｒ３≧Ｒ２の条件を満たすよ
うにするのが適当である。

【００２３】

【発明の実施の形態】次に本発明について図面を参照し
て説明する。図２は本発明の第１の実施の形態を説明す
るための工程断面図であり、図１は第１の実施の形態に
より作製された半導体レーザの斜視図である。まず、図
２（ａ）に示すように、ｐ−ＩｎＰ基板３１上に、ＣＶ
Ｄ法によりＳｉＯ₂を堆積し、これをｐ−ＩｎＰ基板の
＜０１１＞方向へストライプが向くようにパターニング
して、ＳｉＯ₂マスク３０を形成する。ここで、マスク
間隙幅は、１．５μｍであり、マスク幅は、１０μｍに
形成されている。

【００２４】次に、図２（ｂ）の様に、ｐ−ＩｎＰクラ
ッド層（キャリア密度７×１０¹⁷ｃｍ^-3）３２を０．２
μｍ厚、アンドープＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多
重量子井戸（ＭＱＷ）活性層（波長１．３μｍ、厚さ
０．２μｍ）３３、およびｎ−ＩｎＰクラッド層の一部
３４を０．２μｍ厚にＭＯＶＰＥ選択成長によりエピタ
キシャル成長させる。ここで活性層３３はアンドープＩ
ｎＧａＡｓ／ＩｎＧａＡｓＰＭＱＷ活性層あるいは、
アンドープＩｎＧａＡｓＰバルク活性層でもよく、Ｉｎ
ＧａＡｓＰ／ＩｎＧａＡｓＰＭＱＷ構造に限定されな
い。ＭＯＶＰＥ選択成長で形成された、ダブルヘテロ
（ＤＨ）構造３２、３３、３４の側面は、ＭＯＶＰＥ成
長法の成長速度の面方位依存性から、（１１１）Ｂ面が
自動的に形成され、非常に平滑な鏡面構造となる。この
結果、光導波路の散乱損失を極めて低く抑えることがで
きる。

【００２５】その後、図２（ｃ）の様に、ｎ−ＩｎＰク
ラッド層３４の上にＳｉＯ₂マスク３５をパターニング
し、ＤＨ構造の両脇をｐ−ＩｎＰ層３６（キャリア濃度
７×１０¹⁷ｃｍ^-3、厚さ０．５μｍ）、ｎ−ＩｎＰ層３
７（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ０．７μｍ）
で埋め込む。この状態で一旦成長を停止し、ＰＨ₃を１
００ｓｃｃｍ、ＤＥＺｎを１００ｓｃｃｍ流しながら６
０秒間待機すると、図２（ｄ）の様に、ｎ−ＩｎＰ層３
７の表面にｐ型反転層３８（厚さ０．１〜０．２μｍ）
が形成される。続いて図２（ｅ）に示すように、ｐ−Ｉ
ｎＰ層３９（キャリア濃度７×１０¹⁷ｃｍ^-3、厚さ０．
５μｍ）、ｎ−ＩｎＰ層４０（キャリア濃度１×１０¹⁸
ｃｍ^-3、厚さ０．２μｍ）を成長する。ｎ−ＩｎＰ層４
０は成長界面にｐｎ接合が形成されるのを防ぐために挿
入したものであり、本発明において必ずしも必要とする
ものではない。

【００２６】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャップ層４２
（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で
埋め込んだ。最後に図２（ｆ）の様に電極形成工程を経
て、図１の様なレーザ構造とした。

【００２７】本実施の形態により作製した半導体レーザ
を１５０μｍ長に切り出し、前端面に８０％、後端面に
９５％の高反射膜コーティングを施し測定したところ、
レーザ発振波長１．３０μｍ、閾値電流１．０ｍＡ、ス
ロープ効率０．５０Ｗ／Ａの素子が高歩留まりで実現で
きた。

【００２８】図１は、ＭＯＶＰＥ選択成長により直接光
導波路を作製し、さらに電流ブロック構造を導入した半
導体レーザの構造斜視図である。この構造では、光導波
路を構成する多層膜３２、３３、３４を、ＭＯＶＰＥ選
択成長により形成するため、半導体層のエッチング工程
を必要としない。従って、従来の半導体レーザの製造工
程において、半導体層のエッチング時にエッチャントの
温度や濃度あるいは攪拌の仕方などの違いにより発生し
ていた工程ばらつきを、非常に低く抑えることが可能と
なる。さらに、ＭＯＶＰＥ選択成長により直接形成した
光導波路構造では、導波路側面が特定の結晶面となるた
め、鏡面に近い非常に平滑な面となる。そのため、従来
のエッチング工程により形成していた光導波路構造と比
較して、導波光の散乱損失を低く抑えることができる。
以上のようにＭＯＶＰＥ選択成長を用いると、非常に低
損失な光導波路を均一性、再現性良く、かつ高歩留まり
で作製できる。

【００２９】次に、本実施の形態における電流ブロック
構造の作製原理について述べる。ＭＯＶＰＥ選択成長に
より作製した光導波路の両脇にｐｎｐｎ電流ブロック構
造を導入する工程で、ｎ−ＩｎＰ電流ブロック層３７と
ｎ−ＩｎＰクラッド層４１が接すると、電流ブロック構
造として機能しない。そこで、本実施の形態において
は、ｎ−ＩｎＰ電流ブロック層３７の一部をＺｎの開管
拡散にて、ｐ型反転させることで、ｎ−ＩｎＰブロック
層３７とｎ−ＩｎＰクラッド層４１が接することを防止
する。この手法では、電流ブロック層のＭＯＶＰＥ成長
とＺｎ拡散とを同一の工程で実施できるため成長回数の
増加などの問題は生じない。

【００３０】図３、図４を用いてＺｎ拡散について説明
する。ＭＯＶＰＥ炉内にて、ホスフィン（ＰＨ₃）ガス
雰囲気中で、Ｚｎドーパントであるジエチルジンク（Ｄ
ＥＺｎ）又はジメチルジンク（ＤＭＺｎ）を流すと、結
晶に対しＺｎの拡散が生じる。図３に示す様に、Ｚｎの
拡散濃度はＤＥＺｎの流量で制御できる。一方、拡散深
さは、図４に示している様に、拡散時間で制御できる。
図３、図４は、キャリア濃度ｎ＝２×１０¹⁸ｃｍ^-3のＩ
ｎＰ基板に対し、拡散温度６００℃、ＰＨ₃流量１００
ｓｃｃｍで行った実験結果である。なおホール濃度の測
定にはＣ−Ｖ法を用いた。この拡散温度、ＰＨ₃流量は
ＭＯＶＰＥ結晶成長の成長温度、ＰＨ₃流量と同じであ
ることから、結晶成長の途中でＺｎ拡散を行い、拡散工
程の終了後、連続して結晶成長を行うことが可能であ
る。

【００３１】次に図６、図５を用いて、本発明の第２の
実施の形態について説明する。図６は第２の実施の形態
を説明するための工程断面図であり、図５は第２の実施
の形態により作製された半導体レーザの斜視図である。
まず、図６（ａ）に示すように、ｐ−ＩｎＰ基板３１上
にｎ−ＩｎＰ層３７（キャリア濃度１×１０¹⁸ｃｍ^-3、
厚さ０．５μｍ）を全面に成長させる。次に、図６
（ｂ）に示すように、ｎ−ＩｎＰ層３７上に、ＣＶＤ法
によりＳｉＯ₂を堆積し、これを＜０１１＞方向へスト
ライプが向くようにパターニングし、ＳｉＯ₂マスク３
０を形成する。ここで、マスク間隙幅は、１．５μｍで
あり、マスク幅は、１０μｍに形成されている。

【００３２】次に、ＭＯＶＰＥ炉内にて、ＰＨ₃を１０
０ｓｃｃｍ、ＤＥＺｎを１００ｓｃｃｍ流しながら、６
００℃で１５分間待機する。すると、図６（ｃ）の様
に、ＳｉＯ₂マスクのない領域３８がｐ型反転する。

【００３３】次に、第１の実施の形態と同様、図６
（ｄ）の様に、ｐ−ＩｎＰクラッド層（キャリア密度７
×１０¹⁷ｃｍ^-3）３２を０．２μｍ厚、アンドープＩｎ
ＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸（ＭＱＷ）活
性層（波長１．３μｍ、厚さ０．２μｍ）３３、および
ｎ−ＩｎＰクラッド層の一部３４を０．２μｍ厚にＭＯ
ＶＰＥ選択成長によりエピタキシャル成長させる。ここ
で活性層３３はアンドープＩｎＧａＡｓ／ＩｎＧａＡｓ
ＰＭＱＷ活性層あるいは、アンドープＩｎＧａＡｓＰ
バルク活性層でもよく、ＩｎＧａＡｓＰ／ＩｎＧａＡｓ
ＰＭＱＷ構造に限定されない。

【００３４】ＭＯＶＰＥ選択成長で形成された、ダブル
ヘテロ（ＤＨ）構造３２、３３、３４の側面は、ＭＯＶ
ＰＥ成長法の成長速度の面方位依存性から、（１１１）
Ｂ面が自動的に形成され、非常に平滑な鏡面構造とな
る。この結果、光導波路の散乱損失を極めて低く抑える
ことができる。

【００３５】次に図６（ｅ）の様に、ｎ−ＩｎＰクラッ
ド層３４の上にＳｉＯ₂マスク３５を形成し、これを成
長阻止マスクとして、ｐ−ＩｎＰ層３９（キャリア密度
７×１０¹⁷ｃｍ^-3、厚さ０．７μｍ）、ｎ−ＩｎＰ層４
０（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ０．２μｍ）
を成長する。ｎ−ＩｎＰ層４０は成長界面にｐｎ接合が
形成されるのを防ぐために挿入したものであり、本発明
において必ずしも必要とするものではない。

【００３６】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャップ層４２
（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で
埋め込んだ。最後に図６（ｆ）の様に電極形成工程を経
て、図５の様なレーザ構造とした。

【００３７】本実施の形態により作製した半導体レーザ
を１５０μｍ長に切り出し、前端面に８０％、後端面に
９５％の高反射膜コーティングを施し測定したところ、
レーザ発振波長１．３０μｍ、閾値電流１．０ｍＡ、ス
ロープ効率０．５０Ｗ／Ａの素子が高歩留まりで実現で
きた。

【００３８】図７を参照して本発明の第３の実施の形態
について説明する。図７は第３の実施の形態を説明する
ための工程断面図である。まず、図７（ａ）に示すよう
に、ｐ−ＩｎＰ基板３１上に、ＣＶＤ法によりＳｉＯ₂
を堆積し、これをｎ−ＩｎＰ基板の＜０１１＞方向へス
トライプが向くようにパターニングし、ＳｉＯ₂マスク
３０を形成する。ここで、マスク間隙幅は、１．５μｍ
であり、マスク幅は１０μｍに形成されている。

【００３９】次に、図７（ｂ）の様に、Ｐ−ＩｎＰクラ
ッド層（キャリア密度７×１０¹⁷ｃｍ^-3）３２を０．２
μｍ厚、アンドープＩｎＧａＡｓＰ／ＩｎＧａＡｓＰ多
重量子井戸（ＭＱＷ）活性層（波長１．３μｍ、厚さ
０．２μｍ）３３、およびｎ−ＩｎＰクラッド層の一部
３４を０．２μｍ厚にＭＯＶＰＥ選択成長によりエピタ
キシャル成長させる。ここで活性層３３はアンドープＩ
ｎＧａＡｓ／ＩｎＧａＡｓＰＭＱＷ活性層あるいは、
アンドープＩｎＧａＡｓＰバルク活性層でもよく、Ｉｎ
ＧａＡｓＰ／ＩｎＧａＡｓＰＭＱＷ構造に限定されな
い。

【００４０】ＭＯＶＰＥ選択成長で形成された、ダブル
ヘテロ（ＤＨ）構造３２、３３、３４の側面は、ＭＯＶ
ＰＥ成長法の成長速度の面方位依存性から、（１１１）
Ｂ面が自動的に形成され、非常に平滑な鏡面構造とな
る。この結果、光導波路の散乱損失を極めて低く抑える
ことができる。

【００４１】その後、図７（ｃ）の様に、ｎ−ＩｎＰク
ラッド層３４の上にＳｉＯ₂マスク３５をパターニング
し、ＤＨ構造の両脇をｐ−ＩｎＰ層３６（キャリア濃度
７×１０¹⁷ｃｍ^-3、厚さ０．５μｍ）、ｎ−ＩｎＰ層３
７（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ０．７μｍ）
で埋め込む。この状態で一旦成長を停止し、ＰＨ₃を１
００ｓｃｃｍ、ＤＥＺｎを１００ｓｃｃｍ流しながら６
０秒間待機すると、図７（ｄ）の様に、ｎ−ＩｎＰ層３
７の表面にｐ型反転層３８（厚さ０．１〜０．２μｍ）
が形成される。続いて図７（ｅ）に示すように、ｐ−Ｉ
ｎＰ層３９（キャリア濃度７×１０¹⁷ｃｍ^-3、厚さ０．
５μｍ）、アンドープＩｎＧａＡｓＰ層３９ｂ（バンド
ギャップ波長１．２μｍ、厚さ０．１μｍ）、ｎ−Ｉｎ
Ｐ層４０（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ０．２
μｍ）を成長する。ｎ−ＩｎＰ層４０は成長界面にｐｎ
接合が形成されるのを防ぐために挿入したものであり、
本発明において必ずしも必要とするものではない。

【００４２】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャップ層４２
（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で
埋め込んだ。最後に図７（ｆ）の様に電極形成工程を経
てレーザ構造とした。

【００４３】本実施の形態により作製した半導体レーザ
を１５０μｍ長に切り出し、前端面に８０％、後端面に
９５％の高反射膜コーティングを施し測定したところ、
レーザ発振波長１．３０μｍ、２０℃での閾値電流０．
８ｍＡ、スロープ効率０．５０Ｗ／Ａ、８５℃での閾値
電流４．５ｍＡ、スロープ効率０．４Ｗ／Ａの素子が高
歩留まりで実現できた。

【００４４】図８を用いて、本発明の第４の実施の形態
について説明する。図８は第４の実施の形態を説明する
ための工程断面図である。まず、図８（ａ）に示すよう
に、ｐ−ＩｎＰ基板３１上にｎ−ＩｎＰ層３７（キャリ
ア濃度１×１０¹⁸ｃｍ^-3、厚さ０．５μｍ）を全面に成
長させる。次に、図８（ｂ）に示すように、ｎ−ＩｎＰ
層３７上に、ＣＶＤ法によりＳｉＯ₂を堆積し、これを
＜０１１＞方向へストライプが向くようにパターニング
し、ＳｉＯ₂マスク３０を形成する。ここで、マスク間
隙幅は１．５μｍであり、マスク幅は、１０μｍに形成
されている。次に、ＭＯＶＰＥ炉内にて、ＰＨ₃を１０
０ｓｃｃｍ、ＤＥＺｎを１００ｓｃｃｍ流しながら、６
００℃で１５分間待機する。すると、図８（ｃ）の様
に、ＳｉＯ₂マスクのない領域３８がｐ型反転する。

【００４５】次に、第１の実施の形態と同様、図８
（ｄ）の様に、ｐ−ＩｎＰクラッド層（キャリア密度７
×１０¹⁷ｃｍ^-3）３２を０．２μｍ厚、アンドープＩｎ
ＧａＡｓＰ／ＩｎＧａＡｓＰ多重量子井戸（ＭＱＷ）活
性層（波長１．３μｍ、厚さ０．２μｍ）３３、および
ｎ−ＩｎＰクラッド層の一部３４を０．２μｍ厚にＭＯ
ＶＰＥ選択成長によりエピタキシャル成長させる。ここ
で活性層３３はアンドープＩｎＧａＡｓ／ＩｎＧａＡｓ
ＰＭＱＷ活性層あるいは、アンドープＩｎＧａＡｓＰ
バルク活性層でもよく、ＩｎＧａＡｓＰ／ＩｎＧａＡｓ
ＰＭＱＷ構造に限定されない。

【００４６】ＭＯＶＰＥ選択成長で形成された、ダブル
ヘテロ（ＤＨ）構造３２、３３、３４の側面は、ＭＯＶ
ＰＥ成長法の成長速度の面方位依存性から、（１１１）
Ｂ面が自動的に形成され、非常に平滑な鏡面構造とな
る。この結果、光導波路の散乱損失を極めて低く抑える
ことができる。

【００４７】次に図８（ｅ）の様に、ｎ−ＩｎＰクラッ
ド層３４の上にＳｉＯ₂マスク３５を形成し、これを成
長阻止マスクとして、ｐ−ＩｎＰ層３９（キャリア密度
７×１０¹⁷ｃｍ^-3、厚さ０．７μｍ）、アンドープＩｎ
ＧａＡｓＰ層３９ｂ、ｎ−ＩｎＰ層４０（キャリア濃度
１×１０¹⁸ｃｍ^-3、厚さ０．２μｍ）を成長する。ｎ−
ＩｎＰ層４０は成長界面にｐｎ接合が形成されるのを防
ぐために挿入したものであり、本発明において必ずしも
必要とするものではない。

【００４８】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャップ層４２
（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で
埋め込んだ。最後に図８（ｆ）の様に電極形成工程を経
てレーザ構造とした。

【００４９】本実施の形態により作製した半導体レーザ
を１５０μｍ長に切り出し、前端面に８０％、後端面に
９５％の高反射膜コーティングを施し測定したところ、
レーザ発振波長１．３０μｍ、２０℃での閾値電流０．
８ｍＡ、スロープ効率０．５０Ｗ／Ａ、８５℃での閾値
電流４．５ｍＡ、スロープ効率０．４０Ｗ／Ａ、の素子
が高歩留まりで実現できた。

【００５０】次に図９、図１０を参照して本発明の第５
の実施の形態について説明する。図１０は第５の実施の
形態を説明するための工程断面図であり、図９は第５の
実施の形態により作製された半導体レーザの斜視図であ
る。図１０（ａ），（ｂ）は第１の実施の形態で示した
図２（ａ）、（ｂ）と同じ構造である。その後、図１０
（ｃ）の様に、ｎ−ＩｎＰクラッド層３４の上にＳｉＯ
₂マスク３５をパターニングし、ＤＨ構造の両脇をｐ−
ＩｎＰ層３６（キャリア濃度７×１０¹⁷ｃｍ^-3、厚さ
０．５μｍ）、ｎ−ＩｎＰ層３７（キャリア濃度１×１
０¹⁸ｃｍ^-3、厚さ０．５μｍ）で埋め込む。続いて図１
０（ｄ）に示すように、ｐ−ＩｎＧａＡｓＰ層３９ｃ
（波長組成１．００μｍ、キャリア濃度７×１０¹⁷ｃｍ
^-3、厚さ１．０μｍ）、ｎ−ＩｎＰ層４０（キャリア濃
度１×１０¹⁸ｃｍ^-3、厚さ０．２μｍ）を成長する。ｎ
−ＩｎＰ層４０は成長界面にｐｎ接合が形成されるのを
防ぐために挿入したものであり、本発明において必ずし
も必要とするものではない。

【００５１】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャップ層４２
（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で
埋め込んだ。最後に図１０（ｅ）の様に電極形成工程を
経て、図９の様なレーザ構造とした。

【００５２】本実施の形態により作成した半導体レーザ
を１５０μｍ長に切り出し、前端面に８０％、後端面に
９５％の高反射膜コーティングを施し測定したところ、
レーザ発振波長１．３０μｍ、閾値電流１．０ｍＡ、ス
ロープ効率０．５０Ｗ／Ａの素子が高歩留まりで実現で
きた。

【００５３】次に、本実施の形態における電流ブロック
構造の作成原理について述べる。ＭＯＶＰＥ選択成長に
より作製した光導波路の両脇にｐｎｐｎ電流ブロック構
造を導入する工程で、ｎ−ＩｎＰ電流ブロック層３７と
ｎ−ＩｎＰクラッド層４１が接すると、電流ブロック構
造として機能しない。そこで、本実施の形態において
は、ｐ−ＩｎＰ電流ブロック層の代わりに、ｐ−ＩｎＧ
ａＡｓＰ電流ブロック層３９ｃを用いることにより、
（１１１）Ｂ面への成長が生じるため、ｎ−ＩｎＰ電流
ブロック層３７とｎ−ＩｎＰクラッド層４１が接するこ
とを防止することができる。図１１を用いて、これを説
明する。図１１の断面図に示すように、ＭＯＶＰＥ選択
成長により形成したリッジ光導波路の両脇の埋め込み成
長において、（１００）面への成長膜厚ｄ１と（１１
１）Ｂ面への成長膜厚ｄ２との関係を調べた実験結果が
図１１に示されている。成長条件は、成長圧力１５０Ｔ
ｏｒｒ、成長温度６２５℃、成長速度１．５μｍ／ｈで
行った。この実験データから、ＩｎＧａＡｓＰで埋め込
み成長をする場合より、（１１１）Ｂ面への膜厚が３倍
程度厚くなることが分かる。従って、図１等で示してい
る、ｐ−ＩｎＰ電流ブロック層３９のかわりに、ｐ−Ｉ
ｎＧａＡｓＰ層を用いれば、ｎ−ＩｎＰ電流ブロック層
３７を覆うことができ、ｎ−ＩｎＰクラッド層４１とｎ
−ＩｎＰ電流ブロック層３７とが接することを防止でき
る。

【００５４】図１２を参照して本発明の第６の実施の形
態について説明する。図１２は第６の実施の形態を説明
するための工程断面図である。図１２（ａ），（ｂ），
（ｃ）は図１０（ａ），（ｂ），（ｃ）と同じ工程であ
る。続いて図１２（ｄ）に示すように、ｐ−ＩｎＧａＡ
ｓＰ層３９ｃ（波長組成１．００μｍ、キャリア濃度７
×１０¹⁷ｃｍ^-3、厚さ１．０μｍ）、アンドープＩｎＧ
ａＡｓＰ層３９ｂ（バンドギャップ波長１．２μｍ、厚
さ０．１μｍ）、ｎ−ＩｎＰ層４０（キャリア濃度１×
１０¹⁸ｃｍ^-3、厚さ０．２μｍ）を成長する。ｎ−Ｉｎ
Ｐ層４０は成長界面にｐｎ接合が形成されるのを防ぐた
めに挿入したものであり、本発明において必ずしも必要
とするものではない。

【００５５】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャップ層４２
（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で
埋め込んだ。最後に図１２（ｅ）の様に電極形成工程を
経てレーザ構造とした。本実施の形態により作製した半
導体レーザを１５０μｍ長に切り出し、前端面に８０
％、後端面に９５％の高反射膜コーティングを施し測定
したところ、レーザ発振波長１．３０μｍ、２０℃での
閾値電流０．８ｍＡ、スロープ効率０．５２Ｗ／Ａ、８
５℃での閾値電流４．５ｍＡ、スロープ効率０．４１Ｗ
／Ａ、の素子が高歩留まりで実現できた。

【００５６】図１３を用いて、本発明の第７の実施の形
態について説明する。図１３は第７の実施の形態を説明
するための工程断面図であり、図１３（ａ），（ｂ），
（ｃ）は、図１０（ａ），（ｂ），（ｃ）と同じ工程で
ある。続いて、図１３（ｄ）に示すように、ｐ−ＩｎＰ
層３９ｄ（キャリア濃度２×１０¹⁸ｃｍ^-3、厚さ０．２
５μｍ）、ｐ−ＩｎＰ層３９（キャリア濃度７×１０¹⁷
ｃｍ^-3、厚さ０．７５μｍ）、ｎ−ＩｎＰ層４０（キャ
リア濃度１×１０¹⁸ｃｍ^-3、厚さ０．２μ）を成長す
る。ｎ−ＩｎＰ層４０は成長界面にｐｎ接合が形成され
るのを防ぐために挿入したものであり、本発明において
必ずしも必要とするものではない。この工程において、
ｐ−ＩｎＰ層３９ｄの成長中に、ｎ−ＩｎＰ層３７の表
面へＺｎの固層拡散により、ｐ型反転層３８が形成され
る。

【００５７】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０18ｃｍ-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャリア層４２
（キャリア濃度５×１０18ｃｍ-3、厚さ０．３μｍ）で
埋め込んだ。最後に図１３（ｅ）の様に電極形成工程を
経てレーザ構造とした。本実施の形態により作製した半
導体レーザを１５０μｍ長に切り出し、前端面に８０
％、後端面に９５％の高反射膜コーティングを施し測定
したところ、レーザ発振波長１．３０μｍ、閾値電流
１．０ｍＡ、スロープ効率０．５０Ｗ／Ａの素子が後歩
留まりが実現できた。

【００５８】本実施の形態においては、ｐ−ＩｎＰ電流
ブロック層３９ｄの一部もしくは全部のドーピング濃度
が、ｎ−ＩｎＰ電流ブロック層３７のドーピング濃度よ
り高くすることで、ｐ−ＩｎＰ電流ブロック層３９ｄの
成長中に、ドーパントであるＺｎがｎ−ＩｎＰ層中へ固
層拡散し、その結果ｎ−ＩｎＰ層の表面がｐ型反転する
ため、ｎ−ＩｎＰ電流ブロック層３７とｎ−ＩｎＰクラ
ッド層４１が接することを防止することができる。図１
４を用いてこれを説明する。図１４は、ｎ−ＩｎＰ層上
へ、ｐ−ＩｎＰ層をＭＯＶＰＥ成長したときの、ｎ−Ｉ
ｎＰ層表面のｐ型反転深さを、ｐ−ＩｎＰ層の成長時間
に対して調べた実験結果である。この実験では、ｎ−Ｉ
ｎＰ層のキャリア濃度は、ｎ＝１．０×１０¹⁸ｃｍ^-3一
定とし、ｐ−ＩｎＰ層のキャリア濃度をｐ＝１．１〜
３．０×１０¹⁸ｃｍ^-3と変化させた。また、成長圧力は
１５０Ｔｏｒｒ、成長温度は６２５℃、成長速度は１．
５μｍ／ｈとし、ｐドーパントの原料にはジエチルジン
ク（ＤＥＺｎ）を用いた。この結果、ｐ＝１．１×１０
¹⁸ｃｍ^-3では、６０分間の成長でも、ｐ型反転層深さは
０．０５μｍ以下であるが、ｐ＝１．５、２．０×１０
¹⁸ｃｍ^-3と増加させるにつれて、３０分間の成長で、ｐ
型反転層深さが０．１μｍ、０．２２μｍと十分に深く
なることが明らかになった。従ってｐ−ＩｎＰ電流ブロ
ック層３９ｄの一部もしくは全部のドーピング濃度を、
ｎ−ＩｎＰ電流ブロック層３７のドーピング濃度より高
くすることで、ｎ−ＩｎＰ電流ブロック層３７がｐ−Ｉ
ｎＰで囲まれた構造が実現され、ｎ−ＩｎＰクラッド層
４１とｎ−ＩｎＰ電流ブロック層３７とが接することを
防止できる。

【００５９】図１５、図１６を用いて、本発明の第８の
実施の形態について説明する。図１５は第８の実施の形
態を説明するための選択成長マスクパターンであり、図
１６は工程断面図である。ｐ−ＩｎＰ基板３１上にλ／
４シフト回折格子を形成した後（図面には記載されてい
ない）、図１５に示すような一対のＳｉＯ₂ストライプ
マスク３０をパターニングする。マスク幅は１０μｍ、
間隔は１．５μｍとした。このときストライプの方向
は、［０１１］方向から［０１−１］方向へ５度回転し
て形成する。このストライプマスク３０に挟まれた１．
５μｍ幅の領域へ図１０（ｂ）と同様なＤＨ構造３２、
３３、３４をＭＯＶＰＥ選択成長によりエピタキシャル
成長させる。［０１１］方向から［０１−１］方向への
回転角は３度以上であればよい。

【００６０】その後、図１６（ｃ）の様に、ｎ−ＩｎＰ
クラッド層３４の上に、ＳｉＯ₂マスク３５をパターニ
ングし、ＤＨ構造の両脇をｐ−ＩｎＰ層３６（キャリア
濃度７×１０¹⁷ｃｍ^-3、厚さ０．２μｍ）、ｎ−ＩｎＰ
層３７（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ０．５μ
ｍ）、ｐ−ＩｎＰ層３９（キャリア濃度７×１０¹⁷ｃｍ
^-3、厚さ０．８μｍ）で埋め込む。

【００６１】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャリア層４２
（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で
埋め込んだ。最後に図１６（ｄ）の様に電極形成工程を
経てレーザ構造とした。本実施の形態により作製した半
導体レーザを４００μｍ長に切り出し、両端面に０．１
％の無反射膜コーティングうを施し測定したところ、レ
ーザ発振波長１．３１μｍ、閾値電流５．０ｍＡ、スロ
ープ効率０．３０Ｗ／Ａ、サイドモード抑圧比（ＳＭＳ
Ｒ）４５ｄＢ以上の素子が高歩留まりで実現できた。

【００６２】本実施の形態においては、多層構造光導波
路３２、３３、３４の導波路軸を［０１１］方向から
［０１−１］方向へ回転することにより、ｎ−ＩｎＰ電
流ブロック層３７、ｐ−ＩｎＰ電流ブロック３９が（０
１−１）面へも成長する。このため、ｎ−ＩｎＰ電流ブ
ロック層３７がｐ−ＩｎＰ電流ブロック層３９に覆われ
る形となるため、、ｎ−ＩｎＰ電流ブロック層３７とｎ
−ＩｎＰクラッド層４１が接することを防止することが
できる。図１７を用いてこれを説明する。ストライプ方
向（光導波路方向）が［０１１］の場合、マスク端につ
ながる成長側面は（１１１）Ｂ面となり（図１７
（ａ））、［０１１］から［０１−１］方向へ回転させ
て行くと、成長側面は（０１−１）面と（１１１）Ｂ面
が現れ（図１７（ｂ））、回転角度４５度では成長側面
が（０１０）面となり（図１７（ｃ））、９０度回転し
た［０１−１］ストライプでは成長側面に（１１１）Ｂ
面と（１１１）Ａ面が現れる（図１７（ｄ））。図１７
（ａ）の［０１１］ストライプを用いたときに現れる
（１１１）Ｂ側壁面は、非常に平滑で安定な面であるた
め、側壁方向へは成長しにくい。

【００６３】その他の（図１７（ｂ）〜（ｄ））ストラ
イプを用いたときに現れる側壁面は、（１１１）Ｂ面ほ
ど安定ではないため、比較的成長しやすい。したがっ
て、ストライプを［０１１］方向から［０１−１］方向
へ回転させた構造を用いることで、ｎ−ＩｎＰ電極ブロ
ック層３７がｐ−ＩｎＰ電流ブロック層３９に覆われる
形を実現できるため、ｎ−ＩｎＰ電流ブロック層３７と
ｎ−ＩｎＰクラッド層４１が接することを防止すること
ができる。また、レーザ共振器を形成するためには、へ
き界面を共振器ミラーとして利用できる［０１１］スト
ライプに近い方が望ましい。したがって、図１７（ｂ）
に示すような、［０１１］方向から［０１−１］方向へ
微少角回転させたストライプが使いやすい。

【００６４】図１８、図１９を用いて、本発明の第９の
実施の形態について説明する。図１８は第９の実施の形
態を説明するための断面工程図であり、図１９は、埋め
込み成長に用いるＳｉＯ₂マスクパターンである。

【００６５】図１８（ａ），（ｂ）は、図１０（ａ），
（ｂ）と同じ工程である。その後、図１９の様に、ｎ−
ＩｎＰクラッド層３４の上に、ＳｉＯ₂マスク３５をジ
グザグ状にパターニングし、ＤＨ構造の両脇をｐ−Ｉｎ
Ｐ層３６（キャリア濃度７×１０¹⁷ｃｍ^-3、厚さ０．２
μｍ）、ｎ−ＩｎＰ層３７（キャリア濃度１×１０¹⁸ｃ
ｍ^-3，厚さ０．５μｍ）、ｐ−ＩｎＰ層３９（キャリア
濃度７×１０¹⁷ｃｍ^-3、厚さ０．８μｍ）で埋め込むと
図１８（ｃ）の構造となる。

【００６６】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャリア層４２
（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で
埋め込んだ。最後に図１８（ｄ）の様に電極形成工程を
経てレーザ構造とした。本実施の形態により作製した半
導体レーザを１５０μｍ長に切り出し、前端面に８０
％、後端面に９５％の高反射膜コーティングを施し測定
したところ、レーザ発振波長１．３０μｍ、閾値電流
１．０ｍＡ、スロープ効率０．５０Ｗ／Ａの素子が高歩
留まりで実現できた。

【００６７】本実施の形態においては、ｐ−ＩｎＰカバ
ー層３６、ｎ−ＩｎＰ電流ブロック層３７および、ｐ−
ＩｎＰ電流ブロック層３９を含む多層構造が光導波路に
接する領域が、導波路軸方向にジグザグ状になるような
成長阻止マスクを用いることにより、導波路軸を［０１
１］方向から傾けたのと等価な効果が得られ、ｎ−Ｉｎ
Ｐ電流ブロック層３７、ｐ−ＩｎＰ電流ブロック層３９
が［０１−１］方向へも成長する。このため、ｎ−Ｉｎ
Ｐ電流ブロック層３７がｐ−ＩｎＰ電流ブロック層３９
に覆われる形ができるため、ｎ−ＩｎＰ電流ブロック層
３７とｎ−ＩｎＰクラッド層４１が接することを防止す
ることができる。図２０を用いてこれを説明する。［０
１１］方向へジグザグ状のストライプマスクを形成し
（図２０（ａ））、選択成長を行うと、図１７（ｂ）と
同様な効果が得られ、図２０（ｂ）の様な成長形状が実
現できる。したがって、この様なマスクを用いればｎ−
ＩｎＰ電流ブロック層３７がｐ−ＩｎＰ電流ブロック層
３９に覆われる形ができるため、ｎ−ＩｎＰ電流ブロッ
ク層３７とｎ−ＩｎＰクラッド層４１が接することを防
止することができる。

【００６８】図２１を用いて、本発明の第１０の実施の
形態について説明する。図２１は第１０の実施の形態を
説明するための工程断面図である。図２１（ａ），
（ｂ）は図１０（ａ），（ｂ）と同じ工程である。その
後、図２１（ｃ）の様に、ｎ−ＩｎＰクラッド層３４の
上に、ＳｉＯ₂マスク３５をパターニングし、ＤＨ構造
の両脇をＭＯＶＰＥにより、ｐ−ＩｎＰ層３６（キャリ
ア濃度７×１０¹⁷ｃｍ^-3、厚さ０．２μｍ）、ｎ−Ｉｎ
Ｐ層３７（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ０．５
μｍ）、ｐ−ＩｎＰ層３９（キャリア濃度７×１０¹⁷ｃ
ｍ^-3、厚さ０．８μｍ）で埋め込む。このときの成長圧
力を１５０Ｔｏｒｒ、成長速度は１．５μｍ／ｈとし
た。

【００６９】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャップ層４２
（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で
埋め込んだ。最後に図２１（ｄ）の様に電極形成工程を
経てレーザ構造とした。本実施の形態により製作した半
導体レーザを１５０μｍ長に切り出し、前端面に８０
％、後端面に９５％の高反射膜コーティングを施し測定
したところ、レーザ発振波長１．３０μｍ、閾値電流
１．０ｍＡ、スロープ効率０．５０Ｗ／Ａの素子が高歩
留まりで実現できた。

【００７０】本実施の形態においては、ｐ−ＩｎＰカバ
ー層３６、ｎ−ＩｎＰ電流ブロック層３７、ｐ−ＩｎＰ
電流ブロック層３９の成長条件を、高成長圧力、高成長
速度とすることで、ｎ−ＩｎＰ電流ブロック層３７とｎ
−ＩｎＰクラッド層４１が接することを防止できる。図
２２、図２３を用いてこれを説明する。ＭＯＶＰＥ選択
成長により形成したリッジ光導波路の両脇の埋め込み成
長において、（１００）面への成長膜厚ｄ１と（１１
１）Ｂ面への成長膜厚ｄ２との関係を成長圧力をパラメ
ータとして調べた実験結果が図２２に示されている。こ
の実験では、成長速度を０．７５μｍ／ｈ一定とし、成
長圧力を５０Ｔｏｒｒから１５０Ｔｏｒｒまで変化させ
た。また、同様な実験を成長圧力を７５Ｔｏｒｒ一定の
もとで、成長速度依存性について調べた実験結果が図２
３である。これらのデータから、成長圧力については１
００Ｔｏｒｒ以上、成長速度については、１．５μｍ／
ｈ以上とすることで、（１１１）Ｂ面への成長膜厚を十
分に厚くすることが可能であり、したがって、ｎ−Ｉｎ
Ｐ電流ブロック層３７が、ｐ−ＩｎＰ層３６、３９に覆
われた構造が実現され、ｎ−ＩｎＰ電流ブロック層３７
とｎ−ＩｎＰクラッド層４１が接することを防止でき
る。

【００７１】図２４、図２５を用いて、本発明の第１１
の実施の形態について説明する。図２４は第１１の実施
の形態を説明するための工程断面図であり、図２５は本
発明の第１１の実施の形態により作製された半導体レー
ザの構造斜視図である。図２４（ａ）、（ｂ）は図１０
（ａ）、（ｂ）と同じ工程である。その後、図２４
（ｃ）の様に、ｎ−ＩｎＰクラッド層３４の上に、Ｓｉ
Ｏ₂マスク３５をパターニングし、ＤＨ構造の両脇へＭ
ＯＶＰＥにより、ｐ−ＩｎＰ層３６（キャリア濃度７×
１０¹⁷ｃｍ^-3、厚さ０．２μｍ）、ｎ−ＩｎＰ層３７
（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ０．５μｍ）
を、成長圧力５０Ｔｏｒｒ、成長温度６７０℃、成長速
度０．５μｍ／ｈで成長し、引き続き、ｐ−ＩｎＰ層３
９（キャリア濃度７×１０¹⁷ｃｍ^-3、厚さ０．８μ
ｍ）、ｎ−ＩｎＰ層４０（キャリア濃度１×１０¹⁸ｃｍ
^-3、厚さ０．１μｍ）を成長圧力１５０Ｔｏｒｒ、成長
温度６２５℃、成長速度１．５μｍ／ｈで成長した。ｎ
−ＩｎＰ層４０は成長界面にｐｎ接合が形成されるのを
防ぐために挿入したものであり、本発明において必ずし
も必要とするものではない。

【００７２】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャリア層４２
（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で
埋め込んだ。最後に図２４（ｄ）の様に電極形成工程を
経て図２５に示す様なレーザ構造とした。本実施の形態
により作製した半導体レーザを１５０μｍ長に切り出
し、前端面に８０％、後端面に９５％の高反射膜コーテ
ィングを施し測定したところ、レーザ発振波長１．３０
μｍ、閾値電流０．９ｍＡ、スロープ効率０．５２Ｗ／
Ａの素子が高歩留まりで実現できた。

【００７３】図２６を用いて、本発明の第１２の実施の
形態について説明する。図２６は第１２の実施の形態を
説明するための工程断面図である。図２６（ａ），
（ｂ）は図１０（ａ），（ｂ）と同じ工程である。その
後、図２６（ｃ）の様に、ｎ−ＩｎＰグラッド層３４の
上に、ＳｉＯ₂マスク３５をパターニングし、ＤＨ構造
の両脇へＭＯＶＰＥにより、ｐ−ＩｎＰ層３６（キャリ
ア濃度７×１０¹⁷ｃｍ^-3、厚さ０．２μｍ）、ｎ−Ｉｎ
Ｐ層３７（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ０．５
μｍ）を、成長圧力５０Ｔｏｒｒ、成長速度は０．５μ
ｍ／ｈで成長し、引き続き、ｐ−ＩｎＰ層３９（キャリ
ア濃度７×１０¹⁷ｃｍ^-3、厚さ０．８μｍ）、アンドー
プＩｎＧａＡｓＰ層３９ｂ（バンドギャップ波長１．２
μｍ、厚さ０．１μｍ）、ｎ−ＩｎＰ層４０（キャリア
濃度１×１０¹⁸ｃｍ^-3、厚さ０．１μｍ）を成長圧力１
５０Ｔｏｒｒ、成長速度１．５μｍ／ｈで成長した（ア
ンドープＩｎＧａＡｓＰ層３９ｂの成長速度は０．５μ
ｍ／ｈとした）。ｎ−ＩｎＰ層４０は成長界面にｐｎ接
合が形成されるのを防ぐために挿入したものであり、本
発明において必ずしも必要とするものではない。

【００７４】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャップ層４２
（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で
埋め込んだ。最後に図２６（ｄ）の様に電極形成工程を
経てレーザ構造とした。

【００７５】本実施の形態により製作した半導体レーザ
を１５０μｍ長に切り出し、前端面に８０％、後端面に
９５％の高反射膜コーティングを施し測定したところ、
レーザ発振波長１．３０μｍ、閾値電流０．８ｍＡ、ス
ロープ効率０．５５Ｗ／Ａの素子が高歩留まりで実現で
きた。また、８５℃においても、しきい値電流２．５ｍ
Ａ、スロープ効率０．４０Ｗ／Ａの素子が高歩留まりで
実現できた。また、素子長を９００μｍに切り出し、前
端面に６％、後端面に９５％の高反射膜コーティングを
施し、１μｓｅｃ−１％のパルスで測定したところ、し
きい値電流１０ｍＡ、スロープ効率０．５６Ｗ／Ａであ
り、５００ｍＡの電流注入時の光出力は２５０ｍＷ、ま
た最大光出力は４００ｍＷ以上であった。

【００７６】図２７を用いて、本発明の第１３の実施の
形態について説明する。図２４は第１３の実施の形態を
説明するための工程断面図である。図２７（ａ），
（ｂ）は図１０（ａ），（ｂ）と同じ工程である。その
後、図２７（ｃ）の様に、ｎ−ＩｎＰグラッド層３４の
上に、ＳｉＯ₂マスク３５をパターニングし、ＤＨ構造
の両脇へＭＯＶＰＥにより、図２７（ｃ）の様に、ｐ−
ＩｎＰ層３６（キャリア濃度７×１０¹⁷ｃｍ^-3、厚さ
０．２μｍ）を、成長圧力２００Ｔｏｒｒ、成長温度６
００℃、成長速度２．０μｍ／ｈで成長したのち、ｎ−
ＩｎＰ電流ブロック層３７（キャリア濃度１×１０¹⁸ｃ
ｍ^-3、厚さ０．５μｍ）を成長圧力５０Ｔｏｒｒ、成長
温度６７０℃、成長速度０．５μｍ／ｈで成長した。ｐ
−ＩｎＰカバー層３６の成長条件は、原料種のマイグレ
ーションが抑制されるため、マスク端でエッジグロース
が発生する。次のｎ−ＩｎＰブロック層３７の成長条件
は、逆に原料種のマイグレーションが促進されるため、
ｐ−ＩｎＰカバー層３６の底部へ成長する。

【００７７】引き続き図２７（ｄ）に示すように、ｐ−
ＩｎＰ層３９（キャリア濃度７×１０¹⁷ｃｍ^-3、厚さ
０．８μｍ）、ｎ−ＩｎＰ層４０（キャリア濃度１×１
０¹⁸ｃｍ^-3、厚さ０．１μｍ）を成長圧力１５０Ｔｏｒ
ｒ、成長温度６２５℃、成長速度１．５μｍ／ｈで成長
した。またｎ−ＩｎＰ層４０は成長界面にｐｎ接合が形
成されるのを防ぐために挿入したものであり、本発明に
おいて必ずしも必要とするものではない。

【００７８】次に、ＳｉＯ₂マスク３５を除去した後、
ｎ−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚
さ１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャップ層４２
（キャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で
埋め込んだ。最後に図２７（ｅ）の様に電極形成工程を
経て、レーザ構造とした。本実施の形態により作製した
半導体レーザを１５０μｍ長に切り出し、前端面に８０
％、後端面に９５％の高反射膜コーティングを施し測定
したところ、レーザ発振波長１．３０μｍ、閾値電流
０．９ｍＡ、スロープ効率０．５２Ｗ／Ａの素子が高歩
留まりで実現できた。

【００７９】本実施の形態においては、ｎ−ＩｎＰ電流
ブロック層３７の（１１１）Ｂ面への張り出しをなくす
ことで、ｎ−ＩｎＰ電流ブロック層３７とｎ−ＩｎＰク
ラッド層４１が接することを防止している。図２８を用
いてこれを説明する。リッジ光導波路上のＳｉＯ₂マス
ク３５を成長阻止マスクとして、ｐ−ＩｎＰカバー層３
６は若干（１１１）Ｂ面の張り出し部を形成し、次のｎ
−ＩｎＰ電流ブロック層３７は（１１１）Ｂ面の張り出
しをなくし（図２８（ａ））、さらにｐ−ＩｎＰ電流ブ
ロック層３９は（１１１）Ｂ面の張り出しを形成すれば
（図２８（ｂ））、ｎ−ＩｎＰ電流ブロック層３７がｐ
−ＩｎＰ層３６、３９に覆われ、ｎ−ＩｎＰクラッド層
４１との接触が生じない。

【００８０】次にこの様な構造を実現する方法について
説明する。図２８（ａ）の様な構造を実現するために
は、ｎ−ＩｎＰ電流ブロック層３７の成長において、
（１００）面上の原料種のマイグレーションを促進さ
せ、ＳｉＯ₂マスク３５近傍の（１００）面へ成長しな
いようにすればよい。（１００）面上の原料種のマイグ
レーションを促進させる手法として、以下の方法が考え
られる。

【００８１】すなわち、ｎ−ＩｎＰ電流ブロック層３７
の成長条件を、低成長圧力、あるいは高成長温度、ある
いは低成長速度、もしくはこれらの組み合わせとするこ
とで、成長速度の速い（３１１）面側へのマイグレーシ
ョンを促進させ、図２８（ａ）の構造を実現することが
可能である。具体的には、成長圧力は１００Ｔｏｒｒ以
下、望ましくは７５Ｔｏｒｒ以下、成長温度は６２５℃
以上、望ましくは６５０℃以上とし、成長速度は０．７
５μｍ／ｈ以下、望ましくは０．５０μｍ／ｈ以下とす
ればよいことを実験的に確認している。この実施の形態
では、この結果を利用している。

【００８２】図２９を用いて、本発明の第１４の実施の
形態について説明する。図２９は第１４の実施の形態を
説明するための工程断面図である。図２９（ａ），
（ｂ）は図１０（ａ），（ｂ）と同じ工程である。その
後、図２９（ｃ）の様に、ｎ−ＩｎＰグラッド層３４の
上に、ＳｉＯ₂マスク３５をパターニングし、ＤＨ構造
の両脇へＭＯＶＰＥにより、ｐ−ＩｎＰ層３６（キャリ
ア濃度７×１０¹⁷ｃｍ^-3、厚さ０．２μｍ）、ｎ−Ｉｎ
Ｐ層３７（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ０．５
μｍ）、ｐ−ＩｎＰ層３９（キャリア濃度７×１０¹⁷ｃ
ｍ^-3、厚さ０．８μｍ）、ｎ−ＩｎＰ層４０（キャリア
濃度１×１０¹⁸ｃｍ^-3、厚さ０．１μｍ）を成長圧力７
５Ｔｏｒｒ、成長速度１．５μｍ／ｈで成長した。ここ
で、ｎ−ＩｎＰ層３７のドーパントにはＳｅを用いた。
またｎ−ＩｎＰ層４０は成長界面にｐｎ接合が形成され
るのを防ぐために挿入したものであり、本発明において
必ずしも必要とするものではない。

【００８３】次にＳｉＯ₂マスク３５を除去した後、ｎ
−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ
１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャップ層４２（キ
ャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で埋め
込んだ。最後に図２９（ｄ）の様に電極形成工程を経て
レーザ構造とした。本実施の形態により作製した半導体
レーザを１５０μｍ長に切り出し、前端面に８０％、後
端面に９５％の高反射膜コーティングを施し測定したと
ころ、レーザ発振波長１．３０μｍ、閾値電流０．９ｍ
Ａ、スロープ効率０．５２Ｗ／Ａの素子が高歩留まりで
実現できた。

【００８４】上記の第１３の実施の形態のところで述べ
たように、図２８（ａ）の様な構造を実現するために
は、（１００）面上の原料種のマイグレーションを促進
させればよい。（１００）面上の原料種のマイグレーシ
ョンを促進させる他の手法として、次のような方法が考
えられる。すなわち、ｎ−ＩｎＰ電流ブロック層３７の
ドーパントとして、セレン（Ｓｅ）あるいは硫黄（Ｓ）
を用いる。ＩＩＩ族サイトに取り込まれるＩＶ族元素で
あるシリコン（Ｓｉ）と異なり、ＶＩ族元素であるＳ
ｅ、Ｓは、Ｖサイトに取り込まれるため、ドーピング濃
度を１×１０19ｃｍ-3程度まで高くすると、ＩｎＰのＶ
族面を終端し、Ｉｎ原子のマイグレーション長が長くな
る。その結果、ステップの多い（３１１）面側へ原料が
流れ、図２８（ａ）の様な構造が実現できる。この後、
ｐ−ＩｎＰの成長を行うと、通常の（１１１）Ｂ面を側
壁とする選択成長となり、図２８（ｂ）の様になる。こ
の実施の形態では、この事実を利用している。

【００８５】図３０を用いて、本発明の第１５の実施の
形態について説明する。図３０は第１５の実施の形態を
説明するための工程断面図である。図３０（ａ），
（ｂ）は図１０（ａ），（ｂ）と同じ工程である。その
後、図３０（ｃ）の様に、ｎ−ＩｎＰグラッド層３４の
上に、ＳｉＯ₂マスク３５をパターニングし、ＤＨ構造
の両脇へＭＯＶＰＥにより、ｐ−ＩｎＰ層３６（キャリ
ア濃度７×１０¹⁷ｃｍ^-3、厚さ０．２μｍ）、ｎ−Ｉｎ
Ｐ層３７（キャリア濃度１×１０¹⁹ｃｍ^-3、厚さ０．５
μｍ）、ｐ−ＩｎＰ層３９（キャリア濃度７×１０¹⁷ｃ
ｍ^-3、厚さ０．８μｍ）、アンドープＩｎＧａＡｓＰ層
３９ｂ（バンドギャップ波長１．２μｍ、厚さ０．
１）、ｎ−ＩｎＰ層４０（キャリア濃度１×１０¹⁸ｃｍ
^-3、厚さ０．１μｍ）を成長圧力７５Ｔｏｒｒ、成長速
度１．５μｍ／ｈ（アンドープＩｎＧａＡｓＰ層３９ｂ
の成長速度は０．５μｍ／ｈとした）で成長した。ここ
で、ｎ−ＩｎＰ層３７のドーパントにはＳｅを用いた。
ｎ−ＩｎＰ層４０は成長界面にｐｎ接合が形成されるの
を防ぐために挿入したものであり、本発明において必ず
しも必要とするものではない。

【００８６】次にＳｉＯ₂マスク３５を除去した後、ｎ
−ＩｎＰ層４１（キャリア濃度１×１０¹⁸ｃｍ^-3、厚さ
１．５μｍ）、ｎ−ＩｎＧａＡｓＰキャップ層４２（キ
ャリア濃度５×１０¹⁸ｃｍ^-3、厚さ０．３μｍ）で埋め
込んだ。最後に図３０（ｄ）の様に電極形成工程を経て
レーザ構造とした。本実施の形態により作製した半導体
レーザを１５０μｍ長に切り出し、前端面に８０％、後
端面に９５％の高反射膜コーティングを施し測定したと
ころ、レーザ発振波長１．３０μｍ、閾値電流０．８ｍ
Ａ、スロープ効率０．５５Ｗ／Ａの素子が高歩留まりで
実現できた。また、８５℃においても、しきい値電流
２．５ｍＡ、スロープ効率０．４０Ｗ／Ａの素子が高歩
留まりで実現できた。

【００８７】以上の実施の形態の説明では、ＩｎＰ基板
上のＩｎＧａＡｓＰ系１．３μｍ帯のレーザについての
み説明したが、他の波長帯（１．０μｍ〜１．７μｍ）
および、基板に係わらず、ＩｎＧａＡｓＰ系であれば同
様なレーザ構造が実現可能である。また上記実施の形態
では、半導体レーザへの適用についてのみ述べたが、本
発明は半導体レーザに限らず、電流ブロック構造を必要
とする半導体光アンプ、光スイッチ等のデバイスについ
ても適用が可能である。

【００８８】

【発明の効果】以上説明したように、本発明は、ＭＯＶ
ＰＥ選択成長により作製された活性層の両脇をｐｎｐｎ
電流ブロック構造で埋め込んだ半導体装置において、ｎ
型電流ブロック層がｐ型層で覆われる様な構造を実現す
ることにより、ｎクラッド層とｎ型電流ブロック層との
ｎ−ｎ接続を防止した構造を提供するものであるため、
リーク電流（無効電流）の少ない半導体装置の構造を、
制御性、再現性よく高歩留まりで実現することができ
る。

【図面の簡単な説明】

【図１】本発明の第１の実施の形態により作製された半
導体レーザの斜視図である。

【図２】（ａ）〜（ｆ）は第１の実施の形態の半導体レ
ーザの製造工程の断面図である。

【図３】本発明の作用を説明するためのＺｎ拡散特性曲
線である。

【図４】本発明の作用を説明するためのＺｎ拡散特性曲
線である。

【図５】本発明の第２の実施の形態により作製された半
導体レーザの斜視図である。

【図６】（ａ）〜（ｆ）は本発明の第２の実施の形態の
半導体レーザの製造工程の断面図である。

【図７】（ａ）〜（ｆ）は本発明の第３の実施の形態の
半導体レーザの製造工程の断面図である。

【図８】（ａ）〜（ｆ）は本発明の第４の実施の形態の
半導体レーザの製造工程の断面図である。

【図９】本発明の第５の実施の形態により作製された半
導体レーザの斜視図である。

【図１０】（ａ）〜（ｅ）は本発明の第５の実施の形態
の半導体レーザの製造工程の断面図である。

【図１１】本発明の作用を説明するための成長特性曲線
である。

【図１２】（ａ）〜（ｅ）は本発明の第６の実施の形態
の半導体レーザの製造工程の断面図である。

【図１３】（ａ）〜（ｅ）は本発明の第７の実施の形態
の半導体レーザの製造工程の断面図である。

【図１４】本発明の作用を説明するための固層拡散特性
曲線である。

【図１５】本発明の第８の実施の形態を説明するための
マスクパターンである。

【図１６】（ａ）〜（ｅ）は本発明の第８の実施の形態
の半導体レーザの製造工程の断面図である。

【図１７】（ａ）〜（ｄ）は本発明の作用を説明するた
めの結晶構造模式図である。

【図１８】（ａ）〜（ｄ）は本発明の第９の実施の形態
の半導体レーザの製造工程の断面図である。

【図１９】第９の実施の形態を説明するためのマスクパ
ターンである。

【図２０】（ａ），（ｂ）は本発明の作用を説明するた
めのマスクパターンおよび結晶構造模式図である。

【図２１】（ａ）〜（ｄ）は本発明の第１０の実施の形
態の半導体レーザの製造工程の断面図である。

【図２２】本発明の作用を説明するための結晶成長特性
曲線である。

【図２３】本発明の作用を説明するための結晶成長特性
曲線である。

【図２４】（ａ）〜（ｄ）は本発明の第１１の実施の形
態の半導体レーザの製造工程の断面図である。

【図２５】第１１の実施の形態により作製された半導体
レーザの斜視図である。

【図２６】（ａ）〜（ｄ）は本発明の第１２の実施の形
態の半導体レーザの製造工程の断面図である。

【図２７】（ａ）〜（ｅ）は本発明の第１３の実施の形
態の半導体レーザの製造工程の断面図である。

【図２８】（ａ）〜（ｃ）は、本発明の作用を説明する
ための素子構造断面図である。

【図２９】（ａ）〜（ｄ）は本発明の第１４の実施の形
態の半導体レーザの製造工程の断面図である。

【図３０】（ａ）〜（ｄ）は本発明の第１５の実施の形
態の半導体レーザの製造工程の断面図である。

【図３１】（ａ）〜（ｄ）は従来の半導体レーザの製造
工程の断面図である。

【図３２】（ａ）〜（ｄ）は従来の他の半導体レーザの
製造工程の断面図である。

【図３３】（ａ）〜（ｄ）は従来の他の半導体レーザの
製造工程の断面図である。

【図３４】（ａ）〜（ｆ）は従来の他の半導体レーザの
製造工程の断面図である。

【符号の説明】

３１ｐ−ＩｎＰ基板３２ｐ−ＩｎＰクラッド層３３活性層３４，４１ｎ−ＩｎＰクラッド層３６，３９，３９ｄｐ−ＩｎＰ層３７，４０，４１ｎ−ＩｎＰ層３９ｂＩｎＧａＡｓＰ層３９ｃｐ−ＩｎＧａＡｓＰ層４２ｎ−ＩｎＧａＡｓＰキャップ層４３誘電体絶縁膜４４ｎ−電極４５ｐ−電極３０，３５ＳｉＯ₂マスク３０ｂＳｉＮｘマスク３８ｐ型反転層

Claims

(57)【特許請求の範囲】

【請求項１】ｐ型半導体基板上に、（１１１）Ｂ面と
（１００）面とで囲まれた活性層を含む多層構造光導波
路を有し、前記多層構造光導波路が、ｐ型半導体カバー
層およびｎ型半導体電流ブロック層およびｐ型半導体電
流ブロック層を含む半導体多層膜、およびｎ型クラッド
層で埋め込まれ、且つ、前記ｎ型半導体電流ブロック層
とｎ型クラッド層とが分離していることを特徴とする光
半導体装置。
【請求項２】請求項１に記載の光半導体装置におい
て、ｐ型半導体基板が（１００）基板であり、光導波路
の方向が［０１１］方向であることを特徴とする光半導
体装置。
【請求項３】ｐ型半導体基板上に、活性層を含む多層
構造を光導波路として直接選択成長により形成し、前記
活性層を含む多層構造側面を、ｐ型半導体層、ｎ型半導
体層を含む半導体多層膜で埋め込み、且つ前記ｎ型半導
体層のうちｎ型クラッド層と接触する一部領域がｐ型に
反転していることを特徴とする光半導体装置。
【請求項４】ｐ型半導体基板上へ、一対のストライプ
マスクを形成する工程と、前記ストライプマスクに挟ま
れた領域へ活性層を含む多層構造を選択的にエピタキシ
ャル成長する工程と、前記ストライプマスクを除去し前
記エピタキシャル成長層上に成長阻止マスクを形成する
工程と、前記成長阻止マスク以外の領域へｐ型カバー
層、ｎ型電流ブロック層およびｐ型電流ブロック層を順
次エピタキシャル成長する工程と、前記ｎ型電流ブロッ
ク層の一部をｐ型に反転させる工程と、前記ｎ型電流ブ
ロック層上にｐ型半導体層をエピタキシャル成長する工
程と、前記成長阻止マスクを除去した後、全面にｎ型半
導体層をエピタキシャル成長する工程とを含むことを特
徴とする光半導体装置の製造方法。
【請求項５】請求項４に記載の光半導体装置の製造方
法において、ｎ型電流ブロック層の一部領域をｐ型に反
転させる工程が、気相成長装置中における開管拡散法で
あることを特徴とする光半導体装置の製造方法。
【請求項６】ｐ型半導体基板上にｎ型半導体層を形成
し、この上に活性層を含む多層構造を光導波路として直
接選択成長により形成し、前記活性層を含む多層構造側
面を、ｐ型半導体層およびｎ型半導体層を含む半導体多
層膜で埋め込み、且つ前記活性層直下のｎ型半導体層が
ｐ型に反転していることを特徴とする光半導体装置。
【請求項７】ｐ型半導体基板上にｎ型半導体層をエピ
タキシャル成長する工程と、前記ｎ型半導体層上に一対
のストライプマスクを形成する工程と、前記ストライプ
マスクに挟まれた領域のｎ型半導体層をｐ型に反転させ
る工程と、前記ストライプマスクを成長阻止マスクとし
て、活性層を含む半導体多層構造を選択的にエピタキシ
ャル成長する工程と、前記ストライプマスクを除去し前
記活性層を含む半導体多層構造上に成長阻止マスクを形
成する工程と、前記成長阻止マスク以外の領域へｐ型電
流ブロック層をエピタキシャル成長する工程と、前記成
長阻止マスクを除去した後、全面にｎ型半導体層をエピ
タキシャル成長する工程とを含むことを特徴とする光半
導体装置の製造方法。
【請求項８】請求項７に記載の光半導体装置の製造方
法において、ｎ型半導体層をｐ型に反転させる工程が、
気相成長装置中における開管拡散法であることを特徴と
する光半導体装置の製造方法。
【請求項９】請求項１および２に記載の光半導体装置
において、ｐ型半導体電流ブロック層がＩｎＧａＡｓＰ
であることを特徴とする光半導体装置。
【請求項１０】請求項１および２に記載の光半導体装
置において、ｐ型半導体電流ブロック層の一部もしくは
全部のドーピング濃度が、ｎ型半導体電流ブロック層の
ドーピング濃度よりも高いことを特徴とする光半導体装
置。
【請求項１１】請求項１および２に記載の光半導体装
置において、ｐ型半導体カバー層およびｎ型半導体電流
ブロック層およびｐ型半導体電流ブロック層を含む半導
体多層膜構造が光導波路に接する領域が、導波路軸方向
にジグザグ状であることを特徴とする光半導体装置。
【請求項１２】請求項１および２に記載の光半導体装
置において、ｎ型半導体電流ブロック層が（１１１）Ｂ
面への張り出しがないことを特徴とする光半導体装置。
【請求項１３】請求項４、５，７および８に記載の光
半導体装置の製造方法において、ｐ型半導体カバー層、
ｎ型半導体電流ブロック層および、ｐ型半導体電流ブロ
ック層の成長方法が有機金属気相成長法であることを特
徴とする光半導体装置の製造方法。
【請求項１４】請求項１３に記載の光半導体装置の製
造方法において、成長圧力が１００Ｔｏｒｒ以上である
ことを特徴とする光半導体装置の製造方法。
【請求項１５】請求項１３に記載の光半導体装置の製
造方法において、成長速度が１．５μｍ／ｈ以上である
ことを特徴とする光半導体装置の製造方法。
【請求項１６】請求項１３に記載の光半導体装置の製
造方法において、ｐ型半導体カバー層の成長圧力をＰ
１、ｎ型半導体電流ブロック層の成長圧力をＰ２、ｐ型
半導体電流ブロック層の成長圧力をＰ３とするとき、Ｐ
３≧Ｐ２であることを特徴とする光半導体装置の製造方
法。
【請求項１７】請求項１３に記載の光半導体装置の製
造方法において、ｐ型半導体カバー層の成長圧力をＰ
１、ｎ型半導体電流ブロック層の成長圧力をＰ２、ｐ型
半導体電流ブロック層の成長圧力をＰ３とするとき、Ｐ
１≧Ｐ２であることを特徴とする光半導体装置の製造方
法。
【請求項１８】請求項１３に記載の光半導体装置の製
造方法において、ｐ型半導体カバー層の成長温度をＴ
１、ｎ型半導体電流ブロック層の成長温度をＴ２、ｐ型
半導体電流ブロック層の成長温度をＴ３とするとき、Ｔ
３≦Ｔ２であることを特徴とする光半導体装置の製造方
法。
【請求項１９】請求項１３に記載の光半導体装置の製
造方法において、ｐ型半導体カバー層の成長温度をＴ
１、ｎ型半導体電流ブロック層の成長温度をＴ２、ｐ型
半導体電流ブロック層の成長温度をＴ３とするとき、Ｔ
１≦Ｔ２であることを特徴とする光半導体装置の製造方
法。
【請求項２０】請求項１３に記載の光半導体装置の製
造方法において、ｐ型半導体カバー層の成長速度をＲ
１、ｎ型半導体電流ブロック層の成長速度をＲ２、ｐ型
半導体電流ブロック層の成長速度をＲ３とするとき、Ｒ
３≧Ｒ２であることを特徴とする光半導体装置の製造方
法。
【請求項２１】請求項１３に記載の光半導体装置の製
造方法において、ｐ型半導体カバー層の成長速度をＲ
１、ｎ型半導体電流ブロック層の成長速度をＲ２、ｐ型
半導体電流ブロック層の成長速度をＲ３とするとき、Ｒ
１≧Ｒ２であることを特徴とする光半導体装置の製造方
法。