JP2997328B2 - シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法 - Google Patents
シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法Info
- Publication number
- JP2997328B2 JP2997328B2 JP3083737A JP8373791A JP2997328B2 JP 2997328 B2 JP2997328 B2 JP 2997328B2 JP 3083737 A JP3083737 A JP 3083737A JP 8373791 A JP8373791 A JP 8373791A JP 2997328 B2 JP2997328 B2 JP 2997328B2
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- titanium
- annealing
- temperature
- chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 60
- 229910021341 titanium silicide Inorganic materials 0.000 title claims description 53
- 239000004065 semiconductor Substances 0.000 title claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 27
- 229910052710 silicon Inorganic materials 0.000 title claims description 26
- 239000010703 silicon Substances 0.000 title claims description 26
- 238000000137 annealing Methods 0.000 claims description 98
- 239000010936 titanium Substances 0.000 claims description 74
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 73
- 229910052719 titanium Inorganic materials 0.000 claims description 72
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 51
- 239000001301 oxygen Substances 0.000 claims description 51
- 229910052760 oxygen Inorganic materials 0.000 claims description 51
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 40
- 239000007789 gas Substances 0.000 claims description 40
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 36
- 238000004140 cleaning Methods 0.000 claims description 30
- 229910052757 nitrogen Inorganic materials 0.000 claims description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 17
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 17
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 10
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 claims description 9
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 8
- 238000001771 vacuum deposition Methods 0.000 claims description 8
- 239000012298 atmosphere Substances 0.000 claims description 6
- 238000010438 heat treatment Methods 0.000 claims description 5
- 239000000203 mixture Substances 0.000 claims description 5
- 239000011248 coating agent Substances 0.000 claims 1
- 238000000576 coating method Methods 0.000 claims 1
- 239000000463 material Substances 0.000 claims 1
- 239000000376 reactant Substances 0.000 claims 1
- 235000012431 wafers Nutrition 0.000 description 97
- 238000000151 deposition Methods 0.000 description 14
- 230000008021 deposition Effects 0.000 description 13
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 8
- 230000000903 blocking effect Effects 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000011261 inert gas Substances 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- 229910021332 silicide Inorganic materials 0.000 description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 238000000992 sputter etching Methods 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 2
- 238000007740 vapor deposition Methods 0.000 description 2
- 239000012159 carrier gas Substances 0.000 description 1
- 239000007795 chemical reaction product Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000007872 degassing Methods 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- -1 fluorine Hydrocarbons Chemical class 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 229930195733 hydrocarbon Natural products 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 125000004433 nitrogen atom Chemical group N* 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000012495 reaction gas Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28518—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising silicides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3211—Nitridation of silicon-containing layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/906—Cleaning of wafer as interim step
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/976—Temporary protective layer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electrodes Of Semiconductors (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体ウエーハ上に集
積回路構造を形成するための半導体ウエーハの処理方法
にかかり、特に単一のアニーリングステップを用いて半
導体ウエーハ上にケイ化チタンの層を形成するための改
良された方法に関するものである。
積回路構造を形成するための半導体ウエーハの処理方法
にかかり、特に単一のアニーリングステップを用いて半
導体ウエーハ上にケイ化チタンの層を形成するための改
良された方法に関するものである。
【０００２】
【従来の技術】シリコンウエーハなどの半導体ウエーハ
上に集積回路構造の一部分としてのケイ化チタンの層を
形成する従来の方法では、ケイ化チタン層を形成すべき
ウエーハの表面は、後の工程で蒸着されるチタン層とウ
エーハの露出したシリコン部分との間の反応の障害とな
る恐れのある異物を除去するために、先ず洗浄が行われ
る。表面の洗浄は、従来、真空チエンバ内でアルゴンな
どの不活性ガスによるｒｆプラズマを用いて行われる。
この場合は、先に酸化物の湿式エッチングを行うことも
ある。
上に集積回路構造の一部分としてのケイ化チタンの層を
形成する従来の方法では、ケイ化チタン層を形成すべき
ウエーハの表面は、後の工程で蒸着されるチタン層とウ
エーハの露出したシリコン部分との間の反応の障害とな
る恐れのある異物を除去するために、先ず洗浄が行われ
る。表面の洗浄は、従来、真空チエンバ内でアルゴンな
どの不活性ガスによるｒｆプラズマを用いて行われる。
この場合は、先に酸化物の湿式エッチングを行うことも
ある。
【０００３】洗浄ステップに続いて、チタン金属の層が
洗浄されたウエーハ構造上に蒸着されるのが通常であ
り、例えば真空スパッタリング蒸着（ＰＶＤ）法を用い
て、通常は約１００〜約１０００オングストロームの厚
さに蒸着される。チタン蒸着されたウエーハは、次に通
常の方法でＰＶＤチエンバから取り出され、外気中を通
って別のアニーリング装置に移送され、ここでウエーハ
構造が窒素雰囲気中で、かつ酸素（チタンと反応する恐
れがある）の無い状態でアニーリングされる。通常、こ
のアニーリング工程は、ウエーハ構造を約６５０℃から
約７５０℃の範囲にあるアニーリング温度まで数秒間で
急速加熱し、次にこのアニーリング温度を約２０秒から
約６０秒までの時間保持する急速アニーリングを用いて
いる。
洗浄されたウエーハ構造上に蒸着されるのが通常であ
り、例えば真空スパッタリング蒸着（ＰＶＤ）法を用い
て、通常は約１００〜約１０００オングストロームの厚
さに蒸着される。チタン蒸着されたウエーハは、次に通
常の方法でＰＶＤチエンバから取り出され、外気中を通
って別のアニーリング装置に移送され、ここでウエーハ
構造が窒素雰囲気中で、かつ酸素（チタンと反応する恐
れがある）の無い状態でアニーリングされる。通常、こ
のアニーリング工程は、ウエーハ構造を約６５０℃から
約７５０℃の範囲にあるアニーリング温度まで数秒間で
急速加熱し、次にこのアニーリング温度を約２０秒から
約６０秒までの時間保持する急速アニーリングを用いて
いる。
【０００４】このアニーリング工程に用いられる窒素雰
囲気によってチタンがシリコンと反応してケイ化チタン
を形成するのと同時に、窒化チタン層を形成する。この
窒化チタンは、シリコン原子が下側のシリコンから表面
へ移動するのを阻止するブロッキング層として作用す
る。このアニーリング工程に続いて、ウエーハは通常、
アニーリングチエンバから取り出され、窒化チタンブロ
ッキング層およびその他の未反応のチタンを除去するた
めの湿式エッチングが行われる。エッチングされたウエ
ーハは、次にまたアニーリングされるが、この場合は約
８００℃から約９００℃までの、より高い温度でアニー
リングされ、これによって最初のアニーリング工程で形
成された、安定度の低い相Ｃ４９のケイ化チタンが、安
定度の高い相Ｃ５４に転化される。
囲気によってチタンがシリコンと反応してケイ化チタン
を形成するのと同時に、窒化チタン層を形成する。この
窒化チタンは、シリコン原子が下側のシリコンから表面
へ移動するのを阻止するブロッキング層として作用す
る。このアニーリング工程に続いて、ウエーハは通常、
アニーリングチエンバから取り出され、窒化チタンブロ
ッキング層およびその他の未反応のチタンを除去するた
めの湿式エッチングが行われる。エッチングされたウエ
ーハは、次にまたアニーリングされるが、この場合は約
８００℃から約９００℃までの、より高い温度でアニー
リングされ、これによって最初のアニーリング工程で形
成された、安定度の低い相Ｃ４９のケイ化チタンが、安
定度の高い相Ｃ５４に転化される。
【０００５】最初のアニーリング工程で低い温度のアニ
ーリングを行う理由は、酸化チタンの形成を防止する
（酸化チタンは、例えば、ウエーハ表面の絶縁領域を含
む酸化ケイ素（SiＯ2 ）の破壊と、これによって生じた
酸素とチタンとの反応によって形成される）ため、およ
び表面上に窒化チタンによる所望のブロッキング層を形
成させるためである。
ーリングを行う理由は、酸化チタンの形成を防止する
（酸化チタンは、例えば、ウエーハ表面の絶縁領域を含
む酸化ケイ素（SiＯ2 ）の破壊と、これによって生じた
酸素とチタンとの反応によって形成される）ため、およ
び表面上に窒化チタンによる所望のブロッキング層を形
成させるためである。
【０００６】また、高温度による第２のアニーリングの
前にエッチング工程を行う理由は、ウエーハから未反応
のチタン、特に絶縁領域上に残っている未反応のチタン
の除去を確実にするためであり、未反応のチタンが残っ
ていると、高温度のアニーリング中に酸化ケイ素から生
ずる酸素と反応する恐れがあるからである。このような
未反応のチタンは、ウエーハの絶縁領域上のチタン層の
下側部分が、最初のアニーリング工程中にアニーリング
チエンバ内に存在する窒素ガスと反応しないようにシー
ルドするチタン層の表面に酸化チタンが存在することに
よるものである。
前にエッチング工程を行う理由は、ウエーハから未反応
のチタン、特に絶縁領域上に残っている未反応のチタン
の除去を確実にするためであり、未反応のチタンが残っ
ていると、高温度のアニーリング中に酸化ケイ素から生
ずる酸素と反応する恐れがあるからである。このような
未反応のチタンは、ウエーハの絶縁領域上のチタン層の
下側部分が、最初のアニーリング工程中にアニーリング
チエンバ内に存在する窒素ガスと反応しないようにシー
ルドするチタン層の表面に酸化チタンが存在することに
よるものである。
【０００７】しかしながら、半導体ウエーハ上にケイ化
チタン層を形成する方法として、エッチング工程の前に
単一のアニーリング工程が利用でき、これによってウエ
ーハをアニーリングチエンバから取出し、ウエーハを湿
式でエッチングし、ウエーハを乾燥し、次にこのエッチ
ングされたウエーハを第２のアニーリング工程のために
アニーリングチエンバ内に再導入するという工程を回避
できるようにすることが望ましい。
チタン層を形成する方法として、エッチング工程の前に
単一のアニーリング工程が利用でき、これによってウエ
ーハをアニーリングチエンバから取出し、ウエーハを湿
式でエッチングし、ウエーハを乾燥し、次にこのエッチ
ングされたウエーハを第２のアニーリング工程のために
アニーリングチエンバ内に再導入するという工程を回避
できるようにすることが望ましい。
【０００８】
【発明が解決しようとする課題】従って本発明の１つの
目的は、単一のアニーリングステップを用いてウエーハ
表面上にケイ化チタンの安定相を形成すると共に、ウエ
ーハ上、もしくはウエーハの酸化物部分上方のケイ化チ
タン上に酸化チタンを形成しないようにした、半導体ウ
エーハ上にケイ化チタンを形成する改良された方法を提
供することである。
目的は、単一のアニーリングステップを用いてウエーハ
表面上にケイ化チタンの安定相を形成すると共に、ウエ
ーハ上、もしくはウエーハの酸化物部分上方のケイ化チ
タン上に酸化チタンを形成しないようにした、半導体ウ
エーハ上にケイ化チタンを形成する改良された方法を提
供することである。
【０００９】本発明のもう１つの目的は、半導体ウエー
ハ上にケイ化チタンを形成する方法において、プロセス
から酸素が十分に排除されて、ケイ化チタンを所望の窒
化チタンのブロッキング層と共に形成できると共に、酸
化物表面上のチタンが全部、第１のアニーリング温度で
窒素と反応でき、さらにアニーリング温度を上昇させて
ケイ化チタンの不安定なＣ４９相を安定なＣ５４相に転
化させ、これによってエッチング工程に入る前にウエー
ハから窒化チタンを除去できるようにした改良された方
法を提供することである。
ハ上にケイ化チタンを形成する方法において、プロセス
から酸素が十分に排除されて、ケイ化チタンを所望の窒
化チタンのブロッキング層と共に形成できると共に、酸
化物表面上のチタンが全部、第１のアニーリング温度で
窒素と反応でき、さらにアニーリング温度を上昇させて
ケイ化チタンの不安定なＣ４９相を安定なＣ５４相に転
化させ、これによってエッチング工程に入る前にウエー
ハから窒化チタンを除去できるようにした改良された方
法を提供することである。
【００１０】本発明のさらに他の目的は、半導体ウエー
ハ上にケイ化チタンを形成する方法において、ウエーハ
をチタン蒸着チエンバからアニーリングチエンバへ移送
するとき、窒素原子が層内に進入するのを邪魔したり、
層内に窒化チタンが形成されるのを邪魔する恐れのある
酸素または酸素含有ガスに、チタン蒸着されたウエーハ
を露出することなく移送し、次に、ケイ化チタンを所望
の窒化チタンのブロッキング層と一緒に形成すると共
に、ウエーハの酸化物面上に乗っているチタンの全部を
第１のアニーリング温度で窒素と反応させ、次にアニー
リング温度を上昇させて窒化チタンの安定相を形成さ
せ、エッチング工程の前に、窒化チタンをウエーハから
除去できるようにし、これによって酸素もしくは酸素含
有ガスがプロセスから排除される改良された方法を提供
することである。
ハ上にケイ化チタンを形成する方法において、ウエーハ
をチタン蒸着チエンバからアニーリングチエンバへ移送
するとき、窒素原子が層内に進入するのを邪魔したり、
層内に窒化チタンが形成されるのを邪魔する恐れのある
酸素または酸素含有ガスに、チタン蒸着されたウエーハ
を露出することなく移送し、次に、ケイ化チタンを所望
の窒化チタンのブロッキング層と一緒に形成すると共
に、ウエーハの酸化物面上に乗っているチタンの全部を
第１のアニーリング温度で窒素と反応させ、次にアニー
リング温度を上昇させて窒化チタンの安定相を形成さ
せ、エッチング工程の前に、窒化チタンをウエーハから
除去できるようにし、これによって酸素もしくは酸素含
有ガスがプロセスから排除される改良された方法を提供
することである。
【００１１】本発明のさらになお他の目的は、半導体ウ
エーハ上にケイ化チタンを形成する方法において、ウエ
ーハ上にチタンの層を蒸着する前に反応性のｒｆイオン
エッチングを用いてウエーハを洗浄し、ウエーハをクリ
ーニングチエンバからチタン蒸着チエンバへ、チタン蒸
着されたウエーハが酸素含有ガスに露出されないよう真
空下で移送し、次にウエーハをチタン蒸着チエンバから
アニーリングチエンバへ、チタン蒸着されたウエーハが
酸素または酸素含有ガスに露出されないよう真空下で移
送し、次に第１のアニーリング温度でケイ化チタンを所
望の窒化チタンのブロッキング層と一緒に形成すると共
に、ウエーハの酸化物表面に乗っているチタンの全部を
窒素と反応させ、さらにアニーリング温度を上昇させて
窒化チタンの安定相を形成させ、エッチング工程の前に
窒化チタンをウエーハから除去できるようにし、これに
よって空気などの酸素含有ガスがプロセスからさらに排
除される改良された方法を提供することである。
エーハ上にケイ化チタンを形成する方法において、ウエ
ーハ上にチタンの層を蒸着する前に反応性のｒｆイオン
エッチングを用いてウエーハを洗浄し、ウエーハをクリ
ーニングチエンバからチタン蒸着チエンバへ、チタン蒸
着されたウエーハが酸素含有ガスに露出されないよう真
空下で移送し、次にウエーハをチタン蒸着チエンバから
アニーリングチエンバへ、チタン蒸着されたウエーハが
酸素または酸素含有ガスに露出されないよう真空下で移
送し、次に第１のアニーリング温度でケイ化チタンを所
望の窒化チタンのブロッキング層と一緒に形成すると共
に、ウエーハの酸化物表面に乗っているチタンの全部を
窒素と反応させ、さらにアニーリング温度を上昇させて
窒化チタンの安定相を形成させ、エッチング工程の前に
窒化チタンをウエーハから除去できるようにし、これに
よって空気などの酸素含有ガスがプロセスからさらに排
除される改良された方法を提供することである。
【００１２】
【課題を解決するための手段と作用】本発明の方法は、
半導体ウエーハ上にケイ化チタンの層を、窒素含有の雰
囲気中で、かつ実質的に空気などの酸素含有ガスの無い
状態で単一のアニーリング工程を用いて形成するもので
あり、この単一のアニーリング工程でウエーハの酸化物
部分の上にあるチタンの全部が窒化チタンに転化され、
これによって未反応のシリコン原子が表面に移動するの
を阻止する十分な大きさの窒化チタン層が形成されると
共にケイ化チタンの安定な層が形成されるようになって
いる。
半導体ウエーハ上にケイ化チタンの層を、窒素含有の雰
囲気中で、かつ実質的に空気などの酸素含有ガスの無い
状態で単一のアニーリング工程を用いて形成するもので
あり、この単一のアニーリング工程でウエーハの酸化物
部分の上にあるチタンの全部が窒化チタンに転化され、
これによって未反応のシリコン原子が表面に移動するの
を阻止する十分な大きさの窒化チタン層が形成されると
共にケイ化チタンの安定な層が形成されるようになって
いる。
【００１３】ここで“実質的に酸素含有ガスの無い”あ
るいは“新しく形成されたチタン層を酸素もしくは酸素
含有ガスに実質的に露出しない”という表現は、それぞ
れチタン蒸着およびアニーリングに用いられるチエンバ
内、およびその間でウエーハを移送するのに用いられる
真空チエンバ内において、各チエンバ内のそれぞれの雰
囲気が１０ppm 未満の酸素を含んでいることを意味して
いる。
るいは“新しく形成されたチタン層を酸素もしくは酸素
含有ガスに実質的に露出しない”という表現は、それぞ
れチタン蒸着およびアニーリングに用いられるチエンバ
内、およびその間でウエーハを移送するのに用いられる
真空チエンバ内において、各チエンバ内のそれぞれの雰
囲気が１０ppm 未満の酸素を含んでいることを意味して
いる。
【００１４】また、“窒素含有の雰囲気内で”という用
語は、少くとも１０体積％の窒素を含んでいることを意
味している。窒素は直接にＮ2 として与えてもよく、あ
るいは酸素含有ガスを添加することなく分解して窒素源
となる他の窒素含有源、例えばＮＨ3 などを用いること
ができる。また、“未反応のシリコン原子”という用語
は、まだチタンと反応せずそのケイ化物を作っていな
い、あるいはまだ酸化されず、半導体ウエーハの蒸着チ
タン層の下側にSiＯ2 絶縁領域などのような酸化ケイ素
を形成していない、ということを意味している。
語は、少くとも１０体積％の窒素を含んでいることを意
味している。窒素は直接にＮ2 として与えてもよく、あ
るいは酸素含有ガスを添加することなく分解して窒素源
となる他の窒素含有源、例えばＮＨ3 などを用いること
ができる。また、“未反応のシリコン原子”という用語
は、まだチタンと反応せずそのケイ化物を作っていな
い、あるいはまだ酸化されず、半導体ウエーハの蒸着チ
タン層の下側にSiＯ2 絶縁領域などのような酸化ケイ素
を形成していない、ということを意味している。
【００１５】本発明の方法は、その１つの特徴として、
半導体ウエーハを、真空下で、かつ酸素含有ガスが実質
的に存在しない状態で、チタン蒸着チエンバからアニー
リングチエンバへ移送し、半導体ウエーハ上の新しく形
成されたチタン層にアニーリング中に酸素が侵入するの
を防止することを含み、このアニーリングは単一の工程
として、先ず第１の温度で、ウエーハの酸化物部分上の
チタンの全部を窒化チタンに転化し、その上にケイ化チ
タンと窒化チタンのブロッキング層を形成し、次にこれ
より高い第２の温度でケイ化チタンを安定相に転化する
ものであり、次のエッチング工程で窒化チタンを除去し
ている。
半導体ウエーハを、真空下で、かつ酸素含有ガスが実質
的に存在しない状態で、チタン蒸着チエンバからアニー
リングチエンバへ移送し、半導体ウエーハ上の新しく形
成されたチタン層にアニーリング中に酸素が侵入するの
を防止することを含み、このアニーリングは単一の工程
として、先ず第１の温度で、ウエーハの酸化物部分上の
チタンの全部を窒化チタンに転化し、その上にケイ化チ
タンと窒化チタンのブロッキング層を形成し、次にこれ
より高い第２の温度でケイ化チタンを安定相に転化する
ものであり、次のエッチング工程で窒化チタンを除去し
ている。
【００１６】本発明による方法は、さらに１つの特徴と
して、チタン蒸着工程の前に、反応性のｒｆイオンエッ
チングを用いてウエーハの洗浄を行ってチタン蒸着する
前のウエーハ表面から酸素または酸素含有ガスをさらに
十分に除去することを含んでおり、引きつづき、洗浄さ
れたウエーハをうクリーニングチエンバからチタン蒸着
チエンバへ、ウエーハを酸素含有ガスに露出することな
く移動させ、次にその半導体ウエーハを、真空下で、か
つ実質的に酸素含有ガスの無い状態でチタン蒸着チエン
バからアニーリングチエンバへ移送し、半導体ウエーハ
上の新しく形成されたチタン層にアニーリング中に酸素
が侵入するのを防止しており、このアニーリングは単一
の工程として、先ず第１の温度で、ウエーハの酸化物部
分上にあるチタンを全部、窒化チタンに転化し、その上
にケイ化チタンと窒化チタンのブロッキング層を形成
し、次にこれより高い第２の温度でケイ化チタンを安定
相に転化するものであり、次のエッチング工程で窒化チ
タンを除去している。
して、チタン蒸着工程の前に、反応性のｒｆイオンエッ
チングを用いてウエーハの洗浄を行ってチタン蒸着する
前のウエーハ表面から酸素または酸素含有ガスをさらに
十分に除去することを含んでおり、引きつづき、洗浄さ
れたウエーハをうクリーニングチエンバからチタン蒸着
チエンバへ、ウエーハを酸素含有ガスに露出することな
く移動させ、次にその半導体ウエーハを、真空下で、か
つ実質的に酸素含有ガスの無い状態でチタン蒸着チエン
バからアニーリングチエンバへ移送し、半導体ウエーハ
上の新しく形成されたチタン層にアニーリング中に酸素
が侵入するのを防止しており、このアニーリングは単一
の工程として、先ず第１の温度で、ウエーハの酸化物部
分上にあるチタンを全部、窒化チタンに転化し、その上
にケイ化チタンと窒化チタンのブロッキング層を形成
し、次にこれより高い第２の温度でケイ化チタンを安定
相に転化するものであり、次のエッチング工程で窒化チ
タンを除去している。
【００１７】半導体ウェーハ上に、実質的に酸素または
空気などのような酸素含有ガスのない状態でケイ化チタ
ン層を形成する方法は、同時係属出願の“ＩＮＴＥＧＲ
ＡＴＥＤ ＰＲＯＣＥＳＳＩＮＧ ＳＹＳＴＥＭ ＦＯ
Ｒ ＦＯＲＭＩＮＧ ＴＩＴＡＮＩＵＭ ＳＩＬＩＣＩ
ＤＥ ＯＮ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＷＡＦＥ
Ｒ”（半導体ウェーハ上にケイ化チタンを形成する集約
プロセシングシステム）に記述され、クレームされてお
り、この同時係属出願は、本発明の譲受人に譲渡され、
かつ本出願に対するクロスリファレンスとなっているも
のである。この同時係属出願には、半導体ウェーハ上に
ケイ化チタンを形成する方法として、半導体ウェーハを
真空下で、かつ実質的に酸素含有ガスのない状態でチタ
ン蒸着チェンバからアニーリングチェンバへ移送すると
共に、チタン蒸着ステップの前に反応性ｒｆイオンエッ
チングを用いてウェーハの洗浄を行い、チタン蒸着ステ
ップ前のウェーハ表面から酸素または酸素含有ガスをよ
り完全に除去し、次に、洗浄されたウェーハを、真空下
で、かつ実質的に酸素含有ガスの存在しない状態でチタ
ン蒸着チャンバに送り、これによって酸素含有ガスを排
除できる方法が記載されている。
空気などのような酸素含有ガスのない状態でケイ化チタ
ン層を形成する方法は、同時係属出願の“ＩＮＴＥＧＲ
ＡＴＥＤ ＰＲＯＣＥＳＳＩＮＧ ＳＹＳＴＥＭ ＦＯ
Ｒ ＦＯＲＭＩＮＧ ＴＩＴＡＮＩＵＭ ＳＩＬＩＣＩ
ＤＥ ＯＮ ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＷＡＦＥ
Ｒ”（半導体ウェーハ上にケイ化チタンを形成する集約
プロセシングシステム）に記述され、クレームされてお
り、この同時係属出願は、本発明の譲受人に譲渡され、
かつ本出願に対するクロスリファレンスとなっているも
のである。この同時係属出願には、半導体ウェーハ上に
ケイ化チタンを形成する方法として、半導体ウェーハを
真空下で、かつ実質的に酸素含有ガスのない状態でチタ
ン蒸着チェンバからアニーリングチェンバへ移送すると
共に、チタン蒸着ステップの前に反応性ｒｆイオンエッ
チングを用いてウェーハの洗浄を行い、チタン蒸着ステ
ップ前のウェーハ表面から酸素または酸素含有ガスをよ
り完全に除去し、次に、洗浄されたウェーハを、真空下
で、かつ実質的に酸素含有ガスの存在しない状態でチタ
ン蒸着チャンバに送り、これによって酸素含有ガスを排
除できる方法が記載されている。
【００１８】
【実施例】以下、本発明を図面を参照して詳細に説明す
る。図１は本発明の方法の概要を示すフローシート、図
２は本発明の方法を実施するのに適合した装置の一例を
示すものであり、また図３〜図６は本発明の方法を用い
てシリコンウエーハ上にケイ化シリコン層を形成すると
きの工程シーケンスを示す部分的な垂直断面図である。
る。図１は本発明の方法の概要を示すフローシート、図
２は本発明の方法を実施するのに適合した装置の一例を
示すものであり、また図３〜図６は本発明の方法を用い
てシリコンウエーハ上にケイ化シリコン層を形成すると
きの工程シーケンスを示す部分的な垂直断面図である。
【００１９】図２において、本発明の方法を実施するた
めの装置は全体として符号１０で示され、密封された中
央チエンバ２０を有し、この中にウエーハがカセットロ
ードロック２４を介して装入される。中央チエンバ２０
は約１０-9〜約１０-5トルの真空に保持されている。特
に酸素、および空気などの他の酸素含有ガスは中央チエ
ンバ２０から排除されている。
めの装置は全体として符号１０で示され、密封された中
央チエンバ２０を有し、この中にウエーハがカセットロ
ードロック２４を介して装入される。中央チエンバ２０
は約１０-9〜約１０-5トルの真空に保持されている。特
に酸素、および空気などの他の酸素含有ガスは中央チエ
ンバ２０から排除されている。
【００２０】中央チエンバ２０内にはロボット手段２８
が設けられ、クリーニングチエンバ３０、ＰＶＤチエン
バ４０、およびアニーリングチエンバ５０の間で中央チ
エンバ２０を介してウエーハの移送を行う。また装置１
０の一部として必要により脱ガスチエンバ６０を設ける
ことも可能であり、これも中央真空チエンバ２０を介し
てアクセスできる。
が設けられ、クリーニングチエンバ３０、ＰＶＤチエン
バ４０、およびアニーリングチエンバ５０の間で中央チ
エンバ２０を介してウエーハの移送を行う。また装置１
０の一部として必要により脱ガスチエンバ６０を設ける
ことも可能であり、これも中央真空チエンバ２０を介し
てアクセスできる。
【００２１】半導体ウェーハ処理用の多重チャンバ真空
装置は、本出願でクロスリファレンスとしてあげている
米国特許第４，７８５，９６２号公報に全般的に記載さ
れ、かつ商業的に入手可能であり、例えば米国カリフォ
ルニア州サンタクララにあるＡｐｐｌｅｄ Ｍａｔｅｒ
ｉａｌｓ社から５０００シリーズのウェーハ処理装置と
して入手でき、またこのような装置は本発明の実施にあ
たって種々の変形して利用することができる。
装置は、本出願でクロスリファレンスとしてあげている
米国特許第４，７８５，９６２号公報に全般的に記載さ
れ、かつ商業的に入手可能であり、例えば米国カリフォ
ルニア州サンタクララにあるＡｐｐｌｅｄ Ｍａｔｅｒ
ｉａｌｓ社から５０００シリーズのウェーハ処理装置と
して入手でき、またこのような装置は本発明の実施にあ
たって種々の変形して利用することができる。
【００２２】本発明の方法を実施するときは、トレーに
乗せた単一のウエーハまたはウエーハ群がロードロック
２４を介して真空装置１０の中央チエンバ２０内に装入
され、次に単一のウエーハがクリーニングチエンバ３０
に移送され、ここでウエーハが洗浄されてウエーハから
異物が除去され、特に露出したシリコンの表面からすべ
ての酸化物が除去される。
乗せた単一のウエーハまたはウエーハ群がロードロック
２４を介して真空装置１０の中央チエンバ２０内に装入
され、次に単一のウエーハがクリーニングチエンバ３０
に移送され、ここでウエーハが洗浄されてウエーハから
異物が除去され、特に露出したシリコンの表面からすべ
ての酸化物が除去される。
【００２３】ウエーハは、アルゴンを不活性ガスとして
用いた従来の不活性ガスＲＦエッチングを用いて洗浄す
ることができる。しかしながら、本発明の方法の好まし
い一実施例では、ウエーハは反応性ｒｆイオンプロセス
を用いて洗浄され、例えばクリーニングチエンバ３０に
約２〜約５００sccmの少くとも１つの反応ガス、例えば
ＮＦ3 と約１０〜約１０００sccmのキャリヤガス、例え
ばアルゴンをクリーニングチエンバ３０内を、約１〜約
５０ミリトルに保持しながら流入させて作ったＮＦ3 ／
アルゴン混合物と、約２０〜約５００ワットのパワレベ
ルのｒｆプラズマを用いて洗浄が行われる。クリーニン
グチエンバは、クリーニング工程中、約２７℃〜約２０
０℃に保持され、クリーニング工程は約１秒〜約５００
秒間行われる。
用いた従来の不活性ガスＲＦエッチングを用いて洗浄す
ることができる。しかしながら、本発明の方法の好まし
い一実施例では、ウエーハは反応性ｒｆイオンプロセス
を用いて洗浄され、例えばクリーニングチエンバ３０に
約２〜約５００sccmの少くとも１つの反応ガス、例えば
ＮＦ3 と約１０〜約１０００sccmのキャリヤガス、例え
ばアルゴンをクリーニングチエンバ３０内を、約１〜約
５０ミリトルに保持しながら流入させて作ったＮＦ3 ／
アルゴン混合物と、約２０〜約５００ワットのパワレベ
ルのｒｆプラズマを用いて洗浄が行われる。クリーニン
グチエンバは、クリーニング工程中、約２７℃〜約２０
０℃に保持され、クリーニング工程は約１秒〜約５００
秒間行われる。
【００２４】本発明の反応イオンエッチング洗浄工程に
用いる反応ガスの例としては、ＮＦ 3 のほかに、フッ素
化炭化水素、例えばＣＨＦ3 およびＣＦ4 、さらにはそ
の混合物が含まれる。ウエーハは、洗浄が終了と、クリ
ーニングチエンバ３０から中央チエンバ２０に引き戻さ
れ、次に蒸着チエンバ４０に送られ、ここで厚さ範囲が
約１００〜５０００オングストローム、好ましくは約１
００〜１０００オングストローム、典型的には約５００
オングストロームのチタン層が通常の方法で、例えばＰ
ＶＤスパッタリングプロセスを用いてウエーハの表面に
蒸着される。この場合、本発明の好ましい実施例では、
クリーニングチエンバ３０から引き戻された洗浄された
ウエーハは、空気やその他の酸素含有ガスに露出される
ことはなく、クリーニングチエンバ３０から真空チエン
バ２０を経て直接に蒸着チエンバ４０へ送られるように
なっている。
用いる反応ガスの例としては、ＮＦ 3 のほかに、フッ素
化炭化水素、例えばＣＨＦ3 およびＣＦ4 、さらにはそ
の混合物が含まれる。ウエーハは、洗浄が終了と、クリ
ーニングチエンバ３０から中央チエンバ２０に引き戻さ
れ、次に蒸着チエンバ４０に送られ、ここで厚さ範囲が
約１００〜５０００オングストローム、好ましくは約１
００〜１０００オングストローム、典型的には約５００
オングストロームのチタン層が通常の方法で、例えばＰ
ＶＤスパッタリングプロセスを用いてウエーハの表面に
蒸着される。この場合、本発明の好ましい実施例では、
クリーニングチエンバ３０から引き戻された洗浄された
ウエーハは、空気やその他の酸素含有ガスに露出される
ことはなく、クリーニングチエンバ３０から真空チエン
バ２０を経て直接に蒸着チエンバ４０へ送られるように
なっている。
【００２５】ウエーハ上へのチタン層の蒸着が終ると、
ウエーハは蒸着チエンバ４０から取り出され、真空チエ
ンバ２０を経て直接にアニーリングチエンバ５０に送ら
れ、このためウエーハは新しく蒸着されたチタン層に吸
着したり侵入したりする恐れのある酸素や、空気など他
の酸素含有ガスに露出されることが無い。次にアニーリ
ング工程が、先ずウエーハを約５００℃〜約６９５℃、
好ましくは約６００℃〜約６７５℃の温度でアニーリン
グすることによって行われる。このアニーリング工程
は、急速アニーリング条件で行うことが好ましく、ウエ
ーハは初期アニーリング温度から約５℃／秒〜約１５０
℃／秒、典型的には約８０℃／秒の割合で昇温され、か
つウエーハはこの第１のアニーリング温度に、約２０秒
〜約６０秒の間さらされる。次に、この温度が約８００
℃〜約９００℃に、約２０〜６０秒の間、高められる。
この高い方のアニーリング温度は、第１のアニーリング
温度で形成された安定度の低いＣ４９相のケイ化チタン
を安定度の高いＣ５４相に転化する作用を行うものであ
り、これは当業者にとって周知のことである。
ウエーハは蒸着チエンバ４０から取り出され、真空チエ
ンバ２０を経て直接にアニーリングチエンバ５０に送ら
れ、このためウエーハは新しく蒸着されたチタン層に吸
着したり侵入したりする恐れのある酸素や、空気など他
の酸素含有ガスに露出されることが無い。次にアニーリ
ング工程が、先ずウエーハを約５００℃〜約６９５℃、
好ましくは約６００℃〜約６７５℃の温度でアニーリン
グすることによって行われる。このアニーリング工程
は、急速アニーリング条件で行うことが好ましく、ウエ
ーハは初期アニーリング温度から約５℃／秒〜約１５０
℃／秒、典型的には約８０℃／秒の割合で昇温され、か
つウエーハはこの第１のアニーリング温度に、約２０秒
〜約６０秒の間さらされる。次に、この温度が約８００
℃〜約９００℃に、約２０〜６０秒の間、高められる。
この高い方のアニーリング温度は、第１のアニーリング
温度で形成された安定度の低いＣ４９相のケイ化チタン
を安定度の高いＣ５４相に転化する作用を行うものであ
り、これは当業者にとって周知のことである。
【００２６】アニーリング工程中は、１つ、または複数
の窒素含有ガスがアニーリングチャンバ５０内に約５０
０〜１０，０００ｓｃｃｍの割合いで送入され、同時に
上記アニーリングチャンバ内の圧力は約１００ミリトル
〜約８００トルの範囲に維持される。本発明のクレーム
された方法を実施する１つの好ましいモードでは、アニ
ーリング工程は、窒素の真空状態、または圧力レベルが
約１００ミリトル〜約１００トル、好ましくは約５００
ミリトル〜約１０トル、最も好ましくは約１トル〜約１
０トルで行われ、これは同時係属出願の米国特許出願
“ＬＯＷ ＮＩＴＲＯＧＥＮ ＰＲＥＳＳＵＲＥ ＰＲ
ＯＣＥＳＳ ＦＯＲ ＦＯＲＭＩＮＧ ＴＩＴＡＮＩＵ
Ｍ ＳＩＬＩＣＩＤＥ ＯＮ ＳＥＭＩＣＯＮＤＵＣＴ
ＯＲ ＷＡＦＥＲ”（半導体ウェーハ上にケイ化チタン
を形成するための低窒素圧プロセス）に記述され、クレ
ームされているものと同じであり、この同時係属出願
は、本発明の譲受人に譲渡され、かつ本出願に対するク
ロスリファレンスとなっているものである。このように
アニーリング工程で低い窒素圧を用いながら、未反応の
シリコンが表面に侵出するのを阻止するのに十分なＴｉ
Ｎを形成すると共にＴｉＮ粒子境界域を不動態化し、さ
らにウェーハの酸化物領域上のチタンを全て窒化チタン
に転化できるのは、第１のアニーリングステップの前に
ウェーハが酸素含有ガスに露出されるのを排除すること
によって可能となるものであり、これは本発明の実施例
に関連してクレームされている通りである。
の窒素含有ガスがアニーリングチャンバ５０内に約５０
０〜１０，０００ｓｃｃｍの割合いで送入され、同時に
上記アニーリングチャンバ内の圧力は約１００ミリトル
〜約８００トルの範囲に維持される。本発明のクレーム
された方法を実施する１つの好ましいモードでは、アニ
ーリング工程は、窒素の真空状態、または圧力レベルが
約１００ミリトル〜約１００トル、好ましくは約５００
ミリトル〜約１０トル、最も好ましくは約１トル〜約１
０トルで行われ、これは同時係属出願の米国特許出願
“ＬＯＷ ＮＩＴＲＯＧＥＮ ＰＲＥＳＳＵＲＥ ＰＲ
ＯＣＥＳＳ ＦＯＲ ＦＯＲＭＩＮＧ ＴＩＴＡＮＩＵ
Ｍ ＳＩＬＩＣＩＤＥ ＯＮ ＳＥＭＩＣＯＮＤＵＣＴ
ＯＲ ＷＡＦＥＲ”（半導体ウェーハ上にケイ化チタン
を形成するための低窒素圧プロセス）に記述され、クレ
ームされているものと同じであり、この同時係属出願
は、本発明の譲受人に譲渡され、かつ本出願に対するク
ロスリファレンスとなっているものである。このように
アニーリング工程で低い窒素圧を用いながら、未反応の
シリコンが表面に侵出するのを阻止するのに十分なＴｉ
Ｎを形成すると共にＴｉＮ粒子境界域を不動態化し、さ
らにウェーハの酸化物領域上のチタンを全て窒化チタン
に転化できるのは、第１のアニーリングステップの前に
ウェーハが酸素含有ガスに露出されるのを排除すること
によって可能となるものであり、これは本発明の実施例
に関連してクレームされている通りである。
【００２７】アニーリング工程の後、ウエーハのケイ化
チタンの上面ならびに酸化ケイ素（SiＯ2 ）部分の上面
に形成された窒化チタン（TiＮ）は重量比でＨ2 Ｏが
４、Ｈ 2 Ｏ2 が１、ＮＨ4 ＯＨが１の混合物などを用い
た湿式エッチングによって選択的に除去され、この場
合、窒化チタンがケイ化チタンあるいは酸化ケイ素に先
立って除去される。
チタンの上面ならびに酸化ケイ素（SiＯ2 ）部分の上面
に形成された窒化チタン（TiＮ）は重量比でＨ2 Ｏが
４、Ｈ 2 Ｏ2 が１、ＮＨ4 ＯＨが１の混合物などを用い
た湿式エッチングによって選択的に除去され、この場
合、窒化チタンがケイ化チタンあるいは酸化ケイ素に先
立って除去される。
【００２８】次に、図３〜図６はシリコン半導体ウエー
ハ１００を示すもので、あらかじめウエーハの面内に形
成された酸化ケイ素（SiＯ2 ）絶縁領域１０６と、ソー
ス領域１０２、ドレイン領域１０４およびゲート電極１
０８を含むＭＯＳ構造とから成り、かつゲート電極はゲ
ート酸化物１１４の上に形成されると共に、ゲート電極
１０８の側壁には酸化物スペーサ１１２が形成されてい
る。ケイ化チタンはソースおよびドレインの両領域上お
よびゲート電極上に形成され、ゲート電極上のものはＭ
ＯＳ素子の電気接触構造の一部となる。
ハ１００を示すもので、あらかじめウエーハの面内に形
成された酸化ケイ素（SiＯ2 ）絶縁領域１０６と、ソー
ス領域１０２、ドレイン領域１０４およびゲート電極１
０８を含むＭＯＳ構造とから成り、かつゲート電極はゲ
ート酸化物１１４の上に形成されると共に、ゲート電極
１０８の側壁には酸化物スペーサ１１２が形成されてい
る。ケイ化チタンはソースおよびドレインの両領域上お
よびゲート電極上に形成され、ゲート電極上のものはＭ
ＯＳ素子の電気接触構造の一部となる。
【００２９】前述のように、ウエーハは先ず洗浄されて
その面にチタン層が蒸着できるように準備され、図４は
ウエーハ構造上にチタン層１２０が蒸着された状態を示
している。チタン蒸着されたウエーハは次に、チタン面
を酸素含有ガスに露出することなくアニーリングチエン
バに送られる。図５はアニーリング工程後の構造を示し
ている。チタン層１２０のうち直接にシリコン（単結晶
または多結晶シリコンの何れでも）に接触する部分のチ
タン、すなわちソース領域１０２、ドレイン領域１０
４、およびゲート電極１０８の上にあるチタンは、低い
方のアニーリング温度でシリコンと反応して、１１０
Ａ、１１０Ｂ、および１１０Ｃに示すようにケイ化チタ
ンを形成する。同時にチタン層１２０とアニーリングチ
エンバ内に存在する窒素含有ガスとの反応によって構造
全体上に窒化チタン層１３０が形成される。
その面にチタン層が蒸着できるように準備され、図４は
ウエーハ構造上にチタン層１２０が蒸着された状態を示
している。チタン蒸着されたウエーハは次に、チタン面
を酸素含有ガスに露出することなくアニーリングチエン
バに送られる。図５はアニーリング工程後の構造を示し
ている。チタン層１２０のうち直接にシリコン（単結晶
または多結晶シリコンの何れでも）に接触する部分のチ
タン、すなわちソース領域１０２、ドレイン領域１０
４、およびゲート電極１０８の上にあるチタンは、低い
方のアニーリング温度でシリコンと反応して、１１０
Ａ、１１０Ｂ、および１１０Ｃに示すようにケイ化チタ
ンを形成する。同時にチタン層１２０とアニーリングチ
エンバ内に存在する窒素含有ガスとの反応によって構造
全体上に窒化チタン層１３０が形成される。
【００３０】なお、この場合は、絶縁酸化物領域１０
６、および酸化物スペーサ１１２に乗っているチタン層
１２０のチタンはすべて低い方のアニーリング温度で窒
素と反応して窒化チタンを形成するので、次にアニーリ
ング温度を高めたときには酸化物領域上に未反応のチタ
ンは残っておらず、従って高い方のアニーリング温度で
酸化ケイ素と反応し、酸化ケイ素上にケイ化チタンや酸
化チタンを形成するようなことは無い。
６、および酸化物スペーサ１１２に乗っているチタン層
１２０のチタンはすべて低い方のアニーリング温度で窒
素と反応して窒化チタンを形成するので、次にアニーリ
ング温度を高めたときには酸化物領域上に未反応のチタ
ンは残っておらず、従って高い方のアニーリング温度で
酸化ケイ素と反応し、酸化ケイ素上にケイ化チタンや酸
化チタンを形成するようなことは無い。
【００３１】特に動作理論について限定するつもりはな
いが、上記低い方の第１のアニーリング温度で酸化物領
域上のチタンがすべて窒素と反応し、これによってアニ
ーリング工程の全部が単一ステップで行えるのは、プロ
セスから酸素含有ガスを排除することによって可能にな
るものと考えられ、もし酸素含有ガスが存在すると酸化
チタンが形成され、これが酸化物領域上のチタンと窒素
との完全な反応を阻害し、このため未反応のチタンが残
り、高い方のアニーリング温度で酸化ケイ素と反応する
恐れがあるからである。
いが、上記低い方の第１のアニーリング温度で酸化物領
域上のチタンがすべて窒素と反応し、これによってアニ
ーリング工程の全部が単一ステップで行えるのは、プロ
セスから酸素含有ガスを排除することによって可能にな
るものと考えられ、もし酸素含有ガスが存在すると酸化
チタンが形成され、これが酸化物領域上のチタンと窒素
との完全な反応を阻害し、このため未反応のチタンが残
り、高い方のアニーリング温度で酸化ケイ素と反応する
恐れがあるからである。
【００３２】図６は最終構造を示すもので、前述の湿式
エッチングによって窒化チタン層が除去された状態を示
している。すなわち、酸化物表面１０６および１１２上
にはチタン反応産物は残っておらず、ケイ化チタン部分
１１０Ａ、１１０Ｂ、および１１０Ｃがそれぞれソース
領域１０２、ドレイン領域１０４およびゲート電極１０
８上に残される。
エッチングによって窒化チタン層が除去された状態を示
している。すなわち、酸化物表面１０６および１１２上
にはチタン反応産物は残っておらず、ケイ化チタン部分
１１０Ａ、１１０Ｂ、および１１０Ｃがそれぞれソース
領域１０２、ドレイン領域１０４およびゲート電極１０
８上に残される。
【００３３】
【発明の効果】以上説明したように本発明によれば、半
導体ウエーハの表面上に、単一のアニーリング工程によ
ってケイ化チタンの層を形成できる改良された方法が得
られ、この方法では、ウエーハ上にチタン層を蒸着した
後はウエーハから酸素もしくは空気などのような酸素含
有ガスを排除することによって、低い方のアニーリング
温度でシリコン半導体ウエーハの酸化物領域上のチタン
の全部を完全に窒素と反応させ、従って次の高い温度で
のアニーリングによって、先に窒化チタン層を取除くと
いう工程を用いることなく、より安定な相のケイ化チタ
ンを形成することが可能となる。プロセスから酸素含有
ガスを排除することによってさらに、表面により多くの
窒素を有するケイ化チタン蒸着が形成されると共に、窒
素のケイ化チタン層への浸透が深くなり、これによって
第１のアニーリング温度でケイ化チタン上により好適な
窒化チタンブロッキング層が形成され、従って未反応の
シリコンが、新しく形成されたケイ化チタン層を通って
表面に移動することがほとんど無くなる。
導体ウエーハの表面上に、単一のアニーリング工程によ
ってケイ化チタンの層を形成できる改良された方法が得
られ、この方法では、ウエーハ上にチタン層を蒸着した
後はウエーハから酸素もしくは空気などのような酸素含
有ガスを排除することによって、低い方のアニーリング
温度でシリコン半導体ウエーハの酸化物領域上のチタン
の全部を完全に窒素と反応させ、従って次の高い温度で
のアニーリングによって、先に窒化チタン層を取除くと
いう工程を用いることなく、より安定な相のケイ化チタ
ンを形成することが可能となる。プロセスから酸素含有
ガスを排除することによってさらに、表面により多くの
窒素を有するケイ化チタン蒸着が形成されると共に、窒
素のケイ化チタン層への浸透が深くなり、これによって
第１のアニーリング温度でケイ化チタン上により好適な
窒化チタンブロッキング層が形成され、従って未反応の
シリコンが、新しく形成されたケイ化チタン層を通って
表面に移動することがほとんど無くなる。
【図１】本発明の方法の概要を示すフローシート。
【図２】本発明の方法を実施するのに適合した装置の一
例を示す図。
例を示す図。
【図３】本発明の方法を用いてシリコンウエーハ上にケ
イ化シリコン層を形成するときの工程シーケンスを説明
するための、洗浄後の状態を示す部分垂直断面図。
イ化シリコン層を形成するときの工程シーケンスを説明
するための、洗浄後の状態を示す部分垂直断面図。
【図４】同じく、チタン蒸着後の状態を示す部分垂直断
面図。
面図。
【図５】同じく、アニーリング後の状態を示す部分垂直
断面図。
断面図。
【図６】同じく、エッチング後の最終構造を示す部分垂
直断面図。
直断面図。
【符号の説明】 １０ ウエーハ処理装置 ２０ 中央チエンバ ２４ カセットロードロック ２８ ロボット手段 ３０ クリーニングチエンバ ４０ 真空蒸着チエンバ ５０ アニーリングチエンバ ６０ 脱ガスチエンバ １００ 半導体ウエーハ １０２ ソース領域 １０４ ドレイン領域 １０６ SiＯ2 絶縁領域 １０８ ゲート電極 １１０Ａ、１１０Ｂ、１１０Ｃ ケイ化チタン １１２ 酸化物スペーサ １１４ ゲート酸化物 １２０ チタン層 １３０ 窒化チタン層
フロントページの続き (72)発明者 ハイム ヌルマン アメリカ合衆国 カリフォルニア州 94306 パロ アルト エル カミノ ウェイ 4155ジー (56)参考文献 特開 昭63−24669（ＪＰ，Ａ) 特開 平２−35720（ＪＰ，Ａ) 特開 昭62−262422（ＪＰ，Ａ) 特開 昭59−103375（ＪＰ，Ａ) 特開 平１−189919（ＪＰ，Ａ) 特開 平１−160009（ＪＰ，Ａ) 特開 平１−77120（ＪＰ，Ａ) 特開 昭63−240017（ＪＰ，Ａ) 特開 平１−40779（ＪＰ，Ａ) 特開 昭62−188222（ＪＰ，Ａ)
Claims (9)
- 【請求項１】 シリコン表面及び酸化ケイ素表面を含ん
でいるシリコン半導体ウェーハ上にケイ化チタンの導電
層を形成する方法であって、 ａ）真空蒸着チャンバ内で酸素含有ガスの無い状態でウ
ェーハ上にチタン層を形成し、 ｂ）チタン被覆されたウェーハをこの新しく形成された
チタン層を実質的に酸素含有ガスに露出することなく密
封されたアニーリングチャンバへ移送し、 ｃ）酸化チタンを形成すべく前記チタンが前記酸化ケイ
素表面と反応する温度以下である低い第１のアニーリン
グ温度で窒化チタンまたは第１の相のケイ化チタンのい
ずれかに前記チタン層の全てを実質的に転化するために
チタン被覆されたシリコン半導体ウェーハを前記密封さ
れたアニーリングチャンバ内で窒素含有雰囲気内でアニ
ーリングし、 ｄ）次いで、前記第１の相のケイ化チタンを前記ウェー
ハ上で安定な第２の相のケイ化チタンに転化すべく高い
第２のアニーリング温度で前記窒化チタン及び第１の相
のケイ化チタン被覆されたシリコン半導体ウェーハを更
にアニーリングする段階を具備し、 前記低い第１のアニーリング温度で前記窒化チタン及び
前記第１の相のケイ化チタンを形成すべく前記チタン層
の完全な反応は、前記高い第２のアニーリング温度中に
未反応チタンと酸化ケイ素表面の間で反応が発生するの
を防ぐことを特徴とする方法。 - 【請求項２】 前記アニーリングする段階が、約５００
゜Ｃから約６９５゜Ｃまでの初期アニーリング温度範囲
まで約５゜Ｃ／秒から約１５０゜Ｃ／秒の割合いで前記
ウェーハを最初に加熱し、かつ約２０秒から約６０秒の
間、該初期アニーリング温度で該ウェーハを維持するこ
とにより、前記ケイ化チタン及び前記窒化チタンを形成
させる段階を含む請求項１に記載の方法。 - 【請求項３】 前記アニーリングする段階が、前記ウェ
ーハを、約８００゜Ｃから約９００゜Ｃの第２のアニー
リング温度に前記ウェーハの温度を上昇し、かつ前記ケ
イ化チタンを安定相に転化するために約２０秒から６０
秒の間該第２のアニーリング温度で該ウェーハを維持す
る段階を更に含むことを特徴とする請求項２に記載の方
法。 - 【請求項４】 前記アニーリングする段階の後に、前記
ウェーハをエッチングし、該ウェーハから窒化チタンを
除去する段階を更に含む請求項３に記載の方法。 - 【請求項５】 前記アニーリングする段階が、約５００
゜Ｃから約６９５゜Ｃまでの第１の温度で約５°Ｃ／秒
から約１５０゜Ｃ／秒の割合いで前記ウェーハを最初に
加熱し、かつ約２０秒から約６０秒の間、該第１の温度
で該ウェーハを維持し、次に前記ウェーハを、約８００
゜Ｃから約９００゜Ｃまでの第２の温度で加熱し、かつ
約２０秒から約６０秒の間、該第２の温度で該ウェーハ
を維持する段階を含む含む請求項１に記載の方法。 - 【請求項６】 前記ウェーハの酸化ケイ素領域に載置さ
れているチタンの全部を、前記第１の温度による前記ア
ニーリング中にアニーリングチャンバ内で窒素と反応さ
せて窒化チタンを形成し、後で該ウェーハを前記高くな
った第２の温度でアニーリングするときに前記酸化ケイ
素と当該酸化ケイ素上の未反応のチタンとの間に反応が
生じないようにする段階を更に含む請求項５に記載の方
法。 - 【請求項７】 前記アニーリングする段階が、約６００
゜Ｃから約６７５゜Ｃまでの第１の温度で約５゜Ｃ／秒
から約１５０゜Ｃ／秒の割合いで前記ウェーハを最初に
加熱し、かつ約２０秒から約６０秒の間、該第１の温度
で該ウェーハを維持し、次に前記ウェーハを、約８００
゜Ｃから約９００゜Ｃまでの第２の温度で前記ウェーハ
を加熱し、かつ約２０秒から約６０秒の間、該第２の温
度で該ウェーハを維持する段階を含む含む請求項１に記
載の方法。 - 【請求項８】 ａ）前記ウェーハをクリーニングチャン
バ内で、少なくとも１つの反応ガスを含むガス混合物を
用いると共に、ｒｆプラズマを該クリーニングチャンバ
内に保持しながら洗浄して、前記チタン被覆段階に先立
って、ウェーハのシリコン表面から酸素及び他の物質を
除去し、 ｂ）前記洗浄されたウェーハを前記クリーニングチャン
バから前記真空蒸着チャンバへ、約１０−９トルから約
１０−５トルまでの気圧に保持されると共に、前記クリ
ーニングチャンバ及び該真空蒸着チャンバへの両方に結
合された密封された中央チャンバを用いて、前記洗浄さ
れたウェーハを実質的に酸素並びにいくつかの酸素含有
ガスに露出することなく移送する段階を含む請求項５に
記載の方法。 - 【請求項９】 単一のアニーリング段階を用いてシリコ
ン半導体ウェーハ上にケイ化チタンを形成する方法であ
って、 ａ）前記ケイ化チタンが形成される１つ以上のシリコン
表面領域及び酸化ケイ素表面もまた有するシリコン半導
体ウェーハを供給し、 ｂ）少なくとも１つの反応ガスを含むガス混合物及びｒ
ｆプラズマを用いて密封されたクリーニングチャンバ内
で前記ウェーハを洗浄し、 ｃ）前記真空蒸着チャンバ及び前記クリーニングチャン
バの両方に結合された密封された中央チャンバを介して
前記洗浄されたウェーハを移送することによって、酸素
含有ガスに該洗浄浄されたウェーハを露出することなく
真空蒸着チャンバに該洗浄されたウェーハを移送し、 ｄ）前記真空蒸着チャンバ内で、酸素含有ガスの無い状
態で、前記洗浄されたウェーハの表面にチタン層を形成
し、 ｅ）前記真空蒸着チャンバ及び前記アニーリングチャン
バの両方に結合された密封された中央チャンバを介して
前記チタン被覆されたウェーハを移送することによって
前記新しく形成されたチタン層を酸素含有ガスに露出す
ることなくアニーリングチャンバに該チタン被覆された
ウェーハを移送し、 ｆ）約５゜Ｃ／秒から約１５０゜Ｃ／秒までの範囲内の
割合いで前記ウェーハの温度を上昇させることにより約
２０秒から約６０秒までの範囲の期間について約５００
゜Ｃから約６９５゜Ｃまでの範囲の第１の温度に前記ウ
ェーハを加熱することによって酸化チタンを形成すべく
前記チタンが前記酸化ケイ素表面と反応する温度以下で
ある低い第１のアニーリング温度で窒化チタンまたは第
１フェーズのケイ化チタンのいずれかに前記チタン層の
全てを実質的に転化するために、酸素含有ガスの無い状
態でかつ前記アニーリングチャンバ内で窒素含有雰囲気
で酸前記チタン被覆されたシリコン半導体ウェーハをア
ニーリングし、 ｇ）約２０秒から約６０秒までの範囲の追加期間につい
て約８００゜Ｃから約９００゜Ｃまでの範囲の第２の温
度で前記ウェーハをアニーリングすることにより前記ケ
イ化チタンを安定相に転化する段階を具備し、 約５００゜Ｃから約６９５゜Ｃまでの前記低い第１のア
ニーリング温度で前記窒化チタン及び前記第１の相のケ
イ化チタンを形成すべく前記チタン層の完全な反応は、
約８００゜Ｃから約９００゜Ｃまでの前記高い第２のア
ニーリング温度中に未反応チタンと酸化ケイ素表面の間
で反応が発生するのを防ぐことを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US510340 | 1990-04-16 | ||
| US07/510,340 US5043300A (en) | 1990-04-16 | 1990-04-16 | Single anneal step process for forming titanium silicide on semiconductor wafer |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04226025A JPH04226025A (ja) | 1992-08-14 |
| JP2997328B2 true JP2997328B2 (ja) | 2000-01-11 |
Family
ID=24030348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3083737A Expired - Fee Related JP2997328B2 (ja) | 1990-04-16 | 1991-04-16 | シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5043300A (ja) |
| JP (1) | JP2997328B2 (ja) |
| KR (1) | KR100239608B1 (ja) |
Families Citing this family (81)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5443996A (en) * | 1990-05-14 | 1995-08-22 | At&T Global Information Solutions Company | Process for forming titanium silicide local interconnect |
| US5250467A (en) * | 1991-03-29 | 1993-10-05 | Applied Materials, Inc. | Method for forming low resistance and low defect density tungsten contacts to silicon semiconductor wafer |
| US5188979A (en) * | 1991-08-26 | 1993-02-23 | Motorola Inc. | Method for forming a nitride layer using preheated ammonia |
| US5387557A (en) * | 1991-10-23 | 1995-02-07 | F. T. L. Co., Ltd. | Method for manufacturing semiconductor devices using heat-treatment vertical reactor with temperature zones |
| US5286678A (en) * | 1991-10-31 | 1994-02-15 | Intel Corporation | Single step salicidation process |
| US5395798A (en) * | 1991-12-19 | 1995-03-07 | Texas Instruments Incorporated | Refractory metal silicide deposition process |
| US5622595A (en) * | 1992-06-16 | 1997-04-22 | Applied Materials, Inc | Reducing particulate contamination during semiconductor device processing |
| US5252502A (en) * | 1992-08-03 | 1993-10-12 | Texas Instruments Incorporated | Method of making MOS VLSI semiconductor device with metal gate |
| JPH06295915A (ja) * | 1993-04-09 | 1994-10-21 | F T L:Kk | 半導体装置の製造装置及び半導体装置の製造方法 |
| US5652180A (en) * | 1993-06-28 | 1997-07-29 | Kawasaki Steel Corporation | Method of manufacturing semiconductor device with contact structure |
| US5828131A (en) * | 1993-10-29 | 1998-10-27 | International Business Machines Corporation | Low temperature formation of low resistivity titanium silicide |
| US5510295A (en) * | 1993-10-29 | 1996-04-23 | International Business Machines Corporation | Method for lowering the phase transformation temperature of a metal silicide |
| US5413969A (en) * | 1993-11-23 | 1995-05-09 | Vlsi Technology, Inc. | Differential treatment to selectively avoid silicide formation on ESD I/O transistors in a salicide process |
| US6475903B1 (en) * | 1993-12-28 | 2002-11-05 | Intel Corporation | Copper reflow process |
| US5550084A (en) * | 1994-01-19 | 1996-08-27 | Advanced Micro Devices, Inc. | Integrated circuit fabrication using a metal silicide having a sputterdeposited metal nitride layer |
| US5407866A (en) * | 1994-02-02 | 1995-04-18 | Motorola, Inc. | Method for forming a dielectric layer on a high temperature metal layer |
| US5849634A (en) * | 1994-04-15 | 1998-12-15 | Sharp Kk | Method of forming silicide film on silicon with oxygen concentration below 1018 /cm3 |
| US5654232A (en) * | 1994-08-24 | 1997-08-05 | Intel Corporation | Wetting layer sidewalls to promote copper reflow into grooves |
| US6001729A (en) * | 1995-01-10 | 1999-12-14 | Kawasaki Steel Corporation | Method of forming wiring structure for semiconductor device |
| JPH08191054A (ja) * | 1995-01-10 | 1996-07-23 | Kawasaki Steel Corp | 半導体装置及びその製造方法 |
| EP0724287A3 (en) * | 1995-01-30 | 1999-04-07 | Nec Corporation | Method for fabricating semiconductor device having titanium silicide film |
| US5612253A (en) * | 1995-01-31 | 1997-03-18 | Advanced Micro Devices, Inc. | Method for forming ordered titanium nitride and titanium silicide upon a semiconductor wafer using a three-step anneal process |
| JP2630292B2 (ja) * | 1995-02-27 | 1997-07-16 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2751859B2 (ja) * | 1995-03-15 | 1998-05-18 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP3329128B2 (ja) * | 1995-03-28 | 2002-09-30 | ソニー株式会社 | 半導体装置の製造方法 |
| US6002109A (en) | 1995-07-10 | 1999-12-14 | Mattson Technology, Inc. | System and method for thermal processing of a semiconductor substrate |
| US5756394A (en) * | 1995-08-23 | 1998-05-26 | Micron Technology, Inc. | Self-aligned silicide strap connection of polysilicon layers |
| KR0174878B1 (ko) * | 1995-11-17 | 1999-04-01 | 양승택 | 확산 장벽층 형성방법 |
| US5877087A (en) | 1995-11-21 | 1999-03-02 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US6726776B1 (en) | 1995-11-21 | 2004-04-27 | Applied Materials, Inc. | Low temperature integrated metallization process and apparatus |
| US6077781A (en) | 1995-11-21 | 2000-06-20 | Applied Materials, Inc. | Single step process for blanket-selective CVD aluminum deposition |
| US5686359A (en) * | 1995-12-07 | 1997-11-11 | Lucent Technologies Inc. | Titanium silicide process |
| US6465043B1 (en) | 1996-02-09 | 2002-10-15 | Applied Materials, Inc. | Method and apparatus for reducing particle contamination in a substrate processing chamber |
| US5902494A (en) * | 1996-02-09 | 1999-05-11 | Applied Materials, Inc. | Method and apparatus for reducing particle generation by limiting DC bias spike |
| US6121163A (en) * | 1996-02-09 | 2000-09-19 | Applied Materials, Inc. | Method and apparatus for improving the film quality of plasma enhanced CVD films at the interface |
| US5789318A (en) * | 1996-02-23 | 1998-08-04 | Varian Associates, Inc. | Use of titanium hydride in integrated circuit fabrication |
| US6133550A (en) | 1996-03-22 | 2000-10-17 | Sandia Corporation | Method and apparatus for thermal processing of semiconductor substrates |
| US5891803A (en) * | 1996-06-26 | 1999-04-06 | Intel Corporation | Rapid reflow of conductive layers by directional sputtering for interconnections in integrated circuits |
| US6198074B1 (en) | 1996-09-06 | 2001-03-06 | Mattson Technology, Inc. | System and method for rapid thermal processing with transitional heater |
| US5679585A (en) * | 1996-11-15 | 1997-10-21 | Advanced Micro Devices, Inc. | Method for forming metal silicide on a semiconductor surface with minimal effect on pre-existing implants |
| US6174806B1 (en) | 1997-01-28 | 2001-01-16 | Micron Technology, Inc. | High pressure anneals of integrated circuit structures |
| US6139697A (en) * | 1997-01-31 | 2000-10-31 | Applied Materials, Inc. | Low temperature integrated via and trench fill process and apparatus |
| US5801097A (en) * | 1997-03-10 | 1998-09-01 | Vanguard International Semiconductor Corporation | Thermal annealing method employing activated nitrogen for forming nitride layers |
| US5911113A (en) | 1997-03-18 | 1999-06-08 | Applied Materials, Inc. | Silicon-doped titanium wetting layer for aluminum plug |
| US5902129A (en) * | 1997-04-07 | 1999-05-11 | Lsi Logic Corporation | Process for forming improved cobalt silicide layer on integrated circuit structure using two capping layers |
| TW326551B (en) * | 1997-07-11 | 1998-02-11 | Holtek Microelectronics Inc | The manufacturing method for Ti-salicide in IC |
| US6117761A (en) * | 1997-08-23 | 2000-09-12 | Micron Technology, Inc. | Self-aligned silicide strap connection of polysilicon layers |
| US6605531B1 (en) | 1997-11-26 | 2003-08-12 | Applied Materials, Inc. | Hole-filling technique using CVD aluminum and PVD aluminum integration |
| EP1049640A4 (en) | 1997-11-28 | 2008-03-12 | Mattson Tech Inc | SYSTEMS AND METHODS FOR HANDLING WORKPIECES FOR VACUUM PROCESSING AT HIGH FLOW RATE AND LOW CONTAMINATION |
| KR100266328B1 (ko) * | 1997-12-23 | 2000-10-02 | 김규현 | 티타늄실리사이드형성방법및이를이용한티타늄실리사이드의형성온도보정방법 |
| US6147405A (en) | 1998-02-19 | 2000-11-14 | Micron Technology, Inc. | Asymmetric, double-sided self-aligned silicide and method of forming the same |
| US6277743B1 (en) * | 1998-06-25 | 2001-08-21 | Texas Instruments Incorporated | Method of fabricating self-aligned silicide |
| US6100185A (en) * | 1998-08-14 | 2000-08-08 | Micron Technology, Inc. | Semiconductor processing method of forming a high purity <200> grain orientation tin layer and semiconductor processing method of forming a conductive interconnect line |
| US6365507B1 (en) | 1999-03-01 | 2002-04-02 | Micron Technology, Inc. | Method of forming integrated circuitry |
| US6524951B2 (en) | 1999-03-01 | 2003-02-25 | Micron Technology, Inc. | Method of forming a silicide interconnect over a silicon comprising substrate and method of forming a stack of refractory metal nitride over refractory metal silicide over silicon |
| EP1069213A3 (en) * | 1999-07-12 | 2004-01-28 | Applied Materials, Inc. | Optimal anneal technology for micro-voiding control and self-annealing management of electroplated copper |
| US6184132B1 (en) * | 1999-08-03 | 2001-02-06 | International Business Machines Corporation | Integrated cobalt silicide process for semiconductor devices |
| US6207558B1 (en) * | 1999-10-21 | 2001-03-27 | Applied Materials, Inc. | Barrier applications for aluminum planarization |
| US6632478B2 (en) | 2001-02-22 | 2003-10-14 | Applied Materials, Inc. | Process for forming a low dielectric constant carbon-containing film |
| US6767832B1 (en) | 2001-04-27 | 2004-07-27 | Lsi Logic Corporation | In situ liner barrier |
| US20030235973A1 (en) * | 2002-06-21 | 2003-12-25 | Jiong-Ping Lu | Nickel SALICIDE process technology for CMOS devices |
| KR100538806B1 (ko) * | 2003-02-21 | 2005-12-26 | 주식회사 하이닉스반도체 | 에피택셜 ｃ49상의 티타늄실리사이드막을 갖는 반도체소자 및 그 제조 방법 |
| GB2428888B (en) * | 2003-02-21 | 2008-02-06 | Hynix Semiconductor Inc | Semiconductor device with epitaxial C49-titanium silicide (TiSi2) layer and method for fabricating the same |
| US7153772B2 (en) | 2003-06-12 | 2006-12-26 | Asm International N.V. | Methods of forming silicide films in semiconductor devices |
| US20060175664A1 (en) * | 2005-02-07 | 2006-08-10 | Micron Technology, Inc. | Semiconductor constructions, and methods of forming metal silicides |
| US7256141B1 (en) * | 2005-05-24 | 2007-08-14 | Advanced Micro Devices, Inc. | Interface layer between dual polycrystalline silicon layers |
| US8278176B2 (en) | 2006-06-07 | 2012-10-02 | Asm America, Inc. | Selective epitaxial formation of semiconductor films |
| US8367548B2 (en) | 2007-03-16 | 2013-02-05 | Asm America, Inc. | Stable silicide films and methods for making the same |
| US7811877B2 (en) * | 2007-07-16 | 2010-10-12 | Applied Materials, Inc. | Method of controlling metal silicide formation |
| US7927942B2 (en) | 2008-12-19 | 2011-04-19 | Asm International N.V. | Selective silicide process |
| US9379011B2 (en) | 2008-12-19 | 2016-06-28 | Asm International N.V. | Methods for depositing nickel films and for making nickel silicide and nickel germanide |
| US8367528B2 (en) | 2009-11-17 | 2013-02-05 | Asm America, Inc. | Cyclical epitaxial deposition and etch |
| US8871617B2 (en) | 2011-04-22 | 2014-10-28 | Asm Ip Holding B.V. | Deposition and reduction of mixed metal oxide thin films |
| US8809170B2 (en) | 2011-05-19 | 2014-08-19 | Asm America Inc. | High throughput cyclical epitaxial deposition and etch process |
| US8659032B2 (en) * | 2012-01-31 | 2014-02-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFET and method of fabricating the same |
| RU2550586C1 (ru) * | 2013-10-08 | 2015-05-10 | Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова (КБГУ) | Способ изготовления контактно-барьерной металлизации |
| US9607842B1 (en) | 2015-10-02 | 2017-03-28 | Asm Ip Holding B.V. | Methods of forming metal silicides |
| US10453935B2 (en) | 2017-04-20 | 2019-10-22 | International Business Machines Corporation | Thermally stable salicide formation for salicide first contacts |
| RU2734095C1 (ru) * | 2020-05-02 | 2020-10-12 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления силицида никеля |
| RU2751983C1 (ru) * | 2020-11-20 | 2021-07-21 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) | Способ изготовления силицида титана |
| CN112820797B (zh) * | 2020-12-31 | 2023-08-04 | 横店集团东磁股份有限公司 | 一种perc单晶电池用硅片的退火方法及perc单晶电池用硅片与应用 |
Family Cites Families (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59103375A (ja) * | 1982-12-03 | 1984-06-14 | Nec Corp | シヨツトキ−接合を有する半導体装置の製造方法 |
| US4629635A (en) * | 1984-03-16 | 1986-12-16 | Genus, Inc. | Process for depositing a low resistivity tungsten silicon composite film on a substrate |
| US4585517A (en) * | 1985-01-31 | 1986-04-29 | Motorola, Inc. | Reactive sputter cleaning of semiconductor wafer |
| US4676866A (en) * | 1985-05-01 | 1987-06-30 | Texas Instruments Incorporated | Process to increase tin thickness |
| JPS6233466A (ja) * | 1985-08-07 | 1987-02-13 | Hitachi Ltd | 半導体装置の製造方法 |
| US4687542A (en) * | 1985-10-24 | 1987-08-18 | Texas Instruments Incorporated | Vacuum processing system |
| JPS62262422A (ja) * | 1986-05-08 | 1987-11-14 | Nec Corp | ＴｉＳｉ２膜の形成方法 |
| JPS6321827A (ja) * | 1986-07-15 | 1988-01-29 | Mitsubishi Electric Corp | 半導体製造装置 |
| JPH063800B2 (ja) * | 1986-07-16 | 1994-01-12 | 三菱電機株式会社 | 半導体装置の製造方法 |
| JP2522924B2 (ja) * | 1986-11-19 | 1996-08-07 | 三洋電機株式会社 | 金属シリサイド膜の形成方法 |
| JPS63240017A (ja) * | 1987-03-27 | 1988-10-05 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| US4785962A (en) * | 1987-04-20 | 1988-11-22 | Applied Materials, Inc. | Vacuum chamber slit valve |
| US4836905A (en) * | 1987-07-16 | 1989-06-06 | Texas Instruments Incorporated | Processing apparatus |
| JPS6477120A (en) * | 1987-09-18 | 1989-03-23 | Fujitsu Ltd | Formation of wiring of semiconductor device |
| JPH01160009A (ja) * | 1987-12-16 | 1989-06-22 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH01160010A (ja) * | 1987-12-17 | 1989-06-22 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPH01189919A (ja) * | 1988-01-26 | 1989-07-31 | Seiko Epson Corp | 半導体装置とその製造方法 |
| JPH0235720A (ja) * | 1988-07-26 | 1990-02-06 | Matsushita Electric Ind Co Ltd | Ｍｏｓ型半導体装置の製造方法 |
| JP2841386B2 (ja) * | 1988-10-03 | 1998-12-24 | 松下電器産業株式会社 | 半導体装置およびその製造方法 |
-
1990
- 1990-04-16 US US07/510,340 patent/US5043300A/en not_active Expired - Lifetime
-
1991
- 1991-04-16 KR KR1019910006057A patent/KR100239608B1/ko not_active IP Right Cessation
- 1991-04-16 JP JP3083737A patent/JP2997328B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US5043300A (en) | 1991-08-27 |
| KR910019119A (ko) | 1991-11-30 |
| KR100239608B1 (ko) | 2000-01-15 |
| JPH04226025A (ja) | 1992-08-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2997328B2 (ja) | シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法 | |
| US5236868A (en) | Formation of titanium nitride on semiconductor wafer by reaction of titanium with nitrogen-bearing gas in an integrated processing system | |
| US5232871A (en) | Method for forming a titanium nitride barrier layer | |
| JP4996781B2 (ja) | ２つのキャッピング層を用いて集積回路構造上に改良型ケイ化コバルト層を形成する方法 | |
| JP3584129B2 (ja) | 半導体素子のキャパシタ製造方法 | |
| US5175126A (en) | Process of making titanium nitride barrier layer | |
| US6372301B1 (en) | Method of improving adhesion of diffusion layers on fluorinated silicon dioxide | |
| JPH0581664B2 (ja) | ||
| JPH08279511A (ja) | シリコン移動を減少させる金属窒化物膜処理方法 | |
| JPH03505802A (ja) | Ｖｌｓｉ相互連結用の窒化プラズマ自己整列タングステン系 | |
| JPH09148268A (ja) | 半導体装置の製造方法 | |
| US5943600A (en) | Treatment of a titanium nitride layer to improve resistance to elevated temperatures | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| US7781337B2 (en) | Forming method of silicide film | |
| US5252520A (en) | Integrated circuit interlevel dielectric wherein the first and second dielectric layers are formed with different densities | |
| JP3393465B2 (ja) | 半導体装置の製造方法 | |
| EP0452888B1 (en) | Process for forming a layer of titanium silicide on a semiconductor wafer | |
| JP2002026021A (ja) | 半導体装置のメタルパターンの形成方法 | |
| US6579614B2 (en) | Structure having refractory metal film on a substrate | |
| US6207562B1 (en) | Method of forming titanium silicide | |
| US4752815A (en) | Method of fabricating a Schottky barrier field effect transistor | |
| JPH04226024A (ja) | 半導体ウェーハ上にケイ化チタンを形成する方法 | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| JP3199945B2 (ja) | 半導体装置の製造方法およびその製造装置 | |
| JP2906489B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19970804 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |