JP2996642B2 - アクティブピクセルイメージセンサ - Google Patents

アクティブピクセルイメージセンサ

Info

Publication number
JP2996642B2
JP2996642B2 JP10117186A JP11718698A JP2996642B2 JP 2996642 B2 JP2996642 B2 JP 2996642B2 JP 10117186 A JP10117186 A JP 10117186A JP 11718698 A JP11718698 A JP 11718698A JP 2996642 B2 JP2996642 B2 JP 2996642B2
Authority
JP
Japan
Prior art keywords
metal oxide
oxide semiconductor
semiconductor transistor
type metal
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10117186A
Other languages
English (en)
Other versions
JPH11312797A (ja
Inventor
介▲淙▼ 呉
振隆 許
Original Assignee
行政院國家科學委員會
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 行政院國家科學委員會 filed Critical 行政院國家科學委員會
Priority to JP10117186A priority Critical patent/JP2996642B2/ja
Publication of JPH11312797A publication Critical patent/JPH11312797A/ja
Application granted granted Critical
Publication of JP2996642B2 publication Critical patent/JP2996642B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ピクセルイメージ
センサに関し、特に低電圧の環境下で操作することが可
能であり、しかもその消耗率が従来のCCD(Char
ge Coupled Device)や現今の工業界
が全力を傾けて研究開発したCMOSアクティブピクセ
ルイメージセンサよりもなお低いアクティブピクセルイ
メージセンサに関する。
【0002】
【従来の技術】多年来CCDは異常電流による間違った
低電気信号や画素サイズなどの特性により、イメージス
キャナおよびモニタの設計製造応用上全部CCDエレメ
ントを主としている。しかし、携帯式システムの発展に
従って、低電圧および低効率、すなわちより少ない電池
とより長い作業時間とが今ではもはやIC設計上重要な
要素となり、CCDの応用上、より高い作業電圧を提供
して駆動することが要求されているため、設計上の困難
度を高めた。近年来、CMOSマスタオペレーションの
進歩により、エレメントの大きさがますます小さくな
り、それによってアクティブピクセルイメージセンサが
大きな進歩を遂げた。それが低作業電圧、低効率、高度
IC統合性および低コストなどの特性を具有するため、
極めて高い商業価値をもつようになった。
【0003】従来のアクティブピクセルイメージセンサ
は、図1に示すように、その最大の特色は各画素がすべ
て増幅回路を使って信号の出力を行っている点である。
図1を見ても分かるように、制御信号RSTを用いてダ
イオードD1に対して逆方向の偏差電圧下で充電を行え
ば、露出時のダイオードD1は等効率電流源とみなして
g0点に対して充電を行う。トランジスタM2は出力回
路の増幅級である。g0点で貯えられた電圧をBLの上
まで出力するには、制御信号WLを用いて画素信号の出
力を制御できるか否かである。
【0004】
【発明が解決しようとする課題】しかしながら、もしも
作業電圧が下がって例えば2Vに下がった場合、人体効
果の関係でg0点の偏差電圧が不足になって低電圧下の
環境では操作できなくなる。したがって、本発明の目的
は、低電圧下の環境でも操作可能なアクティブピクセル
イメージセンサを提供することにある。
【0005】
【課題を解決するための手段】上記の課題を解決するた
めの本発明の手段によると、p形領域上に形成されたn
形領域からなる受光器と、その受光器をソースとするn
形金属酸化膜半導体トランジスタとを有する直列式電子
シャッタと、p形金属酸化膜半導体トランジスタを有
し、そのp形金属酸化膜半導体トランジスタのドレイン
と前記n形金属酸化膜半導体トランジスタのドレインと
は直列接続であるリセットと、前記ソースと互いに接続
されている正電源と、ゲートは前記p形金属酸化膜半導
体トランジスタのドレインと互いに接続され、ソースは
出力端末であるn形金属酸化膜半導体トランジスタを有
するフォロアと、n形金属酸化膜半導体トランジスタを
有し、そのn形金属酸化膜半導体トランジスタのソース
は前記フォロアのn形金属酸化膜半導体トランジスタの
ドレインと相互に接続されるカラム選択体とを備え、前
記カラム選択体のn形金属酸化膜半導体トランジスタの
ソースと前記フォロアのn形金属酸化膜半導体トランジ
スタのドレインが互いに接続され、前記カラム選択体の
ドレインが正電源に接続されることにより、内部に設け
られた新型アクティブピクセルユニットの中には、PM
OSと調節可能な直列接続型感光ダイオードとが含ま
れ、回路が2Vの電源下でも作業することができる。ま
た、主として作業電圧2Vのイメージスキャナ、例えば
デジタルカメラなどに応用される。しかも、標準のCM
OSマスタオペレーションと完全に相容れることができ
る互換性があるので、同時にその他の応用回路、例えば
A−D変換器、DSPなどを統合してシステムの効率を
低下させる。
【0006】
【発明の実施の形態】以下、本発明の実施例を図面に基
づいて説明する。本実施例が採用したイメージセンサの
骨組みは、図2に示すとおりである。全体のイメージセ
ンサは、新型画素配列、ローデコーダ21、センサ増幅
器22およびカラムデコーダ23を含む。操作の際、ロ
ーデコーダ22およびカラムデコーダを通してランダム
プロセスの方法により、出力選択された任意位置の画素
配列信号を出力端末に送ることができる。新型画素配列
は、本発明の実施例による新型設計である。カラムデコ
ーダ23およびローデコーダ21は従来の回路を取入れ
て設計したもので、ここでは説明を省く。
【0007】本実施例によるアクティブピクセル回路は
図3に示すとおりである。図中の逆方向に直列接続した
ダイオードD2は光感応エレメントとして用いられ、感
応した光子を電流に転換する働きをする。そして、フォ
ロアとしてのトランジスタM5は直流偏差電圧Vbの下
で一定の電流源31となっている。操作された時点でダ
イオードD2は充電されて逆方向偏差電圧の状態にあ
り、一旦光子が照射されてダイオードD2のブランクエ
リアに入った際に発生した電子孔の対は、ブランクエリ
アの電場によって分離され、こうしていわゆる光電流が
形成されるのである。それによって、発生した電荷は図
3の回路のb点の上に貯えられる。本実施例中、b点に
向かって流れていく電荷は電子であるため、光を照らす
過程が進むにつれてb点の電圧はますます低くなる。そ
して、リセットとしてのトランジスタM2はb点の充電
を制御するスイッチがあるので、操作の場合は先にリセ
ット(以下、リセットを「RST」という)を0Vに切
換えて、トランジスタM1を開けてb点を正電源として
VDDの所まで充電する。その後でRSTを再びVD
Dに切換えて、M1を閉める。
【0008】図4に示すように、光が照らされたとき、
光線の異なった強度によって大小の異なった光電流が発
生する。したがって、b点の光電流により解放された電
荷もまた、同様の理由でやはり異なるのである。このた
め、光を照らした後、b点に残った電圧も同じでない。
このとき、WLをVDDに切換えてカラム選択体として
トランジスタM4を導通すると、b点の電圧はフォロ
アとしてのトランジスタM3を通して共用の位置線BL
の上まで増幅出力することができる。その後、RST信
号を再び0Vに切換え、再度b点の電圧をVDDまで充
電する。この際、WL電圧は依然としてVDDの地点に
保たれているから、b点はVDDの信号ですぐにBLの
上に出力される。その目的は、画素信号を提供して校正
電圧準位を出力させることにある。次の段階で、感応増
幅器23がBL上の前後の電圧を相互に低減した後に再
び増幅出力する。このような操作方法を相関ダブルサン
プリングという。画素出力段階では、相関ダブルサンプ
リングの目的は固定図案の異常電流による間違った電気
信号を減少するためである。この間違った電気信号は、
いわゆる固定パターンノイズであり、これは異なった画
素上の出力エレメントが操作の段階で漂移する関係上、
サイズに微小な差異ができるため、トランジスタにより
増益の不一致が起こり、その結果、同じ強度の光線を異
なった画素の上に照らすと異なった電圧値が出力される
現象が発生するものである。
【0009】この外、本実施例は一般のアクティブピク
セルがトランジスタM1と感光ダイオードD2とが直列
接続するのを利用して以下のことを提供することができ
る。 (1) トランジスタM1を使って感光ダイオードD2とb
点とを分ける。これによって、シャッタ(以下、シャッ
タを「SHUTTER」という)パルスの巾を制御して
照光の時間を決定することができる。b点の信号を出力
する際、SHUTTERを0Vに切換えれば、b点の電
圧はもはやダイオードD2の照光時に発生した光電流の
影響を受けない。
【0010】(2) SHUTTERの電圧は図4に示すよ
うに可変式になる。そうすれば、Vshが外部から制御
できる。すると、ダイオードD2の逆方向偏差を調整し
て制御することができ、トランジスタM1とダイオード
D2とが直列接続式の電流源を形成することになる。そ
して、Vshの電圧を制御することにより、ダイオード
D2の逆方向偏差電圧の大きさが制御できる。したがっ
て、回路の感光度がこれにより制御され、異なった照明
度の背景に応じることができる。というのは、ダイオー
ドの逆方向偏差電圧の大小がブランクエリアの電場の大
小を決定するので、電場が高ければ高いほど、光子が感
応器のチップセルと衝突して発生した電荷がますます容
易に有効な光電流を形成するのである。
【0011】この外、本実施例の中におけるトランジス
タM2はPMOSエレメントを採用した。それを使用し
た理由は、作業電圧が一旦低下した場合、例えばVDD
が2Vになった場合、もしもトランジスタM2がNMO
Sエレメントであると、人体効果の関係上、b点の電圧
はVDDよりもVt少なくなる。このため、もしもVt
が0.8VでVDDが2Vであれば、b点の電圧は大体
1Vになる。こうなると、トランジスタM1の作業が不
飽和エリア外になってしまい、全部の回路が機能を失っ
てしまう。したがって、トランジスタM2にPMOSを
採用すれば人体効果の問題がなくなり、しかも回路をさ
らに低電圧下で適応させて操作することができるのであ
る。
【0012】照光完了後、画素の信号の出力は平行から
直列接続の方式に変わって出力する。つまり、同一行の
画素は一つのアドレスBLを共用して信号を出力する。
各行の画素は等しく、図5中の点線が示すように同一の
感応増幅器を使用して信号を増幅拡大させる。然る後、
全部の増幅器は再び一つの出力端末を共用して増幅され
た信号を出力する。各行が繋がった感応増幅器回路は図
5に示すとおりである。図中のトランジスタM1は本感
応増幅器の入力端末である。トランジスタM2は制御ス
イッチであり、感応増幅器の操作を制御するようになっ
ている。そして、図中のトランジスタM4、M5は多く
の行に共用され、その目的は出力端末にリセット電圧を
提供することにある。全部の信号の出力時の順序は図6
に示す。一旦WLがVDDになると、図3のトランジス
タM4が開き、画素信号はBLに格納される。
【0013】この際、φ1はVDDとなり、トランジス
タM3は開き、c点の電圧は0Vとなる。同時にCKは
VDDとなり、トランジスタM4が開く。電流はトラン
ジスタM4、M5へ流れて行く。このときのVout点
の電圧値は、電流源1にトランジスタM4のソースから
ドレインの等効率電気抵抗を掛けたものに等しい。この
際の電圧は、外部から回路を計測する場合の参考電圧に
なる。次いで、RST信号をVDDから0Vまでに切換
え、同時にφ1もまた0Vまでに切換え、トランジスタ
M3を閉じる。このとき、BL上の電圧は前に比べて上
昇する。したがって、図6に示すようにキャパシティC
inの電荷結合効果を利用すれば、c点の電圧はBL上
の前後電圧差ΔVとなる。この際、YselをVDDま
でに切換えてトランジスタM2を開けると、同時にCK
は0Vとなり、トランジスタM5を閉じる。Yselは
カラムデコーダから伝送され、ある一行の信号の出力を
選択するのに用いられる。Voutの電圧値は、電流源
1にトランジスタM4のソースからドレインの等効率電
気抵抗を掛けたものに等しい。この操作の順序によれ
ば、外部のサンプリング回路はパルスCKの操作を利用
して画素信号と参考信号Vrefを得ることができ、も
って相対的な重なったサンプリングの操作に応じること
ができるとともに、図案の間違い信号を消すことができ
る。
【0014】以上のように、本発明はアクティブピクセ
ルイメージセンサを提供するものであり、中に設計され
た新型アクティブピクセルユニットの中には、PMOS
と調節可能な直列接続式感光ダイオードを含み、回路が
2Vの電源下でも作業ができるようにせしめた。ゆえ
に、このアクティブピクセルイメージセンサは、主とし
て作業電圧が2Vのイメージスキャナ、例えばデジタル
カメラに応用することができる。その上、標準のCMO
Sのマスタオペレーションと完全に互換ができる。した
がって、同時にその他の応用回路、例えばAD変換器、
DSPなどを統合してシステムの効率を低下させること
ができる。
【図面の簡単な説明】
【図1】従来のアクティブピクセルイメージセンサの回
路図である。
【図2】本発明の実施例によるアクティブピクセルイメ
ージセンサの骨組みを示す図である。
【図3】本発明の実施例によるアクティブピクセルイメ
ージセンサの回路図である。
【図4】本発明の実施例によるアクティブピクセルイメ
ージセンサの回路の操作順序を示す図である。
【図5】本発明の実施例によるアクティブピクセルイメ
ージセンサの感応増幅器の回路図である。
【図6】本発明の実施例によるアクティブピクセルイメ
ージセンサの感応増幅器の回路順序を示す図である。
【符号の説明】
21 ローデコーダ 22 センサ増幅器 23 カラムデコーダ 24 アクティブピクセルイメージセンサ 221 出力末端 Cin キャパシティ CK 制御信号 D1 ダイオード D2 ダイオード I 電流源 M1、M2、M3、M4、M5 トランジスタ RST 制御信号 SHUTTER 制御信号 Vb 直流偏差電圧 VDD 正作業電圧 Vout 出力電圧 Vref 参考電圧 VSS 負作業電圧 WL 制御信号 Ysel 制御信号 φ1 制御信号

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 p形領域上に形成されたn形領域からな
    る受光器と、その受光器をソースとするn形金属酸化膜
    半導体トランジスタとを有する直列式電子シャッタと、 p形金属酸化膜半導体トランジスタを有し、そのp形金
    属酸化膜半導体トランジスタのドレインと前記n形金属
    酸化膜半導体トランジスタのドレインとは直列接続であ
    るリセットと、前記リセットのソースと接続されている正電源と、 ゲートは前記p形金属酸化膜半導体トランジスタのドレ
    インと互いに接続され、ソースは出力端末であるn形金
    属酸化膜半導体トランジスタを有するフォロアと、 n形金属酸化膜半導体トランジスタを有し、そのn形金
    属酸化膜半導体トランジスタのソースは前記フォロアの
    n形金属酸化膜半導体トランジスタのドレインと相互に
    接続されるカラム選択体とを備え、 前記カラム選択体のn形金属酸化膜半導体トランジスタ
    のソースと前記フォロアのn形金属酸化膜半導体トラン
    ジスタのドレインが互いに接続され、前記カラム選択体
    ドレインが正電源に接続されることにより、前記受光
    器は感光ダイオードをなし、光子を収集して電流に転換
    することを特徴とするアクティブピクセルイメージセン
    サ。
  2. 【請求項2】 p形領域上に形成されたn形領域よりな
    る受光器と、その受光器をソースとするn形金属酸化膜
    半導体トランジスタとを有する直列式電子シャッタと、 p形金属酸化膜半導体トランジスタを有し、そのp形金
    属酸化膜半導体トランジスタのドレインは前記n形金属
    酸化膜半導体トランジスタのドレインと直列接続である
    リセットと、前記リセットのソースと接続されている正電源と、 ゲートは前記p形金属酸化膜半導体トランジスタのドレ
    インと互いに接続され、ソースは出力端末であるn形金
    属酸化膜半導体トランジスタを有するフォロアと、 n形金属酸化膜半導体トランジスタを有し、そのn形金
    属酸化膜半導体トランジスタのソースは前記フォロアの
    n形金属酸化膜半導体トランジスタのドレインと互いに
    接続されるカラム選択体とを備え、 前記カラム選択体のn形金属酸化膜半導体トランジスタ
    のソースと前記フォロアのn形金属酸化膜半導体トラン
    ジスタのドレインとが互いに接続され、前記カラム選択
    のドレインが正電源に接続されることにより、前記直
    列式電子シャッタのゲートを構成して入力された電圧が
    制御調節可能になり、制御ゲートより入力されたパルス
    巾を制御調節することにより露出の時間を決めることが
    可能であり、また入力されたパルス電圧を制御調節する
    ことにより感光ダイオードの逆方向偏差電圧の大小を決
    めることが可能であり、これによって感光ダイオードの
    光に対する感応度を決定することが可能であることを特
    徴とするアクティブピクセルイメージセンサ。
  3. 【請求項3】 p形領域上に形成されたn形領域よりな
    る受光器と、その受光器をソースとするn形金属酸化膜
    半導体トランジスタとを有する直列式電子シャッタと、 p形金属酸化膜半導体トランジスタを有し、そのp形金
    属酸化膜半導体トランジスタのドレインは前記n形金属
    酸化膜半導体トランジスタのドレインと直列接続である
    リセットと、前記リセットのソースと接続されている正電源と、 ゲートは前記p形金属酸化膜半導体トランジスタのドレ
    インと互いに接続され、ソースは出力端末であるn形金
    属酸化膜半導体トランジスタを有するフォロアと、 n形金属酸化膜半導体トランジスタを有し、そのn形金
    属酸化膜半導体トランジスタのソースが前記フォロアの
    n形金属酸化膜半導体トランジスタのドレインと互いに
    接続されるカラム選択体とを備え、 前記カラム選択体のn形金属酸化膜半導体トランジスタ
    のソースと前記フォロアのn形金属酸化膜半導体トラン
    ジスタのドレインとが互いに接続され、前記カラム選択
    体のドレインが正電源に接続されることにより、前記リ
    セットのトランジスタは前記受光器の逆方向偏差電圧の
    充電とピクセル信号出力時に必要な目盛り校正電圧の提
    供とを制御し、前記リセット、前記直列式電子シャッタ
    および前記フォロアの取合わせにより低電圧の作業環境
    に応用可能であることを特徴とするアクティブピクセル
    イメージセンサ。
JP10117186A 1998-04-27 1998-04-27 アクティブピクセルイメージセンサ Expired - Fee Related JP2996642B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10117186A JP2996642B2 (ja) 1998-04-27 1998-04-27 アクティブピクセルイメージセンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10117186A JP2996642B2 (ja) 1998-04-27 1998-04-27 アクティブピクセルイメージセンサ

Publications (2)

Publication Number Publication Date
JPH11312797A JPH11312797A (ja) 1999-11-09
JP2996642B2 true JP2996642B2 (ja) 2000-01-11

Family

ID=14705546

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10117186A Expired - Fee Related JP2996642B2 (ja) 1998-04-27 1998-04-27 アクティブピクセルイメージセンサ

Country Status (1)

Country Link
JP (1) JP2996642B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100348308B1 (ko) * 1999-12-23 2002-08-10 주식회사 하이닉스반도체 씨모스 이미지 센서
KR100320441B1 (ko) * 1999-12-31 2002-01-12 박종섭 씨모스 이미지 센서
KR100397665B1 (ko) * 2001-03-29 2003-09-17 (주) 픽셀플러스 감도를 향상시키는 씨모스 액티브 픽셀
KR100364604B1 (ko) * 2000-06-20 2002-12-16 (주) 픽셀플러스 감도를 향상시키는 씨모스 액티브 픽셀
WO2002063691A2 (en) * 2001-02-02 2002-08-15 Symagery Microsystems Inc. Active pixel cell with charge storage
EP1789843A2 (en) * 2004-08-25 2007-05-30 Panavision Imaging, Inc Method and apparatus for controlling a lens, and camera module incorporating same

Also Published As

Publication number Publication date
JPH11312797A (ja) 1999-11-09

Similar Documents

Publication Publication Date Title
US7791657B2 (en) Dynamic range enhancement scheme for imagers
JP4815509B2 (ja) アクティブピクセルセンサ回路およびその操作方法
KR100549385B1 (ko) Cmos 촬상소자
US6529241B1 (en) Photodetecting device supporting saturation detection and electronic shutter
TW201911547A (zh) 光學感測器的像素以及光學感測器的操作方法
US8537259B2 (en) Photoelectric conversion circuit and solid state imaging device including same
US5917547A (en) Two-stage amplifier for active pixel sensor cell array for reducing fixed pattern noise in the array output
JP3581031B2 (ja) 光検出装置
US7133074B1 (en) Image sensor circuits including sampling circuits used therein for performing correlated double sampling
EP3706409B1 (en) Pixel voltage regulator
KR20090008041A (ko) 이미지 센서 및 그 제조 방법
JP4654046B2 (ja) Cmosイメージセンサのクランプ回路
US20070177043A1 (en) Paired differential active pixel sensor
US6111245A (en) Low voltage reverse bias arrangement for an active pixel sensor
US7679115B2 (en) Image sensor and controlling method thereof
USRE38499E1 (en) Two-stage amplifier for active pixel sensor cell array for reducing fixed pattern noise in the array output
JP2996642B2 (ja) アクティブピクセルイメージセンサ
US6093924A (en) Gain and error correction circuitry
US6313455B1 (en) CMOS pixel cell for image display systems
KR100977834B1 (ko) 넓은 동적 범위을 갖는 씨모스 이미지 센서
US7920024B2 (en) Apparatus and methods providing dynamic biasing of cascode transistors in class AB amplifiers
US11330207B1 (en) High dynamic range in direct injection
CN112218010B (zh) 图像传感器及捕获数字电子图像的方法
JP3142943B2 (ja) 固体撮像装置
JPH04326849A (ja) イメージセンサ

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081029

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091029

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111029

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131029

Year of fee payment: 14

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees