JPH04326849A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH04326849A JPH04326849A JP3097510A JP9751091A JPH04326849A JP H04326849 A JPH04326849 A JP H04326849A JP 3097510 A JP3097510 A JP 3097510A JP 9751091 A JP9751091 A JP 9751091A JP H04326849 A JPH04326849 A JP H04326849A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- photodiode
- amplification
- reset
- image sensor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000003321 amplification Effects 0.000 claims abstract description 35
- 238000003199 nucleic acid amplification method Methods 0.000 claims abstract description 35
- 230000005669 field effect Effects 0.000 claims 1
- 230000035945 sensitivity Effects 0.000 abstract description 19
- 238000010586 diagram Methods 0.000 description 8
- 238000000034 method Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 3
- 239000000284 extract Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Facsimile Heads (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は原稿情報を高速、高感度
で読み取ることを可能にしたイメージセンサに関するも
のである。
で読み取ることを可能にしたイメージセンサに関するも
のである。
【０００２】
【従来の技術】情報処理機器の進展に伴って、その入力
装置としてイメージセンサのニーズが高まっている。た
とえば、フォトダイオードは半導体ｐｎ接合部への光照
射によって発生した電子・正孔対が、接合部に存在する
内部電界によって電子はｎ型層へ、正孔はｐ型層へと移
動することによって生じた信号電荷を蓄積することがで
きる。そこで、フォトダイオード・アレイを用いて電荷
蓄積モードでその信号電荷を読み出すイメージセンサと
して、ＭＯＳ、増幅型ＭＯＳ、ＣＣＤの各イメージセン
サが開発・実用化されている。
装置としてイメージセンサのニーズが高まっている。た
とえば、フォトダイオードは半導体ｐｎ接合部への光照
射によって発生した電子・正孔対が、接合部に存在する
内部電界によって電子はｎ型層へ、正孔はｐ型層へと移
動することによって生じた信号電荷を蓄積することがで
きる。そこで、フォトダイオード・アレイを用いて電荷
蓄積モードでその信号電荷を読み出すイメージセンサと
して、ＭＯＳ、増幅型ＭＯＳ、ＣＣＤの各イメージセン
サが開発・実用化されている。
【０００３】まずＣＣＤイメージセンサから述べると、
ＣＣＤイメージセンサはフォトダイオード、転送ゲート
、転送用ＣＣＤシフトレジスタ、出力アンプ等から構成
される。フォトダイオードに蓄積された信号電荷は、転
送ゲートにより転送用ＣＣＤシフトレジスタのポテンシ
ャル井戸に移され、さらにクロック・パルスに伴ってこ
のポテンシャル井戸が移動することにより出力アンプへ
と転送される。出力アンプにおいて信号電荷を電圧に変
換し、増幅してこれを画像信号として取り出している。
ＣＣＤイメージセンサはフォトダイオード、転送ゲート
、転送用ＣＣＤシフトレジスタ、出力アンプ等から構成
される。フォトダイオードに蓄積された信号電荷は、転
送ゲートにより転送用ＣＣＤシフトレジスタのポテンシ
ャル井戸に移され、さらにクロック・パルスに伴ってこ
のポテンシャル井戸が移動することにより出力アンプへ
と転送される。出力アンプにおいて信号電荷を電圧に変
換し、増幅してこれを画像信号として取り出している。
【０００４】このＣＣＤイメージセンサは高感度である
が、転送用ＣＣＤシフトレジスタのゲート容量及びライ
ン容量の大きさから推測できるようにその駆動容量が相
当大きくなり、特にマルチ・チップ型のイメージセンサ
では駆動回路のドライブ能力を大きくする必要があり、
したがって高速走査するほど消費電力の点で困難を伴う
。
が、転送用ＣＣＤシフトレジスタのゲート容量及びライ
ン容量の大きさから推測できるようにその駆動容量が相
当大きくなり、特にマルチ・チップ型のイメージセンサ
では駆動回路のドライブ能力を大きくする必要があり、
したがって高速走査するほど消費電力の点で困難を伴う
。
【０００５】これに対して、ＭＯＳ及び増幅型ＭＯＳイ
メージセンサはともに駆動回路が簡単に形成でき、その
ため駆動容量が小さく高速走査が容易である。ＭＯＳイ
メージセンサは、構成が簡単でありフォトダイオードの
信号電荷をアクセス用ＭＯＳＦＥＴを通して順次そのま
ま画像信号として取り出す方式であるが、より高感度を
図るために、図４に示すような画素構成からなる増幅型
ＭＯＳイメージセンサが実現されている。このセンサは
画素毎に増幅機能を持ち、図４に示すようにフォトダイ
オード７（７ａ〜７ｄ）の光電流による放電後の残留電
圧であるアノード電位を増幅用ＭＯＳＦＥＴ８（８ａ〜
８ｄ）のゲートに受け、ゲート電圧に応じて増幅用ＭＯ
ＳＦＥＴ８・アクセス用ＭＯＳＦＥＴ９（９ａ〜９ｄ）
を介して流れる出力電流を画像信号として取り出す方式
である。ここで、ＶＤＤは電源電圧端子、ＶＢＢはリセ
ット電圧端子、Ｉｓは画像信号出力端子である。リセッ
トはリセット用ＭＯＳＦＥＴ１０（１０ａ〜１０ｄ）を
ＯＮし、フォトダイオードに逆バイアス電圧（ＶＤＤ−
ＶＢＢ）を印加してフォトダイオードの接合容量を充電
することによってを行う。
メージセンサはともに駆動回路が簡単に形成でき、その
ため駆動容量が小さく高速走査が容易である。ＭＯＳイ
メージセンサは、構成が簡単でありフォトダイオードの
信号電荷をアクセス用ＭＯＳＦＥＴを通して順次そのま
ま画像信号として取り出す方式であるが、より高感度を
図るために、図４に示すような画素構成からなる増幅型
ＭＯＳイメージセンサが実現されている。このセンサは
画素毎に増幅機能を持ち、図４に示すようにフォトダイ
オード７（７ａ〜７ｄ）の光電流による放電後の残留電
圧であるアノード電位を増幅用ＭＯＳＦＥＴ８（８ａ〜
８ｄ）のゲートに受け、ゲート電圧に応じて増幅用ＭＯ
ＳＦＥＴ８・アクセス用ＭＯＳＦＥＴ９（９ａ〜９ｄ）
を介して流れる出力電流を画像信号として取り出す方式
である。ここで、ＶＤＤは電源電圧端子、ＶＢＢはリセ
ット電圧端子、Ｉｓは画像信号出力端子である。リセッ
トはリセット用ＭＯＳＦＥＴ１０（１０ａ〜１０ｄ）を
ＯＮし、フォトダイオードに逆バイアス電圧（ＶＤＤ−
ＶＢＢ）を印加してフォトダイオードの接合容量を充電
することによってを行う。
【０００６】
【発明が解決しようとする課題】しかし、この方式はＭ
ＯＳイメージセンサに比べて高感度であるが、ＣＣＤイ
メージセンサと比べればまだ感度は低い。この理由は次
の通りである。増幅型ＭＯＳイメージセンサの場合、フ
ォトダイオードのアノード端子容量は図５に示すように
フォトダイオードの接合容量、増幅用ＦＥＴのゲート端
子容量、リセット用ＦＥＴのドレイン端子容量の３つの
容量からなり、フォトダイオードの高感度化のためには
Ｖ（出力電圧）＝Ｑ（信号電荷）／Ｃ（容量）の関係式
から予測できるように、これらフォトダイオードのアノ
ード端子の容量値を削減することが要求される。しかし
、使用プロセスのマスクルールの最小寸法を用いたとし
てもその容量値は設計上の面積で決まるためその低減に
は限界がある。高解像度化に伴ってフォトダイオードの
面積が小さくなると、特にこれら３つの容量のうち増幅
用ＦＥＴのゲート容量が全体のフォトダイオードのアノ
ード端子容量に占める割合が大きくなる。
ＯＳイメージセンサに比べて高感度であるが、ＣＣＤイ
メージセンサと比べればまだ感度は低い。この理由は次
の通りである。増幅型ＭＯＳイメージセンサの場合、フ
ォトダイオードのアノード端子容量は図５に示すように
フォトダイオードの接合容量、増幅用ＦＥＴのゲート端
子容量、リセット用ＦＥＴのドレイン端子容量の３つの
容量からなり、フォトダイオードの高感度化のためには
Ｖ（出力電圧）＝Ｑ（信号電荷）／Ｃ（容量）の関係式
から予測できるように、これらフォトダイオードのアノ
ード端子の容量値を削減することが要求される。しかし
、使用プロセスのマスクルールの最小寸法を用いたとし
てもその容量値は設計上の面積で決まるためその低減に
は限界がある。高解像度化に伴ってフォトダイオードの
面積が小さくなると、特にこれら３つの容量のうち増幅
用ＦＥＴのゲート容量が全体のフォトダイオードのアノ
ード端子容量に占める割合が大きくなる。
【０００７】以上述べたように、従来のイメージセンサ
のうちＭＯＳ及び増幅型ＭＯＳイメージセンサでは高速
走査は容易であるが、これらの方式ではその物理的限界
により感度アップが困難であるという課題がある。つま
り、増幅型ＭＯＳイメージセンサの場合、その感度がフ
ォトダイオードのアノード端子の容量及び増幅用ＦＥＴ
のＷ（チャネル幅）／Ｌ（チャネル長）比の値によって
決まる。ドレイン電流出力を増やすためにはこの増幅用
ＦＥＴのＷ（チャネル幅）／Ｌ（チャネル長）比を大き
くすればよいのであるが、この値を大きくとると増幅用
ＦＥＴのゲート容量を大きくすることになるからその結
果としてフォトダイオードのアノード端子容量が大きく
なり増幅用ＦＥＴのゲート電位の感度が小さくなるから
感度アップが困難である。
のうちＭＯＳ及び増幅型ＭＯＳイメージセンサでは高速
走査は容易であるが、これらの方式ではその物理的限界
により感度アップが困難であるという課題がある。つま
り、増幅型ＭＯＳイメージセンサの場合、その感度がフ
ォトダイオードのアノード端子の容量及び増幅用ＦＥＴ
のＷ（チャネル幅）／Ｌ（チャネル長）比の値によって
決まる。ドレイン電流出力を増やすためにはこの増幅用
ＦＥＴのＷ（チャネル幅）／Ｌ（チャネル長）比を大き
くすればよいのであるが、この値を大きくとると増幅用
ＦＥＴのゲート容量を大きくすることになるからその結
果としてフォトダイオードのアノード端子容量が大きく
なり増幅用ＦＥＴのゲート電位の感度が小さくなるから
感度アップが困難である。
【０００８】本発明は、このような従来のイメージセン
サの課題を考慮し、高速走査が出来かつ高感度であるイ
メージセンサを提供することを目的とするものである。
サの課題を考慮し、高速走査が出来かつ高感度であるイ
メージセンサを提供することを目的とするものである。
【０００９】
【課題を解決するための手段】本発明のイメージセンサ
は、フォトダイオード、小ゲート容量を持つ初段ＦＥＴ
と定電流源用ＦＥＴからなるソース・フォロワ部、増幅
用ＦＥＴとアクセス用ＦＥＴとからなる増幅部、リセッ
ト用ＦＥＴからなるリセット部の各部を有する画素と、
前記アクセス用ＦＥＴ、リセット用ＦＥＴを順次駆動さ
せるための走査用シフトレジスタとから構成される。こ
れらの素子は集積回路技術により同一半導体基板上に形
成することができる。
は、フォトダイオード、小ゲート容量を持つ初段ＦＥＴ
と定電流源用ＦＥＴからなるソース・フォロワ部、増幅
用ＦＥＴとアクセス用ＦＥＴとからなる増幅部、リセッ
ト用ＦＥＴからなるリセット部の各部を有する画素と、
前記アクセス用ＦＥＴ、リセット用ＦＥＴを順次駆動さ
せるための走査用シフトレジスタとから構成される。こ
れらの素子は集積回路技術により同一半導体基板上に形
成することができる。
【００１０】
【作用】本発明の上記の構成によれば、まずソース・フ
ォロワ部において、フォトダイオードに一定時間蓄積さ
れた信号電荷によって発生するフォトダイオードのアノ
ード端子電位をゲート容量を極力小さくした初段ＦＥＴ
のゲート電極に受けることになる。その結果、初段ＦＥ
Ｔの入力容量を小さくでき、フォトダイオードのアノー
ド端子容量が小さくなり、任意の露光量に対するアノー
ド端子の電位変化が大になる。すなわち、このことによ
ってフォトダイオードの高感度化が実現できる。さらに
次段の増幅用ＦＥＴ・アクセス用ＦＥＴからなる増幅部
において、増幅用ＦＥＴのＷ（チャネル幅）／Ｌ（チャ
ネル長）比を大きくとることによって高出力電流を取り
出すことができる。つまり、この方式ではフォトダイオ
ードのアノード端子容量の削減と増幅用ＦＥＴのＷ（チ
ャネル幅）／Ｌ（チャネル長）比の値の増大を両立する
ことが可能になり、従来の増幅型ＭＯＳイメージセンサ
の場合よりも飛躍的に感度アップが可能となる。
ォロワ部において、フォトダイオードに一定時間蓄積さ
れた信号電荷によって発生するフォトダイオードのアノ
ード端子電位をゲート容量を極力小さくした初段ＦＥＴ
のゲート電極に受けることになる。その結果、初段ＦＥ
Ｔの入力容量を小さくでき、フォトダイオードのアノー
ド端子容量が小さくなり、任意の露光量に対するアノー
ド端子の電位変化が大になる。すなわち、このことによ
ってフォトダイオードの高感度化が実現できる。さらに
次段の増幅用ＦＥＴ・アクセス用ＦＥＴからなる増幅部
において、増幅用ＦＥＴのＷ（チャネル幅）／Ｌ（チャ
ネル長）比を大きくとることによって高出力電流を取り
出すことができる。つまり、この方式ではフォトダイオ
ードのアノード端子容量の削減と増幅用ＦＥＴのＷ（チ
ャネル幅）／Ｌ（チャネル長）比の値の増大を両立する
ことが可能になり、従来の増幅型ＭＯＳイメージセンサ
の場合よりも飛躍的に感度アップが可能となる。
【００１１】
【実施例】以下、本発明によるイメージセンサの一実施
例を図面を用いて説明する。
例を図面を用いて説明する。
【００１２】図１は、本発明のイメージセンサの４画素
分（画素ａ〜ｄ）の等価回路図であり、フォトダイオー
ド１（１ａ〜１ｄ）、初段ｎチャネルＭＯＳＦＥＴ２（
２ａ〜２ｄ）と定電流源用ｎチャネルＭＯＳＦＥＴ３（
３ａ〜３ｄ）とからなるソース・フォロワ部、前記初段
ｎチャネルＭＯＳＦＥＴ２（２ａ〜２ｄ）のソース端子
電位をゲート電極に受ける増幅用ｎチャネルＭＯＳＦＥ
Ｔ４（４ａ〜４ｄ）とアクセス用ｎチャネルＭＯＳＦＥ
Ｔ５（５ａ〜５ｄ）とからなる増幅部、前記フォトダイ
オード１（１ａ〜１ｄ）の端子間電圧を一定電位（ＶＤ
Ｄ−ＶＢＢ）にリセットするためのリセット用ｎチャネ
ルＭＯＳＦＥＴ６（６ａ〜６ｄ）からなるリセット部を
有する画素と、前記アクセス用ｎチャネルＭＯＳＦＥＴ
５（５ａ〜５ｄ）、リセット用ｎチャネルＭＯＳＦＥＴ
６（６ａ〜６ｄ）を順次駆動させるための走査用シフト
レジスタ１００からなっている。
分（画素ａ〜ｄ）の等価回路図であり、フォトダイオー
ド１（１ａ〜１ｄ）、初段ｎチャネルＭＯＳＦＥＴ２（
２ａ〜２ｄ）と定電流源用ｎチャネルＭＯＳＦＥＴ３（
３ａ〜３ｄ）とからなるソース・フォロワ部、前記初段
ｎチャネルＭＯＳＦＥＴ２（２ａ〜２ｄ）のソース端子
電位をゲート電極に受ける増幅用ｎチャネルＭＯＳＦＥ
Ｔ４（４ａ〜４ｄ）とアクセス用ｎチャネルＭＯＳＦＥ
Ｔ５（５ａ〜５ｄ）とからなる増幅部、前記フォトダイ
オード１（１ａ〜１ｄ）の端子間電圧を一定電位（ＶＤ
Ｄ−ＶＢＢ）にリセットするためのリセット用ｎチャネ
ルＭＯＳＦＥＴ６（６ａ〜６ｄ）からなるリセット部を
有する画素と、前記アクセス用ｎチャネルＭＯＳＦＥＴ
５（５ａ〜５ｄ）、リセット用ｎチャネルＭＯＳＦＥＴ
６（６ａ〜６ｄ）を順次駆動させるための走査用シフト
レジスタ１００からなっている。
【００１３】ここで、ＶＤＤは電源電圧（例えば５Ｖ〜
６Ｖ）端子、ＶＢＢはリセット電圧（例えば２．５Ｖ〜
３Ｖ）端子、Ｉｓは画像信号出力端子、ＶＦは定電流源
用ｎチャネルＭＯＳＦＥＴのゲート電極に印加する一定
電圧（例えば２．５Ｖ）、Ａ１〜Ａ５は走査用シフトレ
ジスタ１００の走査パルスの出力端子である。走査パル
ス出力端子Ａ１〜Ａ５は各画素のアクセス用ｎチャネル
ＭＯＳＦＥＴ５（５ａ〜５ｄ）のゲートとその前段の画
素のリセット用ｎチャネルＭＯＳＦＥＴ６（６ａ〜６ｄ
）のゲートに共通接続されており、走査パルスはその画
素に対するアクセス動作と前段の画素に対するリセット
動作を同時に行なう。なお図１は説明を簡略化するため
に４画素のみの場合を示したが、さらに多画素に拡張す
ることは容易である。 図２は本発明のイメージセン
サの動作を示すタイミング図である。図１と図２を用い
て本発明のイメージセンサの動作を説明すると、走査用
シフトレジスタ１００からの走査パルスによってまずＡ
１がＨＩＧＨレベルになると、画素ａのアクセス用ｎチ
ャネルＭＯＳＦＥＴ５ａがＯＮし、フォトダイオード１
ａに蓄積されていた信号電荷による画像信号出力電流が
画像信号出力端子Ｉｓから取り出される。ＭＯＳＦＥＴ
の特性上、出力電流はステップ電流である。次のタイミ
ングでＡ１がＬＯＷレベル、Ａ２がＨＩＧＨレベルにな
り、画素ａのリセット用ｎチャネルＭＯＳＦＥＴ６ａと
画素ｂのアクセス用ｎチャネルＭＯＳＦＥＴ５ｂがＯＮ
し、信号読み出しを終えた画素ａのリセット動作と画素
ｂのアクセス動作が同時に行われ、画素ａのフォトダイ
オード１ａの端子間電圧は逆バイアス電圧（ＶＤＤ−Ｖ
ＢＢ）に充電・リセットされ端子Ｉｓから画素ｂの画像
信号出力電流が取り出される。以下同様に画素ｂ、ｃ、
ｄのアクセス・リセット動作が行われる。
６Ｖ）端子、ＶＢＢはリセット電圧（例えば２．５Ｖ〜
３Ｖ）端子、Ｉｓは画像信号出力端子、ＶＦは定電流源
用ｎチャネルＭＯＳＦＥＴのゲート電極に印加する一定
電圧（例えば２．５Ｖ）、Ａ１〜Ａ５は走査用シフトレ
ジスタ１００の走査パルスの出力端子である。走査パル
ス出力端子Ａ１〜Ａ５は各画素のアクセス用ｎチャネル
ＭＯＳＦＥＴ５（５ａ〜５ｄ）のゲートとその前段の画
素のリセット用ｎチャネルＭＯＳＦＥＴ６（６ａ〜６ｄ
）のゲートに共通接続されており、走査パルスはその画
素に対するアクセス動作と前段の画素に対するリセット
動作を同時に行なう。なお図１は説明を簡略化するため
に４画素のみの場合を示したが、さらに多画素に拡張す
ることは容易である。 図２は本発明のイメージセン
サの動作を示すタイミング図である。図１と図２を用い
て本発明のイメージセンサの動作を説明すると、走査用
シフトレジスタ１００からの走査パルスによってまずＡ
１がＨＩＧＨレベルになると、画素ａのアクセス用ｎチ
ャネルＭＯＳＦＥＴ５ａがＯＮし、フォトダイオード１
ａに蓄積されていた信号電荷による画像信号出力電流が
画像信号出力端子Ｉｓから取り出される。ＭＯＳＦＥＴ
の特性上、出力電流はステップ電流である。次のタイミ
ングでＡ１がＬＯＷレベル、Ａ２がＨＩＧＨレベルにな
り、画素ａのリセット用ｎチャネルＭＯＳＦＥＴ６ａと
画素ｂのアクセス用ｎチャネルＭＯＳＦＥＴ５ｂがＯＮ
し、信号読み出しを終えた画素ａのリセット動作と画素
ｂのアクセス動作が同時に行われ、画素ａのフォトダイ
オード１ａの端子間電圧は逆バイアス電圧（ＶＤＤ−Ｖ
ＢＢ）に充電・リセットされ端子Ｉｓから画素ｂの画像
信号出力電流が取り出される。以下同様に画素ｂ、ｃ、
ｄのアクセス・リセット動作が行われる。
【００１４】図３に本発明のイメージセンサの画素のデ
バイス構造図を示す。この図からわかるようにフォトダ
イオード１のアノード端子は初段ｎチャネルＭＯＳＦＥ
Ｔ２のゲート電極とリセット用ｎチャネルＭＯＳＦＥＴ
６のドレイン端子に接続されている。したがって、フォ
トダイオード１のアノード端子に付随する全容量はフォ
トダイオード１の接合容量、初段ｎチャネルＭＯＳＦＥ
Ｔ２のゲート容量、及びリセット用ｎチャネルＭＯＳＦ
ＥＴ６のドレイン容量を合計したものになる。高感度化
のためにはこれらの容量を低減すればよく、初段ＦＥＴ
のゲート容量は極力小さくしている。これに対して増幅
用ＦＥＴのゲート電極のＷ（チャネル幅）／Ｌ（チャネ
ル長）比はできるだけ大きくしている。
バイス構造図を示す。この図からわかるようにフォトダ
イオード１のアノード端子は初段ｎチャネルＭＯＳＦＥ
Ｔ２のゲート電極とリセット用ｎチャネルＭＯＳＦＥＴ
６のドレイン端子に接続されている。したがって、フォ
トダイオード１のアノード端子に付随する全容量はフォ
トダイオード１の接合容量、初段ｎチャネルＭＯＳＦＥ
Ｔ２のゲート容量、及びリセット用ｎチャネルＭＯＳＦ
ＥＴ６のドレイン容量を合計したものになる。高感度化
のためにはこれらの容量を低減すればよく、初段ＦＥＴ
のゲート容量は極力小さくしている。これに対して増幅
用ＦＥＴのゲート電極のＷ（チャネル幅）／Ｌ（チャネ
ル長）比はできるだけ大きくしている。
【００１５】このように本発明のイメージセンサを用い
れば、まずソース・フォロワ部において、フォトダイオ
ードに一定時間蓄積された信号電荷によって発生するフ
ォトダイオードのアノード端子電位をゲート容量を極力
小さくした初段ＦＥＴのゲート電極に受けるために、初
段ＦＥＴのゲート電位の感度アップが実現でき、さらに
次段の増幅部において低インピーダンス化した初段ＦＥ
Ｔのソース端子電位を増幅用ＦＥＴのゲート電極に受け
るために、増幅用ＦＥＴのＷ（チャネル幅）／Ｌ（チャ
ネル長）比を大きくとることが可能となる。
れば、まずソース・フォロワ部において、フォトダイオ
ードに一定時間蓄積された信号電荷によって発生するフ
ォトダイオードのアノード端子電位をゲート容量を極力
小さくした初段ＦＥＴのゲート電極に受けるために、初
段ＦＥＴのゲート電位の感度アップが実現でき、さらに
次段の増幅部において低インピーダンス化した初段ＦＥ
Ｔのソース端子電位を増幅用ＦＥＴのゲート電極に受け
るために、増幅用ＦＥＴのＷ（チャネル幅）／Ｌ（チャ
ネル長）比を大きくとることが可能となる。
【００１６】つまり、フォトダイオードのアノード端子
の電圧感度を大きく保ち、且つこの時の電圧値をフォロ
ワ出力した後で増幅用ＦＥＴにより増幅するので高出力
が得られ、従来の増幅型ＭＯＳイメージセンサの場合よ
りも飛躍的に感度アップが可能となる。また読み取り速
度は従来のイメージセンサと比べても低下することはな
い。
の電圧感度を大きく保ち、且つこの時の電圧値をフォロ
ワ出力した後で増幅用ＦＥＴにより増幅するので高出力
が得られ、従来の増幅型ＭＯＳイメージセンサの場合よ
りも飛躍的に感度アップが可能となる。また読み取り速
度は従来のイメージセンサと比べても低下することはな
い。
【００１７】
【発明の効果】以上のように本発明によると、フォトダ
イオード、ソース・フォロワ部、増幅部、及びリセット
部からなる画素と、画素を順次駆動させるための走査用
シフトレジスタを設けることにより、高速、高感度で読
み取り可能なイメージセンサを提供することができ、実
用上極めて有用である。
イオード、ソース・フォロワ部、増幅部、及びリセット
部からなる画素と、画素を順次駆動させるための走査用
シフトレジスタを設けることにより、高速、高感度で読
み取り可能なイメージセンサを提供することができ、実
用上極めて有用である。
【図１】本発明のイメージセンサの一実施例の等価回路
図である。
図である。
【図２】本発明のイメージセンサの同実施例の動作タイ
ミング図である。
ミング図である。
【図３】本発明のイメージセンサの同実施例の画素のデ
バイス構造図である。
バイス構造図である。
【図４】従来の増幅型ＭＯＳイメージセンサの等価回路
図である。
図である。
【図５】従来の増幅型ＭＯＳイメージセンサの画素のデ
バイス構造図である。
バイス構造図である。
１（１ａ〜１ｄ）フォトダイオード
２（２ａ〜２ｄ）初段ｎチャネルＭＯＳＦＥＴ３（３ａ
〜３ｄ）定電流源用ｎチャネルＭＯＳＦＥＴ４（４ａ〜
４ｄ）増幅用ｎチャネルＭＯＳＦＥＴ５（５ａ〜５ｄ）
アクセス用ｎチャネルＭＯＳＦＥＴ６（６ａ〜６ｄ）リ
セット用ｎチャネルＭＯＳＦＥＴ７（７ａ〜７ｄ）フォ
トダイオード ８（８ａ〜８ｄ）増幅用ＦＥＴ ９（９ａ〜９ｄ）アクセス用ＦＥＴ
〜３ｄ）定電流源用ｎチャネルＭＯＳＦＥＴ４（４ａ〜
４ｄ）増幅用ｎチャネルＭＯＳＦＥＴ５（５ａ〜５ｄ）
アクセス用ｎチャネルＭＯＳＦＥＴ６（６ａ〜６ｄ）リ
セット用ｎチャネルＭＯＳＦＥＴ７（７ａ〜７ｄ）フォ
トダイオード ８（８ａ〜８ｄ）増幅用ＦＥＴ ９（９ａ〜９ｄ）アクセス用ＦＥＴ
Claims (2)
- 【請求項１】フォトダイオード、フォトダイオードの一
方の端子をゲート電極に受ける初段の電界効果トランジ
スタ（以下ＦＥＴ）及びこの初段ＦＥＴのソース端子を
自身のドレイン端子に受ける定電流源用ＦＥＴとを有す
るソース・フォロワ部と、前記初段ＦＥＴのソース端子
をゲート電極に受ける増幅用ＦＥＴ及び前記増幅用ＦＥ
Ｔのソース端子を自身のドレイン端子に受けるアクセス
用ＦＥＴとを有する増幅部と、前記フォトダイオードの
端子間電圧を一定電位にリセットするためのリセット用
ＦＥＴを有するリセット部とを有する画素と、前記アク
セス用ＦＥＴ、リセット用ＦＥＴを順次駆動させるため
の走査用シフトレジスタと、を備えたことを特徴とする
イメージセンサ。 - 【請求項２】初段ＦＥＴのゲート容量の方は極力小さく
すると共に、増幅用ＦＥＴのゲートはＷ（チャネル幅）
／Ｌ（チャネル長）比の方は大きくしたことを特徴とす
る請求項１のイメージセンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3097510A JPH04326849A (ja) | 1991-04-26 | 1991-04-26 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3097510A JPH04326849A (ja) | 1991-04-26 | 1991-04-26 | イメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04326849A true JPH04326849A (ja) | 1992-11-16 |
Family
ID=14194259
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3097510A Pending JPH04326849A (ja) | 1991-04-26 | 1991-04-26 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04326849A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7068246B2 (en) | 2000-06-12 | 2006-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting module and method of driving the same, and optical sensor |
| US7688290B2 (en) | 2000-01-17 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Display system and electrical appliance |
| US7830370B2 (en) | 2000-06-06 | 2010-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of manufacturing the same |
-
1991
- 1991-04-26 JP JP3097510A patent/JPH04326849A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7688290B2 (en) | 2000-01-17 | 2010-03-30 | Semiconductor Energy Laboratory Co., Ltd. | Display system and electrical appliance |
| US8253662B2 (en) | 2000-01-17 | 2012-08-28 | Semiconductor Energy Laboratory Co., Ltd. | Display system and electrical appliance |
| US9087476B2 (en) | 2000-01-17 | 2015-07-21 | Semiconductor Energy Laboratory Co., Ltd. | Display system and electrical appliance |
| US9368089B2 (en) | 2000-01-17 | 2016-06-14 | Semiconductor Energy Laboratory Co., Ltd. | Display system and electrical appliance |
| US10467961B2 (en) | 2000-01-17 | 2019-11-05 | Semiconductor Energy Laboratory Co., Ltd. | Display system and electrical appliance |
| US10522076B2 (en) | 2000-01-17 | 2019-12-31 | Semiconductor Energy Laboratory Co., Ltd. | Display system and electrical appliance |
| US7830370B2 (en) | 2000-06-06 | 2010-11-09 | Semiconductor Energy Laboratory Co., Ltd. | Display device and method of manufacturing the same |
| US7068246B2 (en) | 2000-06-12 | 2006-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting module and method of driving the same, and optical sensor |
| US7515125B2 (en) | 2000-06-12 | 2009-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting module and method of driving the same, and optical sensor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6741198B2 (en) | High resolution, low power, wide dynamic range imager with embedded pixel processor and DRAM storage | |
| US6184516B1 (en) | Photoelectric conversion device and image sensor | |
| US4109284A (en) | Self-scanning photo-sensitive circuits | |
| JP2003523074A (ja) | Ｃｍｏｓフォトダイオードの暗電流を均一に低減する方法及び装置 | |
| JP2002217396A (ja) | 固体撮像装置 | |
| US20070216790A1 (en) | Matching free dynamic digital pixel sensor | |
| US6862041B2 (en) | Circuit for processing charge detecting signal having FETS with commonly connected gates | |
| JPH04326849A (ja) | イメージセンサ | |
| JPH01502634A (ja) | イメージセンサ用出力回路 | |
| KR100873280B1 (ko) | 향상된 리셋 트랜지스터를 구비한 시모스 이미지센서의단위화소 | |
| US6822212B2 (en) | Photoelectric device having noise reduction circuitry | |
| US7468500B2 (en) | High performance charge detection amplifier for CCD image sensors | |
| US7675562B2 (en) | CMOS image sensor including column driver circuits and method for sensing an image using the same | |
| JPH04373136A (ja) | 電荷結合装置 | |
| JPH08116491A (ja) | 光電変換装置 | |
| TW538504B (en) | Current amplification of logarithmic mode CMOS image sensor | |
| KR20030084489A (ko) | 리셋 트랜지스터를 변경한 시모스 이미지센서의 단위화소 | |
| JP3142943B2 (ja) | 固体撮像装置 | |
| JPH0563468A (ja) | 増幅回路 | |
| WO1999053687A1 (en) | A wide-range, low-voltage active imaging pixel apparatus and method of using the same | |
| JPH04150255A (ja) | イメージセンサ | |
| JPH04280567A (ja) | イメージセンサ | |
| JPH08242330A (ja) | イメージセンサおよび固定パターンノイズの除去方式 | |
| JPH08163311A (ja) | イメージセンサ | |
| JP3139465B2 (ja) | 固体撮像装置 |