JP2996564B2 - Driving method of liquid crystal panel - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は液晶パネルの駆動方法に
関し、とくに、強誘電性液晶（以下ＦＬＣという）を用
いた液晶パネルの駆動方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for driving a liquid crystal panel, and more particularly to a method for driving a liquid crystal panel using a ferroelectric liquid crystal (hereinafter referred to as FLC).

【０００２】[0002]

【従来の技術】ＦＬＣパネルの構成は図２に概略的な断
面図で示されるものである。即ち、２枚のガラス基板５
ａ，５ｂは互いに対向させて配置され、一方のガラス基
板５ａの表面にはインジウム錫酸化物（以下ＩＴＯと略
称する）等からなる透明な信号電極Ｓが複数本互いに平
行に配置されており、その上はＳｉＯ₂ 等からなる透明
な絶縁膜６ａで被覆されている。2. Description of the Related Art The structure of an FLC panel is shown in a schematic sectional view in FIG. That is, two glass substrates 5
a and 5b are arranged so as to face each other, and a plurality of transparent signal electrodes S made of indium tin oxide (hereinafter abbreviated as ITO) or the like are arranged in parallel on the surface of one glass substrate 5a. The upper part is covered with a transparent insulating film 6a made of SiO ₂ or the like.

【０００３】信号電極Ｓと対向するもう一方のガラス基
板５ｂの表面にはＩＴＯ等からなる透明な走査電極Ｌが
信号電極Ｓと直交する向きに複数本互いに平行に配置さ
れており、その上はＳｉＯ₂ からなる透明な絶縁膜６ｂ
で被覆されている。On the surface of the other glass substrate 5b facing the signal electrode S, a plurality of transparent scanning electrodes L made of ITO or the like are arranged parallel to each other in a direction orthogonal to the signal electrode S. Transparent insulating film 6b made of SiO ₂
It is covered with.

【０００４】各絶縁膜６ａ，６ｂ上にはラビング処理な
ど施したポリビニルアルコール等からなる透明な配向膜
７ａ，７ｂが各々形成されている。この２枚のガラス基
板５ａ，５ｂは一部に注入口を残して封止剤８で貼り合
わされ、その注入口から配向膜７ａ，７ｂで挟まれる空
間内に真空注入によってＦＬＣ９が導入された後、上記
注入口は封止剤８で封止される。On the insulating films 6a and 6b, transparent alignment films 7a and 7b made of polyvinyl alcohol or the like subjected to a rubbing process are formed, respectively. The two glass substrates 5a and 5b are bonded together with a sealant 8 except for a part of the injection port, and after the FLC 9 is introduced from the injection port into the space sandwiched by the alignment films 7a and 7b by vacuum injection. The inlet is sealed with a sealant 8.

【０００５】このようにして貼り合わせた２枚のガラス
基板５ａ，５ｂは、互いの偏光軸が直交するよう配置し
た２枚の偏光板１０ａ，１０ｂで挟まれている。図３
は、このＦＬＣパネル１の走査電極Ｌに走査側駆動回路
１１を接続し、信号電極Ｓに信号側駆動回路１２を接続
したＦＬＣディスプレイ（以下ＦＬＣＤと略称する）４
の概略的な構成を示す平面図である。The two glass substrates 5a and 5b thus bonded are sandwiched between two polarizing plates 10a and 10b arranged so that their polarization axes are orthogonal to each other. FIG.
Is an FLC display (hereinafter abbreviated as FLCD) 4 in which a scanning-side driving circuit 11 is connected to the scanning electrodes L of the FLC panel 1 and a signal-side driving circuit 12 is connected to the signal electrodes S.
It is a top view which shows the schematic structure of.

【０００６】ここでは説明を簡単にする為に走査電極Ｌ
が１６本で信号電極Ｓが１６本の場合、つまり１６×１
６の画素で構成されているＦＬＣＤ４の場合について示
しており、走査電極Ｌの各々は符号Ｌに添字ｉ（ｉ＝０
〜Ｆ）を付加して区別し、信号電極Ｓの各々は符号Ｓに
添字ｊ（ｊ＝０〜Ｆ）を付加して区別している。また、
以後の説明では、任意の走査電極Ｌｉと任意の信号電極
Ｓｊが交差する部分の画素を符号Ａｉｊで表すものとす
る。Here, for the sake of simplicity, the scanning electrode L
Is 16 and the number of signal electrodes S is 16, that is, 16 × 1
6 shows a case of the FLCD 4 composed of six pixels, and each of the scanning electrodes L has a suffix i (i = 0)
To F), and the signal electrodes S are distinguished by adding a suffix j (j = 0 to F) to the reference symbol S. Also,
In the following description, a pixel at a portion where an arbitrary scanning electrode Li and an arbitrary signal electrode Sj intersect is represented by a symbol Aij.

【０００７】この走査側駆動回路１１は走査電極Ｌに電
圧を印加する為の回路であり、図示しないアドレス デ
コーダーとラッチとアナログ スウィッチから構成さ
れ、指定されたアドレスＡｘに対応する走査電極Ｌｉへ
選択電圧Ｖ_c1を印加し、それ以外の走査電極Ｌｋ（ｋ≠
ｉ）へ非選択電圧Ｖ_c0を印加する。また信号側駆動回路
１２は信号電極Ｓに電圧を印加する為の回路であり、図
示しないシフトレジスタとラッチとアナログ スウィッ
チから構成され、データＤＡＴＡが「１」に対応する信
号電極Ｓへアクテブ電圧Ｖ_s1を印加し、データＤＡＴＡ
が「０」に対応する信号電極Ｓへノンアクテブ電圧Ｖ_s0
を印加する。The scanning side driving circuit 11 is a circuit for applying a voltage to the scanning electrode L, and comprises an address decoder (not shown), a latch and an analog switch (not shown), and selects a scanning electrode Li corresponding to a designated address Ax. A voltage V _c1 is applied, and the other scan electrodes Lk (k ≠
A non-selection voltage _Vc0 is applied to i). The signal-side drive circuit 12 is a circuit for applying a voltage to the signal electrode S, and includes a shift register, a latch, and an analog switch (not shown), and the active voltage V is applied to the signal electrode S corresponding to data DATA of “1”. _s1 is applied and data DATA
Is applied to the signal electrode S corresponding to “0” by the non-active voltage V _s0.
Is applied.

【０００８】この画素Ａｉｊを構成するＦＬＣ分子１０
１は、図７（Ｂ）に示すように分子の長軸方向と垂直に
自発分極Ｐｓを持ち、走査電極Ｌと信号電極Ｓの電圧か
ら作られる電界Ｅと自発分極Ｐｓのベクトル積に比例し
た力を受け２倍のチルト角２θの頂角を持った円錐１０
２の表面上を移動する。ＦＬＣ分子１０１は２つの安定
状態を持ち、電界ＥによりＦＬＣ分子１０１が図７
（Ａ）に示す軸１０７まで移動させられると安定状態１
０５となり、電界ＥによりＦＬＣ分子１０１が軸１０６
まで移動させられると安定状態１０４となる性質を持
つ。ＦＬＣ分子１０１をその与えられた安定状態から電
界Ｅにより動かすと、その安定状態が替わらない限り元
の安定状態へ戻ろうとする復元力がＦＬＣ分子１０１へ
働く。The FLC molecules 10 constituting this pixel Aij
1 has a spontaneous polarization Ps perpendicular to the major axis direction of the molecule as shown in FIG. 7B, and is proportional to the vector product of the electric field E formed from the voltage of the scan electrode L and the signal electrode S and the spontaneous polarization Ps. Cone 10 having a vertical angle of 2 times the tilt angle 2θ under the force
2 moves on the surface. The FLC molecule 101 has two stable states.
When moved to the axis 107 shown in FIG.
05, and the electric field E causes the FLC molecule 101 to move to the axis 106
It has the property of becoming a stable state 104 when it is moved to. When the FLC molecule 101 is moved from the given stable state by the electric field E, a restoring force acts on the FLC molecule 101 to return to the original stable state unless the stable state is changed.

【０００９】ＦＬＣ分子には、この他に分子の長軸方向
と短軸方向の誘電率の差Δεと電界Ｅの２乗に比例した
力が働く。つまりＦＬＣ分子に働く力Ｆは Ｆ＝Ｋ０×Ｐｓ×Ｅ＋Ｋ１×Δε×Ｅ² （１） となる。そこで誘電異方性Δεが負のＦＬＣ材料をパネ
ルへ封止すれば、ＦＬＣ分子へ働く力は、ある電界Ｅｅ
以下では誘電異方性Δε＜０の効果による力より自発分
極Ｐｓの効果による力が格段に大きくなるが、ある電界
Ｅｆ以上では両者の効果による力は同じ程度になる。In addition, a force proportional to the square of the electric field E and the difference Δε between the dielectric constant of the molecule in the major axis direction and the minor axis direction acts on the FLC molecule. That is, the force F acting on the FLC molecule is F = K0 × Ps × E + K1 × Δε × E ² (1) Then, if the FLC material having a negative dielectric anisotropy Δε is sealed in the panel, the force acting on the FLC molecules becomes a certain electric field Ee.
In the following, the force due to the effect of the spontaneous polarization Ps becomes much larger than the force due to the effect of the dielectric anisotropy Δε <0. However, the force due to both effects becomes substantially the same above a certain electric field Ef.

【００１０】この事を利用したＦＬＣパネルの駆動方法
として、例えば特開昭６２−５６９３３や特開昭６２−
２８０８２４や特開平１−２４２３４等がある。このう
ち特開平１−２４２３４においてＦＬＣ材料の電圧−応
答速度の関係を測定したグラフをそのまま引用したのが
図１７である。As a method of driving an FLC panel utilizing this fact, for example, Japanese Patent Application Laid-Open Nos. Sho 62-56933 and
280824 and JP-A-1-24234. FIG. 17 is a graph obtained by directly measuring the relationship between the voltage and the response speed of the FLC material in JP-A-1-24234.

【００１１】特開平１−２４２３４の駆動方法は図１６
に示すものである。即ち、画素Ａｉｊを構成するＦＬＣ
分子の安定状態を一方の安定状態へ書き換えるには、走
査電極Ｌｉへ図１６（１）に示す電圧波形を印加した
時、信号電極Ｓｊへ図１６（３）に示す電圧波形を印加
して、図１６（５）に示す電圧波形を画素Ａｉｊを構成
するＦＬＣ分子へ印加しそのＦＬＣ分子の安定状態を一
方の安定状態へ書き換える。画素Ａｉｊを構成するＦＬ
Ｃ分子の安定状態をもう一方の安定状態へ書き換えるに
は、走査電極Ｌｉへ図１６（１）に示す電圧波形を印加
した時、信号電極Ｓｊへ図１６（４）に示す電圧波形を
印加して、図１６（６）に示す電圧波形を画素Ａｉｊを
構成するＦＬＣ分子へ印加しそのＦＬＣ分子の安定状態
をもう一方の安定状態へ書き換える。他の画素Ａｋｊ
（ｋ≠ｉ）を構成するＦＬＣ分子の安定状態を書換えて
いる時には、走査電極Ｌｉへ図１６（２）に示す電圧波
形が印加され、信号電極Ｓｊへ図１６（３）または
（４）に示す電圧波形が印加されるので、画素Ａｉｊを
構成するＦＬＣ分子へは図１６（７）または（８）に示
す電圧波形が印加されそのＦＬＣ分子の安定状態は変化
しない。The driving method of Japanese Patent Application Laid-Open No. 1-234234 is shown in FIG.
It is shown in FIG. That is, FLC constituting the pixel Aij
To rewrite the stable state of the molecule to one stable state, when the voltage waveform shown in FIG. 16A is applied to the scanning electrode Li, the voltage waveform shown in FIG. 16C is applied to the signal electrode Sj. The voltage waveform shown in FIG. 16 (5) is applied to the FLC molecules constituting the pixel Aij, and the stable state of the FLC molecules is rewritten to one stable state. FL configuring pixel Aij
In order to rewrite the stable state of the C molecule to the other stable state, when the voltage waveform shown in FIG. 16A is applied to the scan electrode Li, the voltage waveform shown in FIG. 16D is applied to the signal electrode Sj. Then, the voltage waveform shown in FIG. 16 (6) is applied to the FLC molecules constituting the pixel Aij, and the stable state of the FLC molecules is rewritten to the other stable state. Other pixels Akj
When the stable state of the FLC molecules constituting (k ≠ i) is being rewritten, the voltage waveform shown in FIG. 16 (2) is applied to the scan electrode Li, and the voltage waveform shown in FIG. 16 (3) or (4) is applied to the signal electrode Sj. Since the voltage waveform shown is applied, the voltage waveform shown in FIG. 16 (7) or (8) is applied to the FLC molecules constituting the pixel Aij, and the stable state of the FLC molecules does not change.

【００１２】この駆動方法が可能となるのは、図１６
（６）または（５）に示す電圧−ＶａまたはＶａの絶対
値が図１７の３０ｖ近辺の電圧で、まだ誘電異方性Δε
＜０の効果が自発分極Ｐｓの効果に較べて小さな領域の
電圧であり、図１６（５）または（６）に示す電圧−Ｖ
ａ−２ＶｂまたはＶａ＋２Ｖｂの絶対値が図１７の５０
ｖ近辺の電圧であり、誘電異方性Δε＜０の効果が自発
分極Ｐｓの効果と同じ程度の領域の電圧であり、前者の
電圧によりＦＬＣ分子に働く力が後者の電圧によりＦＬ
Ｃ分子へ働く力より大きくなる為である。この事は図１
７の電圧−応答速度の関係が３０ｖ〜４０ｖで最小値を
とり、４０ｖ以上の電圧では応答速度が３０ｖの電圧よ
り遅くなることからも推測される。This driving method is made possible by the method shown in FIG.
The absolute value of the voltage -Va or Va shown in (6) or (5) is a voltage near 30v in FIG.
The effect of <0 is a voltage in a region smaller than the effect of the spontaneous polarization Ps, and the voltage −V shown in FIG.
The absolute value of a-2Vb or Va + 2Vb is 50 in FIG.
v, the effect of the dielectric anisotropy Δε <0 is a voltage in the same range as the effect of the spontaneous polarization Ps, and the force acting on the FLC molecule by the former voltage is FL by the latter voltage.
This is because the force acting on the C molecule becomes larger. This is illustrated in FIG.
It is also inferred from the fact that the voltage-response speed relationship of No. 7 has a minimum value in the range of 30 v to 40 v, and that the response speed is lower than the voltage of 30 v at a voltage of 40 v or more.

【００１３】また、この誘電異方性が負のＢＤＨ社製の
ＦＬＣ材料ＳＣＥ８を使った別の駆動方法がアメリカで
開かれたＦＬＣ’９１学会でＲＳＲＥ社から”The JOER
S/ALVEY Ferroelectric Multiplexing Scheme"として発
表された。図１５に示すのはその論文で示されているＦ
ＬＣ材料ＳＣＥ８の電圧−メモリパルス幅の関係であ
る。図１５の（ａ）で示したデータは図１４（Ｂ）に示
す通り±１０ｖのバイアス電圧を重畳したパルスを印加
しながら測定したデータであり、図１５の（ｂ）で示し
たデータは図１４（Ａ）に示す通り±０ｖのバイアス電
圧を重畳したパルスを印加しながら測定したデータであ
る。この論文の駆動方法は１画面の書換えを２フィール
ドかけて行い、第１のフィールドで図１３（Ａ）に示す
駆動波形を印加し、第２のフィールドで図１３（Ｂ）に
示す駆動波形を印加するというものである。Further, another driving method using the FLC material SCE8 manufactured by BDH having a negative dielectric anisotropy is described in “The JOER” from RSRE at the FLC'91 meeting held in the United States.
S / ALVEY Ferroelectric Multiplexing Scheme ". Figure 15 shows F
This is a relationship between the voltage of the LC material SCE8 and the memory pulse width. The data shown in FIG. 15A is data measured while applying a pulse on which a bias voltage of ± 10 V is superimposed as shown in FIG. 14B, and the data shown in FIG. As shown in FIG. 14 (A), it is data measured while applying a pulse on which a bias voltage of ± 0 V is superimposed. In the driving method of this paper, rewriting of one screen is performed over two fields, the driving waveform shown in FIG. 13A is applied in the first field, and the driving waveform shown in FIG. 13B is applied in the second field. It is to apply.

【００１４】即ち、画素Ａｉｊを構成するＦＬＣ分子の
安定状態を一方の安定状態へ書き換えるには、第１のフ
ィールドで走査電極Ｌｉへ図１３（Ａ）の（１）に示す
選択電圧を印加した時、信号電極Ｓｊへ図１３（Ａ）の
（３）に示す書換え電圧を印加して、図１３（Ａ）の
（５）に示す電圧波形を画素を構成するＦＬＣ分子へ印
加し、そのＦＬＣ分子の安定状態を一方の安定状態へ書
き換える。また、第２のフィールドで走査電極Ｌｉへ図
１３（Ｂ）の（１）に示す選択電圧を印加した時、信号
電極Ｓｊへ図１３（Ｂ）の（４）に示す保持電圧を印加
して、図１３（Ｂ）の（６）に示す電圧波形を画素Ａｉ
ｊを構成するＦＬＣ分子へ印加し、そのＦＬＣ分子の安
定状態を変化させない。That is, in order to rewrite the stable state of the FLC molecules constituting the pixel Aij to one stable state, the selection voltage shown in (1) of FIG. 13A is applied to the scan electrode Li in the first field. At this time, the rewrite voltage shown in (3) of FIG. 13A is applied to the signal electrode Sj, and the voltage waveform shown in (5) of FIG. Rewrite the stable state of the molecule to one stable state. When the selection voltage shown in (1) of FIG. 13B is applied to the scanning electrode Li in the second field, the holding voltage shown in (4) of FIG. 13B is applied to the signal electrode Sj. The voltage waveform shown in (6) of FIG.
j is applied to FLC molecules constituting j, and the stable state of the FLC molecules is not changed.

【００１５】画素Ａｉｊを構成するＦＬＣ分子の安定状
態をもう一方の安定状態へ書き換えるには、第１のフィ
ールドで走査電極Ｌｉへ図１３（Ａ）の（１）に示す選
択電圧を印加した時、信号電極Ｓｊへ図１３（Ａ）の
（４）に示す保持電圧を印加して、図１３（Ａ）の
（６）に示す電圧波形を画素Ａｉｊを構成するＦＬＣ分
子へ印加し、そのＦＬＣ分子の安定状態を変化させな
い。また、第２のフィールドで走査電極Ｌｉへ図１３
（Ｂ）の（１）に示す選択電圧を印加した時、信号電極
Ｓｊへ図１３（Ｂ）の（３）に示す書換え電圧を印加し
て、図１３（Ｂ）の（５）に示す電圧波形を画素Ａｉｊ
を構成するＦＬＣ分子へ印加し、そのＦＬＣ分子の安定
状態をもう一方の安定状態へ書き換える。In order to rewrite the stable state of the FLC molecules constituting the pixel Aij to another stable state, it is necessary to apply a selection voltage shown in FIG. 13A to the scan electrode Li in the first field. Then, the holding voltage shown in (4) of FIG. 13A is applied to the signal electrode Sj, and the voltage waveform shown in (6) of FIG. 13A is applied to the FLC molecules constituting the pixel Aij. Does not change the stable state of the molecule. Further, in the second field, the scan electrode Li
When the selection voltage shown in (1) of (B) is applied, the rewrite voltage shown in (3) of FIG. 13B is applied to the signal electrode Sj, and the voltage shown in (5) of FIG. Waveform of pixel Aij
Is applied to the FLC molecules constituting the above, and the stable state of the FLC molecules is rewritten to the other stable state.

【００１６】他の画素Ａｋｊ（ｋ≠ｉ）を構成するＦＬ
Ｃ分子の安定状態を書き換えている時には、第１のフィ
ールドで走査電極Ｌｉへ図１３（Ａ）の（２）に示す非
選択電圧が印加され、信号電極Ｓｊへ図１３（Ａ）の
（３）または（４）に示す電圧波形が印加され、図１３
（Ａ）の（７）または（８）に示す電圧波形が画素Ａｉ
ｊを構成するＦＬＣ分子へ印加される。第２のフィール
ドで走査電極Ｌｉへ図１３（Ｂ）の（２）に示す非選択
電圧が印加された時、信号電極Ｓｊへ図１３（Ｂ）の
（４）または（３）に示す電圧波形が印加され、図１３
（Ｂ）の（８）または（７）に示す電圧波形が画素Ａｉ
ｊを構成するＦＬＣ分子へ印加される。いずれの電圧が
印加されてもそのＦＬＣ分子の安定状態は変化しない。FL constituting another pixel Akj (k ≠ i)
When the stable state of the C molecule is being rewritten, the non-selection voltage shown in (2) of FIG. 13A is applied to the scanning electrode Li in the first field, and (3) of FIG. 13A is applied to the signal electrode Sj. ) Or (4) is applied, and FIG.
The voltage waveform shown in (7) or (8) of FIG.
applied to the FLC molecules that make up j. When the non-selection voltage shown in (2) of FIG. 13B is applied to the scanning electrode Li in the second field, the voltage waveform shown in (4) or (3) of FIG. 13B is applied to the signal electrode Sj. Is applied, and FIG.
The voltage waveform shown in (B) (8) or (7) is the pixel Ai
applied to the FLC molecules that make up j. Whichever voltage is applied, the stable state of the FLC molecule does not change.

【００１７】この駆動方法が可能となるのは、図１３
（Ａ）の（５）または図１３（Ｂ）の（５）に示す電圧
−Ｖｓ＋ＶｄまたはＶｓ−Ｖｄの電圧が、誘電異方性Δ
ε＜０の効果が自発分極Ｐｓの効果に較べ小さい領域の
電圧であり、図１３（Ａ）の（６）または図１３（Ｂ）
の（６）に示す電圧−Ｖｓ−ＶｄまたはＶｓ＋Ｖｄの電
圧が、誘電異方性Δε＜０の効果と自発分極Ｐｓの効果
が同じ程度の領域の電圧であり、前者の電圧によりＦＬ
Ｃ分子へ働く力が後者の電圧によりＦＬＣ分子へ働く力
より大きいことによる。また、図１３（Ａ）の（５）ま
たは図１３（Ｂ）の（５）では電圧−ＶｄまたはＶｄの
極性が続く電圧−Ｖｓ＋ＶｄまたはＶｓ−Ｖｄと同極性
であるが、図１３（Ａ）の（６）または図１３（Ｂ）の
（６）では電圧Ｖｄまたは−Ｖｄの極性が続く電圧−Ｖ
ｓ−ＶｄまたはＶｓ＋Ｖｄと逆極性であるため、前者で
はＦＬＣ分子が予め電圧−Ｖｓ＋ＶｄまたはＶｓ−Ｖｄ
で書き換え易い位置になるのに対し、後者ではＦＬＣ分
子が逆に電圧−Ｖｓ−ＶｄまたはＶｓ＋Ｖｄで書き換え
にくい位置になるからでもある。This driving method is enabled by the method shown in FIG.
The voltage −Vs + Vd or Vs−Vd shown in (5) of FIG. 13A or (5) of FIG.
The effect of ε <0 is a voltage in a region smaller than the effect of the spontaneous polarization Ps, and is (6) in FIG. 13A or FIG.
(6) is a voltage in a region where the effect of the dielectric anisotropy Δε <0 and the effect of the spontaneous polarization Ps are almost the same.
This is because the force acting on the C molecule is larger than the force acting on the FLC molecule due to the latter voltage. Further, in (5) of FIG. 13A or (5) of FIG. 13B, the polarity of the voltage −Vd or Vd is the same as the voltage −Vs + Vd or Vs−Vd, but FIG. (6) or (6) of FIG. 13 (B), the voltage −V, which continues the polarity of the voltage Vd or −Vd.
Since the polarity of the FLC molecule is opposite to that of s−Vd or Vs + Vd, the FLC molecule is previously set to the voltage −Vs + Vd or Vs−Vd
This is because, in the latter case, the FLC molecule is in a position where it is difficult to rewrite with the voltage −Vs−Vd or Vs + Vd.

【００１８】[0018]

【発明が解決しようとする課題】例えばＦＬＣ’９１学
会でＲＳＲＥ社から”The JOERS/ALVEY FerroelectricM
ultiplexing Scheme"として発表された論文によると、
図１３の電圧Ｖｓは５０ｖでありＶｄは１０ｖ（または
７．５ｖ）である。従って、このようにΔε＜０の効果
がＰｓの効果と同じ程度になる電圧は±６０ｖ程度であ
る。[Problems to be Solved by the Invention] For example, "The JOERS / ALVEY FerroelectricM" from RSRE at FLC'91
ultiplexing Scheme ",
The voltage Vs in FIG. 13 is 50 V and Vd is 10 V (or 7.5 V). Therefore, the voltage at which the effect of Δε <0 becomes almost the same as the effect of Ps is about ± 60 V.

【００１９】しかし、市販のＣＭＯＳドライバーの耐圧
は２５ｖ〜３５ｖなので、従来例の駆動方法を使うに
は、ＢＤＨ社のＳＣＥ８の半分程度の電圧でΔε＜０の
効果がＰｓの効果と同じ程度になるＦＬＣ材料を開発す
る必要がある。However, since the withstand voltage of a commercially available CMOS driver is 25 V to 35 V, the effect of Δε <0 is about the same as the effect of Ps at a voltage about half of that of SCE8 of BDH in order to use the conventional driving method. There is a need to develop a new FLC material.

【００２０】ＦＬＣ分子に働く力は関係式（１）におい
て電界Ｅを半分とすると、 Ｆ／２＝Ｋ１×Ｐｓ×Ｅ１／２＋Ｋ２×Δε×（Ｅ１／２）² （２） となり、Ｐｓに伴う第１項の値は１／２になるがΔεに
伴う第２項の値は１／４となり、電界Ｅ１ではΔε＜０
の効果がＰｓの効果と同じ程度であっても、電界Ｅ１／
２ではΔε＜０の効果はＰｓの効果の１／２程度とな
る。The force acting on the FLC molecule is given by the following equation when the electric field E is halved in the relational expression (1): F / 2 = K1 × Ps × E1 / 2 + K2 × Δε × (E1 / 2) ² (2) The value of the first term becomes １ ／, but the value of the second term accompanying Δε becomes ４, and in the electric field E1, Δε <0
Is the same as the effect of Ps, the electric field E1 /
In the case of 2, the effect of Δε <0 is about の of the effect of Ps.

【００２１】ΔεはＦＬＣ材料のベースＬＣに主に支配
され、ＰｓはＦＬＣ材料のカイラルの添加量に支配され
るので、添加するカイラルの量を半分以下にすれば同じ
Δεを持ちＰｓが半分のＦＬＣ材料をブレンドすること
は容易である（一方、Δεの値を変えるのはベースＬＣ
を全く別の組成系にしなければならず、かなり困難であ
る）。Since Δε is mainly governed by the base LC of the FLC material and Ps is governed by the amount of chiral added to the FLC material, if the amount of chiral to be added is reduced by half or less, the same Δε is obtained and Ps is reduced by half. It is easy to blend the FLC material (while changing the value of Δε is the base LC
Must be a completely different composition system, which is quite difficult).

【００２２】このＦＬＣ材料を使い関係式（１）におい
て電界Ｅを半分とすると、 Ｆ／４＝Ｋ１×（Ｐｓ／２）×Ｅ１／２＋Ｋ２×Δε×（Ｅ１／２）² （３） となり、Ｐｓに伴う第１項の値は１／４となり、Δεに
伴う第２項の値も１／４となるので、自発分極ＰｓのＦ
ＬＣ材料で電界Ｅ１でΔε＜０の効果がＰｓの効果と同
じ程度であれば、自発分極Ｐｓ／２のＦＬＣ材料で電界
Ｅ１／２でΔε＜０の効果がＰｓの効果と同じ程度とな
る。When the electric field E is reduced to half in the relational expression (1) using this FLC material, F / 4 = K1 × (Ps / 2) × E1 / 2 + K2 × Δε × (E1 / 2) ² (3) The value of the first term associated with Ps is １ ／, and the value of the second term associated with Δε is also １ ／.
If the effect of Δε <0 in the electric field E1 is the same as the effect of Ps in the LC material, the effect of Δε <0 in the electric field E1 / 2 in the spontaneous polarization Ps / 2 is the same as the effect of Ps. .

【００２３】しかし、自発分極Ｐｓ／２のＦＬＣ材料の
応答速度は、ＦＬＣ分子に働く力が関係式（３）では関
係式（２）の半分となる事から予想できるように、自発
分極ＰｓのＦＬＣ材料の応答速度の２倍程度遅くなる。However, the response speed of the FLC material having the spontaneous polarization Ps / 2 is, as can be expected from the fact that the force acting on the FLC molecule becomes half of the relational expression (2) in the relational expression (3), the response speed of the spontaneous polarization Ps It is about twice as slow as the response speed of the FLC material.

【００２４】また、ＣＭＯＳドライバーの耐圧２５ｖ〜
３５ｖのうち、ＦＬＣ分子の安定状態を書き換えるのに
有効に使われる電圧は、例えば図１３の駆動方法では
（Ｖｓ−Ｖｄ）／（Ｖｓ＋Ｖｄ）＝２／３であり、この
ような応答速度の遅いＦＬＣ材料と駆動方法を表示に変
化の有る画素も無い画素も一様に書き換えるダイナミッ
ク駆動方法に適用したのでは、画面を上から下まで統べ
ての走査電極上の画素を書き換える時間が長くなり、そ
の時間が表示内容が変化した場合の応答速度の最悪値と
なることから応答速度が遅くなるという問題がある。Further, the withstand voltage of the CMOS driver is 25 V or more.
Of the 35v, the voltage effectively used to rewrite the stable state of the FLC molecule is, for example, (Vs-Vd) / (Vs + Vd) = 2/3 in the driving method of FIG. Applying the FLC material and the driving method to the dynamic driving method that uniformly rewrites both pixels with no change in display and pixels without display increases the time to rewrite the pixels on the scanning electrodes from the top to the bottom of the screen, There is a problem that the response speed becomes slow because the response speed becomes the worst value when the display content changes during that time.

【００２５】そこで、このような応答速度の遅いＦＬＣ
材料を、表示に変化の有る画素のみを書き換えるスタテ
ック駆動方法に適用し、表示に変化のあった走査電極上
の画素のみを書換えることにより応答速度を見かけ上速
くした駆動方法を与えるのが本発明の目的である。Therefore, FLC having such a slow response speed
Applying the material to a static driving method that rewrites only the pixels that have a change in the display, and giving a driving method that apparently speeds up the response speed by rewriting only the pixels on the scanning electrodes that have changed the display. It is an object of the invention.

【００２６】[0026]

【課題を解決するための手段】この発明は、互いに交差
する方向に配列した複数の走査電極と複数の信号電極の
間に、特定電圧Ｖｍｉｎで応答速度が最も早くなる特徴
をもった強誘電性液晶を介在させ、走査電極と信号電極
との交差部に画素を形成した液晶パネルを用い、走査電
極に選択電圧又は非選択電圧を選択的印加すると共に、
信号電極に書換電圧又は保持電圧を選択的に印加し、選
択電圧と書換電圧を印加する画素へは極性変化のないパ
ルス電圧を印加し、選択電圧と保持電圧、非選択電圧と
書換電圧、又は非選択電圧と保持電圧のいずれかを印加
する画素へは極性変化のある一連のパルス電圧を印加
し、それらの一連のパルス電圧は、互いに同じ数の同じ
順序で極性が変化する交番パルスからなり、最初と最後
のパルスは異なる極性を有し、各パルスの波高値は液晶
分子への影響がほぼ等しくなるようにＶｍｉｎ以上又は
Ｖｍｉｎ以下に設定されたことを特徴とする液晶パネル
の駆動方法を提供するものである。SUMMARY OF THE INVENTION The present invention is a ferroelectric having between a plurality of scanning electrodes and a plurality of signal electrodes arranged in a direction crossing each other, the earliest further features response speed at a specific voltage Vmin Scanning electrode and signal electrode
Using a liquid crystal panel in which pixels are formed at the intersection with and selectively applying a selection voltage or a non-selection voltage to the scanning electrodes,
The rewriting voltage or a holding voltage is selectively applied to the signal electrode, selection
The pixels to which the select voltage and the rewrite voltage are applied have no polarity change.
Pulse voltage, select voltage and hold voltage, and non-select voltage
Apply either rewrite voltage or non-selection voltage and holding voltage
A series of pulse voltages with polarity changes
And their series of pulse voltages are the same number of the same
It consists of alternating pulses that change polarity in order, first and last
Pulses have different polarities, and the peak value of each pulse is
Vmin or more so that the effects on the molecules are almost equal or
It is intended to provide a method of driving a liquid crystal panel, which is set at Vmin or less .

【００２７】[0027]

【００２８】さらに、走査電極を複数のグループに仮想
的に分割し、グループ毎にそのグループに属する走査電
極上の画素の表示を変化させる必要があるか否かを検知
する手段と、画素毎にその画素の表示を変化させる必要
があるか否を判別すると共にその表示の変化の種類を検
知する手段を用い、表示を変化させる必要のある画素を
含むグループに属する走査電極から構成される画素につ
いて、表示を変化させる必要のある画素を構成する強誘
電性液晶分子は、その表示させるべき状態に従い一方の
安定状態からもう一方の安定状態へ書き換えたり、もう
一方の安定状態から一方の安定状態へ書き換えたりする
が、表示を変化させる必要のない画素を構成する強誘電
性液晶分子は、その安定状態を保持することが好まし
い。Further, means for virtually dividing the scanning electrodes into a plurality of groups and detecting whether it is necessary to change the display of the pixels on the scanning electrodes belonging to the group for each group, and for each pixel Using a means for determining whether or not the display of the pixel needs to be changed and detecting the type of the change in the display, the pixel including the scan electrode belonging to the group including the pixel for which the display needs to be changed The ferroelectric liquid crystal molecules that compose a pixel whose display needs to be changed can be rewritten from one stable state to the other, or from the other stable state to the other, depending on the state to be displayed. It is preferable that the ferroelectric liquid crystal molecules constituting the pixel which does not need to change the display to be rewritten maintain its stable state.

【００２９】[0029]

【作用】誘電異方性が負のＦＬＣ材料を使えば、関係式
（１）において誘電異方性Δε＜０の効果が自発分極Ｐ
ｓの効果に較べて小さな電界Ｅｇと、誘電異方性Δε＜
０の効果が自発分極Ｐsの効果と同程度な電界Ｅｈとに
おいてＦＬＣ分子に働く力がほぼ等しくなる。When an FLC material having a negative dielectric anisotropy is used, the effect of the dielectric anisotropy Δε <0 in the relational expression (1) is due to the spontaneous polarization P
electric field Eg smaller than the effect of s and dielectric anisotropy Δε <
In the electric field Eh where the effect of 0 is the same as the effect of the spontaneous polarization Ps, the forces acting on the FLC molecules become almost equal.

【００３０】そこで、非選択電圧を印加した走査電極か
ら構成される画素を構成するＦＬＣ分子へ電界±（Ｅｇ
＋α）を印加し、選択電圧を印加した走査電極と保持電
圧を印加した信号電極から構成される画素を構成するＦ
ＬＣ分子へ電界−Ｅｇ−αとＥｈまたはＥｇ＋αと−Ｅ
ｈを印加すれば、そのＦＬＣ分子が受ける力は前者の方
が後者より大きくなるか（α＞０）または両者はほぼ等
しく（α〜０）なり、その画素の透過光量の変化は前者
の方が後者より大きなるかまたは両者はほぼ等しくな
る。Therefore, an electric field ± (Eg) is applied to the FLC molecules constituting the pixel constituted by the scanning electrodes to which the non-selection voltage is applied.
+ Α), and a pixel F composed of a scanning electrode to which a selection voltage is applied and a signal electrode to which a holding voltage is applied.
Electric field to LC molecules -Eg-α and Eh or Eg + α and -E
When h is applied, the force received by the FLC molecule is greater in the former than in the latter (α> 0) or both are almost equal (α to 0), and the change in the amount of transmitted light of the pixel is larger than that in the former. Is greater than the latter or both are approximately equal.

【００３１】選択電圧を印加した走査電極と保持電圧を
印加した信号電極から構成される画素の透過光量の変化
が、非選択電圧を印加した走査電極から構成される画素
の透過光量の変化より小さくなるかほぼ等しければ、表
示に変化の無い画素では常に一定の（より小さな透過光
量の変化がたまにあっても目立たない）透過光量の変化
が観測されるので、その画素を構成する走査電極へ選択
電圧を印加し、その走査電極から構成される画素の表示
状態を書き換えても、フリッカは観測できない。The change in the amount of transmitted light of a pixel composed of a scanning electrode to which a selection voltage is applied and the signal electrode to which a holding voltage is applied is smaller than that of a pixel composed of a scanning electrode to which a non-selection voltage is applied. If they are equal or almost equal, a constant change in the amount of transmitted light (which is inconspicuous even if the change in the amount of transmitted light is sometimes small) is always observed in a pixel having no change in display. Even if a voltage is applied and the display state of the pixel constituted by the scanning electrode is rewritten, flicker cannot be observed.

【００３２】また、ＤＴＰ（デスク トップ パブリッ
シング）やＣＡＤ（コンピュータエィデット デザイ
ン）の用途では、表示に変化のある画素を含む走査電極
の数は、統べての走査電極の数に較べてかなり少ないの
で、このようなＰｓを小さくし応答速度が遅くなったＦ
ＬＣ材料を使っても、かなり高速の見かけ上の応答を得
ることができる。In the case of DTP (Desktop Publishing) and CAD (Computer Edit Design) applications, the number of scan electrodes including pixels having a change in display is considerably smaller than the total number of scan electrodes. , The Fs in which the response speed is slowed by reducing Ps
Even with LC materials, a fairly fast apparent response can be obtained.

【００３３】[0033]

【実施例】まずＲＳＲＥ社の論文に示されていた図１５
の追試験を行う。使用するＦＬＣパネルは図２のＦＬＣ
パネル１と同じ構成としたので、ここではその説明は省
略する。ＦＬＣ材料は論文と同じＢＤＨ社のＳＣＥ８を
使い、配向膜としてチッソ社製の配向膜ＰＳＩ−ＸＳ０
１２．ＰＳＩ−ＸＳ０１４．ＰＳＩ−Ｘ７３５５．ＰＶ
Ａ．ナイロンを使い合計５枚のＦＬＣパネルをつくり、
そのうちナイロンを除く４枚のＦＬＣパネルの電圧−メ
モリパルス幅の関係を図１４（Ａ）に示す電圧波形で測
定しグラフ化したのが図１８である。また各パネルの基
本特性は以下の通りである。[Example] First, FIG.
Perform an additional test. The FLC panel used is the FLC shown in Fig. 2.
Since the configuration is the same as that of panel 1, the description is omitted here. The FLC material used was SCE8 from BDH, the same as the paper, and the alignment film PSI-XS0 manufactured by Chisso was used as the alignment film.
12. PSI-XS014. PSI-X7355. PV
A. I made a total of 5 FLC panels using nylon,
FIG. 18 is a graph of the relationship between the voltage and the memory pulse width of the four FLC panels excluding nylon measured with the voltage waveform shown in FIG. The basic characteristics of each panel are as follows.

【００３４】 プレチルト角 チルト角θ メモリ角ω ＰＳＩ−ＸＳ０１２ ２．５° ２０．９° １３．８° ＰＳＩ−ＸＳ０１４ ２．３° ２１．４° １４．０° ＰＳＩ−Ｘ７３５５ ７．５° ２１．４° １３．９° ＰＶＡ 〜０° ２２．０° １１．９° ナイロン 〜０° １９．２° １３．６°Pre-tilt angle Tilt angle θ Memory angle ω PSI-XS012 2.5 ° 20.9 ° 13.8 ° PSI-XS014 2.3 ° 21.4 ° 14.0 ° PSI-X7355 7.5 ° 21. 4 ° 13.9 ° PVA 0 ° 22.0 ° 11.9 ° Nylon 0 ° 19.2 ° 13.6 °

【００３５】図１９はラビング方向とプレチルトの方向
及びシェブロンの方向を記した図である。図１９（ａ）
はＣ１ユニホーム配向であり、図１９（ｂ）はＣ１ツイ
スト配向であり、図１９（ｃ）はＣ２配向である。各パ
ネルの配向状態を調べたところ、ディスクリとラビング
方向の関係からＣ２配向と特定できた。FIG. 19 is a diagram showing a rubbing direction, a pretilt direction, and a chevron direction. FIG. 19 (a)
19B shows the C1 uniform orientation, FIG. 19B shows the C1 twist orientation, and FIG. 19C shows the C2 orientation. When the orientation state of each panel was examined, C2 orientation was identified from the relationship between the discrimination and the rubbing direction.

【００３６】図１８の電圧−メモリパルス幅特性では、
各パネルともメモリパルス幅が最少になる電圧が存在す
る。そこで、各パネル毎にその電圧をＶminとし、 （Ｖ０＋Ｖ１）＞Ｖmin （４） なる電圧（Ｖ０＋Ｖ１）を決めると、その電圧（Ｖ０＋
Ｖ１）が印加されたときとＦＬＣ分子が受ける力と同じ
力をＦＬＣ分子に与える Ｖ０／２＜Ｖmin （５） なる電圧Ｖ０／２が存在する事となる。In the voltage-memory pulse width characteristics shown in FIG.
Each panel has a voltage at which the memory pulse width is minimized. Therefore, the voltage is set to Vmin for each panel, and a voltage (V0 + V1) that satisfies (V0 + V1)> Vmin (4) is determined.
There is a voltage V0 / 2 such that V0 / 2 <Vmin (5) that gives the same force to the FLC molecule as when the V1) is applied and to the FLC molecule.

【００３７】そこで、暗か明のメモリ状態にある画素
へ、図２０の（１）に示す電圧−Ｖ０／２の後に電圧Ｖ
０／２と電圧０が続く電圧波形を印加した場合に画素に
生じる透過光量の変化と同じ透過光量の変化を与える電
圧波形は、図２０の２）の電圧波形の他に同図（３）や
（４）の電圧波形や、電圧−（Ｖ０＋Ｖ１）の後に電圧
（Ｖ０＋Ｖ１）と電圧０が続く電圧波形や、電圧０の後
に電圧−（Ｖ０＋Ｖ１）と電圧（Ｖ０＋Ｖ１）が続く電
圧波形が存在する事になる。Therefore, the voltage V is applied to the pixel in the dark or bright memory state after the voltage -V0 / 2 shown in FIG.
A voltage waveform that gives the same change in the amount of transmitted light as the change in the amount of transmitted light that occurs in the pixel when a voltage waveform in which 0/2 and voltage 0 continue is applied is a voltage waveform shown in FIG. And (4), a voltage waveform in which voltage (V0 + V1) and voltage 0 follow voltage-(V0 + V1), and a voltage waveform in which voltage-(V0 + V1) and voltage (V0 + V1) follow voltage 0. Will be.

【００３８】また、暗か明のメモリ状態にある画素へ、
図２０の（５）に示す電圧Ｖ０／２の後に電圧−Ｖ０／
２と電圧０が続く電圧波形を印加した場合に画素に生じ
る透過光量の変化と同じ透過光量の変化を与える電圧波
形は、図２０の（６）の電圧波形の他に同図（７）や
（８）の電圧波形や、電圧（Ｖ０＋Ｖ１）の後に電圧−
（Ｖ０＋Ｖ１）と電圧０が続く電圧波形や、電圧０の後
に電圧（Ｖ０＋Ｖ１）と電圧−（Ｖ０＋Ｖ１）が続く電
圧波形がが存在する事になる。Further, to a pixel in a dark or bright memory state,
After the voltage V0 / 2 shown in FIG. 20 (5), the voltage −V0 /
The voltage waveform that gives the same change in the amount of transmitted light as the change in the amount of transmitted light that occurs in the pixel when a voltage waveform in which 2 and the voltage 0 continue is applied is the voltage waveform shown in FIG. The voltage waveform of (8) or the voltage (V0 + V1) followed by the voltage −
There will be a voltage waveform in which (V0 + V1) and voltage 0 continue, and a voltage waveform in which voltage 0 follows voltage (V0 + V1) and voltage-(V0 + V1).

【００３９】このような特性を持つ誘電異方性が負の液
晶を注入したＦＬＣパネルに用いる駆動波形決める方法
は以下のようにする。まず、非選択時にクロストークが
存在しないよう非選択時に画素へ印加される電圧を決め
る。非選択電圧を印加した走査電極と保持電圧を印加し
た信号電極から構成される画素Ａ２２へ印加する電圧波
形を図２０の（１）とすれば、この電圧波形を画素を構
成するＦＬＣ分子へ印加した時の画素の透過光量の変化
とほぼ等しい透過光量の変化を示す電圧波形は、図２０
の（２）〜（４）の電圧波形か、電圧−（Ｖ０＋Ｖ１）
の後に電圧（Ｖ０＋Ｖ１）と電圧０が続く電圧波形や、
電圧０の後に電圧−（Ｖ０＋Ｖ１）と電圧（Ｖ０＋Ｖ
１）が続く電圧波形である。そのような電圧波形のう
ち、仮に図２０の（２）を非選択電圧を印加した走査電
極と書換え電圧を印加した信号電極から構成される画素
Ａ２１へ印加する電圧波形とする。A method of determining a drive waveform used for an FLC panel into which a liquid crystal having a negative dielectric anisotropy having such characteristics is injected is as follows. First, the voltage applied to the pixel at the time of non-selection is determined so that there is no crosstalk at the time of non-selection. If the voltage waveform applied to the pixel A22 composed of the scanning electrode to which the non-selection voltage is applied and the signal electrode to which the holding voltage is applied is represented by (1) in FIG. 20, this voltage waveform is applied to the FLC molecules constituting the pixel. FIG. 20 shows a voltage waveform indicating a change in the amount of transmitted light substantially equal to the change in the amount of transmitted light of the pixel when
Or the voltage waveform of (2) to (4), or the voltage − (V0 + V1)
A voltage waveform in which voltage (V0 + V1) and voltage 0 follow,
After the voltage 0, the voltage − (V0 + V1) and the voltage (V0 + V
1) is a voltage waveform that follows. Of such voltage waveforms, assume that (2) in FIG. 20 is a voltage waveform applied to the pixel A21 composed of the scanning electrode to which the non-selection voltage is applied and the signal electrode to which the rewriting voltage is applied.

【００４０】次に、選択電圧を印加した走査電極と保持
電圧を印加した信号電極から構成される画素Ａ１２へ印
加する電圧波形を図２０の（１）〜（４）の電圧波形
か、電圧−（Ｖ０＋Ｖ１）の後に電圧（Ｖ０＋Ｖ１）と
電圧０が続く電圧波形や、電圧０の後に電圧−（Ｖ０＋
Ｖ１）と電圧（Ｖ０＋Ｖ１）が続く電圧波形から決め
る。このとき画素Ａ２２・Ａ２１・Ａ１２へ印加される
電圧Ｖ２２・Ｖ２１・Ｖ１２と、選択電圧を印加した走
査電極と書換え電圧を印加した信号電極から構成される
画素Ａ１１へ印加される電圧Ｖ１１との間には、 Ｖ２２−Ｖ２１＝Ｖ１２−Ｖ１１ （６） 即ち Ｖ１１＝Ｖ１２−（Ｖ２２−Ｖ２１） （６') なる関係式が成り立つので、画素Ａ１１へ印加される電
圧が０か正の電圧だけを含むように画素Ａ１２へ印加す
る電圧波形を決めると図２０の（３）の電圧波形とな
る。Next, the voltage waveform applied to the pixel A12 composed of the scanning electrode to which the selection voltage is applied and the signal electrode to which the holding voltage is applied is shown by the voltage waveforms (1) to (4) in FIG. A voltage waveform in which a voltage (V0 + V1) and a voltage 0 follow (V0 + V1), or a voltage − (V0 +
V1) and a voltage waveform (V0 + V1). At this time, between the voltages V22, V21, and V12 applied to the pixels A22, A21, and A12, and the voltage V11 applied to the pixel A11 including the scanning electrodes to which the selection voltage is applied and the signal electrodes to which the rewrite voltage is applied. Since V22−V21 = V12−V11 (6), that is, V11 = V12− (V22−V21) (6 ′) holds, the voltage applied to the pixel A11 includes 0 or only the positive voltage When the voltage waveform applied to the pixel A12 is determined as described above, the voltage waveform shown in (3) of FIG. 20 is obtained.

【００４１】以上の計算を波形図を用いて行ったのが図
２１の（ａ）の電圧波形の組合せであり、図２１（ａ）
の（５）に示すのが画素Ａ１１へ印加される電圧波形で
ある。同様にして図２１（ｂ）〜（ｄ）の電圧波形の組
合せや、図２２（ａ）〜（ｄ）の電圧波形の組合せを得
る事が出来る。また図２１（ａ）〜（ｄ）の電圧波形の
組合せを僅かに変形して作った図２３（ａ）〜（ｄ）の
電圧波形の組合せや図２４（ａ）〜（ｄ）の電圧波形の
組合せの様な電圧波形の組合せでも、（４）の電圧波形
を印加した画素Ａ１２の透過光量の変化が、（１）の電
圧波形を印加した画素Ａ２２や（２）の電圧波形を印加
した画素Ａ２１の透過光量の変化とほぼ等しいなら、本
発明の為の電圧波形の組合せとして使用する事も可能で
ある。そこで、図２１（ｃ）の電圧波形の組合せから図
９（Ａ）に示す走査電極や信号電極や画素へ印加する電
圧波形の組合せを決める事ができる。また、図２１の
（ａ）の電圧波形の組合せから図９（Ｂ）に示す走査電
極や信号電極や画素へ印加する電圧波形の組合せを決め
る事ができる。The above calculation was performed using the waveform diagram for the combination of the voltage waveforms shown in FIG.
(5) shows a voltage waveform applied to the pixel A11. Similarly, the combinations of the voltage waveforms of FIGS. 21B to 21D and the combinations of the voltage waveforms of FIGS. 22A to 22D can be obtained. Further, the voltage waveform combinations of FIGS. 23 (a) to 23 (d) and the voltage waveforms of FIGS. 24 (a) to 24 (d) are obtained by slightly modifying the voltage waveform combinations of FIGS. 21 (a) to 21 (d). Even in the combination of the voltage waveforms such as the combination of the above, the change in the amount of transmitted light of the pixel A12 to which the voltage waveform of (4) was applied, the pixel A22 to which the voltage waveform of (1) was applied and the voltage waveform of (2) were applied. As long as the change in the amount of transmitted light of the pixel A21 is almost equal to that of the pixel A21, it can be used as a combination of voltage waveforms for the present invention. Therefore, the combination of the voltage waveforms applied to the scanning electrodes, the signal electrodes, and the pixels shown in FIG. 9A can be determined from the combination of the voltage waveforms in FIG. Further, the combination of the voltage waveforms applied to the scanning electrodes, the signal electrodes, and the pixels shown in FIG. 9B can be determined from the combination of the voltage waveforms of FIG.

【００４２】即ち、図９（Ａ）または（Ｂ）の（８）に
示す非選択電圧を印加した走査電極と保持電圧を印加し
た信号電極から構成される画素へ印加する電圧波形とし
て、図２１の（ｃ）または（ａ）の電圧波形の組合せの
（１）の電圧波形を当る。図９（Ａ）または（Ｂ）の
（７）に示す非選択電圧を印加した走査電極と書換え電
圧を印加した信号電極から構成される画素へ印加する電
圧波形として、図２１の（ｃ）または（ａ）の電圧波形
の組合せの（２）の電圧波形を当る。図９（Ａ）または
（Ｂ）の（６）に示す選択電圧を印加した走査電極と保
持電圧を印加した信号電極から構成される画素へ印加す
る電圧波形として、図２１の（ｃ）または（ａ）の電圧
波形の組合せの（４）の電圧波形を当る。図９（Ａ）ま
たは（Ｂ）の（５）に示す選択電圧を印加した走査電極
と書換え電圧を印加した信号電極から構成される画素へ
印加する電圧波形として、図２１の（ｃ）または（ａ）
の電圧波形の組合せの（５）の電圧波形を当る。That is, the voltage waveform applied to the pixel composed of the scanning electrode to which the non-selection voltage is applied and the signal electrode to which the holding voltage is applied as shown in (8) of FIG. (C) or (a), which corresponds to the voltage waveform of (1). As a voltage waveform applied to a pixel composed of a scan electrode to which a non-selection voltage is applied and a signal electrode to which a rewrite voltage is applied as shown in (7) of FIG. This corresponds to the voltage waveform of (2) of the combination of the voltage waveforms of (a). As a voltage waveform applied to a pixel composed of a scanning electrode to which the selection voltage is applied and a signal electrode to which the holding voltage is applied as shown in (6) of (A) or (B) of FIG. The voltage waveform of (4) of the combination of the voltage waveforms of a) is applied. FIG. 21 (c) or (c) of FIG. 21 shows a voltage waveform applied to a pixel composed of the scanning electrode to which the selection voltage is applied and the signal electrode to which the rewriting voltage is applied as shown in (5) of FIG. a)
(5) of the combination of the above voltage waveforms.

【００４３】このように画素へ印加する電圧波形を決め
れば、図９（Ａ）または（Ｂ）の（６）の電圧波形を画
素を構成するＦＬＣ分子に印加したときの画素の透過光
量の変化は、図９（Ａ）の（７）か（８）または図９
（Ｂ）の（７）か（８）の電圧波形を画素を構成するＦ
ＬＣ分子に印加したときの画素の透過光量の変化とほぼ
等しくなる。また、図９（Ａ）でも図９（Ｂ）でも電圧
Ｖ０の代わりに電圧Ｖ０＋α（α＞０）を使えば、図９
（Ａ）の（６）または図９（Ｂ）の（６）の電圧波形を
画素を構成するＦＬＣ分子に印加されたときの画素の透
過光量の変化は、図９（Ａ）の（７）か（８）または図
９（Ｂ）の（７）か（８）の電圧波形を画素を構成する
ＦＬＣ分子に印加したときの画素の透過光量の変化より
小さくなる。When the voltage waveform applied to the pixel is determined as described above, the change in the amount of transmitted light of the pixel when the voltage waveform of (6) in FIG. 9A or 9B is applied to the FLC molecules constituting the pixel. 9 (A) or (8) of FIG. 9 (A) or FIG.
The voltage waveform of (7) or (8) in (B) is converted to F
It becomes almost equal to the change in the amount of transmitted light of the pixel when applied to the LC molecules. 9 (A) and FIG. 9 (B), if voltage V0 + α (α> 0) is used instead of voltage V0, FIG.
The change in the amount of transmitted light of the pixel when the voltage waveform of (A) (6) or (6) of FIG. 9 (B) is applied to the FLC molecules constituting the pixel is shown in (7) of FIG. When the voltage waveform of (8) or (7) or (8) of FIG. 9B is applied to the FLC molecules constituting the pixel, the change in the amount of transmitted light of the pixel becomes smaller.

【００４４】また、走査電極へ印加する電圧波形を図９
（Ａ）の（１）または図９（Ｂ）の（１）を決めれば、
信号電極へ印加する書換え電圧波形は図９（Ａ）の
（３）または図９（Ｂ）の（３）と決まり、信号電極へ
印加する保持電圧波形は図９（Ａ）の（４）または図９
（Ｂ）の（４）と決まり、走査電極へ印加する非選択電
圧波形は図９（Ａ）の（２）または図９（Ｂ）の（２）
と決まる。これは例えば、図９（Ａ）の（１）の電圧を
Ｖ１とし、図９（Ａ）の（２）の電圧をＶ２とし、図９
（Ａ）の（３）の電圧をＶ３とし、図９（Ａ）の（４）
の電圧をＶ４とし、図９（Ａ）の（５）の電圧をＶ５と
し、図９（Ａ）の（６）の電圧をＶ６とし、図９（Ａ）
の（７）の電圧をＶ７としたとき、 Ｖ３＝Ｖ１−Ｖ５ （７） Ｖ４＝Ｖ１−Ｖ６ （８） Ｖ２＝Ｖ３＋Ｖ７ （９） であるからである。FIG. 9 shows a voltage waveform applied to the scanning electrode.
If (1) of (A) or (1) of FIG. 9 (B) is determined,
The rewriting voltage waveform applied to the signal electrode is determined as (3) in FIG. 9 (A) or (3) in FIG. 9 (B), and the holding voltage waveform applied to the signal electrode is (4) or (4) in FIG. 9 (A). FIG.
(B) is determined as (4), and the non-selection voltage waveform applied to the scanning electrode is (2) in FIG. 9 (A) or (2) in FIG. 9 (B).
Is determined. For example, the voltage of (1) in FIG. 9A is V1 and the voltage of (2) in FIG.
The voltage of (3) in (A) is V3, and (4) in FIG.
9 (A) is set to V5, the voltage of (6) in FIG. 9 (A) is set to V6, and the voltage of (6) in FIG. 9 (A) is set to V6.
This is because V3 = V1−V5 (7) V4 = V1−V6 (8) V2 = V3 + V7 (9) where V7 is the voltage of (7).

【００４５】この図９の電圧波形の組合せでは、図９
（Ａ）の（５）または図９（Ｂ）の（５）の一方極性の
電圧の面積と、図９（Ａ）の（７）か（８）または図９
（Ｂ）の（７）か（８）の一方極性の電圧の面積比、つ
まり、バイアス比Ｂは Ｂ＝（Ｖ０／２）÷（Ｖ１＋Ｖ０／２） （１０） でありそれほど高いコントラストは期待できないが、図
９（Ａ）の電圧波形の組合せの時間軸をｔ０からｔ１と
し、図９（Ａ）の電圧波形の組合せと、図９（Ａ）の電
圧波形の組合せを時間２ｔ１だけずらした電圧波形の組
合せを足し合わせれば図１１（Ａ）の電圧波形の組合せ
となり、また、図９（Ｂ）の電圧波形の組合せの時間軸
をｔ０からｔ１とし、図９（Ｂ）の電圧波形の組合せ
と、図９（Ｂ）の電圧波形の組合せを時間２ｔ１だけず
らした電圧波形の組合せを足し合わせれば図１１（Ｂ）
の電圧波形の組合せとなる。図１１のバイアス比Ｂは Ｂ＝（Ｖ０／２）÷（２Ｖ１＋Ｖ０） （１１） となり、かなり高いコントラストが期待できる。In the combination of the voltage waveforms shown in FIG.
9 (A) or (5) of FIG. 9 (B) and the area of the voltage of one polarity and (7) or (8) of FIG. 9 (A) or FIG.
The area ratio of the voltage of one polarity of (7) or (8) in (B), that is, the bias ratio B is B = (V0 / 2) ÷ (V1 + V0 / 2) (10), and so high contrast cannot be expected. However, the time axis of the combination of the voltage waveforms of FIG. 9 (A) is changed from t0 to t1, and the voltage combination of the voltage waveforms of FIG. 9 (A) and the voltage waveform of FIG. 9 (A) are shifted by time 2t1. When the combinations of the waveforms are added, the combination of the voltage waveforms in FIG. 11A is obtained. In addition, the time axis of the combination of the voltage waveforms in FIG. 9B is changed from t0 to t1, and the combination of the voltage waveforms in FIG. FIG. 11B is obtained by adding the combination of the voltage waveforms of FIG. 9B and the combination of the voltage waveforms shifted by the time 2t1.
Of the voltage waveforms shown in FIG. The bias ratio B in FIG. 11 is as follows: B = (V0 / 2) ÷ (2V1 + V0) (11), and a considerably high contrast can be expected.

【００４６】このように、この駆動方法ではコントラス
トは図９の電圧波形の組合せを何回ずらして重ね合わせ
るかによって決まる。図９の電圧波形の組合せが何回で
も重ね合わせられるのは、予め図９（Ａ）または（Ｂ）
の（６）の電圧波形を、図９（Ａ）または（Ｂ）の
（７）と（８）の電圧波形と同じトルクをＦＬＣ分子に
与えるよう設計したので、バイアス時にＦＬＣ分子のメ
モリ状態が変化しないのと同様に図９（Ａ）または
（Ｂ）の（６）の電圧波形を何回重ね合わせてもＦＬＣ
分子のメモリ状態を変化させられないからである。さら
に、この事は図９において電圧Ｖ０／２の代わりに電圧
（Ｖ０＋α）／２（α＞０）を使えば、よりはっきりす
る。なお、配向膜にＰＳＩ−Ｘ７３５５を使ったパネル
では一部にＣ１ツィスト配向が見られ、配向膜にＰＳＩ
−ＸＳ０１２やＰＳＩ−ＸＳ０１４を使ったパネルでは
一部にＣ２ツィスト配向が見られたが、Ｃ１ツィスト配
向でもＣ２ツィスト配向でも図１８と同様にメモリパル
ス幅が最小となる電圧を持つ電圧−メモリパルス幅特性
が得られたので、Ｃ２ユニホーム配向と同様に電圧（Ｖ
０＋Ｖ１）が印加されたときと同じ力をＦＬＣ分子に与
える電圧Ｖ０／２が存在する。As described above, in this driving method, the contrast is determined by how many times the combinations of the voltage waveforms shown in FIG. 9 are shifted and overlapped. The combination of the voltage waveforms in FIG. 9 is superimposed any number of times, as shown in FIG.
(6) is designed to apply the same torque to the FLC molecules as the voltage waveforms of (7) and (8) in FIG. 9 (A) or (B). Similarly to the case where the voltage waveform of FIG. 9A or FIG.
This is because the memory state of the molecule cannot be changed. Furthermore, this becomes clearer when the voltage (V0 + α) / 2 (α> 0) is used instead of the voltage V0 / 2 in FIG. In a panel using PSI-X7355 for the alignment film, C1 twist alignment was partially observed, and PSI-X7355 was used for the alignment film.
In the panel using -XS012 or PSI-XS014, C2 twist orientation was observed in part, but in both the C1 twist orientation and the C2 twist orientation, the voltage having the voltage at which the memory pulse width was minimized as in FIG. Since the width characteristics were obtained, the voltage (V
0 + V1), there is a voltage V0 / 2 that gives the same force to the FLC molecules as when applied.

【００４７】実際に図１１の電圧波形の組合せを、チッ
ソ社製の配向膜ＰＳＩ−Ｘ７３５５を使ったＦＬＣパネ
ル１において、電圧Ｖ０＋Ｖ１＝５０ｖと固定し、電圧
Ｖ０を可変にして、図１１（Ａ）の（７）と（８）の電
圧を画素へ印加しその光学的応答をフォトダイオードで
電気信号に測定した特性と、図１１（Ａ）の（６）の電
圧を画素へ印加しその光学的応答をフォトダイオードで
電気信号に測定した特性を比較し、ほぼ等しい透過光量
を与える電圧として Ｖ０／２＝１０ｖ Ｖ１＝３０ｖ を得た。また、従来例の図１３の駆動波形も同様に重ね
合わせる事ができるが、クロストークが残るので余り好
ましくない。Actually, the combination of the voltage waveforms shown in FIG. 11 is fixed to a voltage V0 + V1 = 50 V in the FLC panel 1 using the alignment film PSI-X7355 manufactured by Chisso, and the voltage V0 is made variable. 11) Applying the voltages of (7) and (8) to the pixel and measuring the optical response of the pixel to an electric signal with a photodiode, and applying the voltage of (6) of FIG. By comparing characteristics obtained by measuring the electrical response with an electric signal using a photodiode, V0 / 2 = 10v and V1 = 30v were obtained as voltages giving substantially equal amounts of transmitted light. Further, the driving waveforms of FIG. 13 of the conventional example can be superposed in the same manner, but it is not preferable because crosstalk remains.

【００４８】そこでＶ０／２＝１２ｖ，Ｖ１＝２６ｖと
して、図１１（Ａ）の（６）の電圧の後、図１１（Ａ）
の（７）か（８）の電圧を印加し続け、その後図１１
（Ｂ）の（６）の電圧の後、図１１（Ｂ）の（７）か
（８）の電圧を印加し続け、これを１０Hz周期で繰り返
したがフリッカを感じなかった。無論、図１１（Ａ）の
（６）の電圧の代わりに図１１（Ａ）の（５）の電圧を
印加すれば画素を一方の状態に書換えられし、図１１
（Ｂ）の（６）の電圧の代わりに図１１（Ｂ）の（５）
の電圧を印加すれば画素をもう一方の状態へ書換えられ
た。ところで、電圧Ｖ０＋Ｖ１を５０ｖから下げる為
に、強誘電性液晶ＳＣＥ−８を誘電異方性が負の化合物
Ａ．Ｂで薄めた２つの液晶組成物Ａ．Ｂ 基となる液晶 薄める化合物 ブレンド比 液晶組成物Ａ ＳＣＥ−８ 化合物Ａ ８：２ 液晶組成物Ｂ ＳＣＥ−８ 化合物Ｂ ９：１ をチッソ社製の配向膜ＰＳＩ−Ｘ０１２．ＰＳＩ−Ｘ０
１４．ＰＳＩ−Ｘ７３５５を使ったパネルに注入し、電
圧−メモリパルス幅の関係を図１４（Ａ）に示す電圧波
形で測定したのが図２５と図２６である。この図２５や
図２６と図１８を比較すると明らかにメモリパルス幅が
最小となる電圧Ｖｍｉｎが小さくなっており、電圧Ｖ０
＋Ｖ１を小さくするには液晶中のカイラルの比率を下げ
ればよいことが判る。Then, assuming that V0 / 2 = 12v and V1 = 26v, after the voltage of (6) in FIG.
(7) or (8) is continuously applied.
After the voltage (6) in (B), the voltage (7) or (8) in FIG. 11B was continuously applied, and this was repeated at a cycle of 10 Hz, but no flicker was felt. Of course, if the voltage of (5) of FIG. 11A is applied instead of the voltage of (6) of FIG. 11A, the pixel can be rewritten to one state, and FIG.
Instead of the voltage of (6) of (B), (5) of FIG.
The pixel was rewritten to the other state by applying the voltage. By the way, in order to lower the voltage V0 + V1 from 50 V, the ferroelectric liquid crystal SCE-8 is made of a compound A. B. Two liquid crystal compositions diluted with B. Liquid crystal serving as B group Compound for thinning Blend ratio Liquid crystal composition A SCE-8 Compound A 8: 2 Liquid crystal composition B SCE-8 Compound B 9: 1 was prepared by using an alignment film PSI-X012. PSI-X0
14． FIG. 25 and FIG. 26 show the relationship between the voltage and the memory pulse width measured by the voltage waveform shown in FIG. 14 (A) after injection into a panel using PSI-X7355. When FIG. 25 and FIG. 26 are compared with FIG. 18, the voltage Vmin at which the memory pulse width is minimized is clearly smaller, and the voltage V0
It can be seen that the ratio of chiral in the liquid crystal can be reduced to reduce + V1.

【００４９】本実施例で用いられるＦＬＣパネル１の構
成とＦＬＣＤ４の構成は従来例と同じ図２と図３に示す
ものであり、ここではその説明は省略する。図１は、こ
のＦＬＣＤ４を用いた表示システムの構成を概略的に示
すブロック図である。この表示システムでは、画像表示
に必要な情報をパーソナルコンピュータ２からＣＲＴデ
ィスプレイ３へ出力しているデジタル信号から得、この
デジタル信号を表示制御装置１３でＦＬＣＤ４で画像表
示をさせる為の信号に変換し、この変換信号によってＦ
ＬＣＤ４で画像表示が行われる。The structure of the FLC panel 1 and the structure of the FLCD 4 used in this embodiment are the same as those of the conventional example shown in FIGS. 2 and 3, and the description thereof is omitted here. FIG. 1 is a block diagram schematically showing a configuration of a display system using the FLCD 4. As shown in FIG. In this display system, information necessary for image display is obtained from a digital signal output from the personal computer 2 to the CRT display 3, and this digital signal is converted by the display control device 13 into a signal for displaying an image on the FLCD 4. , The converted signal
An image is displayed on the LCD 4.

【００５０】第４図は、このパーソナルコンピュータ２
からＣＲＴディスプレイ３へ出力される各信号の波形図
であり、そのうち図４（１）はＣＲＴディスプレイ３へ
出力される画像情報の１水平走査区間分の周期を与える
水平同期信号ＨＤであり、図４（２）はその情報の１画
面分の周期を与える垂直同期信号ＶＤであり、図４
（３）はその情報を表示データＤａｔａとして１水平走
査区間ごとにまとめて示したものであり添付の数字は１
水平期間毎にデータＤａｔａを区別する為のものであ
る。図４（４）は水平同期信号ＨＤの１水平走査区間を
拡大して示す波形図であり、図４（５）は上記表示デー
タＤａｔａの１水平走査区間を拡大して示す波形図であ
り添付の数字は１画素毎にデータＤａｔａを区別する為
のものであり、、図４（６）はその表示データＤａｔａ
のデータ転送用クロックＣＬＫを示す波形図である。FIG. 4 shows the personal computer 2
FIG. 4A is a waveform diagram of each signal output from the device to the CRT display 3, of which FIG. 4A is a horizontal synchronizing signal HD giving a period of one horizontal scanning section of image information output to the CRT display 3. 4 (2) is a vertical synchronizing signal VD for giving a period of one screen of the information, and FIG.
(3) collectively shows the information as display data Data for each one horizontal scanning section.
This is for distinguishing the data Data for each horizontal period. FIG. 4 (4) is a waveform diagram showing one horizontal scanning section of the horizontal synchronization signal HD in an enlarged manner, and FIG. 4 (5) is a waveform chart showing one horizontal scanning section of the display data Data in an enlarged manner. Are used to distinguish data Data for each pixel, and FIG. 4 (6) shows the display data Data.
FIG. 4 is a waveform diagram showing a data transfer clock CLK of FIG.

【００５１】ところで、このデジタル信号は９×８画素
分しかないにもかかららず、ＦＬＣパネル１の１６×１
６画素全部のデータを表示できる。というのは、ＦＬＣ
パネル１の１６×１６画素は走査電極Ｌ０〜Ｌ７と信号
電極Ｓ０〜Ｓ７からなる表示部分０と、走査電極Ｌ０〜
Ｌ７と信号電極Ｓ８〜ＳＦからなる表示部分１と、走査
電極Ｌ８〜ＬＦと信号電極Ｓ０〜Ｓ７からなる表示部分
２と、走査電極Ｌ８〜ＬＦと信号電極Ｓ８〜ＳＦからな
る表示部分３とに仮想的に分割され、第５図及び第６図
に示すように入力される９×８画素分のデジタル信号の
第０の水平走査区分のデータで、それに続く第１〜第８
の水平走査区分のデータが前記表示部分０〜３のどれに
対応するかを指示されているからである。By the way, this digital signal has only 9 × 8 pixels, but the 16 × 1
Data of all six pixels can be displayed. Because FLC
A 16 × 16 pixel of the panel 1 has a display portion 0 including scanning electrodes L0 to L7 and signal electrodes S0 to S7, and a scanning electrode L0 to L7.
A display portion 1 including L7 and signal electrodes S8 to SF, a display portion 2 including scan electrodes L8 to LF and signal electrodes S0 to S7, and a display portion 3 including scan electrodes L8 to LF and signal electrodes S8 to SF. The data of the 0th horizontal scanning section of the digital signal of 9 × 8 pixels, which is virtually divided and input as shown in FIGS. 5 and 6, is followed by the first to eighth data.
This is because it is instructed to which of the display portions 0 to 3 the data of the horizontal scanning section corresponds to.

【００５２】即ち、第５図及び第６図に従って説明すれ
ば、第０の水平走査区分の第３データが「明」（斜線が
ないデータ）で第７データが「明」なら（第５図はこれ
に相当する。）次に続く第１〜第８の水平走査区分のデ
ータは表示部分０に対応し、第０の水平走査区分の第３
データが「明」で第７データが「暗」（斜線があるデー
タ）なら次に続く第１〜第８の水平走査区分のデータは
表示部分１に対応し、第０の水平走査区分の第３データ
が「暗」で第７データが「明」なら（第６図はこれに相
当する。）次に続く第１〜第８の水平走査区分のデータ
は表示部分２に対応し、第０の水平走査区分の第３デー
タが「暗」で第７データが「暗」なら次に続く第１〜第
８の水平走査区分のデータは表示部分３に対応する。In other words, according to FIGS. 5 and 6, if the third data in the 0th horizontal scanning section is “bright” (data without oblique lines) and the seventh data is “bright” (FIG. 5). The data of the following first to eighth horizontal scanning sections correspond to the display portion 0, and the third data of the 0th horizontal scanning section.
If the data is “bright” and the seventh data is “dark” (data with diagonal lines), the data of the following first to eighth horizontal scanning sections correspond to the display portion 1 and the data of the 0th horizontal scanning section If the third data is “dark” and the seventh data is “bright” (FIG. 6 corresponds to this), the data of the following first to eighth horizontal scanning sections correspond to the display portion 2 and the 0th data If the third data of the horizontal scanning section is “dark” and the seventh data is “dark”, the subsequent data of the first to eighth horizontal scanning sections correspond to the display portion 3.

【００５３】図８は表示制御装置１３の概略的な構成を
示すブロック図である。この表示制御装置１３は、パー
ソナルコンピュータ２からのデジタル信号を受けそれを
必要な回路に分配するインターフェース回路１４と、Ｆ
ＬＣパネル１へ次に表示させるべき表示データＤＡを記
録している表示メモリ回路１５と、その表示メモリ回路
１５のデータの変化を４画素毎にまとめて（１画素でも
変化していれば変化ありと）記録している同異メモリ回
路１７と、その表示メモリ回路１５のデータの変化を２
走査電極毎にまとめて（１画素でも変化していれば変化
ありと）記録している群メモリ回路１６と、これら３つ
のメモリ回路１５，１６，１７へパーソナルコンピュー
タ２からのデジタル信号を書き込むタイミングを制御す
る入力制御回路１８と、これら３つのメモリ回路１５，
１６，１７からＦＬＣＤ４へ出力すべきデータを読み出
すタイミングを制御する出力制御回路１９及びアドレス
回路２０と、メモリ回路１５，１６，１７と出力制御回
路１９及びアドレス回路２０からデータ受けてＦＬＣＤ
４を構成する走査側駆動回路１１及び信号側駆動回路１
２の動作を制御する駆動制御回路２１より構成される。FIG. 8 is a block diagram showing a schematic configuration of the display control device 13. As shown in FIG. The display control device 13 includes an interface circuit 14 for receiving a digital signal from the personal computer 2 and distributing the digital signal to necessary circuits;
A display memory circuit 15 that records display data DA to be displayed next on the LC panel 1 and data changes in the display memory circuit 15 are grouped every four pixels (if at least one pixel changes, there is a change). And) the recorded data change in the different memory circuit 17 and its display memory circuit 15
A group memory circuit 16 that collectively records each scan electrode (if even one pixel has changed, there is a change) and the timing of writing digital signals from the personal computer 2 to these three memory circuits 15, 16, and 17 , An input control circuit 18 for controlling the three memory circuits 15,
An output control circuit 19 and an address circuit 20 for controlling the timing of reading data to be output from the FLCD 16 to the FLCD 4, and an FLCD receiving data from the memory circuits 15, 16, 17 and the output control circuit 19 and the address circuit 20.
Scanning-side drive circuit 11 and signal-side drive circuit 1 that constitute 4
2 comprises a drive control circuit 21 for controlling the operation.

【００５４】メモリ回路１５，１７では、第１にメモリ
から入力側アドレスＩＡＣｘ，ＩＡＳｘで指定されるア
ドレスのデータを読み出し、第２にメモリから出力側ア
ドレスＯＡＣｘ，ＯＡＳｘで指定されるアドレスのデー
タを読み出し、第３にメモリへ入力側アドレスＩＡＣ
ｘ，ＩＡＳｘで指定されるアドレスへデータを書き込
み、第４にメモリから出力側アドレスＯＡＣｘ，ＯＡＳ
ｘで指定されるアドレスのデータを読み出すという連続
した４つのサイクルが繰り返される。また、群メモリ回
路１６では、この４つのサイクルのうち第２のサイクル
において出力側アドレスＯＡＧｘで指定されるアドレス
のデータを変化なしの状態へ書き換えることをしてい
る。The memory circuits 15 and 17 first read the data at the address specified by the input addresses IACx and IASx from the memory, and second read the data at the addresses specified by the output addresses OACx and OASx from the memory. Read, thirdly, input address IAC to memory
x, IASx to write data to the address, and fourthly, from the memory, output addresses OACx, OAS
Four consecutive cycles of reading data at the address specified by x are repeated. In the group memory circuit 16, the data at the address specified by the output address OAGx is rewritten to the state without change in the second cycle of the four cycles.

【００５５】この表示制御装置１３を使えば、図３のＦ
ＬＣＤ４の１６本の走査電極Ｌを２本づつ８つのグルー
プに仮想的に分割し、各グループに属する２本の走査電
極上の画素の表示を変化させる必要があるかが群メモリ
回路１６へ記録され、その２本の走査電極上の画素のど
の画素の表示状態を変化させるべきかが４画素毎にまと
めて同異メモリ回路１７へ記録され、その画素をどんな
表示状態へ変化させるべきかが１画素毎に表示メモリ回
路１５へ記録される。If this display control device 13 is used, F shown in FIG.
The 16 scan electrodes L of the LCD 4 are virtually divided into eight groups of two, and whether the display of the pixels on the two scan electrodes belonging to each group needs to be changed is recorded in the group memory circuit 16. Then, which of the pixels on the two scanning electrodes should be changed in the display state is collectively recorded every four pixels in the different memory circuit 17, and the display state of the pixel to be changed is determined. The data is recorded in the display memory circuit 15 for each pixel.

【００５６】ＦＬＣＤ４の表示が図３の「ＡＢＣＤ」で
あるとき、パーソナルコンピュータ２から図５に９×８
のマトリックスで示すデータＤａｔａが表示制御装置１
３へ入力されれば、表示制御装置１３の群メモリ回路１
６では走査電極Ｌ０とＬ１に対応するグループ０と、走
査電極Ｌ２とＬ３に対応するグループ１と、走査電極Ｌ
４とＬ５に対応するグループ２と、走査電極Ｌ６とＬ７
に対応するグループ３のデータが表示に変化有りとな
り、それ以外のグループ４〜７のデータは表示に変化な
しとなる。When the display on the FLCD 4 is “ABCD” in FIG. 3, the personal computer 2 displays 9 × 8 in FIG.
Of the display control device 1
3, the group memory circuit 1 of the display controller 13
6, group 0 corresponding to scan electrodes L0 and L1, group 1 corresponding to scan electrodes L2 and L3, and scan electrode L
Group 2 corresponding to L4 and L5, and scanning electrodes L6 and L7
Is changed in the display of the group 3 corresponding to the above, and the data of the other groups 4 to 7 is not changed in the display.

【００５７】そこで、グループ０に属する走査電極Ｌ０
とＬ１へ順番に図１１（Ａ）の（１）の選択電圧を印加
し、選択電圧が印加された走査電極Ｌｉ上の画素Ａｉｊ
に対応する同異メモリ回路１７のデータが変化ありであ
り、かつ表示メモリ回路１５のデータが暗の表示状態の
時、その画素Ａｉｊを暗の表示状態へ書換えるために、
その画素Ａｉｊを構成する信号電極Ｓｊへ図１１（Ａ）
の（３）の書換え電圧を印加する。また、それ以外のそ
の走査電極Ｌｉ上の画素Ａｉｈ（ｊ≠ｈ）を構成する信
号電極Ｓｈへは図１１（Ａ）の（４）の保持電圧を印加
する。Therefore, the scan electrodes L0 belonging to the group 0
And L1 are sequentially applied with the selection voltage of (1) in FIG. 11A, and the pixel Aij on the scanning electrode Li to which the selection voltage is applied.
When the data of the different memory circuit 17 corresponding to the above is changed and the data of the display memory circuit 15 is in the dark display state, the pixel Aij is rewritten to the dark display state.
FIG. 11 (A) is applied to the signal electrode Sj constituting the pixel Aij.
(3) is applied. Further, the holding voltage of (4) in FIG. 11A is applied to the other signal electrodes Sh constituting the pixels Aih (j ≠ h) on the scanning electrodes Li.

【００５８】次に、グループ０に属する走査電極Ｌ０と
Ｌ１へ順番に図１１（Ｂ）の（１）の選択電圧を印加
し、選択電圧が印加された走査電極Ｌｉ上の画素Ａｉｊ
に対応する同異メモリ回路１７のデータが変化ありであ
り、かつ表示メモリ回路１５のデータが明の表示状態の
時、その画素Ａｉｊを明の表示状態へ書換えるために、
その画素Ａｉｊを構成する信号電極Ｓｊへ図１１（Ｂ）
の（３）の書換え電圧を印加する。また、それ以外のそ
の走査電極Ｌｉ上の画素Ａｉｈ（ｊ≠ｈ）を構成する信
号電極Ｓｈへは図１１（Ｂ）の（４）の保持電圧を印加
する。その後グループ１，２，３と同じ事をし、図３の
ＦＬＣＤ４の表示は「ＡＢＣＤ」から「ＥＢＣＤ」へす
る。Next, the selection voltage of (1) in FIG. 11B is sequentially applied to the scanning electrodes L0 and L1 belonging to the group 0, and the pixel Aij on the scanning electrode Li to which the selection voltage has been applied.
When the data of the different memory circuit 17 corresponding to the above is changed and the data of the display memory circuit 15 is in the bright display state, the pixel Aij is rewritten to the bright display state.
FIG. 11 (B) is applied to the signal electrode Sj constituting the pixel Aij.
(3) is applied. Further, the holding voltage of (4) in FIG. 11B is applied to the other signal electrodes Sh constituting the pixels Aih (j ≠ h) on the scanning electrodes Li. After that, the same operation as in the groups 1, 2, and 3 is performed, and the display of the FLCD 4 in FIG. 3 is changed from “ABCD” to “EBCD”.

【００５９】ところで、画素の表示が暗とか明というの
は、図７（Ａ）に示しＦＬＣ分子の安定状態１０４と１
０５のうち、一方の安定状態の長軸方向と図２の偏光版
１０ａの偏光軸を一致させれば、一致したほうの安定状
態が暗の安定状態となり、もう一方の安定状態が明の安
定状態となる。また、暗の安定状態にあるＦＬＣ分子か
ら構成される画素は暗の表示状態であるし、明の安定状
態にあるＦＬＣ分子から構成される画素は明の表示状態
である。また、もし総ての走査電極上の画素を書換える
ダイナミック駆動方法に適用するなら、図９の電圧波形
の組合せでなくても、図１０の電圧波形の組合せでもさ
しつかえがない。図１０の各電圧波形は図１０の（６）
の電圧波形を画素に印加した時の透過光量と、図１０の
（７）か（８）の電圧波形を画素に印加した時の透過光
量とが等しくならないと言う点で図９の電圧波形の組合
せとは異なるが、その他の点では図９の電圧波形と同じ
なのでここではそれ以上の説明を省略する。さらに、図
１０の電圧波形の組合せを図１１の電圧波形の組合せと
同様にスタテック駆動方法に適用することも可能であ
る。その場合、図１０（Ａ）の（６）の電圧波形が電圧
Ｖ１をｔ０／２時間印加したあと電圧−Ｖ１−Ｖ０をｔ
０時間印加する電圧波形となるので、電圧Ｖ１によりＦ
ＬＣ分子が受ける力がＶ１＋Ｖ０によりＦＬＣ分子が受
ける力の約２倍程度でなければならない。By the way, whether the display of a pixel is dark or light is as shown in FIG.
If the long axis direction of one of the stable states is matched with the polarization axis of the polarizing plate 10a in FIG. 2, the stable state of the matched one becomes a dark stable state and the other stable state becomes a bright stable state. State. A pixel composed of FLC molecules in a dark stable state is in a dark display state, and a pixel composed of FLC molecules in a light stable state is in a bright display state. Further, if the present invention is applied to a dynamic driving method for rewriting pixels on all the scanning electrodes, not only the combination of the voltage waveforms of FIG. 9 but also the combination of the voltage waveforms of FIG. Each voltage waveform in FIG. 10 is (6) in FIG.
9 in that the amount of transmitted light when the voltage waveform of FIG. 9 is applied to the pixel is not equal to the amount of transmitted light when the voltage waveform of (7) or (8) in FIG. 10 is applied to the pixel. Although it is different from the combination, it is the same as the voltage waveform of FIG. 9 in other respects, so that further description is omitted here. Further, the combination of the voltage waveforms in FIG. 10 can be applied to the static driving method similarly to the combination of the voltage waveforms in FIG. In this case, after the voltage V1 is applied for t0 / 2 hours after the voltage waveform of (6) in FIG.
Since the voltage waveform is applied for 0 hours, the voltage V1
The force received by the LC molecules must be about twice the force received by the FLC molecules due to V1 + V0.

【００６０】ところで、図１１（Ａ）の（５）または図
１１（Ｂ）の（５）の電圧波形は一方の極性の電圧しか
含んでいない。この為、前記のグループ０に属する走査
電極Ｌ０とＬ１を図１１（Ａ）の電圧波形の組合せで駆
動した後、４：１の飛び越し走査で１本の走査電極上の
画素を図１１（Ａ）または図１１（Ｂ）の電圧波形の組
合せで書き直し、その後グループ０に属する走査電極Ｌ
０とＬ１を図１１（Ｂ）の電圧波形の組合せで駆動した
後、４：１の飛び越し走査で１本の走査電極上の画素を
図１１（Ｂ）または図１１（Ａ）の電圧波形の組合せで
書き直す等々の駆動をしても、比較的書き直しに伴うフ
リッカは感知しずらい。Incidentally, the voltage waveform of (5) in FIG. 11A or (5) in FIG. 11B includes only one polarity voltage. For this reason, after the scan electrodes L0 and L1 belonging to the group 0 are driven by the combination of the voltage waveforms shown in FIG. 11A, the pixels on one scan electrode are driven by the interlace scanning of 4: 1 in FIG. ) Or the combination of the voltage waveforms in FIG.
After driving 0 and L1 by the combination of the voltage waveforms of FIG. 11B, the pixels on one scan electrode are interlaced with the voltage waveforms of FIG. 11B or FIG. Even when rewriting is performed in combination, flickering accompanying rewriting is relatively difficult to detect.

【００６１】図１２に示す波形図は、走査電極ＬＤを図
１１（Ａ）の電圧波形を用いて書き直し、グループ６を
図１１（Ａ）の電圧波形を用いて駆動し、走査電極Ｌ２
を図１１（Ｂ）の電圧波形を用いて書き直し、グループ
０を図１１（Ｂ）の電圧波形を用いて駆動し、走査電極
Ｌ２を図１１（Ａ）の電圧波形を用いて書き直し、グル
ープ０を図１１（Ａ）の電圧波形を用いて駆動し、走査
電極Ｌ６を図１１（Ｂ）の電圧波形を用いて書き直し、
グループ１を図１１（Ｂ）の電圧波形を用いて駆動した
場合のものである。図１２（１）に走査電極Ｌ２へ印加
される電圧を、（２）に走査電極Ｌ３へ印加される電圧
を、（３）に信号電極Ｓ１へ印加される電圧を、（４）
に信号電極Ｓ２へ印加される電圧を、（５）に画素Ａ２
１へ印加される電圧を、（６）に画素Ａ２２へ印加され
る電圧を、（７）に画素Ａ３１へ印加される電圧を、
（８）に画素Ａ３２へ印加される電圧を示す。In the waveform diagram shown in FIG. 12, the scan electrode LD is rewritten using the voltage waveform shown in FIG. 11A, the group 6 is driven using the voltage waveform shown in FIG.
11 is rewritten using the voltage waveform of FIG. 11B, group 0 is driven using the voltage waveform of FIG. 11B, and the scan electrode L2 is rewritten using the voltage waveform of FIG. Is driven by using the voltage waveform of FIG. 11A, and the scan electrode L6 is rewritten by using the voltage waveform of FIG.
This is a case in which Group 1 is driven using the voltage waveform of FIG. FIG. 12 (1) shows the voltage applied to the scan electrode L2, (2) shows the voltage applied to the scan electrode L3, (3) shows the voltage applied to the signal electrode S1, and (4)
Is applied to the signal electrode S2, and (5) is applied to the pixel A2.
1, the voltage applied to the pixel A22 in (6), the voltage applied to the pixel A31 in (7),
(8) shows the voltage applied to the pixel A32.

【００６２】この図１２（５）と（６）の画素Ａ２１，
Ａ２２へ印加される電圧からわかるとうり、この図１１
の電圧波形の組合せを使った駆動で画素Ａ２１，Ａ２２
の透過光量のピークは、印加電圧波形の組合せを図１１
（Ａ）から図１１（Ｂ）へ替えた時または図１１（Ｂ）
から図１１（Ａ）へ替えた時と、図１１（Ａ）の（５）
の電圧波形または図１１（Ｂ）の（５）の電圧波形が画
素へ印加された時である。The pixels A21, shown in FIGS.
As can be seen from the voltage applied to A22, FIG.
A21, A22 by driving using a combination of the voltage waveforms of
The peak of the amount of transmitted light in FIG.
When (A) is changed to FIG. 11 (B) or FIG. 11 (B)
11 (A) from FIG. 11 (A) and (5) in FIG. 11 (A).
11 or the voltage waveform (5) in FIG. 11B is applied to the pixel.

【００６３】しかし、図１１（Ａ）の（５）の電圧波形
または図１１（Ｂ）の（５）の電圧波形は一方極性パル
スなので、ＦＬＣ分子は図７（Ａ）の安定状態１０５ま
たは１０４から、チルト角±θの限界による軸１０７ま
たは１０６まで動くだけであり、チルト角θとメモリ角
ωがほぼ等しければ、印加電圧波形の組合せを図１１
（Ａ）から図１１（Ｂ）へ替えた時または図１１（Ｂ）
から図１１（Ａ）へ替えた時とたいして変わらない透過
光量の変化を画素に与え、フリッカの目立ちにくい駆動
を実現できる。However, since the voltage waveform of (5) in FIG. 11A or the voltage waveform of (5) in FIG. 11B is a unipolar pulse, the FLC molecule is in the stable state 105 or 104 in FIG. Only moves to the axis 107 or 106 due to the limit of the tilt angle ± θ, and if the tilt angle θ is almost equal to the memory angle ω, the combination of the applied voltage waveforms is changed as shown in FIG.
When (A) is changed to FIG. 11 (B) or FIG. 11 (B)
11A, the change in the amount of transmitted light, which is not much different from that when the pixel is changed to FIG. 11A, is given to the pixel, and driving in which flicker is less noticeable can be realized.

【００６４】[0064]

【発明の効果】この発明によれば、見かけの応答速度が
速くなり、高いコントラストが得られる。According to the present invention, the apparent response speed is increased, and a high contrast is obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図１】ＦＬＣＤの表示システムの概略的な構成を示す
ブロック図。FIG. 1 is a block diagram showing a schematic configuration of an FLCD display system.

【図２】ＦＬＣＤで用いられるＦＬＣパネルの構成を示
す断面図。FIG. 2 is a sectional view showing a configuration of an FLC panel used in the FLCD.

【図３】ＦＬＣＤに「ＡＢＣＤ」の文字を表示した状態
を示す図。FIG. 3 is a diagram showing a state in which characters “ABCD” are displayed on the FLCD.

【図４】パーソナルコンピュータからの出力信号を示す
波形図。FIG. 4 is a waveform chart showing an output signal from a personal computer.

【図５】出力信号の意味するデータをマトリックス状に
示した図。FIG. 5 is a diagram showing data meaning an output signal in a matrix.

【図６】出力信号の意味するデータをマトリックス状に
示した図。FIG. 6 is a diagram showing data meaning an output signal in a matrix.

【図７】（Ａ）：ＦＬＣ分子の様子をガラス基板から見
た図。（Ｂ）：スメクチックＣ相におけるＦＬＣ分子の
状態を示す図。FIG. 7A is a view of a state of FLC molecules as viewed from a glass substrate. (B): Diagram showing the state of FLC molecules in the smectic C phase.

【図８】本実施例の表示制御装置の概略的な構成を示す
ブロック図。FIG. 8 is a block diagram illustrating a schematic configuration of a display control device according to the present embodiment.

【図９】本実施例のＦＬＣパネルの駆動に用いられる各
印加電圧を示す波形図。FIG. 9 is a waveform chart showing applied voltages used for driving the FLC panel of this embodiment.

【図１０】本実施例のＦＬＣパネルの駆動に用いられる
各印加電圧を示す波形図。FIG. 10 is a waveform chart showing applied voltages used for driving the FLC panel of the present embodiment.

【図１１】本実施例のＦＬＣパネルの駆動に用いられる
各印加電圧を示す波形図。FIG. 11 is a waveform chart showing applied voltages used for driving the FLC panel of the present embodiment.

【図１２】本実施例のＦＬＣパネルのいくつかの走査電
極と信号電極と画素にかかる電圧を示す波形図。FIG. 12 is a waveform chart showing voltages applied to some scanning electrodes, signal electrodes, and pixels of the FLC panel of the present embodiment.

【図１３】従来例のＦＬＣパネルの駆動に用いられる各
印加電圧を示す波形図。FIG. 13 is a waveform diagram showing applied voltages used for driving a conventional FLC panel.

【図１４】図１５の測定条件を示す電圧波形。FIG. 14 is a voltage waveform showing the measurement conditions of FIG.

【図１５】従来例におけるΔε＜０のＦＬＣ材料の電圧
−メモリパルス幅の特性を示すグラフ。FIG. 15 is a graph showing a voltage-memory pulse width characteristic of a FLC material of Δε <0 in a conventional example.

【図１６】従来例のＦＬＣパネルの駆動に用いられる各
印加電圧を示す波形図。FIG. 16 is a waveform chart showing applied voltages used for driving a conventional FLC panel.

【図１７】他の従来例におけるＦＬＣ材料の電圧−メモ
リパルス幅の特性を示すグラフ。FIG. 17 is a graph showing voltage-memory pulse width characteristics of an FLC material in another conventional example.

【図１８】実測したＦＬＣ材料の電圧−メモリパルス幅
の特性を示すグラフ。FIG. 18 is a graph showing measured voltage-memory pulse width characteristics of an FLC material.

【図１９】ラビング方向とシェブロンの関係から配向状
態を規定する理論図。FIG. 19 is a theoretical diagram that defines an alignment state from a relationship between a rubbing direction and a chevron.

【図２０】暗または明のメモリ状態にある画素へ与える
光学的な特性の等しい印加電圧波形の組合せを示す波形
図。FIG. 20 is a waveform chart showing combinations of applied voltage waveforms having equal optical characteristics to be applied to pixels in a dark or bright memory state.

【図２１】選択電圧か非選択電圧が走査電極へ印加さ
れ、書換え電圧か保持電圧が信号電極へ印加された４種
類の画素の間の電圧関係を計算する為の波形図。FIG. 21 is a waveform diagram for calculating a voltage relationship between four types of pixels in which a selection voltage or a non-selection voltage is applied to a scanning electrode, and a rewriting voltage or a holding voltage is applied to a signal electrode.

【図２２】暗または明のメモリ状態にある画素へ与える
光学的な特性の等しい印加電圧波形の組合を示す波形
図。FIG. 22 is a waveform chart showing a combination of applied voltage waveforms having equal optical characteristics to be applied to pixels in a dark or bright memory state.

【図２３】暗または明のメモリ状態にある画素へ与える
光学的な特性のほぼ等しい印加電圧波形の組合を示す波
形図。FIG. 23 is a waveform chart showing a combination of applied voltage waveforms having substantially equal optical characteristics to be applied to a pixel in a dark or bright memory state.

【図２４】暗または明のメモリ状態にある画素へ与える
光学的な特性のほぼ等しい印加電圧波形の組合を示す波
形図。FIG. 24 is a waveform chart showing a combination of applied voltage waveforms having substantially equal optical characteristics to be applied to a pixel in a dark or bright memory state.

【図２５】実測したＦＬＣ材料の電圧−メモリパルス幅
の特性を示すグラフ。FIG. 25 is a graph showing measured voltage-memory pulse width characteristics of an FLC material.

【図２６】実測したＦＬＣ材料の電圧−メモリパルス幅
の特性を示すグラフ。FIG. 26 is a graph showing the measured voltage-memory pulse width characteristics of the FLC material.

【符号の説明】[Explanation of symbols]

１ ＦＬＣパネル ２ パーソナルコンピュータ ３ ＣＲＴ ４ ＦＬＣＤ ５ ガラス ６ 絶縁膜 ７ 配向膜 ８ 封止剤 ９ ＦＬＣ １０ 偏光版 １１ 走査側駆動回路 １２ 信号側駆動回路 １３ 表示制御装置回路 １４ インターフェース回路 １５ 表示メモリ回路 １６ 群メモリ回路 １７ 同異メモリ回路 １８ 入力制御回路 １９ 出力制御回路 ２０ アドレス回路 ２１ 駆動制御回路 Ｌ 走査電極 Ｓ 信号電極 DESCRIPTION OF SYMBOLS 1 FLC panel 2 Personal computer 3 CRT 4 FLCD 5 Glass 6 Insulating film 7 Alignment film 8 Sealant 9 FLC 10 Polarization plate 11 Scanning side drive circuit 12 Signal side drive circuit 13 Display control device circuit 14 Interface circuit 15 Display memory circuit 16 Group memory circuit 17 Different memory circuit 18 Input control circuit 19 Output control circuit 20 Address circuit 21 Drive control circuit L Scan electrode S Signal electrode

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 G09G 3/36 ──────────────────────────────────────────────────続 き Continued on front page (58) Field surveyed (Int.Cl. ⁷ , DB name) G02F 1/133 G09G 3/36

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 互いに交差する方向に配列した複数の走
査電極と複数の信号電極の間に、特定電圧Ｖｍｉｎで応
答速度が最も早くなる特徴をもった強誘電性液晶を介在
させ、走査電極と信号電極との交差部に画素を形成した
液晶パネルを用い、走査電極に選択電圧又は非選択電圧
を選択的印加すると共に、信号電極に書換電圧又は保持
電圧を選択的に印加し、選択電圧と書換電圧を印加する
画素へは極性変化のないパルス電圧を印加し、選択電圧
と保持電圧、非選択電圧と書換電圧、又は非選択電圧と
保持電圧のいずれかを印加する画素へは極性変化のある
一連のパルス電圧を印加し、それらの一連のパルス電圧
は、互いに同じ数の同じ順序で極性が変化する交番パル
スからなり、最初と最後のパルスは異なる極性を有し、
各パルスの波高値は液晶分子への影響がほぼ等しくなる
ようにＶｍｉｎ以上又はＶｍｉｎ以下に設定されたこと
を特徴とする液晶パネルの駆動方法。 Between 1. A mutually intersecting a plurality arranged in a direction of the scan electrodes and the plurality of signal electrodes, interposing a ferroelectric liquid crystal having the earliest further features response speed at a specific voltage Vmin <br/> Using a liquid crystal panel in which pixels are formed at the intersections of the scanning electrodes and the signal electrodes , selectively applying a selection voltage or a non-selection voltage to the scanning electrodes, and selectively applying a rewriting voltage or a holding voltage to the signal electrodes. Apply, select voltage and rewrite voltage
A pulse voltage with no polarity change is applied to the pixel, and the selection voltage
And hold voltage, non-select voltage and rewrite voltage, or non-select voltage
There is a polarity change in the pixel to which one of the holding voltages is applied
Apply a series of pulse voltages, and a series of those pulse voltages
Are alternating pulses whose polarity changes in the same number and in the same order as each other.
The first and last pulses have different polarities,
The peak value of each pulse has almost the same effect on liquid crystal molecules
The driving method of the liquid crystal panel, which is set to Vmin or higher or Vmin or lower . 【請求項２】 走査電極を複数のグループに仮想的に分
割し、グループ毎にそのグループに属する走査電極上の
画素の表示を変化させる必要があるか否かを検知する手
段と、画素毎にその画素の表示を変化させる必要がある
か否かを判別すると共にその表示の変化の種類を検知す
る手段を用い、表示を変化させる必要のある画素を含む
グループに属する走査電極から構成される画素につい
て、 表示を変化させる必要のある画素を構成する強誘電性液
晶分子は、その表示させるべき状態に従い一方の安定状
態からもう一方の安定状態へ書き換えたり、もう一方の
安定状態から一方の安定状態へ書き換えたりするが、表
示を変化させる必要のない画素を構成する強誘電性液晶
分子は、その安定状態を保持することを特徴とする請求
項１記載の液晶パネルの駆動方法。2. A means for virtually dividing a scan electrode into a plurality of groups and detecting whether it is necessary to change the display of pixels on the scan electrodes belonging to the group for each group, and for each pixel. A pixel constituted by a scanning electrode belonging to a group including a pixel whose display needs to be changed by using means for determining whether or not the display of the pixel needs to be changed and detecting a type of the change of the display. The ferroelectric liquid crystal molecules that compose a pixel whose display needs to be changed can be rewritten from one stable state to another or from one stable state to another, depending on the state to be displayed. or rewrite to, but the ferroelectric liquid crystal molecules constituting the unnecessary pixel changing the display, the liquid crystal of claim 1, wherein the holding its stable state Method of driving the panel.