JP2996135B2 - 自動利得制御回路 - Google Patents
自動利得制御回路Info
- Publication number
- JP2996135B2 JP2996135B2 JP7093082A JP9308295A JP2996135B2 JP 2996135 B2 JP2996135 B2 JP 2996135B2 JP 7093082 A JP7093082 A JP 7093082A JP 9308295 A JP9308295 A JP 9308295A JP 2996135 B2 JP2996135 B2 JP 2996135B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- amplifier circuit
- output
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 230000003321 amplification Effects 0.000 claims description 8
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 8
- 239000000758 substrate Substances 0.000 claims description 5
- 239000003990 capacitor Substances 0.000 description 12
- 238000001514 detection method Methods 0.000 description 8
- 230000000630 rising effect Effects 0.000 description 4
- 230000002238 attenuated effect Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G1/00—Details of arrangements for controlling amplification
- H03G1/0005—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal
- H03G1/0035—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements
- H03G1/007—Circuits characterised by the type of controlling devices operated by a controlling current or voltage signal using continuously variable impedance elements using FET type devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
- H03G3/301—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable
- H03G3/3015—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers the gain being continuously variable using diodes or transistors
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Amplifiers (AREA)
- Control Of Amplification And Gain Control (AREA)
Description
電圧振幅を一定に保つように制御する自動利得制御回路
に関する。
路が知られている。演算増幅器OPと抵抗R2,R3及
びコンデンサC1により電圧増幅回路21が構成されて
いる。電圧増幅回路21の入力端子には入力抵抗R1が
接続され、また電圧増幅回路21の入力端子と所定の基
準電圧端子VCOMの間にNMOSトランジスタMが介挿
されて、これら入力抵抗R1とNMOSトランジスタM
により入力信号減衰回路22が構成されている。電圧増
幅回路21の出力には、ダイオードDと抵抗R4及びコ
ンデンサC2により構成された出力レベル検出回路23
が設けられ、この出力レベル検出回路23により入力信
号減衰回路22のNMOSトランジスタMの導通度が制
御される。
振幅がダイオードDの立上がり電圧VF より小さい範囲
にある間、NMOSトランジスタMはオフである。この
とき入力信号減衰回路22での入力信号の減衰はなく、
入力信号は電圧増幅回路21により、1+R2/R3倍
の利得で増幅される。出力信号振幅がダイオードDの立
上がり電圧VF を越えると、ダイオードDがオンしてコ
ンデンサC2にはコンデンサC2と抵抗R4で決まる時
定数で充電がなされる。この充電電圧がNMOSトラン
ジスタMのしきい値Vthを越えるとNMOSトランジス
タMがオンする。これにより入力信号は抵抗R1とNM
OSトランジスタMのオン抵抗により分圧されて減衰し
て、電圧増幅回路21に与えられる。即ち利得制御がな
される。
路には、次のような問題がある。 出力信号レベルは、NMOSトランジスタMのしきい
値電圧Vthと、ダイオードDの立上がり電圧VF に依存
している。従って図3の回路だけでは所望の出力信号レ
ベルを得ることができず、所望の出力信号を得るために
は更に後段にレベル調整用の増幅回路を必要とする。 NMOSトランジスタMのしきい値Vthのばらつきに
よる出力信号レベルのばらつきが避けられない。 NMOSトランジスタMのしきい値Vth及びダイオー
ドDの立上がり電圧VF の温度依存性による出力信号レ
ベルの温度依存性が避けられない。
もので、素子のばらつきや温度依存性による出力信号レ
ベルの変動が小さく、出力レベル調整用の増幅回路も必
要としない自動利得制御回路を提供することを目的とし
ている。
制御回路は、演算増幅器を用いた電圧増幅回路と、この
電圧増幅回路の入力端子に直列に挿入された入力抵抗及
び、前記電圧増幅回路の入力端子と所定の直流バイアス
端子との間に挿入されたMOSトランジスタにより構成
された減衰特性可変の入力信号減衰回路と、前記電圧増
幅回路の出力端子に一方の入力端子が接続され、他方の
入力端子に前記直流バイアス端子電圧より低い所定の基
準電圧が供給されて、前記電圧増幅回路の出力信号レベ
ルが前記基準電圧以下になったときに反転出力を出すカ
レントミラー型差動増幅回路と、この差動増幅回路の出
力により制御されて、差動増幅回路の反転出力が出てい
る間前記入力信号減衰回路のMOSトランジスタのゲー
トにそのMOSトランジスタのオン抵抗を漸次減少させ
る制御信号を与える時定数回路とを備え、前記入力信号
減衰回路のMOSトランジスタは、該MOSトランジス
タの基板に実効しきい値電圧を小さくするバックバイア
スを与えることによりオン抵抗の直線性を改善したこと
を特徴としている。
トミラー型差動増幅回路は、一方のゲートが前記電圧増
幅回路の出力端子に接続され、他方のゲートに前記基準
電圧が供給されたPMOSトランジスタ対からなるドラ
イバと、NMOSトランジスタ対からなる能動負荷とを
有し、前記入力信号減衰回路内のMOSトランジスタと
してPMOSトランジスタが用いられているものとす
る。
帰還制御を行うレベル検出回路に差動増幅回路を用いる
ことにより、出力信号レベルを差動増幅回路に与える基
準電圧によって任意に設定することができる。またダイ
オードによる出力レベル検出と異なり、差動増幅回路に
より帰還利得を持たせることができるから、素子のばら
つきや温度依存性の影響を低減して出力信号レベルの変
動を小さく抑えることができる。また出力信号レベルが
従来のようにダイオード特性で制限されることはなく、
出力レベル調整用の増幅回路も必要なくなる。
説明する。図1は、この発明の一実施例に係る自動利得
制御回路である。この自動利得制御回路は、電圧増幅回
路11と、この増幅回路11への入力信号レベルを選択
的に減衰させるための入力信号減衰回路12とを有し、
また電圧増幅回路11の出力信号レベルを検出して入力
信号減衰回路12を帰還制御するための出力レベル検出
回路として、差動増幅回路13と時定数回路14とが設
けられている。
い、その非反転入力端子を入力抵抗R1を介して信号入
力端子INに接続し、出力端子N1と反転入力端子の間
に利得を決定する抵抗R2,R3とコンデンサC1から
なる帰還回路を設けて構成されている。この電圧増幅回
路11の入力端子と回路の直流バイアス点である所定の
中間電圧VCOM 端子の間には、PMOSトランジスタM
1が介挿されて、このPMOSトランジスタM1と入力
抵抗R1により減衰特性可変の入力信号減衰回路12が
構成されている。PMOSトランジスタM1の基板領域
には正のバックバイアスVBBが印加される。中間電圧V
COM は例えば、VDD/2に設定される。信号入力端子I
Nと中間電圧端子VCOM の間には抵抗R5が介挿されて
いる。
号出力端子OUTとなるが、この出力端子N1のレベル
検出を行うために差動増幅回路13が設けられている。
差動増幅回路13は、対をなすPMOSトランジスタM
2,M3からなるドライバと、能動負荷を構成するNM
OSトランジスタM6,M7とを持つカレントミラー型
差動増幅回路である。ドライバの一方のPMOSトラン
ジスタM2のゲートが出力端子N1に接続され、他方の
PMOSトランジスタM3のゲートには基準電圧Vref
が与えられる。この基準電圧Vref は、先のPMOSト
ランジスタM1の基準となる中間電圧VCOM より低い任
意の値に設定される。
のドライバPMOSトランジスタM2,M3にそれぞれ
直列にPMOSトランジスタM4,M5が挿入されてい
る。これらのPMOSトランジスタM4,M5はゲート
電圧Vggが与えられて、MOSトランジスタM2の過飽
和による出力振幅の減衰を制限する抵抗として用いられ
ている。
列接続された抵抗R4とコンデンサC2、及びこのコン
デンサC2の端子間を選択的に短絡するためのNMOS
トランジスタM8により構成されている。NMOSトラ
ンジスタM8のゲートが差動増幅回路13の出力端子N
2により接続されて、出力信号レベルに応じてNMOS
トランジスタM8がオンオフ制御される。抵抗R4とコ
ンデンサC2の接続ノード即ち時定数回路14の出力端
子N3が、入力信号減衰回路12のPMOSトランジス
タM1のゲートに接続されて、これによりPMOSトラ
ンジスタM1のオン抵抗が制御される。
作を次に説明する。先ず交流入力信号がない状態では、
信号入力端子INは中間電圧VCOM に固定され、電圧増
幅回路11の出力端子N1即ち信号出力端子OUTも中
間電圧VCOM である。このとき、差動増幅回路13の出
力端子N2、従ってNMOSトランジスタM8のゲート
は“L”レベルであり、NMOSトランジスタM8はオ
フである。このときコンデンサC2は“H”レベル(=
VDD)に充電されていて、時定数回路14の出力端子N
3、即ちPMOSトランジスタM1のゲートは“H”レ
ベルであり、PMOSトランジスタM1はオフである。
い間は、各部電圧波形は図2(a)のようになる。電圧
増幅回路11の出力端子N1の電圧が基準電圧Vref 以
下にならない限り、差動増幅回路13の出力は反転せ
ず、PMOSトランジスタM1はオフに保たれる。この
とき入力信号は減衰されることなく電圧増幅回路11に
与えられ、自動利得制御回路としての最大ゲイン(1+
R2/R3倍)が得られる。
クが基準電圧Vref 以下になると、図2(b)に示すよ
うに、差動増幅回路13のPMOSトランジスタM2が
オンになって出力反転し、NMOSトランジスタM8の
ゲートが“H”レベルになる。これによりNMOSトラ
ンジスタM8がオンして、時定数回路14の抵抗R4と
コンデンサC2で決まる時定数でPMOSトランジスタ
M1のゲート電位が下がる。これによりPMOSトラン
ジスタM1のオン抵抗が漸次減少し、入力抵抗R1とP
MOSトランジスタM1の分圧比が変化して、電圧増幅
回路11への入力信号振幅を漸次減衰させるという負帰
還制御がなされる。
側ピークが基準電圧Vref 以上になると、差動増幅回路
13のPMOSトランジスタM2はオフする。従ってN
MOSトランジスタM8がオフになって、PMOSトラ
ンジスタM1のゲート電位が上昇し、PMOSトランジ
スタM1のオン抵抗が高くなる。これにより、電圧増幅
回路11への入力信号振幅が増大して出力信号振幅を増
大させる。
(c)に示すように、電圧増幅回路11の出力端子N1
の出力電圧の下側ピークがほぼ基準電圧Vref と一致す
るように、入力信号レベルが変わっても出力信号レベル
が一定となるように帰還制御される。PMOSトランジ
スタM1のゲートは、時定数回路14のNMOSトラン
ジスタM8のスイッチングとオン抵抗、及び抵抗R4,
コンデンサC2の時定数とPMOSトランジスタM1の
特性によって決まるある電圧値V1に落ちつく。
回路14の時定数が余り小さいと、PMOSトランジス
タM1のオン抵抗が急減に変化するため、歪が大きくな
る。抵抗R4とコンデンサC2による時定数を十分大き
く設定すれば、この回路の歪率はPMOSトランジスタ
M1のオン抵抗の直線性により決まる。この実施例で
は、PMOSトランジスタM1の基板領域にソースとは
別にバックバイアスVBBを与えており、これによりオン
抵抗の直線性が改善される。その理由は次の通りであ
る。
Id −ドレイン電圧Vd の式は、数1のように表され
る。μは電荷移動度、C0 はゲート容量、W/Lはゲー
ト幅/ゲート長、Vg はゲート電圧、Vthはゲートしき
い値である。但しこの数1は、PMOS,NMOS共通
に適用するために、電圧、電流を絶対値とする。
−Vd2/2}
は、(a)Vg −Vthを大きくする、あるいは(b)V
d を小さくする、ことが有効である。この実施例の場
合、PMOSトランジスタM1の基板にはソースの中間
電圧VCOM と独立にバックバイアスVBBを与えており、
このバックバイアスVBBを選択することによって実効し
きい値Vthが小さい状態を得ることができる。これによ
り実使用範囲でのVg −Vthを大きく選ぶことができ、
オン抵抗の直線性がよく、歪率の小さい特性が得られ
る。
幅回路11の出力信号レベルを検出して帰還制御を行う
レベル検出回路に差動増幅回路13を用いて、出力信号
レベルを差動増幅回路13に与える基準電圧Vref によ
って任意に設定することができる。従来のようなダイオ
ードによる出力レベル検出と異なり、差動増幅回路13
により帰還利得を持たせることができるから、PMOS
トランジスタM1のしきい値のばらつきや温度依存性の
影響が低減される。
めに出力信号の振幅が制限されることはなく、後段に出
力レベル調整用の増幅回路を設ける必要もない。例え
ば、この実施例の自動利得制御回路を10〜100mV
の電圧を扱うマイク用アンプとしてLSI化する場合を
考えると、出力レベル調整用アンプを必要としないこと
は、小型化と低消費電力化、低コスト化を図る上で好ま
しい。
力レベル検出回路に差動増幅回路を用いることよって、
素子のばらつきや温度依存性による出力信号レベルの変
動が小さく、後段に出力レベル調整用の増幅回路も必要
としない自動利得制御回路を得ることができる。
す。
カレントミラー型差動増幅回路、14…時定数回路、V
COM …中間電圧(直流バイアス電圧)、VBB…バックバ
イアス、Vref …基準電圧。
Claims (2)
- 【請求項1】 演算増幅器を用いた電圧増幅回路と、 この電圧増幅回路の入力端子に直列に挿入された入力抵
抗及び、前記電圧増幅回路の入力端子と所定の直流バイ
アス端子との間に挿入されたMOSトランジスタにより
構成された減衰特性可変の入力信号減衰回路と、 前記電圧増幅回路の出力端子に一方の入力端子が接続さ
れ、他方の入力端子に前記直流バイアス端子電圧より低
い所定の基準電圧が供給されて、前記電圧増幅回路の出
力信号レベルが前記基準電圧以下になったときに反転出
力を出すカレントミラー型差動増幅回路と、 この差動増幅回路の出力により制御されて、差動増幅回
路の反転出力が出ている間前記入力信号減衰回路のMO
SトランジスタのゲートにそのMOSトランジスタのオ
ン抵抗を漸次減少させる制御信号を与える時定数回路と
を備え、 前記入力信号減衰回路のMOSトランジスタは、該MO
Sトランジスタの基板に実効しきい値電圧を小さくする
バックバイアスを与えることによりオン抵抗の直線性を
改善した ことを特徴とする自動利得制御回路。 - 【請求項2】 前記カレントミラー型差動増幅回路は、
一方のゲートが前記電圧増幅回路の出力端子に接続さ
れ、他方のゲートに前記基準電圧が供給されたPMOS
トランジスタ対からなるドライバと、NMOSトランジ
スタ対からなる能動負荷とを有し、 前記入力信号減衰回路内のMOSトランジスタとしてP
MOSトランジスタが用いられていることを特徴とする
請求項1記載の自動利得制御回路。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7093082A JP2996135B2 (ja) | 1995-03-27 | 1995-03-27 | 自動利得制御回路 |
US08/624,738 US5699017A (en) | 1995-03-27 | 1996-03-26 | Automatic gain control circuit |
SG1996006431A SG52585A1 (en) | 1995-03-27 | 1996-03-27 | Automatic gain control circuit |
TW085103662A TW312061B (ja) | 1995-03-27 | 1996-03-27 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP7093082A JP2996135B2 (ja) | 1995-03-27 | 1995-03-27 | 自動利得制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH08265074A JPH08265074A (ja) | 1996-10-11 |
JP2996135B2 true JP2996135B2 (ja) | 1999-12-27 |
Family
ID=14072612
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP7093082A Expired - Fee Related JP2996135B2 (ja) | 1995-03-27 | 1995-03-27 | 自動利得制御回路 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5699017A (ja) |
JP (1) | JP2996135B2 (ja) |
SG (1) | SG52585A1 (ja) |
TW (1) | TW312061B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10261925A (ja) * | 1997-03-17 | 1998-09-29 | Toshiba Corp | 高周波増幅器 |
CA2297716C (en) | 2000-01-31 | 2004-10-26 | Leitch Technology Corporation | Automatic gain control circuit and optical receiver |
DE10229459C1 (de) * | 2002-07-01 | 2003-11-13 | Texas Instruments Deutschland | Transponder |
US8648661B1 (en) * | 2011-11-18 | 2014-02-11 | Anadigics, Inc. | Current limiting circuit |
EP2725711B1 (fr) * | 2012-10-26 | 2020-05-20 | EM Microelectronic-Marin SA | Circuit électronique à unité d'atténuation d'au moins un signal d'entrée d'un amplificateur dans une boucle de commande automatique du gain |
TWI516020B (zh) * | 2012-12-14 | 2016-01-01 | 敦泰電子股份有限公司 | 可自動調整輸出電阻之運算放大裝置 |
JP2018019269A (ja) * | 2016-07-28 | 2018-02-01 | ソニーセミコンダクタソリューションズ株式会社 | センサ、駆動方法、及び、電子機器 |
CN106230433A (zh) * | 2016-09-20 | 2016-12-14 | 天津大学 | 高速差分参考电压缓冲器 |
US20230076801A1 (en) * | 2021-09-07 | 2023-03-09 | Cobham Advanced Electronic Solutions, Inc. | Bias circuit |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3849734A (en) * | 1970-09-29 | 1974-11-19 | Grass Instr Co | Signal processing apparatus |
JPS52168550U (ja) * | 1976-06-15 | 1977-12-21 | ||
JPS58119213A (ja) * | 1982-01-06 | 1983-07-15 | Fujitsu Ten Ltd | 増幅装置 |
JPS5939117A (ja) * | 1982-08-27 | 1984-03-03 | Nec Corp | 比較回路 |
JPS6048609A (ja) * | 1983-08-27 | 1985-03-16 | Rohm Co Ltd | 自動レベル調整回路 |
JPS6167311A (ja) * | 1984-09-11 | 1986-04-07 | Sanyo Electric Co Ltd | 自動レベル制御回路 |
JPH0513054Y2 (ja) * | 1985-03-20 | 1993-04-06 | ||
JPS62135220U (ja) * | 1986-02-20 | 1987-08-26 | ||
CA1289204C (en) * | 1988-11-18 | 1991-09-17 | Frank Y. Dea | Agc circuit |
JPH0648980Y2 (ja) * | 1989-02-14 | 1994-12-12 | 三洋電機株式会社 | Alc回路 |
US5001440A (en) * | 1989-12-21 | 1991-03-19 | Ford Motor Company | Audio amplifier limiting for a remote power amplifier |
-
1995
- 1995-03-27 JP JP7093082A patent/JP2996135B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-26 US US08/624,738 patent/US5699017A/en not_active Expired - Lifetime
- 1996-03-27 TW TW085103662A patent/TW312061B/zh not_active IP Right Cessation
- 1996-03-27 SG SG1996006431A patent/SG52585A1/en unknown
Also Published As
Publication number | Publication date |
---|---|
JPH08265074A (ja) | 1996-10-11 |
SG52585A1 (en) | 1998-09-28 |
TW312061B (ja) | 1997-08-01 |
US5699017A (en) | 1997-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4766394A (en) | Operational amplifier circuit having wide operating range | |
CA1224543A (en) | Constant-current source circuit and differential amplifier using the same | |
US5404053A (en) | Circuit for controlling the maximum current in a MOS power transistor used for driving a load connected to earth | |
US20050151589A1 (en) | Amplifier circuit for capacitive transducers | |
US4933644A (en) | Common-mode feedback bias generator for operational amplifiers | |
US6198266B1 (en) | Low dropout voltage reference | |
US5289058A (en) | MOS operational amplifier circuit | |
US5793194A (en) | Bias circuit having process variation compensation and power supply variation compensation | |
JP2996135B2 (ja) | 自動利得制御回路 | |
US5021730A (en) | Voltage to current converter with extended dynamic range | |
US6586987B2 (en) | Circuit with source follower output stage and adaptive current mirror bias | |
EP0240114B1 (en) | A comparator for comparing differential input signals and method therefor | |
JPH04233306A (ja) | 線形cmos出力段 | |
JPH0951238A (ja) | マイクロ波増幅器回路 | |
US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
US5515006A (en) | Low distortion efficient large swing CMOS amplifier output | |
KR100609683B1 (ko) | 온도 보상이 가능한 cmos지수함수 발생기 회로 | |
US5028882A (en) | Multiple output operational amplifier | |
US20020005756A1 (en) | Enhanced slew rate in amplifier circuits | |
US6124705A (en) | Cascode current mirror with amplifier | |
JP2912512B2 (ja) | 増幅器の位相補償回路 | |
JPH0290306A (ja) | 温度に無関係な電流基準回路 | |
JPH0612856B2 (ja) | 増幅回路 | |
US20060055454A1 (en) | Dynamic transconductance boosting technique for current mirrors | |
JP2827947B2 (ja) | 減衰回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313532 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071029 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081029 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091029 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101029 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111029 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |