JPS6048609A - 自動レベル調整回路 - Google Patents
自動レベル調整回路Info
- Publication number
- JPS6048609A JPS6048609A JP15699883A JP15699883A JPS6048609A JP S6048609 A JPS6048609 A JP S6048609A JP 15699883 A JP15699883 A JP 15699883A JP 15699883 A JP15699883 A JP 15699883A JP S6048609 A JPS6048609 A JP S6048609A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- comparator
- transistor
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 abstract description 18
- 238000011084 recovery Methods 0.000 abstract description 8
- 239000006185 dispersion Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 2
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000005236 sound signal Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3005—Automatic control in amplifiers having semiconductor devices in amplifiers suitable for low-frequencies, e.g. audio amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は自動レベル調整回路に係り、特に、オーディ
オ信号等の交流信号の振幅レベルを入力信号レベルに応
じて調整する自動レベル調整回路に関する。
オ信号等の交流信号の振幅レベルを入力信号レベルに応
じて調整する自動レベル調整回路に関する。
第1図は従来の自動レベル調整回路を示している。入力
端子2に与えられた信号は、抵抗4及びコンデンサ6、
増幅器8、コンデンサlOを介して 出力端子12から取出されるとともに、ダイオード14
で検波された後、抵抗16を介してコンデンサエ8で平
滑されて入力信号レベルに応じた直流レベル信号に変換
され、トランジスタ20のベースに与えられる。トラン
ジスタ20は電圧バッファ回路を構成し、電源ラインと
トランジスタ22のベースとの間に、コレクタを電源ラ
イン側にして接続されている。トランジスタ22は可変
インピーダンス素子として抵抗4とコンデンサ6の接続
点と基準電位点との間にエミッタを基準電位点側にして
接続されている。
端子2に与えられた信号は、抵抗4及びコンデンサ6、
増幅器8、コンデンサlOを介して 出力端子12から取出されるとともに、ダイオード14
で検波された後、抵抗16を介してコンデンサエ8で平
滑されて入力信号レベルに応じた直流レベル信号に変換
され、トランジスタ20のベースに与えられる。トラン
ジスタ20は電圧バッファ回路を構成し、電源ラインと
トランジスタ22のベースとの間に、コレクタを電源ラ
イン側にして接続されている。トランジスタ22は可変
インピーダンス素子として抵抗4とコンデンサ6の接続
点と基準電位点との間にエミッタを基準電位点側にして
接続されている。
このような構成によれば、入力端子2から与えられる信
号レベルに対応してトランジスタ22のベース電流が制
御されて入力インピーダンスが調整され、出力端子12
はレベル調整された出力信号を取出すことができる。
号レベルに対応してトランジスタ22のベース電流が制
御されて入力インピーダンスが調整され、出力端子12
はレベル調整された出力信号を取出すことができる。
しかしながら、このような回路を半導体集積回路で構成
する場合には、集積回路で構成が困難なコンデンサ6.
10.18の接続のため、外部接続用端子(ビン)数が
多く、その削減、ダイオードの温度係数による温度特性
の改善並びに任意のレベル設定を可能すること等が要請
される。
する場合には、集積回路で構成が困難なコンデンサ6.
10.18の接続のため、外部接続用端子(ビン)数が
多く、その削減、ダイオードの温度係数による温度特性
の改善並びに任意のレベル設定を可能すること等が要請
される。
そこで、第2図に示す自動レベル調整回路が提案され、
前記の要請を満足させている。この回路では、増幅器8
の入力側のコンデンサ6を除き、減衰量の調整を可能に
した減衰回路24を設置するとともに、電圧源26から
一定のバイアスを与えるようにし、さらに、増幅器8の
出力側のコンデンサ10を除いて出力端子12を形成し
ている。
前記の要請を満足させている。この回路では、増幅器8
の入力側のコンデンサ6を除き、減衰量の調整を可能に
した減衰回路24を設置するとともに、電圧源26から
一定のバイアスを与えるようにし、さらに、増幅器8の
出力側のコンデンサ10を除いて出力端子12を形成し
ている。
増幅器8の出力は比較器28の非反転入力端子(+)に
与えるとともに、その反転入力端子(−)に形成したレ
ベル設定端子30には電源端子32と基準電位点との間
に接続した可変抵抗34から一定の比較レベルが設定さ
れる。この比較器28の出力側に抵抗36を介して形成
された端子38と基準電位点との間には時定数設定回路
を構成するコンデンサ40が接続され、このコンデンサ
40を介して得られる直流レベル信号はトランジスタ4
2のベースに与えられる。トランジスタ42は減衰回路
24の減衰量をベース入力に応じて加減するためのもの
であり、そのコレクタは減衰回路24の調整入力部に接
続され、そのエミッタと基準電位点との間には、抵抗4
4が接続されている。
与えるとともに、その反転入力端子(−)に形成したレ
ベル設定端子30には電源端子32と基準電位点との間
に接続した可変抵抗34から一定の比較レベルが設定さ
れる。この比較器28の出力側に抵抗36を介して形成
された端子38と基準電位点との間には時定数設定回路
を構成するコンデンサ40が接続され、このコンデンサ
40を介して得られる直流レベル信号はトランジスタ4
2のベースに与えられる。トランジスタ42は減衰回路
24の減衰量をベース入力に応じて加減するためのもの
であり、そのコレクタは減衰回路24の調整入力部に接
続され、そのエミッタと基準電位点との間には、抵抗4
4が接続されている。
しかしながら、この回路では、レベル設定に固定抵抗を
用いた場合、その値のばらつきのため、小レベル設定に
ついて設定レベルがばらつく欠点がある。また、比較器
28の出力側に時定数設定回路を構成するコンデンサ4
0を直結するため、自動レベル調整回路(ALC回路)
の制御能力範囲を越える巨大入力が加わった場合には、
その充電電圧が電源電圧付近まで上昇してリカバリータ
イムが長くなり、しかも、減衰回路24への制御電流の
最大値の設定が困難である等の欠点がある。
用いた場合、その値のばらつきのため、小レベル設定に
ついて設定レベルがばらつく欠点がある。また、比較器
28の出力側に時定数設定回路を構成するコンデンサ4
0を直結するため、自動レベル調整回路(ALC回路)
の制御能力範囲を越える巨大入力が加わった場合には、
その充電電圧が電源電圧付近まで上昇してリカバリータ
イムが長くなり、しかも、減衰回路24への制御電流の
最大値の設定が困難である等の欠点がある。
この発明は、減衰回路への制御電流の最大値の設定を容
易にするとともに、時定数回路のりカバリ−タイムの変
動を防止し、レベル設定のばらつきを削減した自動レベ
ル調整回路の提供を目的とする。
易にするとともに、時定数回路のりカバリ−タイムの変
動を防止し、レベル設定のばらつきを削減した自動レベ
ル調整回路の提供を目的とする。
この発明は、信号系統に設置された直流増幅器と、この
直流増幅器の出力と基準レベルとを比較する比較器と、
この比較器の出力を一定値以下の電位に設定するクラン
プ回路と、このクランプ回路を経て得られた前記比較器
の出力が与えられるバッファ回路と、前記直流増幅器の
前段部の信号系統に設置され且つ前記バッファ回路の出
力で入力信号レベルを調整する減衰回路とを具備したこ
とを特徴とする。
直流増幅器の出力と基準レベルとを比較する比較器と、
この比較器の出力を一定値以下の電位に設定するクラン
プ回路と、このクランプ回路を経て得られた前記比較器
の出力が与えられるバッファ回路と、前記直流増幅器の
前段部の信号系統に設置され且つ前記バッファ回路の出
力で入力信号レベルを調整する減衰回路とを具備したこ
とを特徴とする。
以下、この発明を図面に示した実施例を参照して詳細に
説明する。
説明する。
第3図はこの発明の自動レベル調整回路の実施例を示し
ている。図において、入力端子2に与えられたレベル調
整すべき信号は、減衰回路24を介して増幅器46に与
えられ、その増幅出力は出力端子12から取出される。
ている。図において、入力端子2に与えられたレベル調
整すべき信号は、減衰回路24を介して増幅器46に与
えられ、その増幅出力は出力端子12から取出される。
また、増幅器46の入力には電圧源26から抵抗48を
介して与えられ、さらに、この増幅器46の入出力端子
間には抵抗50.52及び外部端子54に接続したコン
デンサ56によって帰還回路が形成されている。
介して与えられ、さらに、この増幅器46の入出力端子
間には抵抗50.52及び外部端子54に接続したコン
デンサ56によって帰還回路が形成されている。
増幅器46の出力は電流出力形の比較器28の反転入力
端子(−)に与えられ、比較器28の非反転入力端子(
+)に形成されたレベル設定端子30には、電圧源26
に正極側に形成された端子58と基準電位点との間に発
生する基準電圧を抵抗60.62で分圧して得た電圧が
与えられている。
端子(−)に与えられ、比較器28の非反転入力端子(
+)に形成されたレベル設定端子30には、電圧源26
に正極側に形成された端子58と基準電位点との間に発
生する基準電圧を抵抗60.62で分圧して得た電圧が
与えられている。
この比較器2日の出力側には基準電位点との間にダイオ
ード64.66.68から成るクランプ回路70が設置
され、比較器28の出力はバッファ回路としてのトラン
ジスタ74のベースに与えられる。このバッファトラン
ジスタ74のコレクタには電源端子76から駆動電圧V
ccが印加され、エミッタには抵抗78を介して時定数
設定端子80が形成されている。時定数回路82は、抵
抗78、時定数設定端子80に接続された抵抗84及び
コンデンサ86で構成されている。
ード64.66.68から成るクランプ回路70が設置
され、比較器28の出力はバッファ回路としてのトラン
ジスタ74のベースに与えられる。このバッファトラン
ジスタ74のコレクタには電源端子76から駆動電圧V
ccが印加され、エミッタには抵抗78を介して時定数
設定端子80が形成されている。時定数回路82は、抵
抗78、時定数設定端子80に接続された抵抗84及び
コンデンサ86で構成されている。
以上の構成に基づき、動作を説明する。入力端子2に与
えられた入力信号は減衰回路24を介して増幅器46に
与えられ、その増幅出力は出力端子I2から取出される
とともに、比較器間で基準レベルと比較される。増幅器
46の増幅利得は抵抗50.52及びコンデンサ56で
一定に設定される。また、比較器28の非反転入力端子
(+)に形成されたレベル設定端子30に与えられる基
準レベルは従来回路と異なり、電圧源26が発生する基
準電圧を抵抗60.62で分圧して得ている。
えられた入力信号は減衰回路24を介して増幅器46に
与えられ、その増幅出力は出力端子I2から取出される
とともに、比較器間で基準レベルと比較される。増幅器
46の増幅利得は抵抗50.52及びコンデンサ56で
一定に設定される。また、比較器28の非反転入力端子
(+)に形成されたレベル設定端子30に与えられる基
準レベルは従来回路と異なり、電圧源26が発生する基
準電圧を抵抗60.62で分圧して得ている。
比較器28の出力レベルは一定電圧以下にクランプ回路
70で電位設定され、その出力はトランジスタ74のベ
ース入力となる。この入力に応じた動作電流がトランジ
スタ74に流れ、時定数回路82のコンデンサ84は一
定の時定数によって充電される。即ち、この時定数回路
82によってトランジスタ42を駆動するためのアクツ
クタイム及びリカバリータイムが設定される。トランジ
スタ74を流れる動作電流は時定数回路82を介してト
ランジスタ42のベース入力となり、この結果、トラン
ジスタ42によって減衰回路24に制御電流が与えられ
ることになる。
70で電位設定され、その出力はトランジスタ74のベ
ース入力となる。この入力に応じた動作電流がトランジ
スタ74に流れ、時定数回路82のコンデンサ84は一
定の時定数によって充電される。即ち、この時定数回路
82によってトランジスタ42を駆動するためのアクツ
クタイム及びリカバリータイムが設定される。トランジ
スタ74を流れる動作電流は時定数回路82を介してト
ランジスタ42のベース入力となり、この結果、トラン
ジスタ42によって減衰回路24に制御電流が与えられ
ることになる。
このような回路によれば、入力信号レベルと抵抗60.
62で設定される基準レベルとの比較に基づき、減衰回
路24の減衰量が制御され、信号レベルを制御すること
ができる。特に、トランジスタ42を介して流れる制御
電流rsの最大値は時定数回路82のコンデンサ84が
最大に充電したとすれば、トランジスタヘース・エミッ
タ間電圧VFを抵抗86の抵抗値Rで除した値(VF/
R)で決り、これによって減衰回路24の最大制御電流
が設定され、最大減衰量を決定することができる。
62で設定される基準レベルとの比較に基づき、減衰回
路24の減衰量が制御され、信号レベルを制御すること
ができる。特に、トランジスタ42を介して流れる制御
電流rsの最大値は時定数回路82のコンデンサ84が
最大に充電したとすれば、トランジスタヘース・エミッ
タ間電圧VFを抵抗86の抵抗値Rで除した値(VF/
R)で決り、これによって減衰回路24の最大制御電流
が設定され、最大減衰量を決定することができる。
また、コンデンサ84の最大充電電圧IVFであるため
、強入力信号に対してもコンデンサ84の不必要な充電
によるリカバリータイムの極端な長時間化が防止でき、
さらに、電源電圧Vccの違いによってもリカバリータ
イムを大きく変化させることが防止できる。また、比較
器28に設定される比較基準電圧は電圧源26の出方を
分圧して得ているため、電源電圧Vccに含まれている
リップルの影響を受けることも無い。
、強入力信号に対してもコンデンサ84の不必要な充電
によるリカバリータイムの極端な長時間化が防止でき、
さらに、電源電圧Vccの違いによってもリカバリータ
イムを大きく変化させることが防止できる。また、比較
器28に設定される比較基準電圧は電圧源26の出方を
分圧して得ているため、電源電圧Vccに含まれている
リップルの影響を受けることも無い。
さらに、この回路では比較器28の動作電流を制御する
ことにより、ALC回路の動作、不動作を制御すること
ができる。
ことにより、ALC回路の動作、不動作を制御すること
ができる。
第4図はこの発明の自動レベル調整回路の具体的な回路
構成例を示し、第3図に示す自動レベル調整回路と同一
部分には同一符号が付しである。
構成例を示し、第3図に示す自動レベル調整回路と同一
部分には同一符号が付しである。
図において、減衰回路24はトランジスタ87.88.
90.92.94.96及び抵抗98.100で構成さ
れている。トランジスタ86.88のエミッタは電源端
子76から電源電圧Vccが印加される電源ラインに抵
抗98.100を介して接続され、トランジスタ87の
ベースとトランジスタ88のベース・コレクタは共通に
接続され、トランジスタ87.88及び抵抗98.10
0はカレントミラー回路を構成している。トランジスタ
90のベース・コレクタは共通に接続され、入力端子2
が形成された信号入力側に接続されている。
90.92.94.96及び抵抗98.100で構成さ
れている。トランジスタ86.88のエミッタは電源端
子76から電源電圧Vccが印加される電源ラインに抵
抗98.100を介して接続され、トランジスタ87の
ベースとトランジスタ88のベース・コレクタは共通に
接続され、トランジスタ87.88及び抵抗98.10
0はカレントミラー回路を構成している。トランジスタ
90のベース・コレクタは共通に接続され、入力端子2
が形成された信号入力側に接続されている。
トランジスタ92のベースには前記電圧源26から一定
のバイアスが与えられている。トランジスタ90.92
のエミッタはベース・コレクタを共通にしたダイオード
としてのトランジスタ94.96を介して共通に接続さ
れ、トランジスタ94.96のエミッタと基準電位点と
の間にトランジスタ42がエミッタ側に抵抗44を介し
て接続され、トランジスタ42によって制御電流Isが
減衰回路24に与えられる。信号の減衰は、入力端子2
に接続される図示していない入力抵抗と、この減衰回路
24で得られる。
のバイアスが与えられている。トランジスタ90.92
のエミッタはベース・コレクタを共通にしたダイオード
としてのトランジスタ94.96を介して共通に接続さ
れ、トランジスタ94.96のエミッタと基準電位点と
の間にトランジスタ42がエミッタ側に抵抗44を介し
て接続され、トランジスタ42によって制御電流Isが
減衰回路24に与えられる。信号の減衰は、入力端子2
に接続される図示していない入力抵抗と、この減衰回路
24で得られる。
電圧源26は電源ラインと基準電位点との間に抵抗10
2.104を接続し、電源電圧Vccを分圧して得た電
圧をバッファ回路106を介して取出すようにしたもの
である。
2.104を接続し、電源電圧Vccを分圧して得た電
圧をバッファ回路106を介して取出すようにしたもの
である。
また、比較器28にはエミッタを共通にした一対のトラ
ンジスタ108.110が設けられ、各トランジスタ1
08.110のベースは電圧シフト用ダイオード112
.114を介してトランジスタ116.118のエミッ
タに接続されている。
ンジスタ108.110が設けられ、各トランジスタ1
08.110のベースは電圧シフト用ダイオード112
.114を介してトランジスタ116.118のエミッ
タに接続されている。
各トランジスタ116.118の各コレクタは接地され
、且つトランジスタ116のベースには増幅器46の増
幅出力が与えられ、トランジスタ118のベースには電
圧源26の出力が可変抵抗120で分圧されて印加され
ている。トランジスタ108.110のコレクタと基準
電位点との間には、トランジスタ122.124がエミ
ッタを基準電位点側にして接続されている。また、トラ
ンジスタ108.110のエミッタと電源ラインとの間
には、トランジスタ126がエミッタを電源ライン側に
して接続され、このトランジスタ126のベースには、
トランジスタ128のベース・コレクタが共通に接続さ
れている。トランジスタ128のエミッタは電源ライン
に接続され、トランジスタ128のベース・コレクタと
基準電位点との間には比較器28の動作電流を設定する
定電流源130が設置されている。そして、この比較器
28の出力はトランジスタ108.122のコレクタか
ら取出され、バッファトランジスタ74のベースに与え
られている。この実施例の場合、比較器28に設定され
る基準レベルは固定抵抗に代え可変抵抗120で設定さ
れ、バッファトランジスタ74のエミッタ面積は電流容
量を増加するため大きく設定されている。トランジスタ
74のエミッタからトランジスタ42のベースに与えら
れるベース入力は抵抗132を介して与えられている。
、且つトランジスタ116のベースには増幅器46の増
幅出力が与えられ、トランジスタ118のベースには電
圧源26の出力が可変抵抗120で分圧されて印加され
ている。トランジスタ108.110のコレクタと基準
電位点との間には、トランジスタ122.124がエミ
ッタを基準電位点側にして接続されている。また、トラ
ンジスタ108.110のエミッタと電源ラインとの間
には、トランジスタ126がエミッタを電源ライン側に
して接続され、このトランジスタ126のベースには、
トランジスタ128のベース・コレクタが共通に接続さ
れている。トランジスタ128のエミッタは電源ライン
に接続され、トランジスタ128のベース・コレクタと
基準電位点との間には比較器28の動作電流を設定する
定電流源130が設置されている。そして、この比較器
28の出力はトランジスタ108.122のコレクタか
ら取出され、バッファトランジスタ74のベースに与え
られている。この実施例の場合、比較器28に設定され
る基準レベルは固定抵抗に代え可変抵抗120で設定さ
れ、バッファトランジスタ74のエミッタ面積は電流容
量を増加するため大きく設定されている。トランジスタ
74のエミッタからトランジスタ42のベースに与えら
れるベース入力は抵抗132を介して与えられている。
このような構成によれば、時定数回路82の一部及び可
変抵抗120を除き、全回路を半導体集積回路で構成で
き、安定したレベル調整を行うことができるとともに、
前記実施例と同様の効果を得ることができる。
変抵抗120を除き、全回路を半導体集積回路で構成で
き、安定したレベル調整を行うことができるとともに、
前記実施例と同様の効果を得ることができる。
以上説明したようにこの発明によれば、減衰回路への最
大動作電流の設定が容易になるとともに、電源電圧の違
いやALCの制御可能範囲を越える程度の巨大入力によ
る時定数回路のりカバリ−タイムの変動を防止し、レベ
ル設定のばらつきを削減することができる。
大動作電流の設定が容易になるとともに、電源電圧の違
いやALCの制御可能範囲を越える程度の巨大入力によ
る時定数回路のりカバリ−タイムの変動を防止し、レベ
ル設定のばらつきを削減することができる。
第1図及び第2図は従来の自動レヘル調整回路を示す回
路図、第3図はこの発明の自動レベル調整回路の実施例
を示す回路図、第4図はこの発明の自動レベル調整回路
の具体的な回路構成例を示す回路図である。 24・・・減衰回路、2日・・・比較器、46・・・増
幅器、70・・・クランプ回路、74・・・バッツァ回
路としてのトランジスタ、82・・・時定数回路。 第1図 第2図
路図、第3図はこの発明の自動レベル調整回路の実施例
を示す回路図、第4図はこの発明の自動レベル調整回路
の具体的な回路構成例を示す回路図である。 24・・・減衰回路、2日・・・比較器、46・・・増
幅器、70・・・クランプ回路、74・・・バッツァ回
路としてのトランジスタ、82・・・時定数回路。 第1図 第2図
Claims (1)
- 信号系統に設置された直流増幅器と、この直流増幅器の
出力と基準レベルとを比較する比較器と、この比較器の
出力を一定値以下の電位に設定するクランプ回路と、こ
のクランプ回路を経て得られた前記比較器の出力が与え
られるバッファ回路と、前記直流増幅器の前段部の信号
系統に設置され且つ前記バッファ回路の出力で入力信号
レベルを調整する減衰回路とを具備したことを特徴とす
る自動レベル調整回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15699883A JPS6048609A (ja) | 1983-08-27 | 1983-08-27 | 自動レベル調整回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15699883A JPS6048609A (ja) | 1983-08-27 | 1983-08-27 | 自動レベル調整回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS6048609A true JPS6048609A (ja) | 1985-03-16 |
JPH0326565B2 JPH0326565B2 (ja) | 1991-04-11 |
Family
ID=15639947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15699883A Granted JPS6048609A (ja) | 1983-08-27 | 1983-08-27 | 自動レベル調整回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6048609A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5092534A (en) * | 1990-11-15 | 1992-03-03 | Tanaka Seiki Co., Ltd. | Tensioning apparatus |
JPH05183361A (ja) * | 1991-12-26 | 1993-07-23 | Sanyo Electric Co Ltd | Alc回路 |
JPH08265074A (ja) * | 1995-03-27 | 1996-10-11 | Yamaha Corp | 自動利得制御回路 |
US6279521B1 (en) | 1998-12-15 | 2001-08-28 | Tanaka Kogyo Co., Ltd. | Two-cycle engine |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5518126A (en) * | 1978-07-25 | 1980-02-08 | Fujitsu Ltd | Automatic gain control amplifier circuit |
JPS55104143A (en) * | 1979-02-02 | 1980-08-09 | Matsushita Electric Ind Co Ltd | Signal processor |
JPS5793710A (en) * | 1980-12-02 | 1982-06-10 | Mitsubishi Electric Corp | Automatic gain control circuit |
JPS59101915A (ja) * | 1982-12-01 | 1984-06-12 | Hitachi Ltd | Agc回路 |
-
1983
- 1983-08-27 JP JP15699883A patent/JPS6048609A/ja active Granted
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5518126A (en) * | 1978-07-25 | 1980-02-08 | Fujitsu Ltd | Automatic gain control amplifier circuit |
JPS55104143A (en) * | 1979-02-02 | 1980-08-09 | Matsushita Electric Ind Co Ltd | Signal processor |
JPS5793710A (en) * | 1980-12-02 | 1982-06-10 | Mitsubishi Electric Corp | Automatic gain control circuit |
JPS59101915A (ja) * | 1982-12-01 | 1984-06-12 | Hitachi Ltd | Agc回路 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5092534A (en) * | 1990-11-15 | 1992-03-03 | Tanaka Seiki Co., Ltd. | Tensioning apparatus |
JPH05183361A (ja) * | 1991-12-26 | 1993-07-23 | Sanyo Electric Co Ltd | Alc回路 |
JPH08265074A (ja) * | 1995-03-27 | 1996-10-11 | Yamaha Corp | 自動利得制御回路 |
US6279521B1 (en) | 1998-12-15 | 2001-08-28 | Tanaka Kogyo Co., Ltd. | Two-cycle engine |
Also Published As
Publication number | Publication date |
---|---|
JPH0326565B2 (ja) | 1991-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4472687A (en) | Audio power amplifier for supplying electric power to a load by switching of power supply voltage | |
JPH01264007A (ja) | 光電変換器に接続された前置増幅器を有する回路装置 | |
US4607234A (en) | Gain-controlled amplifier arrangement | |
US5477185A (en) | IC amplifier with saturation detection | |
JPS6048609A (ja) | 自動レベル調整回路 | |
US4642453A (en) | Apparatus for increasing the dynamic range in an integrating optoelectric receiver | |
JP3323998B2 (ja) | 電源装置 | |
US4393346A (en) | Voltage controlled resistor | |
US5451904A (en) | Amplifying circuit in which variable impedance circuit is used in negative feedback circuit | |
US5150416A (en) | Electronic level control circuit for sound signals | |
US4405903A (en) | Variolosser for an automatic gain control circuit | |
US4393354A (en) | Crossover circuit for use in automatic gain control systems | |
US4205275A (en) | Method and apparatus of controlling bias voltage in regulating amplifiers | |
JPS6125244B2 (ja) | ||
JPS6196807A (ja) | 自動レベル制御増幅回路 | |
EP0362217B1 (en) | Output amplifier | |
JPS59108413A (ja) | 自動レベル調整回路 | |
JP2993431B2 (ja) | ヒステリシスコンパレータ | |
JPH0442846B2 (ja) | ||
JP2510481B2 (ja) | 定電圧回路 | |
JPS59202502A (ja) | 自動レベル調整回路 | |
JPS6051809B2 (ja) | 増幅器 | |
JPH033404B2 (ja) | ||
JPS6313534A (ja) | バイアス電圧制御回路 | |
JPH0548358A (ja) | 自動利得制御回路 |