JP2995030B2 - コンピュータシステム、並びにコンピュータシステムにおけるプログラム及びデータの修正方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、マイクロコンピュ
ータ（以下、「マイコン」と略称する。）内の書換不能
なＲＯＭ（読出し専用メモリ）に記憶された基本プログ
ラムまたは基本データを修正して実行するコンピュータ
システムに関するものである。

【０００２】

【従来の技術】マイコンは、基本構成として、プログラ
ムおよびデータを記憶する記憶手段と、該記憶手段から
プログラムおよびデータを読み出して、プログラムを実
行しデータを処理するＣＰＵと、外部装置と通信するた
めのインターフェースを具える。記憶手段は、起動時に
実行し処理されるような基本プログラムや基本データを
記憶するＲＯＭと、各種プログラムや各種データを記憶
するＲＡＭ（ランダムアクセスメモリ）とを具えてお
り、該ＲＯＭには、通常、書換不能なマスクＲＯＭが使
用されている。従って、マスクＲＯＭに格納された基本
プログラムおよび基本データを修正できない問題点があ
った。

【０００３】

【発明が解決しようとする課題】この問題点を解決する
ため、マイコンに接続されたＥＥＰＲＯＭ等の外部記憶
装置に、修正プログラムおよび修正データを記憶してお
き、該外部記憶装置において修正プログラムおよび修正
データの記憶された通信用アドレス、または、外部記憶
装置からＲＡＭに転送された修正プログラムおよび修正
データのＲＡＭ用アドレスをマイコンに記憶しておき、
基本プログラムの実行時または基本データの処理時に、
マイコンが通信用アドレスまたはＲＡＭ用アドレスを用
いて修正プログラムおよび修正データを参照する方法が
提案されている。しかしながら、この場合、基本プログ
ラムの実行時または基本データの処理時に、常に、修正
プログラムおよび修正データを参照する必要があり、マ
イコンの処理能力が低下する。

【０００４】また、特開平５−１４３３１６号に記載さ
れたプログラムの部分修正方式では、図１１に示すよう
に、修正プログラムを格納する修正プログラムメモリ(9
5)と、修正プログラムを実行すべきアドレス（以下、
「修正アドレス」と呼ぶ）を記憶する修正アドレス記憶
部(96)と、ＣＰＵ(91)が読み出そうとするプログラムの
アドレスが修正アドレスと一致する場合には、修正プロ
グラムメモリ(95)から修正プログラムを読み出し、そう
でない場合には、マスクＲＯＭ(92)から基本プログラム
を読み出すように切り替える切替回路(97)とがマイコン
(90)に配備されることにより、基本プログラムにおいて
修正すべき部分を実行する際には、切替回路(97)により
修正プログラムを読み出して実行されて基本プログラム
を修正する方法が提案されている。

【０００５】この方法であれば、基本プログラムの修正
にＲＡＭ(93)が不要であり、修正プログラムがマイコン
(90)内に配備されるからプログラムの実行が遅延するこ
とはない。しかしながら、この方法では、マイコン(90)
に、修正プログラムメモリ(95)、修正アドレス記憶部(9
6)および切替回路(97)を追加する必要があり、マイコン
(90)が大型化する。

【０００６】

【発明の目的】本願発明者は、基本プログラムの修正に
関して、ＣＰＵに備わるアドレス割込み機能に着目し、
以下のような解決手段を案出した。アドレス割込み機能
は、ＣＰＵがアドレスを指定すると、該アドレスのメモ
リに対し割込み処理が行なわれる機能であり、現在、多
数のＣＰＵがこのアドレス割込み機能を有している。本
発明は、マイコンを大型化することなく、且つ、マイコ
ンの処理能力をさほど低下させることなく、基本プログ
ラムおよび基本データを修正できるコンピュータシステ
ムを提供することを目的とする。

【０００７】

【課題を解決するための手段】上記課題を解決するた
め、本発明は、基本プログラム及び基本データを記憶す
る書換不能なＲＯＭ、各種プログラム又は各種データを
記憶するＲＡＭ、プログラムを実行しデータを処理する
ＣＰＵ、並びに、外部装置と通信するためのインターフ
ェースを具えるマイコンと、該マイコンと通信し、各種
プログラム又は各種データを記憶する外部記憶手段とを
具えるコンピュータシステムに於て、外部記憶手段は、
基本プログラムの一部を修正する修正プログラムと、基
本プログラム内で該修正プログラムにより修正されるべ
き修正アドレスと、基本データを修正する修正データと
を記憶しており、ＣＰＵは、所定の割込アドレスにて割
込みを行なうアドレス割込み機能を有しており、マイコ
ンは、外部記憶手段から修正プログラムをＲＡＭに転送
し、修正アドレスをＣＰＵにて割込アドレスとして格納
する手段と、修正アドレスによるアドレス割込み時に、
ＲＡＭにおける修正プログラムの先頭アドレスへのジャ
ンプ命令を実行する手段とを具えており、 マイコンは、
ＲＯＭから基本データをＲＡＭの所定の位置に転送する
手段と、外部記憶手段から修正データをＲＡＭの該所定
位置に転送して基本データを修正データにより修正する
手段とを具えることを特徴とする。

【０００８】

【作用】上記構成のコンピュータシステムにおいて、マ
イコンは、外部記憶手段から修正プログラムをＲＡＭに
転送し、修正アドレスをＣＰＵにて割込アドレスとして
格納しておき、基本プログラムの実行時に、ＣＰＵが該
修正アドレスを指定してアドレス割込みが発生すると、
ＣＰＵが、ＲＡＭにおける修正プログラムの先頭アドレ
スへジャンプさせる割込み処理を行なうことにより、基
本プログラムが修正される。また、マイコンは、ＲＯＭ
から基本データをＲＡＭの所定の位置に転送してから、
外部記憶手段から修正データをＲＡＭの該所定位置に上
書きすることにより、基本データが修正データで修正さ
れる。

【０００９】

【発明の効果】本発明では、マイコンに新たな装置を追
加する必要はないので、マイコンを大型化することは無
い。また、基本プログラムの修正をアドレス割込み処理
により行なうから、ＣＰＵが常に修正プログラムを参照
する必要は無く、従って、マイコンの処理能力をさほど
低下させることは無い。

【００１０】

【発明の実施の形態】以下、本発明の実施形態について
説明する。図１は、本発明を利用したディスクプレーヤ
(10)を示すブロック図である。しかしながら、本発明
は、ディスクプレーヤに限定されることなく、その他の
コンピュータシステムにも適用できる。ディスクプレー
ヤ(10)は、コンパクトディスク等の記録ディスクに対
し、信号の読出しまたは書込みを行なう機構部(11)と、
信号を処理する信号処理部(12)と、使用者が操作する操
作部(13)と、ディスクプレーヤ(10)の作動状況を表示す
る表示部(14)を具える。

【００１１】また、ディスクプレーヤ(10)は、ディスク
プレーヤ(10)の作動に必要なパラメータデータを記憶す
る不揮発性メモリ(15)を具える。不揮発性メモリ(15)に
は、後記する修正プログラムおよび修正データが記憶さ
れている。実施例では、不揮発性メモリ(15)として、25
6バイトのＥＥＰＲＯＭが使用され、150バイト程度の余
っている容量に、修正プログラムおよび修正データが記
憶されている。

【００１２】これらの機構部(11)、信号処理部(12)、操
作部(13)、表示部(14)、および不揮発性メモリ(15)は、
制御用のマイコン(20)に接続している。マイコン(20)の
内部には、ＣＰＵ(21)、基本プログラムおよび基本デー
タが記憶されたＲＯＭ(22)、各種プログラムおよび各種
データが記憶されるＲＡＭ(23)、所定時間の経過を計測
するタイマ(24)がバスライン(25)を介して接続されてい
る。前記機構部(11)、信号処理部(12)および不揮発性メ
モリ(15)は、ポート(26)を介してバスライン(25)に接続
し、操作部(13)は操作Ｉ／Ｆ（インターフェース）(27)
を介して、表示部(14)は表示Ｉ／Ｆ(28)を介してぞれぞ
れバスライン(25)に接続する。マイコン(20)は、ＲＯＭ
(22)内の基本プログラムを実行し、ＲＯＭ(22)内の基本
データおよび不揮発性メモリ(15)内の各種パラメータデ
ータを処理し、使用者の操作による操作部(13)からの操
作信号に基づいて、機構部(11)を駆動して記録用ディス
クから記録信号を読み出し、読み出した記録信号を信号
処理部(12)にて所定の信号形式に変換して出力し、或い
は、入力された信号を信号処理部(12)にて記録信号に変
換し、機構部(11)を駆動して記録用ディスクに書き込
み、表示部(14)に表示信号を送信して、動作の状態を表
示部(14)にて使用者に報せる。ＣＰＵ(21)は、ＣＰＵが
所定のアドレスを指定すると、割込み処理が行なわれる
アドレス割込み機能を有し、複数の該アドレスを格納す
る割込アドレス格納部(210)を具える。

【００１３】基本プログラムの修正方法 上記構成のディスクプレーヤ(10)において、本発明に係
る基本プログラムの修正方法を説明する。図２には、不
揮発性メモリ(15)に記憶され、ＲＡＭ(23)に転送される
修正プログラムとその関連データが示されている。各修
正プログラムとその関連データは、不揮発性メモリ(15)
の修正プログラム格納部(30)に順次記憶されており、図
示の場合では、２つの修正プログラムとその関連データ
が記憶されている。修正プログラムとその関連データ
は、所定の順番で格納されており、図示の場合では、修
正プログラムが存在するか否かを示す識別コード、修正
プログラムにより基本プログラム内の修正されるべき位
置を示す修正アドレス、修正プログラムのコード長さを
示すコードオフセット、および、修正プログラムコード
の順番で格納されている。修正プログラムコードの最後
には、基本プログラム中の戻るべきアドレスである戻り
アドレスへのジャンプ命令コードが格納されている。Ｒ
ＡＭ(23)には、不揮発性メモリ(15)から転送されるコー
ドオフセットを格納するオフセット格納部(40)と、不揮
発性メモリ(15)から転送される修正プログラムコードを
格納するプログラム格納部(41)が設けられる。

【００１４】図３は、ＣＰＵ(21)が修正プログラムとそ
の関連データを不揮発性メモリ(15)からＲＡＭ(23)等に
転送するプログラムを示すフローチャートである。この
転送プログラムは、基本プログラムに含まれており、シ
ステムの起動時に実行される。まず、識別コードを読み
出して、修正プログラムが格納されているか否かを判断
する（Ｓ10）。格納されていない場合には、この転送プ
ログラムを終了する。格納されている場合には、修正ア
ドレスを読み出して、ＣＰＵ(21)内の割込アドレス格納
部(210)に転送し、該修正アドレスによるアドレス割込
みを許可する（Ｓ11）。次に、コードオフセットを読み
出して、ＲＡＭ(23)内のオフセット格納部(40)に転送す
る（Ｓ12）。そして、修正プログラムコードを読み出し
てＲＡＭ(23)内のプログラム格納部(41)に転送し（Ｓ1
3）、ステップＳ10に戻る。

【００１５】前記転送プログラムの具体的な動作を図２
に沿って説明する。まず、最初の識別コードＩＤ1を読
み出す。最初の識別コードＩＤ1には、最初の修正プロ
グラムが格納されていることを示すデータが格納されて
いるから、最初の修正アドレスＡＤ1を読み出してＣＰ
Ｕ(21)内の割込アドレス格納部(210)に転送し、最初の
割込アドレスとしてアドレス割込みを許可する。次に、
最初のコードオフセットＯＦ1を読み出して、ＲＡＭ(2
3)内のオフセット格納部(40)に転送し、最初の修正プロ
グラムコードＰＲ1を読み出してＲＡＭ(23)内のプログ
ラム格納部(41)に転送する。次に、２番目の識別コード
ＩＤ2を読み出す。２番目の識別コードＩＤ2には、２番
目の修正プログラムが格納されていることを示すデータ
が格納されているから、２番目の修正アドレスＡＤ2を
読み出してＣＰＵ(21)内の割込アドレス格納部(210)に
転送し、２番目の割込アドレスとしてアドレス割込みを
許可する。次に、２番目のコードオフセットＯＦ2を読
み出して、ＲＡＭ(23)内のオフセット格納部(40)に転送
し、２番目の修正プログラムコードＰＲ2を読み出して
ＲＡＭ(23)内のプログラム格納部(41)に転送する。次
に、３番目の識別コードＩＤ3を読み出す。３番目の識
別コードＩＤ3には、３番目の修正プログラムが未格納
であることを示すデータが格納されているから、この転
送プログラムを終了する。

【００１６】次に、修正プログラムによる基本プログラ
ムの修正動作を説明する。図４は、アドレス割込みが発
生したときに実行されるアドレス割込プログラムを示す
フローチャートである。ｋ番目（ｋは１以上の整数であ
る。）の割込アドレスによるアドレス割込みが発生した
際には、ＲＡＭ(23)内のオフセット格納部(40)に格納さ
れたコードオフセットＯＦ1〜ＯＦ(k-1)を参照する（Ｓ
20）。これにより、ＲＡＭ(23)内のプログラム格納部(4
1)に格納されているｋ番目の修正プログラムコードＰＲ
kの先頭アドレスが特定される。なお、ｋ＝１の場合に
は、最初の修正プログラムコードＰＲ0は、前記プログ
ラム格納部(41)の先頭に格納されているから、コードオ
フセットを参照しない。そして、修正プログラムコード
ＰＲkの先頭アドレスへのジャンプ命令を実行して（Ｓ2
1）、割込みプログラムを終了する。

【００１７】図５は、ＣＰＵ(21)がＲＯＭ(22)内の基本
プログラムを実行中に、ＲＡＭ(23)の修正プログラムに
より基本プログラムの修正を行なう動作を示している。
まず、ＣＰＵ(21)は、基本プログラムを先頭アドレスか
ら順次実行していく。そして、最初の修正アドレスＡＤ
1に到達すると、該修正アドレスＡＤ1による最初のアド
レス割込みが発生し、ＲＯＭ(22)内に格納された上記ア
ドレス割込みプログラム（図４参照）が実行され、実行
中のプログラムは、ＲＡＭ(23)内のプログラム格納部(4
1)の先頭アドレスにジャンプして、最初の修正プログラ
ムコードＰＲ1が読み出されて実行される。そして、最
初の修正プログラムコードＰＲ1の最後のアドレスに到
達すると、最後のアドレスに格納されている最初の戻り
アドレスＲＡ1へのジャンプ命令が実行され、実行中の
プログラムは、ＲＯＭ(22)内の基本プログラムの最初の
戻りアドレスＲＡ1にジャンプし、基本プログラムに戻
って実行される。

【００１８】そして、２番目の修正アドレスＡＤ2に到
達すると、該修正アドレスＡＤ2によるアドレス割込み
が発生し、ＲＯＭ(22)内に格納された上記アドレス割込
みプログラムが実行され、ＲＡＭ(23)内のオフセット格
納部(40)に格納された最初のオフセットアドレスＯＦ1
を参照して、実行中のプログラムは、ＲＡＭ(23)内のプ
ログラム格納部(41)に格納された２番目の修正プログラ
ムコードＰＲ2の先頭アドレスにジャンプして、該修正
プログラムコードＰＲ2が読み出されて実行される。そ
して、２番目の修正プログラムコードＰＲ2の最後のア
ドレスに到達すると、最後のアドレスに格納されている
２番目の戻りアドレスＲＡ2へのジャンプ命令が実行さ
れ、実行中のプログラムは、ＲＯＭ(22)内の基本プログ
ラムの２番目の戻りアドレスＲＡ2にジャンプし、基本
プログラムに戻って、以下最後まで実行される。これに
より、基本プログラムは、最初の修正アドレスＡＤ１と
最初の戻りアドレスＲＡ1の間の部分が最初の修正プロ
グラムコードＰＲ1に置き換えられ、２番目の修正アド
レスＡＤ2と２番目の戻りアドレスＲＡ2の間の部分が２
番目の修正プログラムコードＰＲ2に置き換えられて実
行される。

【００１９】従って、本実施形態における基本プログラ
ムの修正方法であれば、基本プログラムを修正する新た
な装置がマイコン(20)内に配備する必要は無いので、マ
イコン(20)を大型化することは無い。また、修正プログ
ラムとその関連データは、ディスクプレーヤ(10)の作動
に必要なパラメータデータを記憶する不揮発性メモリ(1
5)の余り容量に記憶されるから、修正プログラムとその
関連データを記憶する新たな記憶装置を配備する必要は
無いので、ディスクプレーヤ(10)を大型化することは無
い。また、修正プログラムは、基本プログラム中の修正
されるべき一部分に対応し、ＲＡＭ(23)に転送されるデ
ータは、修正プログラムとオフセットコードの少量のデ
ータであるから、ＲＡＭの利用効率をさほど低下させる
ことは無い。また、基本プログラムの修正をアドレス割
込み処理により行なうから、ＣＰＵ(21)が常に修正プロ
グラムを参照する必要は無く、従って、マイコン(20)の
処理能力をさほど低下させることは無い。

【００２０】また、不揮発性メモリ(15)には、修正プロ
グラム格納部(30)の先頭から修正プログラムとその関連
データが順次記憶されており、修正プログラムとその関
連データの内、修正プログラムの格納の有無を示す識別
コードＩＤが最初に格納されているから、不揮発性メモ
リ(15)からＲＡＭ(23)への修正プログラムを転送する転
送プログラム（図３参照）において、ｊ番目（ｊは１以
上の整数である。）の識別コードＩＤjにより、ｊ番目
の修正プログラムが格納されていないことが分かれば、
ｊ番目以降の修正プログラムも格納されていないことが
分かって、直ちに転送プログラムを終了でき、プログラ
ムの実行動作に無駄が無い。

【００２１】基本データの修正方法 次に、基本データのうちサーボ特性を修正する方法につ
いて説明する。ディスクプレーヤ(10)は、記録ディスク
に記録されたデータ列のラインに読取りヘッドを正確且
つ所定速度でトレースしてデータ列を読みとるため、各
種のサーボモータおよびサーボ回路が配備されている。
サーボモータおよびサーボ回路の制御方式には、アナロ
グ方式とデジタル方式があり、デジタル方式の場合に
は、そのサーボ特性は、パラメータデータとしてマイコ
ン(20)内に記憶される。このパラメータデータのうち、
製品個々によって異なるパラメータデータは、不揮発性
メモリ(15)に記憶され、製品共通のパラメータデータ
は、ＲＯＭ(22)に基本データとして記憶される。従っ
て、ＲＯＭ(22)に記憶された基本データを修正できない
問題点があった。

【００２２】図６は、不揮発性メモリ(15)に記憶された
サーボ特性に関する修正データを示している。修正デー
タは、不揮発性メモリ(15)の修正データ格納部(31)に所
定の順番で記憶されており、図示の場合では、修正デー
タが存在するか否かを示す識別コード、回転サーボ用の
回転速度ゲイン、トラッキングサーボ用のトラッキング
ゲイン、フォーカスサーボ用のフォーカスゲイン、サー
ボ特性を決定するデジタルフィルタのフィルタ係数が格
納されている。通常、デジタルフィルタには、複数のフ
ィルタ係数が使用されるから、本実施形態では、格納さ
れているフィルタ係数の個数と、修正すべきフィルタ係
数毎に、フィルタ係数を特定する係数アドレスとその係
数データとが格納されている。

【００２３】前記パラメータデータは、システム起動時
にＲＡＭ(23)内の所定位置に転送しておき、記録再生時
にＲＡＭ(23)から読み出して利用される。図７は、ＣＰ
Ｕ(21)が、不揮発性メモリ(15)およびＲＯＭ(22)からＲ
ＡＭ(23)にパラメータデータを転送する転送プログラム
を示すフローチャートである。この転送プログラムは、
基本プログラムに含まれている。まず、ＲＯＭ(22)およ
び不揮発性メモリ(15)から元のパラメータデータを読み
出してＲＡＭ(23)上の所定の格納位置に転送する（Ｓ3
0）。次に、不揮発性メモリ(15)の修正データ格納部(3
1)から識別コードを読み出して、修正データが格納され
ているか否かを判断する（Ｓ31）。格納されていない場
合には、この転送プログラムを終了する。格納されてい
る場合には、各修正データを読み出して、ＲＡＭ(23)上
の対応する格納位置に転送して元のデータを上書きし
（Ｓ32）、この転送プログラムを終了する。

【００２４】従って、記録再生時には、修正されたパラ
メータデータがＲＡＭ(23)から読み出されて利用され
る。すなわち、本実施形態では、ＲＯＭ(22)に記憶され
た基本プログラムを修正できると共に、基本データをも
修正できる。

【００２５】修正プログラムおよび修正データの書込方
法 次に、上記修正プログラムとその関連データと修正デー
タ（以下、「修正プログラム等」と呼ぶ）を不揮発性メ
モリ(15)に書き込む方法について図８乃至図１０に沿っ
て説明する。不揮発性メモリ(15)に書き込むべき修正プ
ログラム等は、治具(60)に配備された記憶装置(61)に予
め記憶されており、修正プログラム等を不揮発性メモリ
(15)に書き込む際には、図８に示すように、マイコン(2
0)と不揮発性メモリ(15)を接続する通信バス(16)に治具
(60)が接続される。通信バス(16)には、任意の方式のバ
スが利用されるが、本実施形態では、Ｉ²Ｃバス等のシ
リアルバスが使用される。治具(60)の記憶装置(61)と不
揮発性メモリ(15)には、それぞれの装置を区別するため
装置アドレスが割り振られており、図示の場合では、不
揮発性メモリ(15)の装置アドレスが０であり、記憶装置
(61)の装置アドレスが１である。

【００２６】図９には、治具(60)の記憶装置(61)に記憶
され、不揮発性メモリ(15)に書き込まれる修正プログラ
ム等が示されている。治具(60)の記憶装置(61)には、先
頭から、修正プログラムとその関連データの有無を示す
識別コード、不揮発性メモリ(15)における修正プログラ
ム格納部(30)の先頭アドレスを示す転送先アドレス、修
正プログラムとその関連データのバイト数を示す転送バ
イト数、及び、修正プログラムとその関連データのコー
ドが格納され、続いて、修正データの有無を示す識別コ
ード、不揮発性メモリ(15)における修正データ格納部(3
1)の先頭アドレスを示す転送先アドレス、修正データの
バイト数を示す転送バイト数、及び、修正データのコー
ドが格納されている。

【００２７】図１０は、マイコン(20)内のＣＰＵ(21)の
制御により、修正プログラム等が、治具(60)から読み出
されて、不揮発性メモリ(15)に書き込まれる動作を示す
フローチャートである。この書込プログラムは、基本プ
ログラムに含まれており、製品の出荷前に実行される。
なお、同時に、製品個々によって異なる上記パラメータ
データを不揮発性メモリ(15)に書き込む方が、工程を増
やすことが無いので望ましい。まず、装置アドレス１の
呼び出し命令を送信して、装置アドレス１のデバイス
（治具(60)の記憶装置(61)）が接続されているか否かを
確認する（Ｓ40）。次に、識別コードを読み出して、修
正プログラム等が格納されているか否かを判断する（Ｓ
41）。格納されていない場合には、この書込プログラム
を終了する。格納されている場合には、不揮発性メモリ
(15)に転送すべき転送先アドレスと、転送バイト数を読
み出す（Ｓ42）。次に、治具(60)からマイコン(20)内の
ＲＡＭ(23)に前記バイト数の修正プログラム等を転送し
（Ｓ43）、ＲＡＭ(23)から不揮発性メモリ(15)内の書き
込むべき格納部に、修正プログラム等を該格納部の先頭
アドレスから順次書き込み（Ｓ44）、ステップＳ41に戻
る。

【００２８】前記書込プログラムの具体的な動作を図９
に沿って説明する。まず、マイコン(20)と治具(60)の接
続確認を行なった後に、修正プログラムとその関連デー
タの識別コードを読み出す。該識別コードは、修正プロ
グラムとその関連データが格納されていることを示して
いるから、不揮発性メモリ(15)における修正プログラム
格納部(30)の先頭アドレスと、修正プログラムとその関
連データのバイト数を読み出し、修正プログラムとその
関連データのコードをＲＡＭ(23)に転送する。次に、Ｒ
ＡＭ(23)上の修正プログラムとその関連データのコード
を修正プログラム格納部(30)の先頭アドレスから順次書
き込む。次に、修正データの識別コードを読み出す。該
識別コードは、修正データが格納されていることを示し
ているから、不揮発性メモリ(15)における修正データ格
納部(31)の先頭アドレスと、修正データ等のバイト数を
読み出し、修正データのコードをＲＡＭ(23)に転送す
る。次に、ＲＡＭ(23)上の修正データのコードを修正デ
ータ格納部(31)の先頭アドレスから順次書き込み、この
書込プログラムは終了する。これにより、不揮発性メモ
リ(15)の修正プログラム格納部(30)に修正プログラムと
その関連データが格納され、修正データ格納部(31)に修
正データが格納される。

【００２９】本実施形態では、マイコン(20)と不揮発性
メモリ(15)を接続する通信バス(16)がシリアルバスであ
るので、バス線の本数が数本程度である。従って、治具
(60)と通信バス(16)の接続は、治具(60)からの接続端子
を各バス線に接触させればよく、専用のコネクタをディ
スクプレーヤ(10)に配備する必要は無い。また、本実施
形態では、治具(60)から不揮発性メモリ(15)への修正プ
ログラム等の転送が、マイコン(20)の制御により行なわ
れるから、治具(60)にデータ転送のための制御手段を配
備する必要は無い。従って、記憶装置(61)のみで治具(6
0)を構成できる。

【００３０】上記実施形態の説明は、本発明を説明する
ためのものであって、特許請求の範囲に記載の発明を限
定し、或いは範囲を減縮する様に解すべきではない。
又、本発明の各部構成は上記実施形態に限らず、特許請
求の範囲に記載の技術的範囲内で種々の変形が可能であ
ることは勿論である。

【図面の簡単な説明】

【図１】本発明の実施形態であるディスクプレーヤ(10)
の構成を示すブロック図である。

【図２】不揮発性メモリに記憶され、ＲＡＭに転送され
る修正プログラムとその関連データを示すブロック図で
ある。

【図３】ＣＰＵが修正プログラムとその関連データを不
揮発性メモリからＲＡＭ等に転送するプログラムを示す
フローチャートである。

【図４】アドレス割込みが発生したときに実行されるア
ドレス割込プログラムを示すフローチャートである。

【図５】ＣＰＵが、ＲＯＭ内の基本プログラムを実行中
に、ＲＡＭの修正プログラムにより基本プログラムの修
正を行なう動作を示すブロック図である。

【図６】不揮発性メモリに記憶されたサーボ特性に関す
る修正データを示すブロック図である。

【図７】ＣＰＵが、不揮発性メモリおよびＲＯＭからＲ
ＡＭにパラメータデータを転送する転送プログラムを示
すフローチャートである。

【図８】ディスクプレーヤに治具を接続した状態を示す
ブロック図である。

【図９】治具の記憶装置に記憶され、不揮発性メモリに
書き込まれる修正プログラム等を示すブロック図であ
る。

【図１０】マイコン内のＣＰＵの制御により、修正プロ
グラム等が、治具から読み出されて不揮発性メモリに書
き込まれる動作を示すフローチャートである。

【図１１】基本プログラムを修正プログラムで修正でき
る従来のマイクロコンピュータを示すブロック図であ
る。

【符号の説明】

(15) 不揮発性メモリ (20) マイクロコンピュータ (21) ＣＰＵ (22) ＲＯＭ (23) ＲＡＭ (60) 治具 (61) 記憶装置 (210) 割込みアドレス格納部

フロントページの続き (56)参考文献 特開 平４−90032（ＪＰ，Ａ) 特開 平８−33175（ＪＰ，Ａ) 特開 平８−182153（ＪＰ，Ａ) 特開 平５−204630（ＪＰ，Ａ) 特開 平３−105528（ＪＰ，Ａ) 特開 平４−230525（ＪＰ，Ａ) 特開 平４−107630（ＪＰ，Ａ) 特開 平３−286240（ＪＰ，Ａ) 特開 平８−166877（ＪＰ，Ａ) 特開 平７−49853（ＪＰ，Ａ) 特開 平６−318261（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) G06F 9/06 G06F 11/28

Claims (10)

(57)【特許請求の範囲】
1. 【請求項１】 基本プログラム及び基本データを記憶す
   る書換不能なＲＯＭ(22)、各種プログラム又は各種デー
   タを記憶するＲＡＭ(23)、プログラムを実行しデータを
   処理するＣＰＵ(21)、並びに、外部装置と通信するため
   のインターフェース回路を具えるマイクロコンピュータ
   (20)と、マイクロコンピュータ(20)と通信し、各種プロ
   グラム又は各種データを記憶する外部記憶手段とを具え
   るコンピュータシステムに於て、 外部記憶手段は、基本プログラムの一部を修正する修正
   プログラムと、基本プログラム内で該修正プログラムに
   より修正されるべき修正アドレスと、基本データを修正
   する修正データとを記憶しており、 ＣＰＵ(21)は、所定の割込アドレスにて割込みを行なう
   アドレス割込み機能を有しており、 マイクロコンピュータ(20)は、外部記憶手段から修正プ
   ログラムをＲＡＭ(23)に転送し、修正アドレスをＣＰＵ
   (21)にて割込アドレスとして格納する手段と、修正アド
   レスによるアドレス割込み時に、ＲＡＭ(23)における修
   正プログラムの先頭アドレスへのジャンプ命令を実行す
   る手段とを具えており、 マイクロコンピュータ(20)は、ＲＯＭ(22)から基本デー
   タをＲＡＭ(23)の所定の位置に転送する手段と、外部記
   憶手段から修正データをＲＡＭ(23)の該所定位置に転送
   して基本データを修正データによって置換する手段とを
   具え ることを特徴とするコンピュータシステム。
2. 【請求項２】 外部記憶手段は、修正プログラム及び修
   正データがそれぞれ存在するか否かを示す識別コードを
   記憶しており、 修正プログラム及び修正データのＲＡＭ(23)への転送
   は、それぞれの識別コードに基づいて実行される、請求
   項１に記載のコンピュータシステム。
3. 【請求項３】 修正プログラム及びその関連データ並び
   に修正データが記憶された記憶装置(61)を含む治具(60)
   が、外部記憶手段及びマイクロコンピュータ(20)間を通
   信する通信バスに接続されており、 マイクロコンピュータ(20)は、記憶装置(61)から通信バ
   スを介して外部記憶手段に修正プログラム及びその関連
   データ並びに修正データを書き込む書込手段を具える、
   請求項１又は請求項２に記載のコンピュータシステム。
4. 【請求項４】 外部記憶手段及びマイクロコンピュータ
   (20)間を通信する通信バスは、シリアルバスである、請
   求項３に記載のコンピュータシステム。
5. 【請求項５】 コンピュータシステムにおいて使用され
   る各種パラメータデータを記憶するＥＥＰＲＯＭ等の書
   換可能な不揮発性メモリ(15)を具えており、外部記憶手
   段には、該不揮発性メモリ(15)の余り容量が利用され
   る、請求項１乃至請求項４の何れかに記載のコンピュー
   タシステム。
6. 【請求項６】 コンピュータシステムは、ディスクプレ
   ーヤである、請求項１乃至請求項４の何れかに記載のコ
   ンピュータシステム。
7. 【請求項７】 基本プログラム及び基本データを記憶す
   る書換不能なＲＯＭ(22)、各種プログラム又は各種デー
   タを記憶するＲＡＭ(23)、プログラムを実行しデータを
   処理するＣＰＵ(21)、並びに、外部装置と通信するため
   のインターフェース回路を具えるマイクロコンピュータ
   (20)と、マイクロコンピュータ(20)と通信し、各種プロ
   グラム又は各種データを記憶する外部記憶手段とを具え
   るコンピュータシステムであって、 外部記憶手段は、基本プログラムの一部を修正する修正
   プログラムと、基本プログラム内で該修正プログラムに
   より修正されるべき修正アドレスと、基本データを修正
   する修正データとを記憶しており、 ＣＰＵ(21)は、所定の割込アドレスにて割込みを行なう
   アドレス割込み機能を有するコンピュータシステムにお
   いて、前記基本プログラム及び基本データを修正する方
   法であって、 外部記憶手段から修正プログラムをＲＡＭ(23)に転送
   し、修正アドレスをＣＰＵ(21)にて割込アドレスとして
   格納するステップと、ＲＯＭ(22)から基本データをＲＡＭ(23)の所定の位置に
   転送するステップと、外部記憶手段から修正データをＲ
   ＡＭ(23)の該所定位置に転送して基本データを修正デー
   タによって置換するステップと、 修正アドレスによるアドレス割込み時に、ＲＡＭ(23)に
   おける修正プログラムの先頭アドレスへのジャンプ命令
   を実行するステップとを含むことを特徴とするコンピュ
   ータシステムにおけるプログラム及びデータの修正方
   法。
8. 【請求項８】 外部記憶手段は、修正プログラム及び修
   正データがそれぞれ存在するか否かを示す識別コードを
   記憶しており、 修正プログラム及び修正データのＲＡＭ(23)への転送
   は、それぞれの識別コードに基づいて実行される、請求
   項７に記載のコンピュータシステムにおけるプログラム
   及びデータの修正方法。
9. 【請求項９】 コンピュータシステムは、外部記憶手段
   とマイクロコンピュータ(20)間を通信する通信バスに接
   続された治具(60)を具えており、該治具(60)は、修正プ
   ログラム及びその関連データ並びに修正データが記憶さ
   れた記憶装置(61)を具えており、 記憶装置(61)から通信バスを介して外部記憶手段に修正
   プログラム及びその関連データ並びに修正データを書き
   込むステップを含む、請求項７又は請求項８に記載のコ
   ンピュータシステムにおけるプログラム及びデータの修
   正方法。
10. 【請求項１０】 コンピュータシステムは、ディスクプ
    レーヤである、請求項７乃至請求項９の何れかに記載の
    コンピュータシステムにおけるプログラム及びデータの
    修正方法。