JP2993534B2 - Semiconductor device with termination function - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、半導体装置に係り、特
に、映像機器、音響機器等の映像端子または音声端子に
おいて任意のインピーダンスによる終端処理を行うため
の半導体装置に関する。本発明による終端機能付半導体
装置は、ＴＶ、ＶＴＲ等の映像機器、音響機器あるいは
小型ハンディカメラを主とする小型ＡＶ機器に利用さ
れ、外部からの入力と外部への出力を共通化した端子を
備えた機器に対して終端処理を行う場合に特に有効であ
るBACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly to a semiconductor device for performing a termination process with an arbitrary impedance at a video terminal or an audio terminal of a video device, an audio device, or the like. The semiconductor device with a termination function according to the present invention is used for video equipment such as TVs and VTRs, audio equipment, and small AV equipment mainly including a small handy camera, and has a terminal that shares input and output from outside. Especially effective when terminating devices equipped with

【０００２】[0002]

【従来の技術】図３に従来形の一例としての終端回路の
構成が示される。図示の終端回路50は、所定周波数のク
ロックを発生する発振回路21と、該発振回路のクロック
に応答して負電圧を発生するＤＣ−ＤＣコンバータ22
と、終端用ｎチャネルトランジスタ51と、エミッタが電
源ラインVcc1に接続されたｐｎｐ型トランジスタ52と、
信号入出力切り換え用の端子I/O とトランジスタ52のベ
ースの間に接続された抵抗器53と、該トランジスタ52の
ベース・エミッタ間に接続された抵抗器54と、トランジ
スタ52のコレクタに接続された抵抗器55と、該抵抗器に
ベースが接続されたｎｐｎ型トランジスタ56と、該トラ
ンジスタのコレクタと電源ラインVcc2の間に接続された
抵抗器57と、トランジスタ56のエミッタとグランドライ
ンの間に接続された抵抗器58と、トランジスタ56のエミ
ッタとＤＣ−ＤＣコンバータ22の出力端の間に接続され
た抵抗器59とを有している。2. Description of the Related Art FIG. 3 shows the structure of a conventional termination circuit. The illustrated termination circuit 50 includes an oscillation circuit 21 that generates a clock of a predetermined frequency, and a DC-DC converter 22 that generates a negative voltage in response to the clock of the oscillation circuit.
An n-channel transistor 51 for termination, a pnp transistor 52 having an emitter connected to the power supply line Vcc1,
A resistor 53 connected between a signal input / output switching terminal I / O and the base of the transistor 52, a resistor 54 connected between the base and the emitter of the transistor 52, and a collector connected to the collector of the transistor 52 A resistor 55, an npn-type transistor 56 having a base connected to the resistor, a resistor 57 connected between the collector of the transistor and the power supply line Vcc2, and a resistor 57 between the emitter of the transistor 56 and the ground line. It has a resistor 58 connected thereto, and a resistor 59 connected between the emitter of the transistor 56 and the output terminal of the DC-DC converter 22.

【０００３】終端素子としてのトランジスタ51のソース
は接地され、ゲートはトランジスタ56のコレクタに接続
され、そしてバックゲート（基板側）はトランジスタ56
のエミッタに接続されている。また、トランジスタ51の
ドレインは、映像機器Ｍのインピーダンス素子(4,5) を
介して入出力兼用の映像端子VTに結合されている。ＤＣ
−ＤＣコンバータ22は、抵抗器59を介して終端用トラン
ジスタ51のバックゲートに所定の負電圧を供給してい
る。The source of a transistor 51 as a terminating element is grounded, the gate is connected to the collector of a transistor 56, and the back gate (substrate side) is connected to the transistor 56.
Connected to the emitter. The drain of the transistor 51 is connected to the input / output video terminal VT via the impedance element (4, 5) of the video device M. DC
The -DC converter 22 supplies a predetermined negative voltage to the back gate of the terminating transistor 51 via the resistor 59.

【０００４】また、映像機器Ｍは、機器内部回路１から
の映像出力信号を増幅する出力用増幅器２と、該増幅さ
れた映像出力信号の位相調整を適宜行って入出力兼用の
映像端子VTに出力するインピーダンス回路（キャパシタ
３、抵抗器４および５）と、該映像端子VTから抵抗器５
を介して入力された映像入力信号を増幅して機器内部回
路１に出力する入力用増幅器６とを有している。A video device M is connected to an output amplifier 2 for amplifying a video output signal from a device internal circuit 1 and a video terminal VT for input / output by appropriately adjusting the phase of the amplified video output signal. The output impedance circuit (capacitor 3, resistor 4 and 5) and a resistor 5
And an input amplifier 6 for amplifying a video input signal input through the device and outputting the amplified signal to the device internal circuit 1.

【０００５】上述した従来の終端回路50は、各素子およ
び回路が例えば基板上にそれぞれ別個に搭載されて構成
されており、言い換えると、映像端子等の終端処理は個
別部品の集合体から成る終端回路50によって実現されて
いた。The above-described conventional termination circuit 50 is configured such that each element and circuit are separately mounted on, for example, a substrate. In other words, the termination processing of a video terminal or the like is performed by a termination composed of an aggregate of individual components. This was realized by the circuit 50.

【０００６】[0006]

【発明が解決しようとする課題】従来の終端処理の方式
では、上述したように終端回路を個別部品で実現してい
たので、ある程度の個数の部品を必要とする。特にハン
ディカメラ等の小型ＡＶ機器では、僅かな部品点数の違
いが装置の大きさを左右するため、使用される部品は極
力小型化されることが望ましい。In the conventional termination processing method, the termination circuit is realized by individual components as described above, so that a certain number of components are required. In particular, in a small AV device such as a handy camera, since a slight difference in the number of components affects the size of the device, it is desirable that the components used be miniaturized as much as possible.

【０００７】また、部品点数が多くなると製品のコスト
が上昇し、さらには使用部品が多い分だけ動作不良もし
くは故障をひき起こす可能性も高くなり、ひいては信頼
性の点で問題があり、好ましくない。本発明は、かかる
従来技術における課題に鑑み創作されたもので、装置の
小型化を図ると共に、コストを低減し、ひいては信頼性
の向上に寄与することができる終端機能付半導体装置を
提供することを目的としている。Further, when the number of parts increases, the cost of the product increases, and furthermore, the more parts are used, the higher the possibility of causing malfunction or failure, resulting in a problem in reliability, which is not preferable. . The present invention has been made in view of the problems in the related art, and provides a semiconductor device with a termination function that can reduce the size of the device, reduce the cost, and thereby contribute to the improvement of reliability. It is an object.

【０００８】[0008]

【課題を解決するための手段】上記課題を解決するた
め、本発明では、終端回路の部分を個別の部品で構成す
るのではなく、ＣＭＯＳ等のプロセスを用いた半導体装
置（チップ）の形態で構成している。従って本発明によ
れば、少なくとも一つの終端回路と、該終端回路に所定
のバイアス電圧を供給するバイアス電圧発生回路と、信
号入出力切り換え信号に応答して前記終端回路の動作を
制御する信号入出力切り換え回路とを具備し、前記終端
回路、バイアス電圧発生回路及び信号入出力切り換え回
路を集積回路の形態で１チップ内に集積したことを特徴
とする終端機能付半導体装置が提供される。In order to solve the above-mentioned problems, according to the present invention, the terminating circuit is not constituted by individual components but in the form of a semiconductor device (chip) using a process such as CMOS. Make up. Therefore, according to the present invention, at least one termination circuit and a predetermined
A bias voltage generating circuit for supplying a bias voltage of
Operation of the termination circuit in response to a signal
A signal input / output switching circuit for controlling
Circuit, bias voltage generation circuit and signal input / output switching circuit
A semiconductor device with a terminating function is provided, wherein a path is integrated in one chip in the form of an integrated circuit .

【０００９】[0009]

【作用】上述した構成によれば、終端回路を含む終端処
理のための各回路を１チップ内に集積回路の形態で構成
しているので、従来形に比して、回路規模を小さくし、
装置の小型化を図ることができる。また、ＣＭＯＳ等の
プロセスを用いて一体的に回路を形成することができる
ので、コストを低減することができると共に、従来形に
比して動作不良もしくは故障の可能性が極めて低くな
り、高信頼度の終端処理が可能となる。According to the above arrangement, each circuit for termination processing including the termination circuit is formed in the form of an integrated circuit in one chip, so that the circuit scale is reduced as compared with the conventional type.
The size of the device can be reduced. In addition, since a circuit can be integrally formed by using a process such as a CMOS, cost can be reduced, and the possibility of operation failure or failure is extremely low as compared with the conventional type. Terminal processing becomes possible.

【００１０】なお、本発明の他の構成上の特徴および作
用の詳細については、添付図面を参照しつつ以下に記述
される実施例を用いて説明する。The details of other structural features and operations of the present invention will be described with reference to the accompanying drawings and embodiments described below.

【００１１】[0011]

【実施例】図１に本発明の一実施例としての終端機能付
半導体装置の構成が示される。図示の半導体装置Ｃは、
ＣＭＯＳ回路（図２参照）によって構成されたチップの
形態を有している。図中、T1およびT2は終端用端子、I/
O は信号入出力切り換え用端子、10および11はそれぞれ
終端用端子T1およびT2に接続された終端回路、20は終端
回路10,11に所定のバイアス電圧（本実施例では所定の
負電圧）を供給するバイアス電圧発生回路、30は信号入
出力切り換え用端子I/O から入力される制御信号（信号
入出力切り換え信号I/O)に応答して終端回路10,11 を活
性状態または非活性状態に制御する信号入出力切り換え
回路を示す。FIG. 1 shows the configuration of a semiconductor device with a termination function according to an embodiment of the present invention. The illustrated semiconductor device C includes:
It has the form of a chip constituted by a CMOS circuit (see FIG. 2). In the figure, T1 and T2 are termination terminals, I /
O is a signal input / output switching terminal, 10 and 11 are termination circuits connected to the termination terminals T1 and T2, respectively, and 20 is a predetermined bias voltage (predetermined negative voltage in this embodiment) applied to the termination circuits 10 and 11. A bias voltage generating circuit to be supplied, which activates or deactivates the termination circuits 10 and 11 in response to a control signal (signal input / output switching signal I / O) input from the signal input / output switching terminal I / O Shows a signal input / output switching circuit to be controlled.

【００１２】本実施例の半導体装置Ｃの一方の終端用端
子T1は、映像機器Ｍにおけるインピーダンス回路(3,4,
5) 内の任意のノードを介して入出力兼用の映像端子VT
に結合されている。他方の終端用端子T2についても同様
に、他の映像端子または音声端子（図示せず）に結合さ
れている。なお、映像機器Ｍの構成については図３の構
成と同じであるので、その説明は省略する。One terminal T1 of the semiconductor device C of this embodiment is connected to the impedance circuit (3, 4,
5) Input / output video terminal VT via any node in
Is joined to. Similarly, the other terminal T2 is coupled to another video terminal or audio terminal (not shown). Note that the configuration of the video device M is the same as the configuration of FIG.

【００１３】図２には図１の半導体装置Ｃの具体的な回
路構成が示される。同図に示すように、終端回路10およ
び11はそれぞれｎチャネルトランジスタにより構成さ
れ、各ドレインはそれぞれ終端端子T1およびT2に接続さ
れ、各ソースは接地されている。また、各トランジスタ
10,11 のゲートは信号入出力切り換え回路30の出力端
（ノードN2）に接続され、各トランジスタ10,11 のバッ
クゲートすなわち基板側はバイアス電圧発生回路20の出
力端（ノードN1）に接続されている。FIG. 2 shows a specific circuit configuration of the semiconductor device C of FIG. As shown in the figure, the terminating circuits 10 and 11 are each formed of an n-channel transistor, each drain is connected to terminating terminals T1 and T2, respectively, and each source is grounded. In addition, each transistor
The gates of the transistors 10 and 11 are connected to the output terminal (node N2) of the signal input / output switching circuit 30, and the back gate of each of the transistors 10 and 11, ie, the substrate side, is connected to the output terminal (node N1) of the bias voltage generation circuit 20. ing.

【００１４】バイアス電圧発生回路20は、所定周波数の
クロックを発生する発振回路21と、該発振回路のクロッ
クに応答して負電圧を発生するＤＣ−ＤＣコンバータ22
と、２個のデプレッション型トランジスタ（ｎチャネル
トランジスタ）23および24とを有している。トランジス
タ23のゲートは接地され、そのバックゲートおよびソー
スはＤＣ−ＤＣコンバータ22の出力端に接続され、その
ドレインはノードN1に接続されている。一方、トランジ
スタ24のソースおよびゲートは接地され、そのバックゲ
ートはＤＣ−ＤＣコンバータ22の出力端に接続され、そ
のドレインはノードN1に接続されている。本実施例で
は、各トランジスタ23,24のスレッショルドレベルは−
３Ｖ以下に設定されている。また、ＤＣ−ＤＣコンバー
タ22は、トランジスタ23,24 を介して終端用トランジス
タ10,11 のバックゲートに所定の負電圧を供給してい
る。The bias voltage generation circuit 20 includes an oscillation circuit 21 for generating a clock of a predetermined frequency, and a DC-DC converter 22 for generating a negative voltage in response to the clock of the oscillation circuit.
And two depletion-type transistors (n-channel transistors) 23 and 24. The gate of the transistor 23 is grounded, its back gate and source are connected to the output terminal of the DC-DC converter 22, and its drain is connected to the node N1. On the other hand, the source and the gate of the transistor 24 are grounded, the back gate is connected to the output terminal of the DC-DC converter 22, and the drain is connected to the node N1. In this embodiment, the threshold levels of the transistors 23 and 24 are −
It is set to 3V or less. The DC-DC converter 22 supplies a predetermined negative voltage to the back gates of the terminating transistors 10 and 11 via the transistors 23 and 24.

【００１５】信号入出力切り換え回路30は、電源ライン
Vcc1とグランドラインの間に直列に接続され且つ信号入
出力切り換え信号I/O にそれぞれ応答するｐチャネルト
ランジスタ31およびｎチャネルトランジスタ32を備えた
ＣＭＯＳインバータ(31,32)と、同じく電源ラインVcc1
とグランドラインの間に接続されて前段のインバータの
出力に応答するＣＭＯＳインバータ(33,34) と、同じく
電源ラインVcc1とグランドラインの間に接続されて前段
のインバータの出力に応答するＣＭＯＳインバータ(35,
36) と、同じく電源ラインVcc1とグランドラインの間に
接続されて前段のインバータの出力に応答するＣＭＯＳ
インバータ(37,38) と、電源ラインVcc1にソースが接続
され且つインバータ(35,36) の出力に応答するｐチャネ
ルトランジスタ39と、同じく電源ラインVcc1にソースが
接続され且つインバータ(37,38)の出力に応答するｐチ
ャネルトランジスタ40と、トランジスタ39のドレインと
ノードN1の間に接続され且つトランジスタ40のドレイン
端の信号に応答するｎチャネルトランジスタ41と、同じ
くトランジスタ40のドレインとノードN1の間に接続され
且つトランジスタ39のドレイン端の信号に応答するｎチ
ャネルトランジスタ42と、電源ラインVcc2（＜Vcc1）に
ドレインが接続され且つゲートがそのソースに接続され
且つバックゲートがノードN1に接続されたデプレッショ
ン型トランジスタ（ｎチャネルトランジスタ）43と、ソ
ースおよびバックゲートがノードN1に接続され且つドレ
インがトランジスタ43のソース（ノードN2）に接続され
且つトランジスタ40のドレイン端の信号に応答するｎチ
ャネルトランジスタ44とを有している。The signal input / output switching circuit 30 includes a power line
A CMOS inverter (31, 32) having a p-channel transistor 31 and an n-channel transistor 32 connected in series between Vcc1 and a ground line and respectively responding to a signal input / output switching signal I / O;
And a CMOS inverter (33, 34) connected between the power supply line Vcc1 and the ground line and responsive to the output of the previous-stage inverter. 35,
36) and a CMOS which is also connected between the power supply line Vcc1 and the ground line and responds to the output of the preceding inverter.
An inverter (37, 38); a p-channel transistor 39 having a source connected to the power supply line Vcc1 and responding to the output of the inverter (35, 36); and a source connected to the power supply line Vcc1 and the inverter (37, 38). A n-channel transistor 41 connected between the drain of the transistor 39 and the node N1 and responsive to a signal at the drain end of the transistor 40; and between the drain of the transistor 40 and the node N1. And an n-channel transistor 42 responsive to the signal at the drain end of transistor 39, a drain connected to power supply line Vcc2 (<Vcc1), a gate connected to its source, and a backgate connected to node N1. Depletion type transistor (n-channel transistor) 43, source and back gate connected to node N1 Re and drain and an n-channel transistor 44 which responds to the signal at the drain terminal of the source (node N2) is connected to and transistor 40 of the transistor 43.

【００１６】なお、図示はしていないが、バイアス電圧
発生回路20は電源電圧Vcc1の供給を受けて作動し、該電
源電圧Vcc1の喪失時（すなわちバックアップ時）にはそ
の動作を停止する。ただしこの場合（バックアップ時）
でも、第２の電源電圧Vcc2は供給され続ける。上述した
構成において、映像端子VTから映像入力信号を入力する
場合、信号入出力切り換え信号I/O を“Ｈ”レベルにす
る。これにより、３段のＣＭＯＳインバータを介してト
ランジスタ39のゲートに“Ｌ”レベルの信号が入力さ
れ、４段のＣＭＯＳインバータを介してトランジスタ40
のゲートに“Ｈ”レベルの信号が入力され、トランジス
タ39がオン、トランジスタ40がオフする。トランジスタ
39のオンによってトランジスタ42のゲートに“Ｈ”レベ
ルの信号が入力され、該トランジスタ42がオンとなって
そのドレイン端の電位を“Ｌ”レベル（この場合、ノー
ドN1における負の電位）にひき下げる。これによってト
ランジスタ44のゲートには“Ｌ”レベルの信号が入力さ
れ、該トランジスタ44はカットオフ状態となる。トラン
ジスタ43はデプレッション型であるので、出力端（ノー
ドN2）の電位はほぼ電源電圧Vcc2のレベル（すなわち
“Ｈ”レベル）を呈する。これによって終端用トランジ
スタ10,11 は共にターンオンし、それぞれ終端用端子T
1,T2 の電位を“Ｌ”レベル（０）にひき下げる。つま
り、映像端子VTが所定のインピーダンス（図１の抵抗器
４および５）で終端されたことになる。Although not shown, the bias voltage generation circuit 20 operates by receiving the supply of the power supply voltage Vcc1, and stops its operation when the power supply voltage Vcc1 is lost (ie, at the time of backup). However, in this case (during backup)
However, the second power supply voltage Vcc2 continues to be supplied. In the above configuration, when a video input signal is input from the video terminal VT, the signal input / output switching signal I / O is set to the “H” level. As a result, an “L” level signal is input to the gate of the transistor 39 via the three-stage CMOS inverter, and the transistor 40 is input via the four-stage CMOS inverter.
The signal of the “H” level is input to the gate of the transistor 39, and the transistor 39 is turned on and the transistor 40 is turned off. Transistor
When the transistor 39 is turned on, an "H" level signal is input to the gate of the transistor 42, and the transistor 42 is turned on to pull the potential at the drain end of the transistor 42 to the "L" level (in this case, the negative potential at the node N1). Lower. As a result, an "L" level signal is input to the gate of the transistor 44, and the transistor 44 is cut off. Since the transistor 43 is of the depletion type, the potential of the output terminal (node N2) substantially exhibits the level of the power supply voltage Vcc2 (that is, "H" level). As a result, the terminating transistors 10 and 11 are both turned on, and the terminating terminals T
1, The potential of T2 is lowered to "L" level (0). That is, the video terminal VT is terminated with a predetermined impedance (the resistors 4 and 5 in FIG. 1).

【００１７】一方、映像出力信号を映像端子VTに出力す
る場合には、信号入出力切り換え信号I/O を“Ｌ”レベ
ルにする。これにより、上記の動作とは逆に、トランジ
スタ39がオフ、トランジスタ40がオンし、該トランジス
タ40のドレイン端の電位を“Ｈ”レベルにひき上げる。
これによってトランジスタ44のゲートには“Ｈ”レベル
の信号が入力され、該トランジスタ44はターンオンし、
出力端（ノードN2）の電位を“Ｌ”レベル（ノードN1に
おける負の電位）にひき下げる。これによって終端用ト
ランジスタ10,11 はカットオフし、映像端子VTは、映像
機器Ｍ内のインピーダンス回路(3,4,5) によって終端さ
れることになる。On the other hand, when outputting a video output signal to the video terminal VT, the signal input / output switching signal I / O is set to "L" level. Thereby, contrary to the above operation, the transistor 39 is turned off and the transistor 40 is turned on, and the potential of the drain terminal of the transistor 40 is raised to the “H” level.
As a result, an "H" level signal is input to the gate of the transistor 44, and the transistor 44 is turned on.
The potential of the output terminal (node N2) is lowered to the "L" level (negative potential at the node N1). As a result, the terminating transistors 10 and 11 are cut off, and the video terminal VT is terminated by the impedance circuit (3, 4, 5) in the video device M.

【００１８】以上説明したように本実施例の構成によれ
ば、終端回路10,11 を含む終端処理のための各回路20,3
0 がＣＭＯＳプロセスを用いて１チップ内に集積されて
いるので、回路規模の小型化を図ると共に、コストの低
減化も図ることができる。また、従来形のように個別部
品で終端回路を実現する構成に代えて、ＩＣチップの形
態で終端回路を構成しているので、従来形に比して動作
不良もしくは故障の可能性が極めて低くなり、終端処理
に際してその信頼性を高めることができる。As described above, according to the configuration of this embodiment, each of the circuits 20 and 3 for the termination processing including the termination circuits 10 and 11 is provided.
Since 0s are integrated in one chip using a CMOS process, the circuit size can be reduced and the cost can be reduced. In addition, since the termination circuit is configured in the form of an IC chip instead of the configuration in which the termination circuit is realized by individual components as in the conventional type, the possibility of malfunction or failure is extremely low as compared with the conventional type. Thus, the reliability can be improved at the time of termination processing.

【００１９】さらに本実施例では、信号入出力切り換え
回路30内の主電源電圧Vcc1が仮に喪失された場合（つま
りバックアップ時）でも、終端用トランジスタ10,11 の
ゲート（ノードN2）にはVcc2の電圧が供給されるので、
該トランジスタ10,11 はオン状態となり、上記の終端処
理を行うことができる。Further, in this embodiment, even if the main power supply voltage Vcc1 in the signal input / output switching circuit 30 is lost (that is, at the time of backup), the gates (node N2) of the terminating transistors 10 and 11 are connected to the Vcc2. Since voltage is supplied,
The transistors 10 and 11 are turned on, and the above-described termination processing can be performed.

【００２０】[0020]

【発明の効果】以上説明したように本発明によれば、終
端処理のための各回路を１チップ内に集積回路の形態で
構成することにより、装置の小型化およびコストの低減
化を図ることができ、ひいては終端処理の信頼性を高め
ることが可能となる。As described above, according to the present invention, each circuit for termination processing is formed in the form of an integrated circuit in one chip, thereby reducing the size and cost of the device. Thus, the reliability of the termination process can be improved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の一実施例としての終端機能付半導体装
置の構成を示すブロック図である。FIG. 1 is a block diagram showing a configuration of a semiconductor device with a termination function as one embodiment of the present invention.

【図２】図１の装置の一構成例を示す回路図である。FIG. 2 is a circuit diagram showing one configuration example of the device of FIG. 1;

【図３】従来形の一例としての終端回路の構成を示す回
路図である。FIG. 3 is a circuit diagram showing a configuration of a termination circuit as an example of a conventional type.

【符号の説明】[Explanation of symbols]

Ｃ…終端機能付半導体装置 Ｍ…映像機器 VT…映像入出力端子 T1,T2 …終端端子 I/O …信号入出力切り換え用端子（信号入出力切り換え
信号） 10,11 …終端回路（ＭＯＳトランジスタ） 20…バイアス電圧発生回路 22…ＤＣ−ＤＣコンバータ 23,24 …デプレッション型ＭＯＳトランジスタ 30…信号入出力切り換え回路 Vcc1,Vcc2 …電源電圧C: Semiconductor device with termination function M: Video equipment VT: Video input / output terminal T1, T2: Termination terminal I / O: Signal input / output switching terminal (signal input / output switching signal) 10, 11: Termination circuit (MOS transistor) 20 ... Bias voltage generating circuit 22 ... DC-DC converter 23,24 ... Depletion type MOS transistor 30 ... Signal input / output switching circuit Vcc1, Vcc2 ... Power supply voltage

フロントページの続き (56)参考文献 特開 平１−110748（ＪＰ，Ａ) 特開 昭61−224446（ＪＰ，Ａ) 特開 平３−195108（ＪＰ，Ａ) 特開 平２−226901（ＪＰ，Ａ) 特開 平１−318310（ＪＰ，Ａ) 特開 平３−49440（ＪＰ，Ａ) 特開 平２−89357（ＪＰ，Ａ) 特開 昭62−92355（ＪＰ，Ａ) 特開 平２−165216（ＪＰ，Ａ) 実開 昭57−115756（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁶，ＤＢ名) H01L 27/04 H01L 21/822 H04N 5/14 H04N 5/225 H04N 5/44 Continuation of front page (56) References JP-A-1-110748 (JP, A) JP-A-61-224446 (JP, A) JP-A-3-195108 (JP, A) JP-A-2-226901 (JP) JP-A-1-318310 (JP, A) JP-A-3-49440 (JP, A) JP-A-2-89357 (JP, A) JP-A-62-292355 (JP, A) 2-165216 (JP, A) Japanese Utility Model Showa 57-115756 (JP, U) (58) Fields investigated (Int. Cl. ⁶ , DB name) H01L 27/04 H01L 21/822 H04N 5/14 H04N 5 / 225 H04N 5/44

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 少なくとも一つの終端回路と、 該終端回路に所定のバイアス電圧を供給するバイアス電
圧発生回路と、 信号入出力切り換え信号に応答して前記終端回路の動作
を制御する信号入出力切り換え回路 とを具備し、 前記終端回路、バイアス電圧発生回路及び信号入出力切
り換え回路を集積回路の形態で１チップ内に集積したこ
とを特徴とする終端機能付半導体装置。1. A and at least one termination circuit, bias current is supplied a predetermined bias voltage to the termination circuit
Operation of the termination circuit in response to a pressure generation circuit and a signal input / output switching signal
A termination circuit, a bias voltage generation circuit, and a signal input / output switching circuit.
This <br/> a semiconductor device with a termination function, characterized in that integrated within one chip Rikae circuit in the form of an integrated circuit. 【請求項２】 前記終端回路はＭＯＳトランジスタによ
り構成されていることを特徴とする請求項１に記載の終
端機能付半導体装置。2. The semiconductor device with a terminating function according to claim 1, wherein said terminating circuit comprises a MOS transistor. 【請求項３】 前記バイアス電圧発生回路は、クロック
を発生する発振回路と、該発振回路からのクロックに応
答して負電圧を発生するＤＣ−ＤＣコンバータと、該Ｄ
Ｃ−ＤＣコンバータの出力端にソース又はドレインが接
続された第１のトランジスタと、前記ＤＣ−ＤＣコンバ
ータの出力端にバックゲートが接続された第２のトラン
ジスタとを有することを特徴とする請求項１又は２に記
載の終端機能付半導体装置。3. The method according to claim 2, wherein the bias voltage generating circuit includes a clock.
An oscillation circuit for generating a clock signal, and responding to a clock from the oscillation circuit.
A DC-DC converter for generating a negative voltage in response to the
A source or drain is connected to the output terminal of the C-DC converter.
A first transistor connected to the DC-DC converter;
A second transformer with a back gate connected to the output end of the
The semiconductor device with a termination function according to claim 1 , further comprising a resistor. 【請求項４】 前記信号入出力切り換え回路は、それぞ
れ第１の電源ラインとグランドラインの間に設けられ、
互いに直列接続された複数のインバータと、該複数のイ
ンバータのうちの最終段のインバータの入力端にゲート
が接続された第１のトランジスタと、前記最終段のイン
バータの出力端にゲートが接続された第２のトランジス
タと、該第２のトランジスタのドレイン又はソースにゲ
ートが接続された第３のトランジスタと、前記第１のト
ランジスタのドレイン又はソースにゲートが接続された
第４のトランジスタと、前記第２のトランジスタのドレ
イン又はソースにゲートが接続された第５のトランジス
タと、該第５のトランジスタと第２の電源ラインの間に
設けられた第６のトランジスタとを有することを特徴と
する請求項１又は２に記載の終端機能付半導体装置。 4. The signal input / output switching circuit according to claim 1 ,
Provided between the first power supply line and the ground line,
A plurality of inverters connected in series to each other;
Gate to the input of the last inverter in the inverter
Is connected to the first transistor connected to
A second transistor having a gate connected to the output of the converter
And a drain or source of the second transistor.
A third transistor connected to the first transistor and the first transistor.
Gate connected to drain or source of transistor
A fourth transistor and a drain of the second transistor;
Fifth transistor with gate connected to in or source
Between the fifth transistor and the second power supply line.
The semiconductor device with terminal function according to claim 1 or 2, characterized in that and a sixth transistor that is provided.