JP2992116B2 - スペクトル拡散通信におけるディジタル変調方式 - Google Patents
スペクトル拡散通信におけるディジタル変調方式Info
- Publication number
- JP2992116B2 JP2992116B2 JP10185991A JP10185991A JP2992116B2 JP 2992116 B2 JP2992116 B2 JP 2992116B2 JP 10185991 A JP10185991 A JP 10185991A JP 10185991 A JP10185991 A JP 10185991A JP 2992116 B2 JP2992116 B2 JP 2992116B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- clock
- frequency
- modulation
- reference clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Description
【０００１】
【技術分野】本発明は、スペクトル拡散通信におけるデ
ィジタル変調方式に関する。例えば、微弱無線通信、移
動体無線通信、構内無線通信に適用されるものである。
ィジタル変調方式に関する。例えば、微弱無線通信、移
動体無線通信、構内無線通信に適用されるものである。
【０００２】
【従来技術】ディジタル信号を伝送するためには、通常
電圧制御発振器を変調データで直接変調をかけるＦＳＫ
（Frequency Shift Keying：周波数シフトキーイング）
変調方式が用いられるが、この方法ではクロック周波数
が安定しないため、受信機側で擬似雑音（ＰＮ）信号の
同期はずれ、復調誤り等を引き起こす恐れがある。クロ
ック速度変調によるスペクトル拡散通信方式について
は、「最新スペクトラム拡散通信方式」（R.C.Dixon
著、立野、片岡、飯田訳，ジャテック出版、pp.125-127
昭53.11.30）に記載されている。これによれば、クロ
ック速度変調の具体的な実現方法として、ＰＬＬ（位相
同期ループ）による安定化を図ったものが紹介されてい
るが、これはアナログ信号の伝送を目的にしたもので、
ディジタル信号の伝送には適さない。本発明は、クロッ
ク速度変調を用いたスペクトル拡散通信において、ディ
ジタル情報を伝送することを目的とし、変調する擬似雑
音（ＰＮ）クロック周波数の安定化を狙ったものであ
る。
電圧制御発振器を変調データで直接変調をかけるＦＳＫ
（Frequency Shift Keying：周波数シフトキーイング）
変調方式が用いられるが、この方法ではクロック周波数
が安定しないため、受信機側で擬似雑音（ＰＮ）信号の
同期はずれ、復調誤り等を引き起こす恐れがある。クロ
ック速度変調によるスペクトル拡散通信方式について
は、「最新スペクトラム拡散通信方式」（R.C.Dixon
著、立野、片岡、飯田訳，ジャテック出版、pp.125-127
昭53.11.30）に記載されている。これによれば、クロ
ック速度変調の具体的な実現方法として、ＰＬＬ（位相
同期ループ）による安定化を図ったものが紹介されてい
るが、これはアナログ信号の伝送を目的にしたもので、
ディジタル信号の伝送には適さない。本発明は、クロッ
ク速度変調を用いたスペクトル拡散通信において、ディ
ジタル情報を伝送することを目的とし、変調する擬似雑
音（ＰＮ）クロック周波数の安定化を狙ったものであ
る。
【０００３】
【目的】本発明は、上述のごとき実情に鑑みてなされた
もので、基準周波数にディジタル論理回路によるクロッ
クを用いることにより、擬似雑音（ＰＮ）クロックの周
波数変調出力を十分安定した周波数とすることができ、
受信機側において遅延ロックループ（ＤＬＬ）の追従範
囲を超えて同期がはずれたりすることがなくなり、ディ
ジタルデータ伝送を確実に行うようにしたスペクトル拡
散通信におけるディジタル変調方式を提供することを目
的としてなされたものである。
もので、基準周波数にディジタル論理回路によるクロッ
クを用いることにより、擬似雑音（ＰＮ）クロックの周
波数変調出力を十分安定した周波数とすることができ、
受信機側において遅延ロックループ（ＤＬＬ）の追従範
囲を超えて同期がはずれたりすることがなくなり、ディ
ジタルデータ伝送を確実に行うようにしたスペクトル拡
散通信におけるディジタル変調方式を提供することを目
的としてなされたものである。
【０００４】
【構成】本発明は、上記目的を達成するために、（１）
クロック速度変調によるスペクトル拡散通信方式によ
り、ディジタル信号を伝送するディジタル変調方式にお
いて、変調データに応じて、所定の基準クロック信号、
あるいは該基準クロック信号から分周器に設定された基
準クロックの分周比Ｎ（２以上の整数）に応じたクロッ
ク数を除去した信号を出力し、該信号を位相同期ループ
（ＰＬＬ）の基準信号として入力して位相同期をかけ、
該位相同期ループ（ＰＬＬ）の出力信号を擬似雑音（Ｐ
Ｎ）発生器のクロックとすることで周波数変調をかける
こと、或いは、（２）クロック速度変調によるスペクト
ル拡散通信方式により、ディジタル信号を伝送するディ
ジタル変調方式において、変調データに応じて、所定の
基準クロック信号、あるいは該基準クロック信号から分
周器に設定された基準クロックの分周比Ｎ（２以上の整
数）に応じたクロック数を除去した信号を出力し、該信
号を擬似雑音（ＰＮ）クロックの周波数まで分周し、該
分周した信号を擬似雑音（ＰＮ）発生器のクロックとす
ることで周波数変調をかけること、或いは、（３）クロ
ック速度変調によるスペクトル拡散通信方式により、デ
ィジタル信号を伝送するディジタル変調方式において、
変調データに応じて、所定の基準クロック信号、あるい
は該基準クロック信号から分周器に設定された基準クロ
ックの分周比Ｎ（２以上の整数）に応じたクロック数を
除去あるいは付加した信号を出力し、該信号を位相同期
ループ（ＰＬＬ）の基準信号として入力して位相同期を
かけ、該位相同期ループ（ＰＬＬ）の出力信号を擬似雑
音（ＰＮ）発生器のクロックとすることで周波数変調を
かけること、或いは、（４）クロック速度変調によるス
ペクトル拡散通信方式により、ディジタル信号を伝送す
るディジタル変調方式において、変調データに応じて、
所定の基準クロック信号、あるいは該基準クロック信号
から分周器に設定された基準クロックの分周比Ｎ（２以
上の整数）に応じたクロック数を除去あるいは付加した
信号を出力し、該信号を擬似雑音（ＰＮ）クロックの周
波数まで分周し、該分周した信号を擬似雑音（ＰＮ）発
生器のクロックとすることで周波数変調をかけること、
或いは、（５）クロック速度変調によるスペクトル拡散
通信方式により、ディジタル信号を伝送するディジタル
変 調方式において、変調データに応じて、擬似雑音（Ｐ
Ｎ）クロックをＭ（２以上の整数）分周した周波数の基
準クロック信号と、該基準クロック信号から基準クロッ
クの分周比（２以上の整数）に応じたクロック数を除去
あるいは付加した信号を出力し、該信号を位相同期ルー
プ（ＰＬＬ）の基準信号とし、該位相同期ループ（ＰＬ
Ｌ）の出力信号をＭ分周した信号を該位相同期ループ
（ＰＬＬ）の比較信号として入力して位相同期をかけ、
該位相同期ループ（ＰＬＬ）の出力を擬似雑音（ＰＮ）
発生器のクロックとすることで周波数変調をかけること
を特徴としたものである。以下、本発明の実施例に基づ
いて説明する。
クロック速度変調によるスペクトル拡散通信方式によ
り、ディジタル信号を伝送するディジタル変調方式にお
いて、変調データに応じて、所定の基準クロック信号、
あるいは該基準クロック信号から分周器に設定された基
準クロックの分周比Ｎ（２以上の整数）に応じたクロッ
ク数を除去した信号を出力し、該信号を位相同期ループ
（ＰＬＬ）の基準信号として入力して位相同期をかけ、
該位相同期ループ（ＰＬＬ）の出力信号を擬似雑音（Ｐ
Ｎ）発生器のクロックとすることで周波数変調をかける
こと、或いは、（２）クロック速度変調によるスペクト
ル拡散通信方式により、ディジタル信号を伝送するディ
ジタル変調方式において、変調データに応じて、所定の
基準クロック信号、あるいは該基準クロック信号から分
周器に設定された基準クロックの分周比Ｎ（２以上の整
数）に応じたクロック数を除去した信号を出力し、該信
号を擬似雑音（ＰＮ）クロックの周波数まで分周し、該
分周した信号を擬似雑音（ＰＮ）発生器のクロックとす
ることで周波数変調をかけること、或いは、（３）クロ
ック速度変調によるスペクトル拡散通信方式により、デ
ィジタル信号を伝送するディジタル変調方式において、
変調データに応じて、所定の基準クロック信号、あるい
は該基準クロック信号から分周器に設定された基準クロ
ックの分周比Ｎ（２以上の整数）に応じたクロック数を
除去あるいは付加した信号を出力し、該信号を位相同期
ループ（ＰＬＬ）の基準信号として入力して位相同期を
かけ、該位相同期ループ（ＰＬＬ）の出力信号を擬似雑
音（ＰＮ）発生器のクロックとすることで周波数変調を
かけること、或いは、（４）クロック速度変調によるス
ペクトル拡散通信方式により、ディジタル信号を伝送す
るディジタル変調方式において、変調データに応じて、
所定の基準クロック信号、あるいは該基準クロック信号
から分周器に設定された基準クロックの分周比Ｎ（２以
上の整数）に応じたクロック数を除去あるいは付加した
信号を出力し、該信号を擬似雑音（ＰＮ）クロックの周
波数まで分周し、該分周した信号を擬似雑音（ＰＮ）発
生器のクロックとすることで周波数変調をかけること、
或いは、（５）クロック速度変調によるスペクトル拡散
通信方式により、ディジタル信号を伝送するディジタル
変 調方式において、変調データに応じて、擬似雑音（Ｐ
Ｎ）クロックをＭ（２以上の整数）分周した周波数の基
準クロック信号と、該基準クロック信号から基準クロッ
クの分周比（２以上の整数）に応じたクロック数を除去
あるいは付加した信号を出力し、該信号を位相同期ルー
プ（ＰＬＬ）の基準信号とし、該位相同期ループ（ＰＬ
Ｌ）の出力信号をＭ分周した信号を該位相同期ループ
（ＰＬＬ）の比較信号として入力して位相同期をかけ、
該位相同期ループ（ＰＬＬ）の出力を擬似雑音（ＰＮ）
発生器のクロックとすることで周波数変調をかけること
を特徴としたものである。以下、本発明の実施例に基づ
いて説明する。
【０００５】図１は、本発明によるスペクトル拡散通信
におけるディジタル変調方式の一実施例を説明するため
の送信機の回路構成図で、図中、１は水晶発振器、２は
分周器、３はＤフリップフロップ、４，７，８はＡＮＤ
ゲート回路、５，６はインバータ、９はＯＲゲート回
路、１０は位相比較器、１１はループフィルタ、１２は
電圧制御発振器（ＶＣＯ：Voltage ControlledOscillat
or）、１３は位相 同期ループ（ＰＬＬ：Phase Locked
Loop）、１４は擬似雑音（ＰＮ：Pseudo Noise）信号発
生器、１５は周波数変換回路、１６は電力増幅回路であ
る。また、図２（ａ）〜（ｈ）は、変調時の信号波形と
復調信号の様子を示す図で、ここで基準クロックの分周
比Ｎ＝８、変調データレートと基準クロックの比ｋ＝１
６としている。
におけるディジタル変調方式の一実施例を説明するため
の送信機の回路構成図で、図中、１は水晶発振器、２は
分周器、３はＤフリップフロップ、４，７，８はＡＮＤ
ゲート回路、５，６はインバータ、９はＯＲゲート回
路、１０は位相比較器、１１はループフィルタ、１２は
電圧制御発振器（ＶＣＯ：Voltage ControlledOscillat
or）、１３は位相 同期ループ（ＰＬＬ：Phase Locked
Loop）、１４は擬似雑音（ＰＮ：Pseudo Noise）信号発
生器、１５は周波数変換回路、１６は電力増幅回路であ
る。また、図２（ａ）〜（ｈ）は、変調時の信号波形と
復調信号の様子を示す図で、ここで基準クロックの分周
比Ｎ＝８、変調データレートと基準クロックの比ｋ＝１
６としている。
【０００６】水晶発振器１の出力周波数は、擬似雑音
（ＰＮ）信号の基準クロック周波数ｆｃとし、該基準ク
ロック周波数ｆｃを分周器２によって１／Ｎに分周する
（図２（ｂ））。次に変調データ図２（ａ）をＤフリッ
プフロップ３により分周したクロック周波数ｆｃ／Ｎに
同期させる。分周したクロックを変調データでゲートを
かけることにより変調データが“１”のときだけ分周し
たクロックがＡＮＤゲート回路から出力される（図２
（ｅ））。一方、インバータ５により基準クロック図２
（ｃ）の反転クロックｆｃｉ（図２（ｄ））を用意し、
次のインバータ６、ＡＮＤゲート回路７、ＯＲゲート回
路９のロジックによって分周クロックがＨのとき反転ク
ロックｆｃｉを出力し、Ｌのとき基準クロックｆｃを出
力する。したがって、変調データが“１"のあいだ、分
周クロックの半分の周期毎、基準クロックｆｃと反転ク
ロックfciが交互に出力される（図２（ｆ））ことにな
る。これらの操作により、分周クロックの１周期毎、１
クロックだけクロック数が減るのでそのぶん周波数が小
さくなる。
（ＰＮ）信号の基準クロック周波数ｆｃとし、該基準ク
ロック周波数ｆｃを分周器２によって１／Ｎに分周する
（図２（ｂ））。次に変調データ図２（ａ）をＤフリッ
プフロップ３により分周したクロック周波数ｆｃ／Ｎに
同期させる。分周したクロックを変調データでゲートを
かけることにより変調データが“１”のときだけ分周し
たクロックがＡＮＤゲート回路から出力される（図２
（ｅ））。一方、インバータ５により基準クロック図２
（ｃ）の反転クロックｆｃｉ（図２（ｄ））を用意し、
次のインバータ６、ＡＮＤゲート回路７、ＯＲゲート回
路９のロジックによって分周クロックがＨのとき反転ク
ロックｆｃｉを出力し、Ｌのとき基準クロックｆｃを出
力する。したがって、変調データが“１"のあいだ、分
周クロックの半分の周期毎、基準クロックｆｃと反転ク
ロックfciが交互に出力される（図２（ｆ））ことにな
る。これらの操作により、分周クロックの１周期毎、１
クロックだけクロック数が減るのでそのぶん周波数が小
さくなる。
【０００７】この信号を位相比較器１０、ループフィル
タ１１、電圧制御発振器（ＶＣＯ）１２からなる位相同
期ループ（ＰＬＬ）１３の基準信号入力に入力する。こ
れにより、変調データが“０”のときは基準クロックｆ
ｃに同期して安定な擬似雑音（ＰＮ）クロックを発生す
る。また、変調データが“１”のときは図２（ｆ）に示
す信号に同期させるため、位相の急激な変化をなまら
せ、なめらかに位相が変化するようにする。この様子を
図２（ｇ）に示す。こうすることにより受信機側での急
激な位相変化による同期はずれを防ぐことができる。変
調データが“１”のあいだの平均周波数をｆL（＜ｆ
ｃ）とする。
タ１１、電圧制御発振器（ＶＣＯ）１２からなる位相同
期ループ（ＰＬＬ）１３の基準信号入力に入力する。こ
れにより、変調データが“０”のときは基準クロックｆ
ｃに同期して安定な擬似雑音（ＰＮ）クロックを発生す
る。また、変調データが“１”のときは図２（ｆ）に示
す信号に同期させるため、位相の急激な変化をなまら
せ、なめらかに位相が変化するようにする。この様子を
図２（ｇ）に示す。こうすることにより受信機側での急
激な位相変化による同期はずれを防ぐことができる。変
調データが“１”のあいだの平均周波数をｆL（＜ｆ
ｃ）とする。
【０００８】以上の操作により、擬似雑音（ＰＮ）信号
のクロック周波数は、変調データが“１”の時ｆL，
“０”の時ｆｈ（＝ｆｃ）となり、擬似雑音（ＰＮ）信
号のクロックに周波数シフト変調（ＦＳＫ）がかかる。
このとき、位相同期ループ（ＰＬＬ）の基準信号入力は
ディジタル論理回路によるものであるから非常に安定で
あり、しかも位相同期（ＰＬＬ）がかかっているので、
ｆｈ（＝ｆｃ）およびｆLは非常に安定した周波数とな
る。したがって、受信機側において擬似雑音（ＰＮ）ク
ロック周波数が遅延ロックループ（ＤＬＬ）の追従範囲
をこえてしまう恐れがなくなる。また、この方法によれ
ば分周比Ｎを変えることで平均周波数ｆLを変えること
ができ、したがってＦＳＫ（周波数シフトキーイング）
の変調指数を変えることができる。
のクロック周波数は、変調データが“１”の時ｆL，
“０”の時ｆｈ（＝ｆｃ）となり、擬似雑音（ＰＮ）信
号のクロックに周波数シフト変調（ＦＳＫ）がかかる。
このとき、位相同期ループ（ＰＬＬ）の基準信号入力は
ディジタル論理回路によるものであるから非常に安定で
あり、しかも位相同期（ＰＬＬ）がかかっているので、
ｆｈ（＝ｆｃ）およびｆLは非常に安定した周波数とな
る。したがって、受信機側において擬似雑音（ＰＮ）ク
ロック周波数が遅延ロックループ（ＤＬＬ）の追従範囲
をこえてしまう恐れがなくなる。また、この方法によれ
ば分周比Ｎを変えることで平均周波数ｆLを変えること
ができ、したがってＦＳＫ（周波数シフトキーイング）
の変調指数を変えることができる。
【０００９】次に位相同期ループ（ＰＬＬ）からの出力
クロック（図２（ｇ））を擬似雑音（ＰＮ）信号発生器
１４のクロックとして入力し擬似雑音（ＰＮ）信号を発
生させる。この信号に搬送波周波数をかけて周波数変換
回路１５により周波数変換を行い、電力増幅回路１６で
信号を増幅したのちアンテナから電波を出力する。
クロック（図２（ｇ））を擬似雑音（ＰＮ）信号発生器
１４のクロックとして入力し擬似雑音（ＰＮ）信号を発
生させる。この信号に搬送波周波数をかけて周波数変換
回路１５により周波数変換を行い、電力増幅回路１６で
信号を増幅したのちアンテナから電波を出力する。
【００１０】図３は、本発明によるスペクトル拡散通信
におけるディジタル変調方式の一実施例を説明するため
の受信機の回路構成図で、図中、２１は無線周波数（Ｒ
Ｆ）増幅回路、２２は周波数変換回路、２３は相関ネッ
トワーク、２４はループフィルタ、２５は電圧制御発振
器（ＶＣＯ）、２６は擬似雑音（ＰＮ）信号発生器、２
７は遅延ロックループ（ＤＬＬ）、２８は識別回路、２
９はタイミング生成回路である。
におけるディジタル変調方式の一実施例を説明するため
の受信機の回路構成図で、図中、２１は無線周波数（Ｒ
Ｆ）増幅回路、２２は周波数変換回路、２３は相関ネッ
トワーク、２４はループフィルタ、２５は電圧制御発振
器（ＶＣＯ）、２６は擬似雑音（ＰＮ）信号発生器、２
７は遅延ロックループ（ＤＬＬ）、２８は識別回路、２
９はタイミング生成回路である。
【００１１】アンテナから入力された信号は周波数変換
回路２２により中間周波数に落とされ、相関ネットワー
ク２３、ループフィルタ２４、電圧制御発振器（ＶＣ
Ｏ）２５、擬似雑音（ＰＮ）信号発生器２６からなる遅
延ロックループ（ＤＬＬ）２７に入力される。この遅延
ロックループ（ＤＬＬ）２７によって、擬似雑音（Ｐ
Ｎ）信号の同期をとるとともに、電圧制御発振器（ＶＣ
Ｏ）２５の制御電圧、すなわちループフィルタ２４の出
力には、ＦＳＫ変調された擬似雑音（ＰＮ）クロックの
復調信号が出力される（図２（ｈ））。この信号から位
相同期ループ（ＰＬＬ）等のタイミング生成回路２９に
よりデータのクロックタイミングを再生し、識別回路２
８でデータの“１”，“０”を判断することにより復調
データを得ることができる。
回路２２により中間周波数に落とされ、相関ネットワー
ク２３、ループフィルタ２４、電圧制御発振器（ＶＣ
Ｏ）２５、擬似雑音（ＰＮ）信号発生器２６からなる遅
延ロックループ（ＤＬＬ）２７に入力される。この遅延
ロックループ（ＤＬＬ）２７によって、擬似雑音（Ｐ
Ｎ）信号の同期をとるとともに、電圧制御発振器（ＶＣ
Ｏ）２５の制御電圧、すなわちループフィルタ２４の出
力には、ＦＳＫ変調された擬似雑音（ＰＮ）クロックの
復調信号が出力される（図２（ｈ））。この信号から位
相同期ループ（ＰＬＬ）等のタイミング生成回路２９に
よりデータのクロックタイミングを再生し、識別回路２
８でデータの“１”，“０”を判断することにより復調
データを得ることができる。
【００１２】次に、擬似雑音（ＰＮ）クロックに本発明
によってＦＳＫ（Frequency ShiftKeying：周波数シフ
トキーイング）変調をかけたときの変調指数を示す。変
調データのデータレート：ｆｄ（周期Ｔｄ＝１／ｆ
ｄ）、基準クロック：ｆｃとし、ｆｃ＝ｋ・ｆｄ（ｋは
正の整数）の関係があるとする。基準クロックの分周比
をＮとすると分周クロックの周波数はｆｂ＝ｆｃ／Ｎ＝
ｋ・ｆｄ／ＮここでＮはＮ≧２の整数、ｆｂ≧ｆｄであ
るのでｋはｋ≧２の整数となる。変調データが“１”の
時の変調された擬似雑音（ＰＮ）クロックの周波数ｆL
は、図２（ｆ）から分周クロックの１周期（１／ｆｂ）
毎に基準クロックが１クロック減ることになるから、 ｆL＝(Ｎ−１)／(１／ｆｂ)＝[(Ｎ−１)／Ｎ]・ｆｃ となる。したがって、変調指数ｍは、それぞれの周波数
の差にデータの周期をかけることで求められるから ｍ＝（ｆｈ−ｆL）・Ｔｄ ＝｛ｆｃ−（Ｎ−１）・ｆｃ／Ｎ｝・Ｔｄ ＝ｆｃ／（Ｎ・ｆｄ） ｆｃ＝ｋ・ｆｄであるから ｍ＝ｋ／Ｎ となる。したがって、変調データと基準クロックの比ｋ
はあらかじめ与えられている値であるから、擬似雑音
（ＰＮ）信号の基準クロックの分周比Ｎによって変調指
数を上式のように変えることができることが分かる。た
だし、与えられた条件により １≦ｍ≦ｋ／２である。
によってＦＳＫ（Frequency ShiftKeying：周波数シフ
トキーイング）変調をかけたときの変調指数を示す。変
調データのデータレート：ｆｄ（周期Ｔｄ＝１／ｆ
ｄ）、基準クロック：ｆｃとし、ｆｃ＝ｋ・ｆｄ（ｋは
正の整数）の関係があるとする。基準クロックの分周比
をＮとすると分周クロックの周波数はｆｂ＝ｆｃ／Ｎ＝
ｋ・ｆｄ／ＮここでＮはＮ≧２の整数、ｆｂ≧ｆｄであ
るのでｋはｋ≧２の整数となる。変調データが“１”の
時の変調された擬似雑音（ＰＮ）クロックの周波数ｆL
は、図２（ｆ）から分周クロックの１周期（１／ｆｂ）
毎に基準クロックが１クロック減ることになるから、 ｆL＝(Ｎ−１)／(１／ｆｂ)＝[(Ｎ−１)／Ｎ]・ｆｃ となる。したがって、変調指数ｍは、それぞれの周波数
の差にデータの周期をかけることで求められるから ｍ＝（ｆｈ−ｆL）・Ｔｄ ＝｛ｆｃ−（Ｎ−１）・ｆｃ／Ｎ｝・Ｔｄ ＝ｆｃ／（Ｎ・ｆｄ） ｆｃ＝ｋ・ｆｄであるから ｍ＝ｋ／Ｎ となる。したがって、変調データと基準クロックの比ｋ
はあらかじめ与えられている値であるから、擬似雑音
（ＰＮ）信号の基準クロックの分周比Ｎによって変調指
数を上式のように変えることができることが分かる。た
だし、与えられた条件により １≦ｍ≦ｋ／２である。
【００１３】上述したものにおいては、位相同期ループ
（ＰＬＬ）を使用していたが、位相同期ループ（ＰＬ
Ｌ）は回路が複雑かつ高価であり、回路定数の計算も面
倒であるという点がある。その点を解決するためには、
以下に説明する本発明による他の実施例によればよい。
図４は、本発明によるスペクトル拡散通信におけるディ
ジタル変調方式の他の実施例を説明するための送信機の
回路構成図で、図中、３０は分周器で、その他図１と同
じ作用をする部分は同一の参照番号を付してある。ま
た、図５（ａ）〜（ｈ）は、変調時の信号波形と復調信
号の様子を示す図である。
（ＰＬＬ）を使用していたが、位相同期ループ（ＰＬ
Ｌ）は回路が複雑かつ高価であり、回路定数の計算も面
倒であるという点がある。その点を解決するためには、
以下に説明する本発明による他の実施例によればよい。
図４は、本発明によるスペクトル拡散通信におけるディ
ジタル変調方式の他の実施例を説明するための送信機の
回路構成図で、図中、３０は分周器で、その他図１と同
じ作用をする部分は同一の参照番号を付してある。ま
た、図５（ａ）〜（ｈ）は、変調時の信号波形と復調信
号の様子を示す図である。
【００１４】水晶発振器１の出力周波数ｆｃは、擬似雑
音（ＰＮ）クロック周波数のＭ倍とし、該基準クロック
周波数ｆｃを分周器２によって１／Ｎに分周する（図５
（ｂ））。次に変調データ図５（ａ）をＤフリップフロ
ップ３により分周したクロック周波数ｆｃ／Ｎに同期さ
せる。分周したクロックを変調データでゲートをかける
ことにより変調データが“１”のときだけ分周したクロ
ックがＡＮＤゲート回路から出力される（図５
（ｅ））。一方、インバータ５により基準クロック図５
（ｃ）の反転クロックｆｃｉ（図５（ｄ））を用意し、
次のインバータ６、ＡＮＤゲート回路７、ＯＲゲート回
路９のロジックによって分周クロックがＨのとき反転ク
ロックｆｃｉを出力し、Ｌのとき基準クロックｆｃを出
力する。したがって、変調データが“１”のあいだ、分
周クロックの半分の周期毎、基準クロックｆｃと反転ク
ロックｆｃｉが交互に出力される（図５（ｆ））ことに
なる。これらの操作により、分周クロックの１周期毎、
１クロックだけクロック数が減るのでそのぶん周波数が
小さくなる。
音（ＰＮ）クロック周波数のＭ倍とし、該基準クロック
周波数ｆｃを分周器２によって１／Ｎに分周する（図５
（ｂ））。次に変調データ図５（ａ）をＤフリップフロ
ップ３により分周したクロック周波数ｆｃ／Ｎに同期さ
せる。分周したクロックを変調データでゲートをかける
ことにより変調データが“１”のときだけ分周したクロ
ックがＡＮＤゲート回路から出力される（図５
（ｅ））。一方、インバータ５により基準クロック図５
（ｃ）の反転クロックｆｃｉ（図５（ｄ））を用意し、
次のインバータ６、ＡＮＤゲート回路７、ＯＲゲート回
路９のロジックによって分周クロックがＨのとき反転ク
ロックｆｃｉを出力し、Ｌのとき基準クロックｆｃを出
力する。したがって、変調データが“１”のあいだ、分
周クロックの半分の周期毎、基準クロックｆｃと反転ク
ロックｆｃｉが交互に出力される（図５（ｆ））ことに
なる。これらの操作により、分周クロックの１周期毎、
１クロックだけクロック数が減るのでそのぶん周波数が
小さくなる。
【００１５】この信号を分周器３０によるＭ分周するこ
とで擬似雑音（ＰＮ）クロックを得る。これにより、変
調データが“０”のときは基準クロックｆｃにＭ分周し
た安定な擬似雑音（ＰＮ）クロックを発生する。また、
変調データが“１”のときは図５（ｆ）に示す信号をＭ
分周するため、位相の急激な変化をなまらせ、なめらか
に位相が変化するようにする。この様子を図５（ｇ）に
示す。こうすることにより受信機側での急激な位相変化
による同期はずれを防ぐことができる。変調データが
“１”のあいだの平均周波数をｆL（＜ｆｃ）とする。
とで擬似雑音（ＰＮ）クロックを得る。これにより、変
調データが“０”のときは基準クロックｆｃにＭ分周し
た安定な擬似雑音（ＰＮ）クロックを発生する。また、
変調データが“１”のときは図５（ｆ）に示す信号をＭ
分周するため、位相の急激な変化をなまらせ、なめらか
に位相が変化するようにする。この様子を図５（ｇ）に
示す。こうすることにより受信機側での急激な位相変化
による同期はずれを防ぐことができる。変調データが
“１”のあいだの平均周波数をｆL（＜ｆｃ）とする。
【００１６】以上の操作により、擬似雑音（ＰＮ）信号
のクロック周波数は、変調データが“１”の時ｆL，
“０”の時ｆｈ（＝ｆｃ／Ｍ）となり、擬似雑音（Ｐ
Ｎ）信号のクロックに周波数シフト変調（ＦＳＫ）がか
かる。以上の擬似雑音（ＰＮ）クロックの生成は、ディ
ジタル論理回路によるものであるから、ｆｈおよびｆL
は非常に安定した周波数となる。したがって、受信機側
において擬似雑音（ＰＮ）クロック周波数が遅延ロック
ループ（ＤＬＬ）の追従範囲をこえてしまう恐れがなく
なる。また、この方法によれば分周比ＮおよびＭを変え
ることで平均周波数ｆLを変えることができ、したがっ
てＦＳＫ（周波数シフトキーイング）の変調指数を変え
ることができる。
のクロック周波数は、変調データが“１”の時ｆL，
“０”の時ｆｈ（＝ｆｃ／Ｍ）となり、擬似雑音（Ｐ
Ｎ）信号のクロックに周波数シフト変調（ＦＳＫ）がか
かる。以上の擬似雑音（ＰＮ）クロックの生成は、ディ
ジタル論理回路によるものであるから、ｆｈおよびｆL
は非常に安定した周波数となる。したがって、受信機側
において擬似雑音（ＰＮ）クロック周波数が遅延ロック
ループ（ＤＬＬ）の追従範囲をこえてしまう恐れがなく
なる。また、この方法によれば分周比ＮおよびＭを変え
ることで平均周波数ｆLを変えることができ、したがっ
てＦＳＫ（周波数シフトキーイング）の変調指数を変え
ることができる。
【００１７】次に擬似雑音（ＰＮ）クロック（図５
（ｇ））を擬似雑音（ＰＮ）信号発生器１４のクロック
として入力し擬似雑音（ＰＮ）信号を発生させる。この
信号に搬送波周波数をかけて周波数変換回路１５により
周波数変換を行い、電力増幅回路１６で信号を増幅した
のちアンテナから電波を出力する。なお、この実施例に
おける受信機の回路構成については、図３で説明したも
のと同じである。
（ｇ））を擬似雑音（ＰＮ）信号発生器１４のクロック
として入力し擬似雑音（ＰＮ）信号を発生させる。この
信号に搬送波周波数をかけて周波数変換回路１５により
周波数変換を行い、電力増幅回路１６で信号を増幅した
のちアンテナから電波を出力する。なお、この実施例に
おける受信機の回路構成については、図３で説明したも
のと同じである。
【００１８】次に、擬似雑音（ＰＮ）クロックに本発明
によってＦＳＫ（Frequency ShiftKeying：周波数シフ
トキーイング）変調をかけたときの変調指数を示す。 変調データのデータレート：ｆｄ（周期Ｔｄ＝１／ｆ
ｄ）、基準クロック：ｆｃとし、ｆｃ＝ｋ・ｆｄ（ｋは
正の整数）の関係があるとする。基準クロックの分周比
をＮとすると分周クロックの周波数はｆｂ＝ｆｃ／Ｎ＝
ｋ・ｆｄ／ＮここでＮはＮ≧２の整数、ｆｂ≧ｆｄであ
るのでｋはｋ≧２の整数となる。また、擬似雑音（Ｐ
Ｎ）クロックは、基準クロックをＭ分周して得るとす
る。変調データが“１”の時の変調された擬似雑音（Ｐ
Ｎ）クロックの周波数ｆLは、図５（ｆ）から分周クロ
ックの１周期（１／ｆｂ）毎に基準クロックが１クロッ
ク減ることになるから、Ｍ分周する前の信号（図５
（ｆ）の周波数ｆL′は ｆL′＝(Ｎ−１)／(１／ｆｂ)＝[(Ｎ−１)／Ｎ]・ｆｃ となる。擬似雑音（ＰＮ）クロックを得るためにＭ分周
するので、 ｆL＝［(Ｎ−１)／Ｎ・Ｍ］・ｆｃ したがって、変調指数ｍは、それぞれの周波数の差にデ
ータの周期をかけることで求められるから ｍ＝（ｆｈ−ｆL）・Ｔｄ ＝｛ｆｃ−（Ｎ−１）・ｆｃ／Ｎ・Ｍ｝・Ｔｄ ＝ｆｃ／Ｎ・Ｍ・ｆｄ ｆｃ＝ｋ・ｆｄであるから ｍ＝ｋ／（Ｎ・Ｍ） となる。
によってＦＳＫ（Frequency ShiftKeying：周波数シフ
トキーイング）変調をかけたときの変調指数を示す。 変調データのデータレート：ｆｄ（周期Ｔｄ＝１／ｆ
ｄ）、基準クロック：ｆｃとし、ｆｃ＝ｋ・ｆｄ（ｋは
正の整数）の関係があるとする。基準クロックの分周比
をＮとすると分周クロックの周波数はｆｂ＝ｆｃ／Ｎ＝
ｋ・ｆｄ／ＮここでＮはＮ≧２の整数、ｆｂ≧ｆｄであ
るのでｋはｋ≧２の整数となる。また、擬似雑音（Ｐ
Ｎ）クロックは、基準クロックをＭ分周して得るとす
る。変調データが“１”の時の変調された擬似雑音（Ｐ
Ｎ）クロックの周波数ｆLは、図５（ｆ）から分周クロ
ックの１周期（１／ｆｂ）毎に基準クロックが１クロッ
ク減ることになるから、Ｍ分周する前の信号（図５
（ｆ）の周波数ｆL′は ｆL′＝(Ｎ−１)／(１／ｆｂ)＝[(Ｎ−１)／Ｎ]・ｆｃ となる。擬似雑音（ＰＮ）クロックを得るためにＭ分周
するので、 ｆL＝［(Ｎ−１)／Ｎ・Ｍ］・ｆｃ したがって、変調指数ｍは、それぞれの周波数の差にデ
ータの周期をかけることで求められるから ｍ＝（ｆｈ−ｆL）・Ｔｄ ＝｛ｆｃ−（Ｎ−１）・ｆｃ／Ｎ・Ｍ｝・Ｔｄ ＝ｆｃ／Ｎ・Ｍ・ｆｄ ｆｃ＝ｋ・ｆｄであるから ｍ＝ｋ／（Ｎ・Ｍ） となる。
【００１９】したがって、変調データと基準クロックの
比ｋはあらかじめ与えられている値であるから、擬似雑
音（ＰＮ）信号の基準クロックの分周比Ｎと擬似雑音
（ＰＮ）クロックを得るための分周比Ｍによって変調指
数を上式のように変えることができることが分かる。た
だし、与えられた条件により １≦ｍ≦ｋ／２である。
比ｋはあらかじめ与えられている値であるから、擬似雑
音（ＰＮ）信号の基準クロックの分周比Ｎと擬似雑音
（ＰＮ）クロックを得るための分周比Ｍによって変調指
数を上式のように変えることができることが分かる。た
だし、与えられた条件により １≦ｍ≦ｋ／２である。
【００２０】また、中心周波数に対して、周波数を低く
するようにしか周波数変調をかけることができない場合
には、受信側では変調指数が変わるたびに低い方に中心
周波数が変わることになり、復調の際の判定レベルの調
整を必要とするが、この点を解決するためには、以下に
説明する本発明による更に他の実施例によればよい。図
６は、本発明によるスペクトル拡散通信におけるディジ
タル変調方式の更に他の実施例を示す図で、図中、３１
は水晶発振器、３２，３４は１／２分周器、３３は１／
Ｎ分周器、３５，３６はＤフリップフロップ、３８ａ〜
３８ｆはＡＮＤゲート回路、３９ａ〜３９ｆはインバー
タ、４０はＯＲゲート回路で、その他第１図と同じ作用
をする部分は同一の参照番号を付してある。
するようにしか周波数変調をかけることができない場合
には、受信側では変調指数が変わるたびに低い方に中心
周波数が変わることになり、復調の際の判定レベルの調
整を必要とするが、この点を解決するためには、以下に
説明する本発明による更に他の実施例によればよい。図
６は、本発明によるスペクトル拡散通信におけるディジ
タル変調方式の更に他の実施例を示す図で、図中、３１
は水晶発振器、３２，３４は１／２分周器、３３は１／
Ｎ分周器、３５，３６はＤフリップフロップ、３８ａ〜
３８ｆはＡＮＤゲート回路、３９ａ〜３９ｆはインバー
タ、４０はＯＲゲート回路で、その他第１図と同じ作用
をする部分は同一の参照番号を付してある。
【００２１】また、変調時の信号波形と復調信号の様子
を図７、図８に示すが、図７は変調データが“１”の
時、図８は変調データが“０”の時である。ここで基準
クロックの分周比Ｎ＝４としている。水晶発振器３１の
出力周波数は、擬似雑音（ＰＮ）信号の基準クロック周
波数ｆｃの２倍の２ｆｃとし（図７（ｄ））、１／２分
周器３２によって基準クロックｆｃ（図７（ｅ））を得
る。このｆｃを分周器３３によって１／Ｎに分周し（図
７（ｂ））、さらに１／２分周器３４によりｆｃ／２Ｎ
（図７（ｃ））に分周する。次に変調データをＤフリッ
プフロップ３５により分周したクロックｆｃ／２Ｎに同
期させる。
を図７、図８に示すが、図７は変調データが“１”の
時、図８は変調データが“０”の時である。ここで基準
クロックの分周比Ｎ＝４としている。水晶発振器３１の
出力周波数は、擬似雑音（ＰＮ）信号の基準クロック周
波数ｆｃの２倍の２ｆｃとし（図７（ｄ））、１／２分
周器３２によって基準クロックｆｃ（図７（ｅ））を得
る。このｆｃを分周器３３によって１／Ｎに分周し（図
７（ｂ））、さらに１／２分周器３４によりｆｃ／２Ｎ
（図７（ｃ））に分周する。次に変調データをＤフリッ
プフロップ３５により分周したクロックｆｃ／２Ｎに同
期させる。
【００２２】図７により変調データが“１”のときの信
号を説明する。Ｎ分周クロックが“１”、２Ｎ分周クロ
ックが“１”のとき、基準クロックをその２倍の周波数
クロック２ｆｃの負信号で１／４周期遅らせた信号
（Ａ）を出力する。Ｎ分周クロックが“０”，２Ｎ分周
クロックが“１”のとき、基準信号（Ｂ）を出力する。
Ｎ分周クロックが“１”、２Ｎ分周クロックが“０”の
とき、信号（Ａ）の負信号（Ｃ）を出力する。Ｎ分周ク
ロックが“０”、２Ｎ分周クロックが“０”のとき、基
準信号の負信号（Ｄ）を出力する。したがって、変調デ
ータが“１”のあいだ、Ｎ分周クロックの半分の周期
毎、信号（Ａ）,（Ｂ）,（Ｃ）,（Ｄ）が順番に出力さ
れる（図７（ｆ））ことになる。これらの操作により、
２Ｎ分周クロックの１周期毎、１クロックだけクロック
数が増えるのでその分周波数が大きくなる。
号を説明する。Ｎ分周クロックが“１”、２Ｎ分周クロ
ックが“１”のとき、基準クロックをその２倍の周波数
クロック２ｆｃの負信号で１／４周期遅らせた信号
（Ａ）を出力する。Ｎ分周クロックが“０”，２Ｎ分周
クロックが“１”のとき、基準信号（Ｂ）を出力する。
Ｎ分周クロックが“１”、２Ｎ分周クロックが“０”の
とき、信号（Ａ）の負信号（Ｃ）を出力する。Ｎ分周ク
ロックが“０”、２Ｎ分周クロックが“０”のとき、基
準信号の負信号（Ｄ）を出力する。したがって、変調デ
ータが“１”のあいだ、Ｎ分周クロックの半分の周期
毎、信号（Ａ）,（Ｂ）,（Ｃ）,（Ｄ）が順番に出力さ
れる（図７（ｆ））ことになる。これらの操作により、
２Ｎ分周クロックの１周期毎、１クロックだけクロック
数が増えるのでその分周波数が大きくなる。
【００２３】図８により変調データが“０”のときの信
号を説明する。Ｎ分周クロックが“１”，２Ｎ分周クロ
ックが“１”のとき、基準クロックをその２倍の周波数
クロック２ｆｃの負信号で１／４周期遅らせた信号
（Ａ）を出力する。Ｎ分周クロックが“０”、２Ｎ分周
クロックが“１”のとき、基準信号の負信号（Ｄ′）を
出力する。Ｎ分周クロックが“１”、２Ｎ分周クロック
が“０”のとき、信号（Ａ）の負信号（Ｃ）を出力す
る。Ｎ分周クロックが“０”、２Ｎ分周クロックが
“０”のとき、基準信号（Ｂ′）を出力する。したがっ
て、変調データ“０”のあいだ、Ｎ分周クロックの半分
の周期毎、信号（Ａ）,（Ｄ′）,（Ｃ）,（Ｂ′）が順
番に出力される（図８（ｆ））ことになる。これらの操
作により、２Ｎ分周クロックの１周期毎、１クロックだ
けクロック数が減るのでその分周波数が小さくなる。こ
の信号を位相比較器１０、ループフィルタ１１、電圧制
御発振器（ＶＣＯ）１２からなる位相同期ループ（ＰＬ
Ｌ）１３の基準信号入力に入力する。これにより、位相
の急激な変化をなまらせ、なめらかに位相が変化するよ
うにする。この様子を図７（ｇ）、図８（ｇ）に示す。
こうすることにより受信機側での急激まな位相変化によ
る同期はずれを防ぐことができる。変調データが“１”
のあいだの平均周波数をｆｈ（＞ｆｃ）、“０”のあい
だの平均周波数をｆL（＜ｆｃ）とする。
号を説明する。Ｎ分周クロックが“１”，２Ｎ分周クロ
ックが“１”のとき、基準クロックをその２倍の周波数
クロック２ｆｃの負信号で１／４周期遅らせた信号
（Ａ）を出力する。Ｎ分周クロックが“０”、２Ｎ分周
クロックが“１”のとき、基準信号の負信号（Ｄ′）を
出力する。Ｎ分周クロックが“１”、２Ｎ分周クロック
が“０”のとき、信号（Ａ）の負信号（Ｃ）を出力す
る。Ｎ分周クロックが“０”、２Ｎ分周クロックが
“０”のとき、基準信号（Ｂ′）を出力する。したがっ
て、変調データ“０”のあいだ、Ｎ分周クロックの半分
の周期毎、信号（Ａ）,（Ｄ′）,（Ｃ）,（Ｂ′）が順
番に出力される（図８（ｆ））ことになる。これらの操
作により、２Ｎ分周クロックの１周期毎、１クロックだ
けクロック数が減るのでその分周波数が小さくなる。こ
の信号を位相比較器１０、ループフィルタ１１、電圧制
御発振器（ＶＣＯ）１２からなる位相同期ループ（ＰＬ
Ｌ）１３の基準信号入力に入力する。これにより、位相
の急激な変化をなまらせ、なめらかに位相が変化するよ
うにする。この様子を図７（ｇ）、図８（ｇ）に示す。
こうすることにより受信機側での急激まな位相変化によ
る同期はずれを防ぐことができる。変調データが“１”
のあいだの平均周波数をｆｈ（＞ｆｃ）、“０”のあい
だの平均周波数をｆL（＜ｆｃ）とする。
【００２４】以上の操作により、擬似雑音（ＰＮ）信号
のクロック周波数は、変調データが“１”の時ｆｈ、
“０”の時ｆLとなり、擬似雑音（ＰＮ）信号のクロッ
クに中心周波数をｆｃとする周波数シフト変調（ＦＳ
Ｋ）がかかる。このとき位相同期ループ（ＰＬＬ）の基
準信号入力はディジタル論理回路によるものであるから
非常に安定であり、しかも位相同期ループ（ＰＬＬ）が
かかっているので、ｆｈおよびｆLは非常に安定した周
波数となる。したがって、受信機側において擬似雑音
（ＰＮ）クロック周波数が遅延ロックループ（ＤＬＬ）
の追従範囲をこえてしまう恐れがなくなる。また、この
方法によれば分周比Ｎを変えることで平均周波数ｆｈお
よびｆLを変えることができ、したがってＦＳＫ（周波
数シフトキーイング）の変調指数を変えることができ
る。さらに、この実施例による周波数変調は基準信号周
波数を中心として、周波数の高い方と低い方に同じだけ
変調がかかる。したがって、受信側では、復調の際にデ
ータが“１”か“０”かの判定を行うための判定レベル
を中心周波数に合わせることにより、変調指数を変えて
もそのままで正確な復調を行うことができる。
のクロック周波数は、変調データが“１”の時ｆｈ、
“０”の時ｆLとなり、擬似雑音（ＰＮ）信号のクロッ
クに中心周波数をｆｃとする周波数シフト変調（ＦＳ
Ｋ）がかかる。このとき位相同期ループ（ＰＬＬ）の基
準信号入力はディジタル論理回路によるものであるから
非常に安定であり、しかも位相同期ループ（ＰＬＬ）が
かかっているので、ｆｈおよびｆLは非常に安定した周
波数となる。したがって、受信機側において擬似雑音
（ＰＮ）クロック周波数が遅延ロックループ（ＤＬＬ）
の追従範囲をこえてしまう恐れがなくなる。また、この
方法によれば分周比Ｎを変えることで平均周波数ｆｈお
よびｆLを変えることができ、したがってＦＳＫ（周波
数シフトキーイング）の変調指数を変えることができ
る。さらに、この実施例による周波数変調は基準信号周
波数を中心として、周波数の高い方と低い方に同じだけ
変調がかかる。したがって、受信側では、復調の際にデ
ータが“１”か“０”かの判定を行うための判定レベル
を中心周波数に合わせることにより、変調指数を変えて
もそのままで正確な復調を行うことができる。
【００２５】次に位相同期ループ（ＰＬＬ）からの出力
クロック（図７（ｇ）、図８（ｇ））を擬似雑音（Ｐ
Ｎ）信号発生器のクロックとして入力し擬似雑音（Ｐ
Ｎ）信号を発生させる。この信号の搬送周波数をかけて
周波数変換を行い、電力増幅回路で信号を増幅したのち
アンテナから電波を出力する。なお、この実施例におけ
る受信機の回路構成については図３で説明したものと同
じである。すなわち、アンテナから入力された信号は周
波数変換回路２２により、中間周波数に落とされ、相関
ネットワーク２３、ループフィルタ２４、電圧制御発振
器（ＶＣＯ）２５、擬似雑音（ＰＮ）信号発生器２６か
らなる遅延ロックループ（ＤＬＬ）２７に入力される。
この遅延ロックループ（ＤＬＬ）２７によって、擬似雑
音（ＰＮ）信号の同期をとるとともに、電圧制御発振器
（ＶＣＯ）２５の制御電圧、すなわちループフィルタ２
４の出力にはＦＳＫ変調された擬似雑音（ＰＮ）クロッ
クの復調信号が出力される（図７（ｈ）、図８
（ｈ））。この信号から位相同期ループ（ＰＬＬ）等の
タイミング生成回路２９によりデータのクロックタイミ
ングを再生し、識別回路２８でデータの“１”、“０”
を判断することにより復調データを得ることができる。
このとき、変調指数を変えても識別回路での“１”、
“０”の判定レベルは変える必要がない。
クロック（図７（ｇ）、図８（ｇ））を擬似雑音（Ｐ
Ｎ）信号発生器のクロックとして入力し擬似雑音（Ｐ
Ｎ）信号を発生させる。この信号の搬送周波数をかけて
周波数変換を行い、電力増幅回路で信号を増幅したのち
アンテナから電波を出力する。なお、この実施例におけ
る受信機の回路構成については図３で説明したものと同
じである。すなわち、アンテナから入力された信号は周
波数変換回路２２により、中間周波数に落とされ、相関
ネットワーク２３、ループフィルタ２４、電圧制御発振
器（ＶＣＯ）２５、擬似雑音（ＰＮ）信号発生器２６か
らなる遅延ロックループ（ＤＬＬ）２７に入力される。
この遅延ロックループ（ＤＬＬ）２７によって、擬似雑
音（ＰＮ）信号の同期をとるとともに、電圧制御発振器
（ＶＣＯ）２５の制御電圧、すなわちループフィルタ２
４の出力にはＦＳＫ変調された擬似雑音（ＰＮ）クロッ
クの復調信号が出力される（図７（ｈ）、図８
（ｈ））。この信号から位相同期ループ（ＰＬＬ）等の
タイミング生成回路２９によりデータのクロックタイミ
ングを再生し、識別回路２８でデータの“１”、“０”
を判断することにより復調データを得ることができる。
このとき、変調指数を変えても識別回路での“１”、
“０”の判定レベルは変える必要がない。
【００２６】つぎに、擬似雑音（ＰＮ）クロックに本発
明によってＦＳＫ変調をかけたときの変調指数を示す。 変調データのデータレート：ｆｄ（周期Ｔｄ＝１／ｆ
ｄ）、基準クロック：ｆｃとし、ｆｃ＝ｋ・ｆｄ（ｋは
正の整数）の関係があるとする。基準クロックの分周比
をＮとすると２Ｎ分周クロックの周波数は ｆｂ＝ｆｃ／２・Ｎ＝ｋ・ｆｄ／２・Ｎ
明によってＦＳＫ変調をかけたときの変調指数を示す。 変調データのデータレート：ｆｄ（周期Ｔｄ＝１／ｆ
ｄ）、基準クロック：ｆｃとし、ｆｃ＝ｋ・ｆｄ（ｋは
正の整数）の関係があるとする。基準クロックの分周比
をＮとすると２Ｎ分周クロックの周波数は ｆｂ＝ｆｃ／２・Ｎ＝ｋ・ｆｄ／２・Ｎ
【００２７】ここでＮはＮ≧２の整数、ｆｂ≧ｆｄであ
るのでｋはｋ≧４の整数となる。変調データが“１”の
時の変調された擬似雑音（ＰＮ）クロックの周波数ｆｈ
は、図７（ｆ）から２Ｎ分周クロックの１周期（１／ｆ
ｂ）毎に基準クロックが１クロック増えることになるか
ら、 ｆｈ＝（２・Ｎ＋１）／（１／ｆｂ）＝［（２・Ｎ＋
１）／２・Ｎ］・ｆｃ となる。変調データが“０”の時の変調された擬似雑音
（ＰＮ）クロックの周波数ｆLは、図８（ｆ）から２Ｎ
分周クロックの１周期（１／ｆｂ）毎に基準クロックが
１クロック減ることになるから、 ｆL＝（２・Ｎ−１）／（１／ｆｂ）＝［（２・Ｎ−
１）／２・Ｎ］・ｆｃ となる。したがって、変調指数ｍは、それぞれの周波数
の差にデータの周期をかけることで求められるから ｍ＝（ｆｈ−ｆL）・Ｔｄ ＝｛（２・Ｎ＋１）・ｆｃ／２・Ｎ− （２・Ｎ−１）・ｆｃ／２・Ｎ｝・Ｔｄ ＝ｆｃ／（Ｎ・ｆｄ） ｆｃ＝ｋ・ｆｄであるから ｍ＝ｋ／Ｎ
るのでｋはｋ≧４の整数となる。変調データが“１”の
時の変調された擬似雑音（ＰＮ）クロックの周波数ｆｈ
は、図７（ｆ）から２Ｎ分周クロックの１周期（１／ｆ
ｂ）毎に基準クロックが１クロック増えることになるか
ら、 ｆｈ＝（２・Ｎ＋１）／（１／ｆｂ）＝［（２・Ｎ＋
１）／２・Ｎ］・ｆｃ となる。変調データが“０”の時の変調された擬似雑音
（ＰＮ）クロックの周波数ｆLは、図８（ｆ）から２Ｎ
分周クロックの１周期（１／ｆｂ）毎に基準クロックが
１クロック減ることになるから、 ｆL＝（２・Ｎ−１）／（１／ｆｂ）＝［（２・Ｎ−
１）／２・Ｎ］・ｆｃ となる。したがって、変調指数ｍは、それぞれの周波数
の差にデータの周期をかけることで求められるから ｍ＝（ｆｈ−ｆL）・Ｔｄ ＝｛（２・Ｎ＋１）・ｆｃ／２・Ｎ− （２・Ｎ−１）・ｆｃ／２・Ｎ｝・Ｔｄ ＝ｆｃ／（Ｎ・ｆｄ） ｆｃ＝ｋ・ｆｄであるから ｍ＝ｋ／Ｎ
【００２８】したがって、変調データと基準クロックの
比ｋはあらかじめ与えられている値であるから、擬似雑
音(ＰＮ)信号の基準クロックの分周比Ｎによって変調指
数を上式のように変えることができることが分かる。た
だし、与えられた条件により ２≦ｍ≦ｋ／２ である。以上に説明した実施例においては、ＰＬＬ（位
相同期ループ）を使用していたが、このＰＬＬは回路が
複雑かつ高価であり、回路定数の計算も面到であった。
この点を改善した実施例について以下に説明する。
比ｋはあらかじめ与えられている値であるから、擬似雑
音(ＰＮ)信号の基準クロックの分周比Ｎによって変調指
数を上式のように変えることができることが分かる。た
だし、与えられた条件により ２≦ｍ≦ｋ／２ である。以上に説明した実施例においては、ＰＬＬ（位
相同期ループ）を使用していたが、このＰＬＬは回路が
複雑かつ高価であり、回路定数の計算も面到であった。
この点を改善した実施例について以下に説明する。
【００２９】図９は、本発明によるスペクトル拡散通信
におけるディジタル変調方式の他の実施例を説明するた
めの送信機の回路構成図で、図中、４１は水晶発振器、
４２，４６は１／２分周器、４３，４９，５０，５１，
５２，５３はインバータ、４４，４７はＤフリップフロ
ップ、４５は１／Ｎ分周器、８，５４〜５９はＡＮＤゲ
ート回路、６０はＯＲゲート回路、６１は分周器、６２
は擬似雑音（ＰＮ：Pseudo Noise）信号発生器、６３は
周波数変換回路、６４は電力増幅回路である。
におけるディジタル変調方式の他の実施例を説明するた
めの送信機の回路構成図で、図中、４１は水晶発振器、
４２，４６は１／２分周器、４３，４９，５０，５１，
５２，５３はインバータ、４４，４７はＤフリップフロ
ップ、４５は１／Ｎ分周器、８，５４〜５９はＡＮＤゲ
ート回路、６０はＯＲゲート回路、６１は分周器、６２
は擬似雑音（ＰＮ：Pseudo Noise）信号発生器、６３は
周波数変換回路、６４は電力増幅回路である。
【００３０】また、図１０（ａ）〜（ｈ）及び図１１
（ａ）〜（ｈ）は、変調時の信号波形と復調信号を示す
図で、図１０は、変調データが“１”の時、図１１は変
調データが“０”の時である。なお、ここでは基準クロ
ックの分周比Ｎ＝４としている。水晶発振器４１の出力
周波数は、ＰＮ信号のクロック周波数の２Ｍ倍とし（図
１０（ｄ））、１／２分周器２によって基準クロックｆ
ｃ（図１０（ｅ））を得る。この基準クロックｆｃを分
周器５によって１／Ｎに分周し（図１０（ｂ））、さら
に１／２分周器６によりｆｃ／２Ｎ（図１０（ｃ））に
分周する。次に変調データをＤフリップフロップ７によ
り分周したクロックｆｃ／２Ｎに同期させる。
（ａ）〜（ｈ）は、変調時の信号波形と復調信号を示す
図で、図１０は、変調データが“１”の時、図１１は変
調データが“０”の時である。なお、ここでは基準クロ
ックの分周比Ｎ＝４としている。水晶発振器４１の出力
周波数は、ＰＮ信号のクロック周波数の２Ｍ倍とし（図
１０（ｄ））、１／２分周器２によって基準クロックｆ
ｃ（図１０（ｅ））を得る。この基準クロックｆｃを分
周器５によって１／Ｎに分周し（図１０（ｂ））、さら
に１／２分周器６によりｆｃ／２Ｎ（図１０（ｃ））に
分周する。次に変調データをＤフリップフロップ７によ
り分周したクロックｆｃ／２Ｎに同期させる。
【００３１】図１０により変調データが“１”のときの
信号を説明する。Ｎ分周クロックが“１”、２Ｎ分周ク
ロックが“１”のとき、基準クロックをその２倍の周波
数クロック２ｆｃの負信号で１／４周期遅らせた信号
（Ａ）を出力する。Ｎ分周クロックが“０”、２Ｎ分周
クロックが“１”のとき、基準信号（Ｂ）を出力する。
Ｎ分周クロックが“１”、２Ｎ分周クロックが“０”の
とき、信号（Ａ）の負信号（Ｃ）を出力する。Ｎ分周ク
ロックが“０”、２Ｎ分周クロックが“０”のとき、基
準信号の負信号（Ｄ）を出力する。したがって、変調デ
ータが“１”のあいだ、Ｎ分周クロックの半分の周期
毎、信号（Ａ）,（Ｂ）,（Ｃ）,（Ｄ）が順番に出力さ
れる（図１０（ｆ））ことになる。これらの操作によ
り、２Ｎ分周クロックの１周期毎、１クロックだけクロ
ック数が増えるのでそのぶん周波数が大きくなる。
信号を説明する。Ｎ分周クロックが“１”、２Ｎ分周ク
ロックが“１”のとき、基準クロックをその２倍の周波
数クロック２ｆｃの負信号で１／４周期遅らせた信号
（Ａ）を出力する。Ｎ分周クロックが“０”、２Ｎ分周
クロックが“１”のとき、基準信号（Ｂ）を出力する。
Ｎ分周クロックが“１”、２Ｎ分周クロックが“０”の
とき、信号（Ａ）の負信号（Ｃ）を出力する。Ｎ分周ク
ロックが“０”、２Ｎ分周クロックが“０”のとき、基
準信号の負信号（Ｄ）を出力する。したがって、変調デ
ータが“１”のあいだ、Ｎ分周クロックの半分の周期
毎、信号（Ａ）,（Ｂ）,（Ｃ）,（Ｄ）が順番に出力さ
れる（図１０（ｆ））ことになる。これらの操作によ
り、２Ｎ分周クロックの１周期毎、１クロックだけクロ
ック数が増えるのでそのぶん周波数が大きくなる。
【００３２】図１１により変調データが“０”のときの
信号を説明する。Ｎ分周クロックが“１”、２Ｎ分周ク
ロックが“１”のとき、基準クロックをその２倍の周波
数クロック２ｆｃの負信号で１／４周期遅らせた信号
（Ａ）を出力する。Ｎ分周クロックが“０”、２Ｎ分周
クロックが“１”のとき、基準信号の負信号（Ｄ′）を
出力する。Ｎ分周クロックが“１”、２Ｎ分周クロック
が“０”のとき、信号（Ａ）の負信号（Ｃ）を出力す
る。Ｎ分周クロックが“０”、２Ｎ分周クロックが
“０”のとき、基準信号（Ｂ′）を出力する。したがっ
て、変調データが“０”のあいだ、Ｎ分周クロックの半
分の周期毎、信号（Ａ）,（Ｄ′）,（Ｃ）,（Ｂ′）が
順番に出力される（図１１（ｆ））ことになる。これら
の操作により、２Ｎ分周クロックの１周期毎、１クロッ
クだけクロック数が減るのでそのぶん分周波数が小さく
なる。
信号を説明する。Ｎ分周クロックが“１”、２Ｎ分周ク
ロックが“１”のとき、基準クロックをその２倍の周波
数クロック２ｆｃの負信号で１／４周期遅らせた信号
（Ａ）を出力する。Ｎ分周クロックが“０”、２Ｎ分周
クロックが“１”のとき、基準信号の負信号（Ｄ′）を
出力する。Ｎ分周クロックが“１”、２Ｎ分周クロック
が“０”のとき、信号（Ａ）の負信号（Ｃ）を出力す
る。Ｎ分周クロックが“０”、２Ｎ分周クロックが
“０”のとき、基準信号（Ｂ′）を出力する。したがっ
て、変調データが“０”のあいだ、Ｎ分周クロックの半
分の周期毎、信号（Ａ）,（Ｄ′）,（Ｃ）,（Ｂ′）が
順番に出力される（図１１（ｆ））ことになる。これら
の操作により、２Ｎ分周クロックの１周期毎、１クロッ
クだけクロック数が減るのでそのぶん分周波数が小さく
なる。
【００３３】この信号を分周器６１によりＭ分周し、こ
れを擬似雑音（ＰＮ）信号のクロックとする。これによ
り、位相の急激な変化をなまらせ、なめらかに位相が変
化するようにする。この様子を図１０（ｇ）、図１１
（ｇ）に示す。こうすることにより受信機側での急激な
位相変化により周期はずれを防ぐことができる。変調デ
ータが“１”のあいだの平均周波数をｆｈ（＞ｆｃ）、
“０”のあいだの平均周波数をｆL（＜ｆｃ）とする。
れを擬似雑音（ＰＮ）信号のクロックとする。これによ
り、位相の急激な変化をなまらせ、なめらかに位相が変
化するようにする。この様子を図１０（ｇ）、図１１
（ｇ）に示す。こうすることにより受信機側での急激な
位相変化により周期はずれを防ぐことができる。変調デ
ータが“１”のあいだの平均周波数をｆｈ（＞ｆｃ）、
“０”のあいだの平均周波数をｆL（＜ｆｃ）とする。
【００３４】以上の操作により、擬似雑音（ＰＮ）信号
のクロック周波数は変調データが“１”の時ｆｈ、
“０”の時ｆLとなり、擬似雑音（ＰＮ）信号のクロッ
クに中心周波数をｆｃとする周波数シフト変調（ＦＳ
Ｋ）がかかる。この変調信号はディジタル論理回路によ
るものであるからｆｈおよびｆLは非常に安定した周波
数となる。したがって、受信機側において擬似雑音（Ｐ
Ｎ）クロック周波数が遅延ロックループ（ＤＬＬ）の追
従範囲をこえてしまう恐れがなくなる。また、この方法
によれば分周比Ｎを変えることで平均周波数ｆｈおよび
ｆLを変えることができ、したがってＦＳＫの変調指数
を変えることができる。さらに、本方式による周波数変
調は基準信号周波数を中心として、周波数の高い方と低
い方に同じだけ変調がかかる。したがって、受信側で
は、復調の際にデータが“１”か“０”かの判定を行う
ための判定レベルを中心周波数に合わせることにより、
変調指数を変えてもそのままで正確な復調を行うことが
できる。
のクロック周波数は変調データが“１”の時ｆｈ、
“０”の時ｆLとなり、擬似雑音（ＰＮ）信号のクロッ
クに中心周波数をｆｃとする周波数シフト変調（ＦＳ
Ｋ）がかかる。この変調信号はディジタル論理回路によ
るものであるからｆｈおよびｆLは非常に安定した周波
数となる。したがって、受信機側において擬似雑音（Ｐ
Ｎ）クロック周波数が遅延ロックループ（ＤＬＬ）の追
従範囲をこえてしまう恐れがなくなる。また、この方法
によれば分周比Ｎを変えることで平均周波数ｆｈおよび
ｆLを変えることができ、したがってＦＳＫの変調指数
を変えることができる。さらに、本方式による周波数変
調は基準信号周波数を中心として、周波数の高い方と低
い方に同じだけ変調がかかる。したがって、受信側で
は、復調の際にデータが“１”か“０”かの判定を行う
ための判定レベルを中心周波数に合わせることにより、
変調指数を変えてもそのままで正確な復調を行うことが
できる。
【００３５】次に擬似雑音（ＰＮ）クロック（図１０
（ｇ）,図１１（ｇ））を擬似雑音（ＰＮ）信号発生器
のクロックとして入力し擬似雑音（ＰＮ）信号を発生さ
せる。この信号に搬送波周波数をかけて周波数変換を行
い、電力増幅回路で信号を増幅したのちアンテナから電
波を出力する。上述した実施例における受信機の回路構
成図は、図３と同様である。
（ｇ）,図１１（ｇ））を擬似雑音（ＰＮ）信号発生器
のクロックとして入力し擬似雑音（ＰＮ）信号を発生さ
せる。この信号に搬送波周波数をかけて周波数変換を行
い、電力増幅回路で信号を増幅したのちアンテナから電
波を出力する。上述した実施例における受信機の回路構
成図は、図３と同様である。
【００３６】つぎに、擬似雑音（ＰＮ）クロックに本発
明によってＦＳＫ変調をかけたときの変調指数を示す。 変調データのデータレート：ｆｄ（周期Ｔｄ＝１／ｆ
ｄ）、基準クロック：ｆｃとし、ｆｃ＝ｋ・ｆｄ（ｋは
正の整数）の関係があるとする。基準クロックの分周比
をＮとすると２Ｎ分周クロックの周波数は ｆｂ＝ｆｃ／２・Ｎ＝ｋ・ｆｄ／２・Ｎ
明によってＦＳＫ変調をかけたときの変調指数を示す。 変調データのデータレート：ｆｄ（周期Ｔｄ＝１／ｆ
ｄ）、基準クロック：ｆｃとし、ｆｃ＝ｋ・ｆｄ（ｋは
正の整数）の関係があるとする。基準クロックの分周比
をＮとすると２Ｎ分周クロックの周波数は ｆｂ＝ｆｃ／２・Ｎ＝ｋ・ｆｄ／２・Ｎ
【００３７】ここで、ＮはＮ≧２の整数、ｆｂ≧ｆｄで
あるので、ｋはｋ≧４の整数となる。また、擬似雑音
（ＰＮ）クロックは、基準クロックをＭ分周して得る。
変調データが“１”の時のＭ分周する前の信号（図１０
（ｆ））の周波数ｆｈ′は、２Ｎ分周クロックの１周期
（１／ｆｂ）毎に基準クロックが１クロック増えること
になるから、 ｆｈ＝（２・Ｎ＋１）／（１／ｆｂ）＝［（２・Ｎ＋
１）／２・Ｎ］・ｆｃ となる。擬似雑音（ＰＮ）クロックを得るためにＭ分周
するので、 ｆｈ＝［（２・Ｎ＋１）／２・Ｎ・Ｍ］・ｆｃ となる。変調データが“０”の時の、Ｍ分周する前の信
号（図１１（ｆ））の周波数ｆL′は、２Ｎ分周クロッ
クの１周期（１／ｆｂ）毎に基準クロックが１クロック
減ることになるから、 ｆL′＝（２・Ｎ−１）／（１／ｆｂ）＝［（２・Ｎ−
１）／２・Ｎ］・ｆｃ となる。同様に、ＰＮクロックを得るためにＭ分周する
ので、 ｆL＝［（２・Ｎ−１）／２・Ｎ・Ｍ］・ｆｃ
あるので、ｋはｋ≧４の整数となる。また、擬似雑音
（ＰＮ）クロックは、基準クロックをＭ分周して得る。
変調データが“１”の時のＭ分周する前の信号（図１０
（ｆ））の周波数ｆｈ′は、２Ｎ分周クロックの１周期
（１／ｆｂ）毎に基準クロックが１クロック増えること
になるから、 ｆｈ＝（２・Ｎ＋１）／（１／ｆｂ）＝［（２・Ｎ＋
１）／２・Ｎ］・ｆｃ となる。擬似雑音（ＰＮ）クロックを得るためにＭ分周
するので、 ｆｈ＝［（２・Ｎ＋１）／２・Ｎ・Ｍ］・ｆｃ となる。変調データが“０”の時の、Ｍ分周する前の信
号（図１１（ｆ））の周波数ｆL′は、２Ｎ分周クロッ
クの１周期（１／ｆｂ）毎に基準クロックが１クロック
減ることになるから、 ｆL′＝（２・Ｎ−１）／（１／ｆｂ）＝［（２・Ｎ−
１）／２・Ｎ］・ｆｃ となる。同様に、ＰＮクロックを得るためにＭ分周する
ので、 ｆL＝［（２・Ｎ−１）／２・Ｎ・Ｍ］・ｆｃ
【００３８】したがって、変調指数ｍは、それぞれの周
波数の差にデータの周期をかけることで求められるか
ら、 ｍ＝（ｆｈ−ｆL）・Ｔｄ ＝｛(２・Ｎ＋１)・ｆｃ／２・Ｎ・Ｍ−(２・Ｎ−１)・ｆｃ
／２・Ｎ・Ｍ｝・Ｔｄ ＝ｆｃ／（Ｎ・Ｍ・ｆｄ） ｆｃ＝ｋ・ｆｄであるから ｍ＝ｋ／（Ｎ・Ｍ） したがって、変調データと基準クロックの比ｋはあらか
じめ与えられている値であるから、擬似雑音（ＰＮ）信
号の基準クロックの分周比Ｎによって変調指数を上式の
ように変えることができることが分かる。ただし、与え
られた条件により、 ２≦ｍ≦ｋ／２である。
波数の差にデータの周期をかけることで求められるか
ら、 ｍ＝（ｆｈ−ｆL）・Ｔｄ ＝｛(２・Ｎ＋１)・ｆｃ／２・Ｎ・Ｍ−(２・Ｎ−１)・ｆｃ
／２・Ｎ・Ｍ｝・Ｔｄ ＝ｆｃ／（Ｎ・Ｍ・ｆｄ） ｆｃ＝ｋ・ｆｄであるから ｍ＝ｋ／（Ｎ・Ｍ） したがって、変調データと基準クロックの比ｋはあらか
じめ与えられている値であるから、擬似雑音（ＰＮ）信
号の基準クロックの分周比Ｎによって変調指数を上式の
ように変えることができることが分かる。ただし、与え
られた条件により、 ２≦ｍ≦ｋ／２である。
【００３９】以上の説明した実施例においては、論理回
路による信号出力の周波数はＰＮ信号クロックの周波数
と同じあるいはそれ以上であったため、拡散帯域を広く
とるためには高い周波数で論理回路を動作させる必要が
あった。したがって、論理回路の動作周波数によりＰＮ
クロック周波数、すなわち拡散帯域が制限されていた。
この点を改善した実施例について以下に説明する。図１
２は、本発明によるスペクトル拡散通信におけるディジ
タル変調方式の更に他の例を説明するための送信機の回
路構成図で、図中、７１は水晶発振器、７２，７６は１
／２分周器、７３，７８，７９，８０，８１，８２はイ
ンバータ、７４，７７はＤフリップフロップ、７５は１
／Ｎ分周器、８３〜８８はＡＮＤゲート回路、８９はＯ
Ｒゲート回路、９０は位相比較器、９１はループフィル
タ、９２は電圧制御発振器（ＶＣＯ）、９３は１／Ｍ分
周器、９４は擬似雑音（ＰＮ）信号発生器、９５は周波
数変換回路、９６は電力増幅回路である。
路による信号出力の周波数はＰＮ信号クロックの周波数
と同じあるいはそれ以上であったため、拡散帯域を広く
とるためには高い周波数で論理回路を動作させる必要が
あった。したがって、論理回路の動作周波数によりＰＮ
クロック周波数、すなわち拡散帯域が制限されていた。
この点を改善した実施例について以下に説明する。図１
２は、本発明によるスペクトル拡散通信におけるディジ
タル変調方式の更に他の例を説明するための送信機の回
路構成図で、図中、７１は水晶発振器、７２，７６は１
／２分周器、７３，７８，７９，８０，８１，８２はイ
ンバータ、７４，７７はＤフリップフロップ、７５は１
／Ｎ分周器、８３〜８８はＡＮＤゲート回路、８９はＯ
Ｒゲート回路、９０は位相比較器、９１はループフィル
タ、９２は電圧制御発振器（ＶＣＯ）、９３は１／Ｍ分
周器、９４は擬似雑音（ＰＮ）信号発生器、９５は周波
数変換回路、９６は電力増幅回路である。
【００４０】また図１３（ａ）〜（ｉ）及び図１４
（ａ）〜（ｉ）は、変調時の信号波形と復調信号を示す
図で、図１３は変調データが“１”の時、図１４は変調
データ“０”の時である。なお、ここで基準クロックの
分周比Ｎ＝４、Ｍ＝２としている。論理回路によって生
成する位相同期ループ（ＰＬＬ）への基準信号入力の中
心周波数はＰＮクロックの１／Ｍの周波数であり、これ
を基準クロックとしｆｃで表す。水晶発振器７１の出力
周波数は、基準クロック周波数ｆｃの２倍の２ｆｃとし
（図１３（ｄ））、１／２分周器７２によって基準クロ
ックｆｃ（図１３（ｅ））を得る。このｆｃを分周器に
よって１／Ｎに分周し（図１３（ｂ））、さらに１／２
分周器７６によりｆｃ／２Ｎに分周し（図１３（ｃ））
する。次に変調データをＤフリップフロップ７７により
分周したクロックｆｃ／２Ｎに同期させる。
（ａ）〜（ｉ）は、変調時の信号波形と復調信号を示す
図で、図１３は変調データが“１”の時、図１４は変調
データ“０”の時である。なお、ここで基準クロックの
分周比Ｎ＝４、Ｍ＝２としている。論理回路によって生
成する位相同期ループ（ＰＬＬ）への基準信号入力の中
心周波数はＰＮクロックの１／Ｍの周波数であり、これ
を基準クロックとしｆｃで表す。水晶発振器７１の出力
周波数は、基準クロック周波数ｆｃの２倍の２ｆｃとし
（図１３（ｄ））、１／２分周器７２によって基準クロ
ックｆｃ（図１３（ｅ））を得る。このｆｃを分周器に
よって１／Ｎに分周し（図１３（ｂ））、さらに１／２
分周器７６によりｆｃ／２Ｎに分周し（図１３（ｃ））
する。次に変調データをＤフリップフロップ７７により
分周したクロックｆｃ／２Ｎに同期させる。
【００４１】図１３により変調データが“１”の時の信
号を説明する。Ｎ分周クロックが“１”、２Ｎ分周クロ
ックが“１”のとき、基準クロックをその２倍の周波数
クロック２ｆｃの負信号で１／４周期遅らせた信号
（Ａ）を出力する。Ｎ分周クロックが“０”、２Ｎ分周
クロックが“１”のとき、基準信号（Ｂ）を出力する。
Ｎ分周クロックが“１”、２Ｎ分周クロックが“０”の
とき、信号（Ａ）の負信号（Ｃ）を出力する。Ｎ分周ク
ロックが“０”、２Ｎ分周クロックが“０”のとき、基
準信号の負信号（Ｄ）を出力する。したがって、変調で
データが“１”のあいだ、Ｎ分周クロックの半分の周期
毎、信号（Ａ）,（Ｂ）,（Ｃ）,（Ｄ）が順番に出力さ
れる（図１３（ｆ））ことになる。これらの操作によ
り、２Ｎ分周クロックの１周期毎、１クロック数が増え
るのでそのぶん周波数が大きくなる。
号を説明する。Ｎ分周クロックが“１”、２Ｎ分周クロ
ックが“１”のとき、基準クロックをその２倍の周波数
クロック２ｆｃの負信号で１／４周期遅らせた信号
（Ａ）を出力する。Ｎ分周クロックが“０”、２Ｎ分周
クロックが“１”のとき、基準信号（Ｂ）を出力する。
Ｎ分周クロックが“１”、２Ｎ分周クロックが“０”の
とき、信号（Ａ）の負信号（Ｃ）を出力する。Ｎ分周ク
ロックが“０”、２Ｎ分周クロックが“０”のとき、基
準信号の負信号（Ｄ）を出力する。したがって、変調で
データが“１”のあいだ、Ｎ分周クロックの半分の周期
毎、信号（Ａ）,（Ｂ）,（Ｃ）,（Ｄ）が順番に出力さ
れる（図１３（ｆ））ことになる。これらの操作によ
り、２Ｎ分周クロックの１周期毎、１クロック数が増え
るのでそのぶん周波数が大きくなる。
【００４２】図１４により変調データが“０”の時の信
号を説明する。Ｎ分周クロックが“１”、２Ｎ分周クロ
ックが“１”のとき、基準クロックをその２倍の周波数
クロック２ｆｃの負信号で１／４周期遅らせた信号
（Ａ）を出力する。Ｎ分周クロックが“０”、２Ｎ分周
クロックが“１”のとき、基準信号の負信号（Ｄ′）を
出力する。Ｎ分周クロックが“１”、２Ｎ分周クロック
が“０”のとき、信号（Ａ）の負信号（Ｃ）を出力す
る。Ｎ分周クロックが“０”、２Ｎ分周クロックが
“０”のとき、基準信号の負信号（Ｂ′）を出力する。
したがって、変調でデータが“０”のあいだ、Ｎ分周ク
ロックの半分の周期毎、信号（Ａ）,（Ｄ′）,（Ｃ）,
（Ｂ′）が順番に出力される（図１４（ｆ））ことにな
る。これらの操作により、２Ｎ分周クロックの１周期
毎、１クロック数が減るのでそのぶん周波数が小さくな
る。
号を説明する。Ｎ分周クロックが“１”、２Ｎ分周クロ
ックが“１”のとき、基準クロックをその２倍の周波数
クロック２ｆｃの負信号で１／４周期遅らせた信号
（Ａ）を出力する。Ｎ分周クロックが“０”、２Ｎ分周
クロックが“１”のとき、基準信号の負信号（Ｄ′）を
出力する。Ｎ分周クロックが“１”、２Ｎ分周クロック
が“０”のとき、信号（Ａ）の負信号（Ｃ）を出力す
る。Ｎ分周クロックが“０”、２Ｎ分周クロックが
“０”のとき、基準信号の負信号（Ｂ′）を出力する。
したがって、変調でデータが“０”のあいだ、Ｎ分周ク
ロックの半分の周期毎、信号（Ａ）,（Ｄ′）,（Ｃ）,
（Ｂ′）が順番に出力される（図１４（ｆ））ことにな
る。これらの操作により、２Ｎ分周クロックの１周期
毎、１クロック数が減るのでそのぶん周波数が小さくな
る。
【００４３】この信号を位相比較器、ループフィルタ、
電圧制御発振器（ＶＣＯ）からなる位相同期ループ（Ｐ
ＬＬ）の基準信号に入力する。電圧制御発振器（ＶＯ
Ｃ）の出力はＰＮ信号発生器に入力するとともに、１／
Ｍ分周器により分周されＰＬＬの比較信号入力（図１３
（ｇ），図１４（ｇ））となる。したがって、論理回路
で生成される基準信号入力はＰＮ信号クロックの１／Ｍ
の周波数である。これにより、位相の急激な位相変化に
よる同期はずれを防ぐことができる。変調データが
“１”のあいだの平均周波数をｆｈ（＞ｆｃ）、“０”
のあいだの平均周波数をｆＬ（＜ｆｃ）とする。
電圧制御発振器（ＶＣＯ）からなる位相同期ループ（Ｐ
ＬＬ）の基準信号に入力する。電圧制御発振器（ＶＯ
Ｃ）の出力はＰＮ信号発生器に入力するとともに、１／
Ｍ分周器により分周されＰＬＬの比較信号入力（図１３
（ｇ），図１４（ｇ））となる。したがって、論理回路
で生成される基準信号入力はＰＮ信号クロックの１／Ｍ
の周波数である。これにより、位相の急激な位相変化に
よる同期はずれを防ぐことができる。変調データが
“１”のあいだの平均周波数をｆｈ（＞ｆｃ）、“０”
のあいだの平均周波数をｆＬ（＜ｆｃ）とする。
【００４４】以上の操作によりＰＮ信号のクロック周波
数は、変調データが“１”の時ｆｈ、“０”の時ｆLと
なり、ＰＮ信号のクロックに中心周波数をｆＰＮ（Ｍ・
ｆｃ）とする周波数シフト変調（ＦＳＫ）がかかる。次
にＰＬＬからの出力クロック（図１３（ｈ），図１４
（ｈ））をＰＮ信号発生器のクロックとして入力しＰＮ
信号を発生させる。この信号に搬送波周波数をかけて周
波数変換を行い、電力増幅回路で信号を増幅したのちア
ンテナから電波を出力する。上述した実施例における受
信機の回路構成図は図３と同様である。
数は、変調データが“１”の時ｆｈ、“０”の時ｆLと
なり、ＰＮ信号のクロックに中心周波数をｆＰＮ（Ｍ・
ｆｃ）とする周波数シフト変調（ＦＳＫ）がかかる。次
にＰＬＬからの出力クロック（図１３（ｈ），図１４
（ｈ））をＰＮ信号発生器のクロックとして入力しＰＮ
信号を発生させる。この信号に搬送波周波数をかけて周
波数変換を行い、電力増幅回路で信号を増幅したのちア
ンテナから電波を出力する。上述した実施例における受
信機の回路構成図は図３と同様である。
【００４５】つぎに、擬似雑音（ＰＮ）クロックに本発
明によってＦＳＫ変調をかけたときの変調指数を示す。 変調データのデータレート：ｆｄ（周期Ｔｄ＝１／ｆ
ｄ）、基準クロック：ｆｃとし、ｆｃ＝ｋ・ｆｄ（ｋは
正の整数）の関係があるとする。基準クロックの分周比
をＮとすると２Ｎ分周クロックの周波数は ｆｂ＝ｆｃ／２・Ｎ＝ｋ・ｆｄ／２・Ｎ
明によってＦＳＫ変調をかけたときの変調指数を示す。 変調データのデータレート：ｆｄ（周期Ｔｄ＝１／ｆ
ｄ）、基準クロック：ｆｃとし、ｆｃ＝ｋ・ｆｄ（ｋは
正の整数）の関係があるとする。基準クロックの分周比
をＮとすると２Ｎ分周クロックの周波数は ｆｂ＝ｆｃ／２・Ｎ＝ｋ・ｆｄ／２・Ｎ
【００４６】ここでＮはＮ≧２の整数、ｆｂ≧ｆｄであ
るのでｋはｋ≧４の整数となる。また、位相同期ループ
（ＰＬＬ）の出力の分周比をＭ（≧２）とする。変調デ
ータが“１”の時の変調された擬似雑音（ＰＮ）クロッ
クの周波数ｆｈは、図１３（ｆ）から２Ｎ分周クロック
の１周期（１／ｆｂ）毎に基準クロックが１クロック増
えることになり、さらにＭ倍となるから、 ｆｈ＝Ｍ・(２・Ｎ＋１)／(１／ｆｂ)＝[(２・Ｎ＋１)
／２・Ｎ]・Ｍ・ｆｃ となる。変調データが“０”の時の変調された擬似雑音
（ＰＮ）クロックの周波数ｆLは、図１４（ｆ）から２
Ｎ分周クロックの１周期（１／ｆｂ）毎に基準クロック
が１クロック減ることになり、さらにＭ倍となるから、 ｆL＝Ｍ・(２・Ｎ−１)／(１／ｆｂ)＝[(２・Ｎ−１)／
２・Ｎ]・Ｍ・ｆｃ となる。したがって、変調指数ｍは、それぞれの周波数
の差にデータの周期をかけることで求められるから ｍ＝（ｆｈ−ｆL）・Ｔｄ ＝｛（２・Ｎ＋１）・Ｍ・ｆｃ／２・Ｎ− （２・Ｎ−１）・Ｍ・ｆｃ／２・Ｎ｝・Ｔｄ ＝Ｍ・ｆｃ／（Ｎ・ｆｄ） ｆｃ＝ｋ・ｆｄであるから ｍ＝Ｍ・ｋ／Ｎ
るのでｋはｋ≧４の整数となる。また、位相同期ループ
（ＰＬＬ）の出力の分周比をＭ（≧２）とする。変調デ
ータが“１”の時の変調された擬似雑音（ＰＮ）クロッ
クの周波数ｆｈは、図１３（ｆ）から２Ｎ分周クロック
の１周期（１／ｆｂ）毎に基準クロックが１クロック増
えることになり、さらにＭ倍となるから、 ｆｈ＝Ｍ・(２・Ｎ＋１)／(１／ｆｂ)＝[(２・Ｎ＋１)
／２・Ｎ]・Ｍ・ｆｃ となる。変調データが“０”の時の変調された擬似雑音
（ＰＮ）クロックの周波数ｆLは、図１４（ｆ）から２
Ｎ分周クロックの１周期（１／ｆｂ）毎に基準クロック
が１クロック減ることになり、さらにＭ倍となるから、 ｆL＝Ｍ・(２・Ｎ−１)／(１／ｆｂ)＝[(２・Ｎ−１)／
２・Ｎ]・Ｍ・ｆｃ となる。したがって、変調指数ｍは、それぞれの周波数
の差にデータの周期をかけることで求められるから ｍ＝（ｆｈ−ｆL）・Ｔｄ ＝｛（２・Ｎ＋１）・Ｍ・ｆｃ／２・Ｎ− （２・Ｎ−１）・Ｍ・ｆｃ／２・Ｎ｝・Ｔｄ ＝Ｍ・ｆｃ／（Ｎ・ｆｄ） ｆｃ＝ｋ・ｆｄであるから ｍ＝Ｍ・ｋ／Ｎ
【００４７】したがって、変調データと基準クロックの
比ｋはあらかじめ与えられている値であるから、擬似雑
音（ＰＮ）信号の基準クロックの分周比Ｎによって変調
指数を上式のように変えることができることが分かる。
ただし、与えられた条件により ４≦ｍ≦Ｍ・ｋ／２ である。
比ｋはあらかじめ与えられている値であるから、擬似雑
音（ＰＮ）信号の基準クロックの分周比Ｎによって変調
指数を上式のように変えることができることが分かる。
ただし、与えられた条件により ４≦ｍ≦Ｍ・ｋ／２ である。
【００４８】
【効果】以上の説明から明らかなように、本発明による
と、以下のような効果がある。 （１）本発明によるスペクトル拡散通信装置では、基準
周波数にディジタル論理回路によるクロックを供給する
位相同期ループ（ＰＬＬ）を用いることにより、擬似雑
音（ＰＮ）クロックの周波数変調出力を十分安定した周
波数とすることができる。そのため、受信機側において
遅延ロックループ（ＤＬＬ）の追従範囲を超えて同期が
はずれたりすることがなくなり、ディジタルデータ伝送
を確実に行うことができる。 （２）基準クロックに擬似雑音（ＰＮ）クロックより高
い周波数の信号を用い、それを分周することで同じよう
に位相のずれをなめらかにすることができ、複雑かつ高
価な位相同期ループ（ＰＬＬ）回路を必要としない。 （３）中心周波数を中心として、対称に周波数変調がか
けられるため、変調指数を変えたとき、受信側で復調す
る際の“１”、“０”の判定レベルを変える必要が無
い。 （４）ＰＮ信号クロックの周波数を分周し、論理回路に
よる信号出力の周波数とでＰＬＬをかけることにより、
高い周波数で論理回路を動作させることなくＰＮクロッ
ク周波数を高くすることができ、すなわち拡散帯域を広
くすることができる。
と、以下のような効果がある。 （１）本発明によるスペクトル拡散通信装置では、基準
周波数にディジタル論理回路によるクロックを供給する
位相同期ループ（ＰＬＬ）を用いることにより、擬似雑
音（ＰＮ）クロックの周波数変調出力を十分安定した周
波数とすることができる。そのため、受信機側において
遅延ロックループ（ＤＬＬ）の追従範囲を超えて同期が
はずれたりすることがなくなり、ディジタルデータ伝送
を確実に行うことができる。 （２）基準クロックに擬似雑音（ＰＮ）クロックより高
い周波数の信号を用い、それを分周することで同じよう
に位相のずれをなめらかにすることができ、複雑かつ高
価な位相同期ループ（ＰＬＬ）回路を必要としない。 （３）中心周波数を中心として、対称に周波数変調がか
けられるため、変調指数を変えたとき、受信側で復調す
る際の“１”、“０”の判定レベルを変える必要が無
い。 （４）ＰＮ信号クロックの周波数を分周し、論理回路に
よる信号出力の周波数とでＰＬＬをかけることにより、
高い周波数で論理回路を動作させることなくＰＮクロッ
ク周波数を高くすることができ、すなわち拡散帯域を広
くすることができる。
【図１】 本発明によるスペクトル拡散通信におけるデ
ィジタル変調方式の一実施例を説明するための送信機の
回路構成図である。
ィジタル変調方式の一実施例を説明するための送信機の
回路構成図である。
【図２】 変調時の信号波形と復調信号の様子を示す図
である。
である。
【図３】 本発明によるスペクトル拡散通信におけるデ
ィジタル変調方式の一実施例を説明するための受信機の
回路構成図である。
ィジタル変調方式の一実施例を説明するための受信機の
回路構成図である。
【図４】 本発明によるスペクトル拡散通信におけるデ
ィジタル変調方式の他の実施例を示す図である。
ィジタル変調方式の他の実施例を示す図である。
【図５】 図４における変調時の信号波形と復調信号の
様子を示す図である。
様子を示す図である。
【図６】 本発明によるスペクトル拡散通信におけるデ
ィジタル変調方式の更に他の実施例を示す図である。
ィジタル変調方式の更に他の実施例を示す図である。
【図７】 図６における変調後の信号波形と復調信号の
様子を示す図である。
様子を示す図である。
【図８】 図６における変調後の信号波形と復調信号の
様子を示す図である。
様子を示す図である。
【図９】 本発明によるスペクトル拡散通路におけるデ
ィジタル変調方式の他の実施例を説明するための送信機
の回路構成図である。
ィジタル変調方式の他の実施例を説明するための送信機
の回路構成図である。
【図１０】 変調データが“１”の時の変調時の信号波
形と復調信号を示す図である。
形と復調信号を示す図である。
【図１１】 変調データが“０”の時の変調時の信号波
形と復調信号を示す図である。
形と復調信号を示す図である。
【図１２】 本発明によるスペクトル拡散通信における
ディジタル変調方式の更に他の例を説明するための送信
機の回路構成図である。
ディジタル変調方式の更に他の例を説明するための送信
機の回路構成図である。
【図１３】 変調データが“１”の時の変調時の信号波
形と復調信号を示す図である。
形と復調信号を示す図である。
【図１４】 変調データが“０”の時の変調時の信号波
形と復調信号を示す図である。
形と復調信号を示す図である。
１…水晶発振器、２…分周器、３…Ｄフリップフロッ
プ、４，７，８…ＡＮＤゲート回路、５，６…インバー
タ、９…ＯＲゲート回路、１０…位相比較器、１１…ル
ープフィルタ、１２…電圧制御発振器(ＶＣＯ)、１３…
位相同期ループ（ＰＬＬ）、１４…擬似雑音（ＰＮ）信
号発生器、１５…周波数変換回路、１６…電力増幅回
路。
プ、４，７，８…ＡＮＤゲート回路、５，６…インバー
タ、９…ＯＲゲート回路、１０…位相比較器、１１…ル
ープフィルタ、１２…電圧制御発振器(ＶＣＯ)、１３…
位相同期ループ（ＰＬＬ）、１４…擬似雑音（ＰＮ）信
号発生器、１５…周波数変換回路、１６…電力増幅回
路。
Claims (5)
- 【請求項１】 クロック速度変調によるスペクトル拡散
通信方式により、ディジタル信号を伝送するディジタル
変調方式において、変調データに応じて、所定の基準ク
ロック信号、あるいは該基準クロック信号から分周器に
設定された基準クロックの分周比Ｎ（２以上の整数）に
応じたクロック数を除去した信号を出力し、該信号を位
相同期ループ（ＰＬＬ）の基準信号として入力して位相
同期をかけ、該位相同期ループ（ＰＬＬ）の出力信号を
擬似雑音（ＰＮ）発生器のクロックとすることで周波数
変調をかけることを特徴とするディジタル変調方式。 - 【請求項２】 クロック速度変調によるスペクトル拡散
通信方式により、ディジタル信号を伝送するディジタル
変調方式において、変調データに応じて、所定の基準ク
ロック信号、あるいは該基準クロック信号から分周器に
設定された基準クロックの分周比Ｎ（２以上の整数）に
応じたクロック数を除去した信号を出力し、該信号を擬
似雑音（ＰＮ）クロックの周波数まで分周し、該分周し
た信号を擬似雑音（ＰＮ）発生器のクロックとすること
で周波数変調をかけることを特徴とするディジタル変調
方式。 - 【請求項３】 クロック速度変調によるスペクトル拡散
通信方式により、ディジタル信号を伝送するディジタル
変調方式において、変調データに応じて、所定の基準ク
ロック信号、あるいは該基準クロック信号から分周器に
設定された基準クロックの分周比Ｎ（２以上の整数）に
応じたクロック数を除去あるいは付加した信号を出力
し、該信号を位相同期ループ（ＰＬＬ）の基準信号とし
て入力して位相同期をかけ、該位相同期ループ（ＰＬ
Ｌ）の出力信号を擬似雑音（ＰＮ）発生器のクロックと
することで周波数変調をかけることを特徴とするディジ
タル変調方式。 - 【請求項４】 クロック速度変調によるスペクトル拡散
通信方式により、ディジタル信号を伝送するディジタル
変調方式において、変調データに応じて、所定の基準ク
ロック信号、あるいは該基準クロック信号から分周器に
設定された基準クロックの分周比Ｎ（２以上の整数）に
応じたクロック数を除去あるいは付加した信号を出力
し、該信号を擬似雑音（ＰＮ）クロックの周波数まで分
周し、該分周した信号を擬似雑音（ＰＮ）発生器のクロ
ックとすることで周波数変調をかけることを特徴とする
スペクトル拡散通信におけるディジタル変調方式。 - 【請求項５】 クロック速度変調によるスペクトル拡散
通信方式により、ディジタル信号を伝送するディジタル
変調方式において、変調データに応じて、擬似雑音（Ｐ
Ｎ）クロックをＭ（２以上の整数）分周した周波数の基
準クロック信号と、該基準クロック信号から基準クロッ
クの分周比（２以上の整数）に応じたクロック数を除去
あるいは付加した信号を出力し、該信号を位相同期ルー
プ（ＰＬＬ）の基準信号とし、該位相同期ループ（ＰＬ
Ｌ）の出力信号をＭ分周した信号を該位相同期ループ
（ＰＬＬ）の比較信号として入力して位相同期をかけ、
該位相同期ループ（ＰＬＬ）の出力を擬似雑音（ＰＮ）
発生器のクロックとすることで周波数変調をかけること
を特徴とするディジタル変調方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10185991A JP2992116B2 (ja) | 1990-10-12 | 1991-04-05 | スペクトル拡散通信におけるディジタル変調方式 |
Applications Claiming Priority (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2-274556 | 1990-10-12 | ||
| JP27455690 | 1990-10-12 | ||
| JP31370290 | 1990-11-19 | ||
| JP2-313702 | 1990-11-19 | ||
| JP3-29514 | 1991-01-29 | ||
| JP2951491 | 1991-01-29 | ||
| JP10185991A JP2992116B2 (ja) | 1990-10-12 | 1991-04-05 | スペクトル拡散通信におけるディジタル変調方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04297150A JPH04297150A (ja) | 1992-10-21 |
| JP2992116B2 true JP2992116B2 (ja) | 1999-12-20 |
Family
ID=27459078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10185991A Expired - Fee Related JP2992116B2 (ja) | 1990-10-12 | 1991-04-05 | スペクトル拡散通信におけるディジタル変調方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2992116B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3874942B2 (ja) * | 1998-09-22 | 2007-01-31 | 株式会社東芝 | 周波数可変方式、これを用いた電圧制御発振器およびこれを用いたスペクトラム拡散通信の受信機 |
| JP5672968B2 (ja) | 2010-10-29 | 2015-02-18 | 株式会社デンソー | 車両運動制御装置およびそれを有する車両運動制御システム |
| US9014916B2 (en) | 2010-10-29 | 2015-04-21 | Denso Corporation | Vehicle dynamic control apparatus and vehicle dynamic control system using the same |
| JP5672966B2 (ja) | 2010-10-29 | 2015-02-18 | 株式会社デンソー | 車両運動制御システム |
-
1991
- 1991-04-05 JP JP10185991A patent/JP2992116B2/ja not_active Expired - Fee Related
Non-Patent Citations (1)
| Title |
|---|
| Ｒ．Ｃ．Ｄｉｘｏｎ著「スペクトラム拡散通信方式」ジャティック出版 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04297150A (ja) | 1992-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0446024B1 (en) | Spread-spectrum communication system | |
| US5825813A (en) | Transceiver signal processor for digital cordless communication apparatus | |
| US4045796A (en) | Correlation system for pseudo-random noise signals | |
| EP0555089B1 (en) | Spread spectrum communication system | |
| US4607393A (en) | Receiver circuit comprising two phase control loops | |
| JP2929965B2 (ja) | 無線通信端局 | |
| US9191190B2 (en) | Methods and apparatus for digital host-lock mode in a transceiver | |
| JP2992116B2 (ja) | スペクトル拡散通信におけるディジタル変調方式 | |
| US5903593A (en) | Spread spectrum signal receiver | |
| US4475216A (en) | FSK Data transceiver | |
| JP3383318B2 (ja) | デジタル変調波の復調装置 | |
| JP3256422B2 (ja) | 周波数シンセサイザ | |
| EP0064728B1 (en) | Multiple phase digital modulator | |
| JPH0541717A (ja) | デジタル変調波の復調装置 | |
| JPH0568017A (ja) | スペクトラム拡散受信装置およびスペクトラム拡散送信装置およびスペクトラム拡散通信システム | |
| CN115473558B (zh) | 信号中转电路、方法及电子设备 | |
| JP2650550B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JP2650560B2 (ja) | 多チャンネル型スペクトル拡散変調復調装置 | |
| JP2770995B2 (ja) | スペクトラム拡散通信用受信装置 | |
| JP2591398B2 (ja) | スペクトル拡散無線通信装置 | |
| JPS5845860B2 (ja) | 変調回路 | |
| JP2992133B2 (ja) | スペクトル拡散通信における受信装置 | |
| JP2650557B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JP2591401B2 (ja) | スペクトル拡散無線通信装置 | |
| JP2650572B2 (ja) | スペクトル拡散方式における復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |