JP2988384B2 - レチクルアセンブリ - Google Patents
レチクルアセンブリInfo
- Publication number
- JP2988384B2 JP2988384B2 JP20526596A JP20526596A JP2988384B2 JP 2988384 B2 JP2988384 B2 JP 2988384B2 JP 20526596 A JP20526596 A JP 20526596A JP 20526596 A JP20526596 A JP 20526596A JP 2988384 B2 JP2988384 B2 JP 2988384B2
- Authority
- JP
- Japan
- Prior art keywords
- reticle
- pattern
- semiconductor device
- mask
- patterns
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 claims description 24
- 238000005259 measurement Methods 0.000 claims description 21
- 238000004519 manufacturing process Methods 0.000 claims description 8
- 239000011295 pitch Substances 0.000 claims 4
- 239000002245 particle Substances 0.000 description 8
- 238000000034 method Methods 0.000 description 7
- 230000008021 deposition Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70483—Information management; Active and passive control; Testing; Wafer monitoring, e.g. pattern monitoring
- G03F7/70605—Workpiece metrology
- G03F7/70616—Monitoring the printed patterns
- G03F7/70633—Overlay, i.e. relative alignment between patterns printed by separate exposures in different layers, or in the same layer in multiple exposures or stitching
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F9/00—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically
- G03F9/70—Registration or positioning of originals, masks, frames, photographic sheets or textured or patterned surfaces, e.g. automatically for microlithography
- G03F9/7073—Alignment marks and their environment
- G03F9/7084—Position of mark on substrate, i.e. position in (x, y, z) of mark, e.g. buried or resist covered mark, mark on rearside, at the substrate edge, in the circuit area, latent image mark, marks in plural levels
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
【０００１】
【産業上の利用分野】本発明はレチクル（あるいはマス
ク）アセンブリ、特にその位置精度測定用パターンの改
良に関する。
ク）アセンブリ、特にその位置精度測定用パターンの改
良に関する。
【０００２】
【従来の技術】図９は従来のレチクルを示す。すなわ
ち、チップ領域１外の適当な場所にはチップアライメン
トマーク２−１、２−２が設けられている。他方、チッ
プ領域１内の適当な場所たとえば４隅には位置精度測定
用パターン３−１、３−２、３−３、３−４が設けられ
ている。チップアライメントマーク２−１、２−２及び
位置精度測定用パターン３−１、３−２、３−３、３−
４はレーザビームもしくは荷電粒子によってスキャンさ
れ、この結果得られる反射光あるいは反射荷電粒子を検
出することにより検出される。
ち、チップ領域１外の適当な場所にはチップアライメン
トマーク２−１、２−２が設けられている。他方、チッ
プ領域１内の適当な場所たとえば４隅には位置精度測定
用パターン３−１、３−２、３−３、３−４が設けられ
ている。チップアライメントマーク２−１、２−２及び
位置精度測定用パターン３−１、３−２、３−３、３−
４はレーザビームもしくは荷電粒子によってスキャンさ
れ、この結果得られる反射光あるいは反射荷電粒子を検
出することにより検出される。
【０００３】始めに、チップアライメントマーク２−
１、２−２を検出することによりチップ原点（０，０）
を計算する。次いで、チップ原点（０，０）を基準とし
て位置精度測定用パターン３−１、３−２、３−３、３
−４の位置を検出する。たとえば、図９の位置精度測定
パターン３−３の拡大図である図１０を参照すると、位
置精度測定用パターン３−３はＩ型パターン３−３ｘ、
３−３ｙにより構成されている。Ｉ型パターン３−３ｘ
にはレーザビーム（もしくは荷電粒子ビーム）４ｘをＸ
方向にスキャンして反射特性５ｘを得る。このときのパ
ターンエッジ位置をｘ1 、ｘ2 とすれば、Ｉ型パターン
３−３ｘの中心線の位置ｘは、 ｘ＝（ｘ1＋ｘ2）／２ となる。同様に、Ｉ型パターン３−３ｙにはレーザビー
ム（もしくは荷電粒子ビーム）４ｙをＹ方向にスキャン
して反射特性５ｙを得る。このときのパターンエッジ位
置をｙ1 、ｙ2 とすれば、Ｉ型パターン３−３ｙの中心
線の位置ｙは、 ｙ＝（ｙ1＋ｙ2）／２ となる。
１、２−２を検出することによりチップ原点（０，０）
を計算する。次いで、チップ原点（０，０）を基準とし
て位置精度測定用パターン３−１、３−２、３−３、３
−４の位置を検出する。たとえば、図９の位置精度測定
パターン３−３の拡大図である図１０を参照すると、位
置精度測定用パターン３−３はＩ型パターン３−３ｘ、
３−３ｙにより構成されている。Ｉ型パターン３−３ｘ
にはレーザビーム（もしくは荷電粒子ビーム）４ｘをＸ
方向にスキャンして反射特性５ｘを得る。このときのパ
ターンエッジ位置をｘ1 、ｘ2 とすれば、Ｉ型パターン
３−３ｘの中心線の位置ｘは、 ｘ＝（ｘ1＋ｘ2）／２ となる。同様に、Ｉ型パターン３−３ｙにはレーザビー
ム（もしくは荷電粒子ビーム）４ｙをＹ方向にスキャン
して反射特性５ｙを得る。このときのパターンエッジ位
置をｙ1 、ｙ2 とすれば、Ｉ型パターン３−３ｙの中心
線の位置ｙは、 ｙ＝（ｙ1＋ｙ2）／２ となる。
【０００４】上述のごとくして得られた位置座標（ｘ，
ｙ）は設計上の位置座標と比較することによりレチクル
の合否判定を行ったり、あるいは位置精度情報に変換し
て製造プロセスにフィードバックする。なお、設計上の
位置座標は事前にドキュメントもしくはデータベースと
して設計者からレチクル製造者へ通知されている。
ｙ）は設計上の位置座標と比較することによりレチクル
の合否判定を行ったり、あるいは位置精度情報に変換し
て製造プロセスにフィードバックする。なお、設計上の
位置座標は事前にドキュメントもしくはデータベースと
して設計者からレチクル製造者へ通知されている。
【０００５】
【発明が解決しようとする課題】しかしながら、上述の
従来のレチクルでは、各レイヤで位置精度測定用パター
ンを同一にしても半導体装置（ウエハ）上に成膜した場
合には各レイヤで位置精度測定用パターンを同一にする
ことは実質的に不可能であった。つまり、図１１の
（Ａ）に示すように、レチクル３レイヤでＩ型パターン
３−３ｘ−１、３−３ｘ−２、３−３ｘ−３、３−３ｙ
−１、３−３ｙ−２、３−３ｙ−３を同一座標（ｘ，
ｙ）としても、図１１の（Ｂ）に示すごとく、ウエハプ
ロセスでは位置精度測定用パターンによる各種膜が堆積
するので、剥れ易く、この結果、同一座標（ｘ，ｙ）に
ならないからである。上述のウエハプロセスでの各種膜
の堆積を防ぐために、図１２の（Ａ）に示すごとく、３
レイヤで位置精度測定用パターンを異なる座標（ｘ1 ，
ｙ1）、(x2，ｙ2）、（ｘ3 ，ｙ3）とすると、図１２の
（Ｂ）に示すごとく、各種膜は堆積しないが、半導体チ
ップ設計、レチクル設計、マスク設計が頻雑となる。た
とえば、位置精度測定用パターンを各チップ領域に４つ
配置し、２０レイヤが必要である半導体装置において
は、８０（＝２０×４）の設計上の位置座標が必要とな
る。この結果、歩留りの低下を招くという課題がある。
従来のレチクルでは、各レイヤで位置精度測定用パター
ンを同一にしても半導体装置（ウエハ）上に成膜した場
合には各レイヤで位置精度測定用パターンを同一にする
ことは実質的に不可能であった。つまり、図１１の
（Ａ）に示すように、レチクル３レイヤでＩ型パターン
３−３ｘ−１、３−３ｘ−２、３−３ｘ−３、３−３ｙ
−１、３−３ｙ−２、３−３ｙ−３を同一座標（ｘ，
ｙ）としても、図１１の（Ｂ）に示すごとく、ウエハプ
ロセスでは位置精度測定用パターンによる各種膜が堆積
するので、剥れ易く、この結果、同一座標（ｘ，ｙ）に
ならないからである。上述のウエハプロセスでの各種膜
の堆積を防ぐために、図１２の（Ａ）に示すごとく、３
レイヤで位置精度測定用パターンを異なる座標（ｘ1 ，
ｙ1）、(x2，ｙ2）、（ｘ3 ，ｙ3）とすると、図１２の
（Ｂ）に示すごとく、各種膜は堆積しないが、半導体チ
ップ設計、レチクル設計、マスク設計が頻雑となる。た
とえば、位置精度測定用パターンを各チップ領域に４つ
配置し、２０レイヤが必要である半導体装置において
は、８０（＝２０×４）の設計上の位置座標が必要とな
る。この結果、歩留りの低下を招くという課題がある。
【０００６】上述のレチクルでの課題はマスクにおいて
も発生する。従って、本発明の目的は、各レイヤで位置
精度測定用パターンの位置座標をウエハプロセスにおい
ても同一としたレチクルアセンブリを提供することにあ
る。他の目的は、各レイヤで位置精度測定用パターンの
位置座標をウエハプロセスにおいても同一としたマスク
アセンブリを提供することにある。
も発生する。従って、本発明の目的は、各レイヤで位置
精度測定用パターンの位置座標をウエハプロセスにおい
ても同一としたレチクルアセンブリを提供することにあ
る。他の目的は、各レイヤで位置精度測定用パターンの
位置座標をウエハプロセスにおいても同一としたマスク
アセンブリを提供することにある。
【０００７】
【課題を解決するための手段】上述の課題を解決するた
めに本発明は、１つの半導体装置を製造するための複数
のレチクル（あるいはマスク）よりなるレチクルアセン
ブリ（あるいはマスクアセンブリ）において、各レチク
ル（あるいはマスク）は位置精度測定用の複数のＩ型パ
ターン（もしくはＬ型パターン）の対を有し、これらの
Ｉ型パターン（あるいはＬ型パターン）の対は半導体装
置上で互いに重ならないにし、複数のＩ型パターン（あ
るいはＬ型パターン）の対の中心線の交点は半導体装置
上で同一となるようにしたものである。
めに本発明は、１つの半導体装置を製造するための複数
のレチクル（あるいはマスク）よりなるレチクルアセン
ブリ（あるいはマスクアセンブリ）において、各レチク
ル（あるいはマスク）は位置精度測定用の複数のＩ型パ
ターン（もしくはＬ型パターン）の対を有し、これらの
Ｉ型パターン（あるいはＬ型パターン）の対は半導体装
置上で互いに重ならないにし、複数のＩ型パターン（あ
るいはＬ型パターン）の対の中心線の交点は半導体装置
上で同一となるようにしたものである。
【０００８】
【発明の実施の形態】図１は本発明に係るレチクルの第
１の実施の形態を示す平面図である。図９の位置精度測
定用パターン３−１〜３−４の代りに位置精度測定用パ
ターン３’−１〜３’−４を設けてある。位置精度測定
用パターンたとえば３’−３は、図２に示すように、Ｘ
方向スキャン用としての１対のＩ型パターン３’−３ｘ
及びＹ方向スキャン用としての１対のＩ型パターン３’
−３ｙにより構成されている。
１の実施の形態を示す平面図である。図９の位置精度測
定用パターン３−１〜３−４の代りに位置精度測定用パ
ターン３’−１〜３’−４を設けてある。位置精度測定
用パターンたとえば３’−３は、図２に示すように、Ｘ
方向スキャン用としての１対のＩ型パターン３’−３ｘ
及びＹ方向スキャン用としての１対のＩ型パターン３’
−３ｙにより構成されている。
【０００９】Ｉ型パターン３’−３ｘにはレーザビーム
（もしくは荷電粒子ビーム）４ｘをＸ方向にスキャンし
て反射特性５’ｘを得る。このときのパターンエッジ位
置をｘ1 、ｘ2 、ｘ3 、ｘ4 とすれば、Ｉ型パターン
３’−３ｘの中心線の位置ｘは、 ｘ＝（ｘ1＋ｘ2＋ｘ3＋ｘ4）／４ となる。同様に、Ｉ型パターン３' −３ｙにはレーザビ
ーム（もしくは荷電粒子ビーム）４ｙをＹ方向にスキャ
ンして反射特性５’ｙを得る。このときのパターンエッ
ジ位置をｙ1 、ｙ2 、ｙ3 、ｙ4 とすれば、Ｉ型パター
ン３’−３ｙの中心線の位置ｙは、 ｙ＝（ｙ1＋ｙ2＋ｙ3＋ｙ4）／４ となる。
（もしくは荷電粒子ビーム）４ｘをＸ方向にスキャンし
て反射特性５’ｘを得る。このときのパターンエッジ位
置をｘ1 、ｘ2 、ｘ3 、ｘ4 とすれば、Ｉ型パターン
３’−３ｘの中心線の位置ｘは、 ｘ＝（ｘ1＋ｘ2＋ｘ3＋ｘ4）／４ となる。同様に、Ｉ型パターン３' −３ｙにはレーザビ
ーム（もしくは荷電粒子ビーム）４ｙをＹ方向にスキャ
ンして反射特性５’ｙを得る。このときのパターンエッ
ジ位置をｙ1 、ｙ2 、ｙ3 、ｙ4 とすれば、Ｉ型パター
ン３’−３ｙの中心線の位置ｙは、 ｙ＝（ｙ1＋ｙ2＋ｙ3＋ｙ4）／４ となる。
【００１０】図３は１つの半導体装置を製造するために
図１、図２のレチクルの３レイヤの位置精度測定用パタ
ーンを示し、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ
線断面図である。すなわち、第２のレチクルのＩ型パタ
ーン３’−３ｘ−２、３’−３ｙ−２のピッチは、第１
のレチクルのＩ型パターン３’−３ｘ−１、３’−３ｙ
−１のピッチより大きく、また、第３のレチクルのＩ型
パターン３’−３ｘ−３、３’−３ｙ−３のピッチは、
第２のレチクルのＩ型パターン３’−３ｘ−２、３’−
３ｙ−２のピッチより大きい。しかも、第１のレチクル
のＩ型パターン３’−３ｘ−１、３’−３ｙ−１の中心
線の交点は（ｘ，ｙ）であり、第２のレチクルのＩ型パ
ターン３’−３ｘ−２、３’−３ｙ−２の中心線の交点
は（ｘ，ｙ）であり、第３のレチクルのＩ型パターン
３’−３ｘ−３、３’−３ｙ−３の中心線の交点は
（ｘ，ｙ）であり、同一である。従って、図３の（Ａ）
に示す３レイヤレチクルを用いてウエハプロセスを実行
しても、図３の（Ｂ）に示すごとく、位置精度測定用パ
ターンによる各種膜は単独であり、堆積しない。
図１、図２のレチクルの３レイヤの位置精度測定用パタ
ーンを示し、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ
線断面図である。すなわち、第２のレチクルのＩ型パタ
ーン３’−３ｘ−２、３’−３ｙ−２のピッチは、第１
のレチクルのＩ型パターン３’−３ｘ−１、３’−３ｙ
−１のピッチより大きく、また、第３のレチクルのＩ型
パターン３’−３ｘ−３、３’−３ｙ−３のピッチは、
第２のレチクルのＩ型パターン３’−３ｘ−２、３’−
３ｙ−２のピッチより大きい。しかも、第１のレチクル
のＩ型パターン３’−３ｘ−１、３’−３ｙ−１の中心
線の交点は（ｘ，ｙ）であり、第２のレチクルのＩ型パ
ターン３’−３ｘ−２、３’−３ｙ−２の中心線の交点
は（ｘ，ｙ）であり、第３のレチクルのＩ型パターン
３’−３ｘ−３、３’−３ｙ−３の中心線の交点は
（ｘ，ｙ）であり、同一である。従って、図３の（Ａ）
に示す３レイヤレチクルを用いてウエハプロセスを実行
しても、図３の（Ｂ）に示すごとく、位置精度測定用パ
ターンによる各種膜は単独であり、堆積しない。
【００１１】なお、図３において、各Ｉ型パターンは幅
１〜１０μｍ、長さ５〜２０μｍであり、各レチクルの
Ｉ型パターンのピッチは２〜５μｍである。
１〜１０μｍ、長さ５〜２０μｍであり、各レチクルの
Ｉ型パターンのピッチは２〜５μｍである。
【００１２】図４は図１、図２のレチクルをウエハに対
応するマスクに適用した場合を示す。なお、図４におけ
る４１はマスクにおけるウエハ形状、４２はチップパタ
ーンを示す。各チップパターン４２には図１、図２の場
合と同様に、位置精度測定用パターン３’−１〜３’−
４が設けられており、１つの半導体装置を製造する場合
の各マスクの位置精度測定用パターン３’−１〜３’−
４のＩ型パターンのピッチは異なり、半導体装置上に成
膜された場合には、各種膜は単独であり、堆積しない。
また、各マスクの位置精度測定用パターンの中心線の交
点は同一である。
応するマスクに適用した場合を示す。なお、図４におけ
る４１はマスクにおけるウエハ形状、４２はチップパタ
ーンを示す。各チップパターン４２には図１、図２の場
合と同様に、位置精度測定用パターン３’−１〜３’−
４が設けられており、１つの半導体装置を製造する場合
の各マスクの位置精度測定用パターン３’−１〜３’−
４のＩ型パターンのピッチは異なり、半導体装置上に成
膜された場合には、各種膜は単独であり、堆積しない。
また、各マスクの位置精度測定用パターンの中心線の交
点は同一である。
【００１３】図５は本発明に係るレチクルの第２の実施
の形態を示す平面図である。図１の位置精度測定用パタ
ーン３’−１〜３’−４の代りに位置精度測定用パター
ン３”−１〜３”−４を設けてある。位置精度測定用パ
ターンたとえば３”−３は、図６に示すように、Ｘ方向
スキャン用及びＹスキャン用としての１対のＬ型パター
ン３”−３により構成されている。
の形態を示す平面図である。図１の位置精度測定用パタ
ーン３’−１〜３’−４の代りに位置精度測定用パター
ン３”−１〜３”−４を設けてある。位置精度測定用パ
ターンたとえば３”−３は、図６に示すように、Ｘ方向
スキャン用及びＹスキャン用としての１対のＬ型パター
ン３”−３により構成されている。
【００１４】Ｌ型パターン３”−３−１のＹ方向部分に
はレーザビーム（もしくは荷電粒子ビーム）４ｘをＸ方
向にスキャンして反射特性５’ｘを得る。このときのパ
ターンエッジ位置をｘ1 、ｘ2 、ｘ3 、ｘ4 とすれば、
Ｌ型パターン３”−３−１のＹ方向部分の中心線の位置
ｘは、 ｘ＝（ｘ1＋ｘ2＋ｘ3＋ｘ4）／４ となる。同様に、Ｌ型パターン３”−３−１のＸ方向部
分にはレーザビーム（もしくは荷電粒子ビーム）４ｙを
Ｙ方向にスキャンして反射特性５’ｙを得る。このとき
のパターンエッジ位置をｙ1 、ｙ2 、ｙ3 、ｙ4 とすれ
ば、Ｌ型パターン３”−３−１のＸ方向部分の中心線の
位置ｙは、 ｙ＝（ｙ1＋ｙ2＋ｙ3＋ｙ4）／４ となる。
はレーザビーム（もしくは荷電粒子ビーム）４ｘをＸ方
向にスキャンして反射特性５’ｘを得る。このときのパ
ターンエッジ位置をｘ1 、ｘ2 、ｘ3 、ｘ4 とすれば、
Ｌ型パターン３”−３−１のＹ方向部分の中心線の位置
ｘは、 ｘ＝（ｘ1＋ｘ2＋ｘ3＋ｘ4）／４ となる。同様に、Ｌ型パターン３”−３−１のＸ方向部
分にはレーザビーム（もしくは荷電粒子ビーム）４ｙを
Ｙ方向にスキャンして反射特性５’ｙを得る。このとき
のパターンエッジ位置をｙ1 、ｙ2 、ｙ3 、ｙ4 とすれ
ば、Ｌ型パターン３”−３−１のＸ方向部分の中心線の
位置ｙは、 ｙ＝（ｙ1＋ｙ2＋ｙ3＋ｙ4）／４ となる。
【００１５】図７は１つの半導体装置を製造するために
図５、図６のレチクルの３レイヤの位置精度測定用パタ
ーンを示し、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ
線断面図である。すなわち、第２のレチクルのＬ型パタ
ーン３’−３−２のピッチは、第１のレチクルのＬ型パ
ターン３’−３−１のピッチより大きく、また、第３の
レチクルのＬ型パターン３’−３−３のピッチは、第２
のレチクルのＬ型パターン３’−３−２のピッチより大
きい。しかも、第１のレチクルのＬ型パターン３’−３
−１の中心線の交点は（ｘ，ｙ）であり、第２のレチク
ルのＬ型パターン３’−３−２の中心線の交点は（ｘ，
ｙ）であり、第３のレチクルのＬ型パターン３’−３−
３の中心線の交点は（ｘ，ｙ）であり、同一である。従
って、図７の（Ａ）に示す３レイヤレチクルを用いてウ
エハプロセスを実行しても、図７の（Ｂ）に示すごと
く、位置精度測定用パターンによる各種膜は単独であ
り、堆積しない。
図５、図６のレチクルの３レイヤの位置精度測定用パタ
ーンを示し、（Ａ）は平面図、（Ｂ）は（Ａ）のＢ−Ｂ
線断面図である。すなわち、第２のレチクルのＬ型パタ
ーン３’−３−２のピッチは、第１のレチクルのＬ型パ
ターン３’−３−１のピッチより大きく、また、第３の
レチクルのＬ型パターン３’−３−３のピッチは、第２
のレチクルのＬ型パターン３’−３−２のピッチより大
きい。しかも、第１のレチクルのＬ型パターン３’−３
−１の中心線の交点は（ｘ，ｙ）であり、第２のレチク
ルのＬ型パターン３’−３−２の中心線の交点は（ｘ，
ｙ）であり、第３のレチクルのＬ型パターン３’−３−
３の中心線の交点は（ｘ，ｙ）であり、同一である。従
って、図７の（Ａ）に示す３レイヤレチクルを用いてウ
エハプロセスを実行しても、図７の（Ｂ）に示すごと
く、位置精度測定用パターンによる各種膜は単独であ
り、堆積しない。
【００１６】なお、図７において、各Ｌ型パターンは幅
１〜１０μｍ、長さ１５〜５０μｍであり、各レチクル
のＬ型パターンのピッチは２〜５μｍである。
１〜１０μｍ、長さ１５〜５０μｍであり、各レチクル
のＬ型パターンのピッチは２〜５μｍである。
【００１７】図８は図５、図６のレチクルをウエハに対
応するマスクに適用した場合を示す。なお、図８におけ
る８１はマスクにおけるウエハ形状、８２はチップパタ
ーンを示す。各チップパターン８２には図５、図６の場
合と同様に、位置精度測定用パターン３”−１〜３”−
４が設けられており、１つの半導体装置を製造する場合
の各マスクの位置精度測定用パターン３”−１〜３”−
４のＬ型パターンのピッチは異なり、半導体装置上に成
膜された場合には、各種膜は単独であり、堆積しない。
また、各マスクの位置精度測定用パターンの中心線の交
点は同一である。
応するマスクに適用した場合を示す。なお、図８におけ
る８１はマスクにおけるウエハ形状、８２はチップパタ
ーンを示す。各チップパターン８２には図５、図６の場
合と同様に、位置精度測定用パターン３”−１〜３”−
４が設けられており、１つの半導体装置を製造する場合
の各マスクの位置精度測定用パターン３”−１〜３”−
４のＬ型パターンのピッチは異なり、半導体装置上に成
膜された場合には、各種膜は単独であり、堆積しない。
また、各マスクの位置精度測定用パターンの中心線の交
点は同一である。
【００１８】
【発明の効果】以上説明したように本発明によれば、レ
チクルアセンブリ及びマスクアセンブリの各レイヤで位
置精度測定用パターンの位置座標をウエハプロセスにお
いて同一にできる。
チクルアセンブリ及びマスクアセンブリの各レイヤで位
置精度測定用パターンの位置座標をウエハプロセスにお
いて同一にできる。
【図１】本発明に係るレチクルの第１の実施の形態を示
す平面図である。
す平面図である。
【図２】図１の部分拡大図である。
【図３】図１のレチクルの３レイヤを重ねた場合の位置
精度測定用パターンを示し、（Ａ）は平面図、（Ｂ）は
（Ａ）のＢ−Ｂ線断面図である。
精度測定用パターンを示し、（Ａ）は平面図、（Ｂ）は
（Ａ）のＢ−Ｂ線断面図である。
【図４】図１、図２のレチクルをマスクに適用した場合
を示し、（Ａ）は全体平面図、（Ｂ）は部分拡大図であ
る。
を示し、（Ａ）は全体平面図、（Ｂ）は部分拡大図であ
る。
【図５】本発明に係るレチクルの第２の実施の形態を示
す平面図である。
す平面図である。
【図６】図５の部分拡大図である。
【図７】図５のレチクルの３レイヤを重ねた場合の位置
精度測定用パターンを示し、（Ａ）は平面図、（Ｂ）は
（Ａ）のＢ−Ｂ線断面図である。
精度測定用パターンを示し、（Ａ）は平面図、（Ｂ）は
（Ａ）のＢ−Ｂ線断面図である。
【図８】図５、図６のレチクルをマスクに適用した場合
を示し、（Ａ）は全体平面図、（Ｂ）は部分拡大図であ
る。
を示し、（Ａ）は全体平面図、（Ｂ）は部分拡大図であ
る。
【図９】従来のレチクルを示す平面図である。
【図１０】図９の部分拡大図である。
【図１１】図９のレチクルの３レイヤを重ねた場合の位
置精度測定用パターンを示し、（Ａ）は平面図、（Ｂ）
は（Ａ）のＢ−Ｂ線断面図である。
置精度測定用パターンを示し、（Ａ）は平面図、（Ｂ）
は（Ａ）のＢ−Ｂ線断面図である。
【図１２】図９のレチクルの３レイヤを重ねた場合の位
置精度測定用パターンを示し、（Ａ）は平面図、（Ｂ）
は（Ａ）のＢ−Ｂ線断面図である。
置精度測定用パターンを示し、（Ａ）は平面図、（Ｂ）
は（Ａ）のＢ−Ｂ線断面図である。
１…チップ領域 ２−１、２−２…チップアライメントマーク ３−１〜３−４、３’−１〜３’−４、３”−１〜３”
−４…位置精度測定用パターン ４１、８１…ウエハ形状 ４２、８２…チップパターン
−４…位置精度測定用パターン ４１、８１…ウエハ形状 ４２、８２…チップパターン
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平３−137646（ＪＰ，Ａ) 特開 平６−202311（ＪＰ，Ａ) 特開 平５−47621（ＪＰ，Ａ) 特開 平７−226365（ＪＰ，Ａ) 特開 昭61−46021（ＪＰ，Ａ) 実願 昭63−103832号（実開 平２− 26225号）の願書に添付した明細書及び 図面の内容を撮影したマイクロフィルム （ＪＰ，Ｕ) (58)調査した分野(Int.Cl.6，ＤＢ名) G03F 1/08 - 1/16 H01L 21/027
Claims (8)
- 【請求項１】 １つの半導体装置を製造するための複数
のレチクルよりなるレチクルアセンブリにおいて、 前記各レチクルは位置精度測定用の複数のＩ型パターン
の対を有し、前記各レチクルの各Ｉ型パターンは前記半
導体装置上で互いに重ならないにし、前記各レチクルの
複数のＩ型パターンの対の中心線の交点は前記半導体装
置上で同一となるようにしたことを特徴とするレチクル
アセンブリ。 - 【請求項２】 前記複数のＩ型パターンの対のピッチを
前記各レチクル毎に異ならせた請求項１に記載のレチク
ルアセンブリ。 - 【請求項３】 １つの半導体装置を製造するための複数
のレチクルよりなるレチクルアセンブリにおいて、 前記各レチクルは位置精度測定用の複数のＬ型パターン
の対を有し、前記各レチクルの各Ｌ型パターンは前記半
導体装置上で互いに重ならないにし、前記各レチクル複
数のＬ型パターンの対の中心線の交点は前記半導体装置
上で同一となるようにしたことを特徴とするレチクルア
センブリ。 - 【請求項４】 前記複数のＬ型パターンの対のピッチを
前記各レチクル毎に異ならせた請求項３に記載のレチク
ルアセンブリ。 - 【請求項５】 １つの半導体装置を製造するための複数
のマスクよりなるマスクアセンブリにおいて、 前記各マスクは位置精度測定用の複数のＩ型パターンの
対を有し、各マスクの各Ｉ型パターンは前記半導体装置
上で互いに重ならないにし、前記各マスクの複数のＩ型
パターンの対の中心線の交点は前記半導体装置上で同一
となるようにしたことを特徴とするマスクアセンブリ。 - 【請求項６】 前記複数のＩ型パターンの対のピッチを
前記各マスク毎に異ならせた請求項５に記載のマスクア
センブリ。 - 【請求項７】 １つの半導体装置を製造するための複数
のマスクよりなるマスクアセンブリにおいて、 前記各マスクは位置精度測定用の複数のＬ型パターンの
対を有し、各マスクの各Ｌ型パターンは前記半導体装置
上で互いに重ならないにし、前記各マスクの複数のＬ型
パターンの対の中心線の交点は前記半導体装置上で同一
となるようにしたことを特徴とするマスクアセンブリ。 - 【請求項８】 前記複数のＬ型パターンの対のピッチを
前記各マスク毎に異ならせた請求項７に記載のマスクア
センブリ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20526596A JP2988384B2 (ja) | 1996-07-16 | 1996-07-16 | レチクルアセンブリ |
| US08/840,762 US5812244A (en) | 1996-07-16 | 1997-04-16 | Reticle assembly having non-superposed position measurement patterns |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20526596A JP2988384B2 (ja) | 1996-07-16 | 1996-07-16 | レチクルアセンブリ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1031302A JPH1031302A (ja) | 1998-02-03 |
| JP2988384B2 true JP2988384B2 (ja) | 1999-12-13 |
Family
ID=16504126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20526596A Expired - Fee Related JP2988384B2 (ja) | 1996-07-16 | 1996-07-16 | レチクルアセンブリ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5812244A (ja) |
| JP (1) | JP2988384B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11307445A (ja) * | 1998-04-23 | 1999-11-05 | Nikon Corp | 荷電粒子線露光装置及びその投影マスク |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02246314A (ja) * | 1989-03-20 | 1990-10-02 | Fujitsu Ltd | パターン作成方法 |
| JP3008425B2 (ja) * | 1990-02-15 | 2000-02-14 | 日本電気株式会社 | 半導体装置用目合わせマスク |
| JP3446287B2 (ja) * | 1994-03-15 | 2003-09-16 | 富士通株式会社 | 縮小投影露光装置と光軸ずれ補正方法 |
| JPH07335524A (ja) * | 1994-06-06 | 1995-12-22 | Canon Inc | 位置合わせ方法 |
-
1996
- 1996-07-16 JP JP20526596A patent/JP2988384B2/ja not_active Expired - Fee Related
-
1997
- 1997-04-16 US US08/840,762 patent/US5812244A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US5812244A (en) | 1998-09-22 |
| JPH1031302A (ja) | 1998-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20050242448A1 (en) | Overlay key, method of manufacturing the same and method of measuring an overlay degree using the same | |
| US5982044A (en) | Alignment pattern and algorithm for photolithographic alignment marks on semiconductor substrates | |
| US7160656B2 (en) | Method for determining pattern misalignment over a substrate | |
| US7772710B2 (en) | Zero-order overlay targets | |
| US6042972A (en) | Phase shift mask having multiple alignment indications and method of manufacture | |
| JPH11126746A (ja) | 重ね合わせ精度測定パターン及び重ね合わせ精度測定方法 | |
| JP2723508B2 (ja) | 電子線直接描画のためのアライメント方法 | |
| JP2988384B2 (ja) | レチクルアセンブリ | |
| JP2001267202A (ja) | 重ね合わせ測定マーク及びその測定方法と重ね合わせ測定マークを有する半導体装置 | |
| TW454243B (en) | Semiconductor device, and photo-mask used for manufacturing said device, and registration accuracy measurement enhancement method | |
| US20030046821A1 (en) | Reticle, and pattern positional accuracy measurement device and method | |
| JPWO2020095959A1 (ja) | 多層反射膜付き基板、反射型マスクブランク、反射型マスクの製造方法、及び半導体装置の製造方法 | |
| TW202332984A (zh) | 平板顯示器用光罩、平板顯示器用光罩的位置測量用標記的形成方法及平板顯示器用光罩的製造方法 | |
| JP2001074606A (ja) | ステッパレンズの収差測定パターンおよびステッパレンズの収差特性評価方法 | |
| JP2830784B2 (ja) | 位置誤差計測方法および半導体装置の製造方法 | |
| JPH08107052A (ja) | 位置ずれ評価パターン | |
| JPH01196822A (ja) | 半導体集積回路装置 | |
| JPH11145047A (ja) | 電子線描画用精度測定方法 | |
| JP3166267B2 (ja) | フォトマスク基板表面の高さ測定方法 | |
| JPH11224847A (ja) | レチクル | |
| TW494470B (en) | Overlapped mark mask pattern | |
| JPS6086827A (ja) | 電子ビ−ム露光方法 | |
| TW202407460A (zh) | 對準圖案之訊號的增強方法 | |
| JPS588132B2 (ja) | 集積回路製造方法 | |
| JPS61148819A (ja) | マスク合わせパタ−ン構造 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081008 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091008 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101008 Year of fee payment: 11 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111008 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121008 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |