JP2985489B2 - 位相同期ループ - Google Patents

位相同期ループ

Info

Publication number
JP2985489B2
JP2985489B2 JP4077880A JP7788092A JP2985489B2 JP 2985489 B2 JP2985489 B2 JP 2985489B2 JP 4077880 A JP4077880 A JP 4077880A JP 7788092 A JP7788092 A JP 7788092A JP 2985489 B2 JP2985489 B2 JP 2985489B2
Authority
JP
Japan
Prior art keywords
phase
output
oscillation circuit
locked loop
phase locked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP4077880A
Other languages
English (en)
Other versions
JPH05284016A (ja
Inventor
▲隆▼ 藤井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP4077880A priority Critical patent/JP2985489B2/ja
Priority to EP93105377A priority patent/EP0563945A1/en
Priority to US08/041,317 priority patent/US5349309A/en
Publication of JPH05284016A publication Critical patent/JPH05284016A/ja
Application granted granted Critical
Publication of JP2985489B2 publication Critical patent/JP2985489B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、特にディジタル信号に
より発振周波数が制御される発振回路を備えた位相同期
ループに関する。
【０００２】
【従来の技術】位相同期ループは、周波数制御、周波数
合成、ＦＭ復調、データリカバリ及び信号同期等の用途
に広く用いられている。
【０００３】また、位相同期ループの応用例の一つとし
て、クロックに重畳した位相のゆらぎ（即ち、ジッタ）
を除去するためのジッタアッテネータがある。この場合
に、ジッタアッテネータに用いる位相同期ループのルー
プ帯域は、除去すべきジッタの周波数帯域に比して狭い
ことが必要である。ループ帯域を狭くするためには、位
相同期ループを構成する電圧制御発振回路の利得を下げ
ることが最も効果的である。位相同期ループの利得が低
い電圧制御発振回路は、位相同期ループを構成する水晶
発振回路を用いれば容易に実現することができる。
【０００４】図９は、従来の水晶発振回路を用いたジッ
タアッテネータ用位相同期ループの構成を示すブロック
図である（"JITTER ATTENUATION PHASE LOCKED LOOP US
INGSWITCHED CAPACITOR CONTROLLED CRYSTAL OSCILLATO
R" ,IEEE 1988 CUSTOM INTEGRATED CIRCUTS CONFERENCE
）。
【０００５】この位相同期ループは、位相比較器９２、
フリップフロップ回路９３及び水晶発振回路により構成
されている。また、前記水晶発振回路は、水晶振動子９
４、増幅回路９５、負荷容量１００〜１０５及び負荷容
量１００，１０１，１０４，１０５を切り替えるための
スイッチ９６〜９９により構成されている。なお、負荷
容量１０２，１０３の容量値はいずれもＣ１、負荷容量
１００，１０５の容量値はいずれもＣ２、負荷容量１０
１，１０４の容量値はいずれもＣ３である。
【０００６】位相比較器９２は、入力端子９１に与えら
れた信号ＩＮと水晶発振回路から与えれた信号ＲＥＦと
の位相を比較し、ＲＥＦに対してＩＮの位相が進んでい
ればその位相差に応じて信号ＬＥＡＤを出力し、ＲＥＦ
に対してＩＮの位相が遅れていればその位相差に応じて
信号ＬＡＧを出力する。フリップフロップ回路９３は、
クロック信号ＣＬＯＣＫに同期して動作し、位相比較器
９２の出力に応じて、信号ＵＰ又は信号ＤＯＷＮを出力
する。
【０００７】水晶発振回路においては、ＵＰが与えられ
ると、スイッチ９６〜９９がいずれもオフ状態になり、
水晶発振子９４の両端に負荷容量１０２，１０３のみが
電気的に接続される。また、ＤＯＷＮが与えられると、
スイッチ９６〜９９がいずれもオン状態になり、水晶発
振子９４の両端に負荷容量１００〜１０５が電気的に接
続される。更に、ＵＰ及びＤＯＷＮのいずれも入力され
ていない場合には、スイッチ９６，９９がオン状態、ス
イッチ９７，９８がオフ状態となって、水晶発振子９４
の両端に負荷容量１００，１０２，１０３，１０５が電
気的に接続される。
【０００８】水晶発振回路の発振周波数は水晶発振子に
接続された負荷容量の容量値に依存し、容量値が増加す
ると周波数が低下するので、水晶発振回路はフリップフ
ロップ回路９３から与えられるＵＰ及びＤＯＷＮに応じ
て、その発振周波数が切り替わる。従って、この水晶発
振回路の出力を位相比較器９２に帰還することにより、
位相同期ループを構成することができる。
【０００９】ところで、図９に示す位相同期ループは、
位相比較器９２、フリップフロップ回路９３及び発振回
路のみで構成されおり、ループフィルタに相当する部分
がない。つまり、この位相同期ループは、ループの次数
が１次である。このような１次の位相同期ループでは、
ループの帯域がループの利得のみで定まることが知られ
ている。従って、図９に示す回路では、水晶発振回路の
利得のみでループの帯域が定まることになる。
【００１０】
【発明が解決しようとする課題】しかしながら、上述し
た従来の位相同期ループには以下に示す問題点がある。
即ち、水晶発振回路の利得は、水晶発振子の等価回路と
負荷容量とにより決定されるので、得られる利得には自
ずから制限があり、所望のループ帯域を得られない場合
がある。つまり、従来の位相同期ループでは、ループの
次数が１次であるため、ループ帯域を決定する際の自由
度が少ない。
【００１１】また、１次の位相同期ループでは、入力信
号の周波数と発振回路の中心周波数との間に差が生じた
場合、周波数オフセットに比例して定常位相誤差が発生
するという問題点がある。ジッタアッテネータでは、位
相同期ループの入力に同期して書き込みを行ない、出力
に同期して読み出しを行なうＦＩＦＯ（ファーストイン
ファーストアウト）が必要となる。ところが、位相同期
ループに定常位相誤差が発生すると、ＦＩＦＯの段数が
位相誤差に相当するだけ分だけ余分に必要となる。この
ために、周波数誤差がどの程度生じるかを予め予測して
おき、その周波数誤差に相当する段数のＦＩＦＯを余分
に用意する必要がある。
【００１２】本発明はかかる問題点に鑑みてなされたも
のであって、ループ帯域の選択自由度が大きく、且つ、
周波数オフセットに対する定常位相誤差の発生を回避で
きる位相同期ループを提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明に係る位相同期ル
ープは、電圧制御発振回路と、入力信号と前記電圧制御
発振回路の出力との位相を比較する位相比較器と、この
位相比較器の出力端と前記電圧制御発振回路の入力端と
の間に介装されたループフィルタとを有し、前記ループ
フィルタは、前記位相比較器の出力に応じてアップパル
ス及びダウンパルスを選択的に出力するランダムウォー
クフィルタと、前記アップパルス及びダウンパルスを累
算するカウンタと、前記位相比較器の出力に応じて特定
の値を出力するレジスタと、前記カウンタの出力と前記
レジスタの出力とを加算する加算器とにより構成されて
おり、前記電圧制御発振回路は前記加算器の出力に応じ
た周波数の信号を出力することを特徴とする。
【００１４】
【作用】本発明においては、位相比較器の出力に応じて
アップパルス及びダウンパルスを選択的に出力するラン
ダムウォークフィルタと、このランダムウォークフィル
タから出力されたアップパルス及びダウンパルスを累算
するカウンタと、前記位相比較器の出力に応じて特定の
値を出力するレジスタと、前記カウンタ及び前記レジス
タの出力を加算する加算器とを備えており、これらによ
り、ループフィルタが構成されている。また、本発明に
おいては、電圧制御発振回路が、前記加算器の出力に応
じた周波数の信号を出力する。
【００１５】つまり、本発明に係る位相同期ループはル
ープフィルタを備えた２次の位相同期ループであるの
で、ループの特性は位相同期ループにおける特性周波数
ωn 及び減衰率ξにより決定される。この特性周波数ω
n 及び減衰率ξは、電圧制御発振回路の利得ＫC 、ラン
ダムウォークフィルタの構成及びレジスタが出力する値
等により決定され、従来の１次の位相同期ループに比し
て自由度が大きい。これにより、所望のループ帯域を得
ることができる。
【００１６】また、２次の位相同期ループは周波数オフ
セットに対して定常位相誤差が発生しないので、本発明
に係る位相同期ループをジッタアッテネータに用いた場
合には、従来に比してＦＩＦＯの段数を削減できる。
【００１７】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
【００１８】図１は、本発明の実施例に係る位相同期ル
ープを示すブロック図である。本実施例の位相同期ルー
プは、その発振周波数がｎビットのディジタル信号によ
り制御される発振回路７と、この発振回路７の出力（Ｒ
ＥＦ）と入力端子１に与えられた信号ＩＮとを比較しそ
の位相差に応じて信号ＬＥＡＤ又はＬＡＧを出力する位
相周波数比較器２と、この位相周波数比較器２の出力に
応じてアップパルス（以下、ＵＰという）又はダウンパ
ルス（以下、ＤＯＷＮという）を出力するランダムウォ
ークフィルタ３と、このランダムウォークフィルタ３か
ら出力されたＵＰ又はＤＯＷＮを累算してその結果をｎ
ビットの信号として出力するカウンタ４と、位相周波数
比較器２の出力に応じてｎビットの信号を出力するレジ
スタ５と、カウンタ４及びレジスタ５の出力を加算しそ
の結果を発振回路７に出力する加算器６とにより構成さ
れている。また、ランダムウォークフィルタ３、カウン
タ４、レジスタ５及び加算器６は、ループフィルタを構
成している。
【００１９】位相周波数比較器２は、図２に示すよう
に、ＮＡＮＤゲート１１〜１９により構成された一般的
な位相周波数比較器である。この位相周波数比較器２
は、発振回路７から入力端子２ａを介して与えられた信
号（ＲＥＦ）に対して入力端子１に与えられた信号ＩＮ
の位相が遅れていれば位相差に相当する時間だけ位相遅
れ信号ＬＡＧを出力し、ＲＥＦに対してＩＮの位相が進
んでいれば位相差に相当する時間だけ進み信号ＬＥＡＤ
を出力する。
【００２０】図３は、ランダムウォークフィルタ３の動
作を示す状態遷移図である。この図３において、丸印は
状態を表しており、丸印内の数字は内部のアップダウン
カウンタのカウント値を表している。
【００２１】ランダムウォークフィルタ３は、位相周波
数比較器２の出力を一定のクロックサイクルで読み込
む。そして、そのときの入力がＬＥＡＤであれば＋１、
ＬＡＧであれば−１、そのいずれでもなければ０とし
て、内部のアップダウンカウンタを動作させる。また、
アップダウンカウンタのカウント値が＋ＮになればＵＰ
を出力し、初期値（０）に戻る。一方、アップダウンカ
ウンタのカウント値が−ＮになればＤＯＷＮを出力し、
初期値に戻る。
【００２２】図４は、カウンタ４の動作を示す状態遷移
図である。この図４においても丸印は状態を表してお
り、丸印内の数字の数字はアップダウンカウンタのカウ
ント値を表している。
【００２３】このカウンタ４は、ランダムウォークフィ
ルタ３からＵＰが入力されると＋１、ＤＯＷＮが入力さ
れると−１として内部のアップダウンカウンタを動作さ
せる。つまり、ＵＰ及びＤＯＷＮを順次計算しその結果
を累積していく。但し、カウント値が＋Ｍとなった場合
にはそれ以上ＵＰが入力されてもカウント値を変更しな
い。また、カウント値が−Ｍとなった場合には、それ以
上ＤＯＷＮが入力されてもカウント値を変更しない。カ
ウンタ４は、このカウント値をｎビットの信号として加
算器６に出力する。
【００２４】一方、レジスタ５は、位相周波数比較器２
からＬＡＧが入力されている期間は−Ｇ、ＬＥＡＤが入
力されている期間は＋Ｇ、その他の期間は０をｎビット
の信号として加算器６に出力する。
【００２５】加算器６は、カウンタ４の出力とレジスタ
５の出力とを加算して、その結果を発振回路７に出力す
る。
【００２６】図５は、水晶発振回路による発振回路７の
一例を示す回路図である。
【００２７】この水晶発振回路は、水晶発振子３４、そ
の入力端及び出力端が水晶発振子３４の両端に接続され
た増幅器３５、負荷容量４８〜６１及び負荷容量４９〜
５４，５６〜６１を６ビットの信号ＩＮ０〜ＩＮ５に応
じて選択的に水晶発振子３４に接続するスイッチ３６〜
４７及び増幅器３５の出力を位相周波数比較器２に伝達
する増幅器３３により構成されている。なお、負荷容量
４８，４９，５５，５６の容量値はＣ、負荷容量５０，
５７の容量値は２Ｃ、負荷容量５１，５８の容量値は４
Ｃ、負荷容量５２，５９の容量値は８Ｃ、負荷容量５
３，６０の容量値は１６Ｃ、負荷容量５４，６１の容量
値は３２Ｃに設定されている。
【００２８】この水晶発振回路においては、負荷容量が
６ビットの容量アレーであり、６ビットの信号ＩＮ０〜
ＩＮ５によりスイッチ３６〜４７を選択的に開閉しこれ
らの負荷容量を水晶発振子に選択的に接続して、水晶発
振回路の発振周波数を制御することができる。
【００２９】次に、このように構成された本実施例に係
る位相同期ループの動作について説明する。この位相同
期ループの動作は、２次のチャージポンプ型位相同期ル
ープの動作との対比で説明すると理解しやすいため、先
ず、２次のチャージポンプ型位相同期ループについて説
明する。
【００３０】図６は、２次のチャージポンプ型位相同期
ループを示すブロック図である（"CHARGE-PUMP PHASE-L
OCK LOOPS",IEEE TRANSACTIONS ON COMMUNICATIONS,VO
L.COM-28,NO.11,NOV.1980）。このチャージポンプ型位
相同期ループは、電流値がＩPの電流源６２，６２、Ｌ
ＥＡＤで閉じるスイッチ３、ＬＡＧで閉じるスイッチ
４、利得Ｋ0 の電圧制御発振回路６６、抵抗値Ｒの抵抗
６７及び容量値Ｃの容量６８により構成されている。
【００３１】この２次のチャージポンプ型位相同期ルー
プにおける特性周波数ωn 及び減衰率ξは、夫々下記数
式１，２で表される。
【００３２】
【数１】ωn ＝｛（Ｋ0 Ｉp ）／（２πＣ）｝1/2
【００３３】
【数２】ξ ＝（ＲＣ／２）ωn
【００３４】図７は、本実施例の位相同期ループのルー
プフィルタ及び発振回路部分を示すブロック図である。
この図７において、ランダムウォークフィルタ７３、カ
ウンタ７４、レジスタ７５、加算器７６及び発振回路７
７は、夫々図１に示すランダムウォークフィルタ３、カ
ウンタ４、レジスタ５、加算器６及び発振回路７に対応
する。
【００３５】ランダムウォークフィルタ７３は、クロッ
クサイクルｔckの周期で位相周波数比較器２の出力を読
み込み、位相周波数比較器２の出力がＬＡＧならば−
１、ＬＥＡＤならば＋１を内部カウンタに蓄積する。そ
して、このランダムウォークフィルタ３は、内部カウン
タの値が＋ＮになったならばＵＰを出力し、−Ｎになっ
たならばＤＯＷＮを出力する。カウンタ７４は、ランダ
ムウォークフィルタ７３から出力されたＵＰ及びＤＯＷ
Ｎを累算する。一方、レジスタ７５は、ＬＡＧ又はＬＥ
ＡＤが入力されている間、ＬＡＧの場合には−Ｇを出力
し、ＬＥＡＤの場合には＋Ｇを出力する。
【００３６】図６に示すチャージポンプ型の位相同期ル
ープでは、ＬＥＡＤ（又はＬＡＧ）の期間中、スイッチ
６４（又は６５）が閉じ、電流Ｉｐが抵抗６７及び容量
６８に流入する。このとき、電圧制御発振回路６６の入
力には、電流Ｉｐが流入する際に容量６８の両端に発生
する積分電圧と、抵抗６７の両端に発生する一定電圧Ｉ
ｐ×Ｒが加算されて入力される。なお、このときの抵抗
６７は減衰率ξを決める働きをしている。例えば、Ｒ＝
０Ωとすると、減衰率ξも０となってしまい、系が発振
してしまうので、ある程度の値の抵抗を用いる必要があ
る。一方、図７に示す本発明の位相同期ループではＬＥ
ＡＤ（又はＬＡＧ）の期間中、ランダムウォークフィル
タ７３とアップダウンカウンタ７４により累積された値
と、レジスタ７５により発生される一定値Ｇとが、加算
回路７６により加算されて発振回路７７の入力となる。
従って、この図７に示す本実施例の位相同期ループと図
６に示すチャージポンプ型の位相同期ループとの比較か
ら、チャージポンプ型におけるポンプ電流及び容量がデ
ィジタルＰＬＬのランダムウォークフィルタ７３及びア
ップダウンカウンタ７４に相当し、抵抗６７がレジスタ
７５に相当していることがわかる。この関係から、本実
施例の位相同期ループにおける特性周波数ωn及び減衰
率ξは、夫々下記数式３，４で表されることが明らかで
ある。
【００３７】
【数３】ωn ＝｛ＫC ／（２πｔckＮ）｝1/2
【００３８】
【数４】ξ＝（ＧＮｔck／２）ωn
【００３９】本実施例の位相同期ループは２次のループ
であるので、ループの特性は特性周波数ωn 及び減衰率
ξで決定される。図９に示す従来の位相同期ループで
は、ループの帯域は発振回路の利得のみで決定される
が、本実施例においては、特性周波数ωn 及び減衰率ξ
を決定するパラメータが、利得ＫC 、クロックサイクル
ｔck、ランダムウォークフィルタ７３に設定された値Ｎ
及びレジスタ７５に設定された値Ｇの４つであり、従来
に比して自由度が大きい。これにより、所望のループ帯
域を得ることができる。
【００４０】また、２次の位相同期ループは周波数オフ
セットに対して定常位相誤差が発生しないので、本実施
例に係る位相同期ループをジッタアッテネータに用いた
場合に、従来に比してＦＩＦＯの段数を削減することが
できる。
【００４１】なお、上述の実施例においては、発振回路
として水晶発振回路を用いた場合について説明したが、
これにより発振回路が水晶発振回路に限定されるもので
はない。本発明においては、ｎビットのディジタル信号
で発振周波数を制御できる発振回路であれば、どのよう
な構成の発振回路であっても適用することができる。例
えば、図８に示すように、発振回路が、ディジタルアナ
ログ変換器８１と電圧制御発振回路８２とで構成されて
いる場合でも、水晶発振回路を用いた上述の実施例と同
様の効果を得ることができる。
【００４２】
【発明の効果】以上説明したように本発明においては、
位相比較器の出力に応じてアップパルス及びダウンパル
スを選択的に出力するランダムウォークフィルタと、こ
のアップパルス及びダウンパルスを累算するカウンタ
と、前記位相比較器の出力信号に応じて特定の値を出力
するレジスタと、前記カウンタ及び前記レジスタから出
力された値を加算する加算器とにより構成されたループ
フィルタを備えているから、ループの次数を２次とする
ことができるので、ループ定数を決定するための自由度
が増大し、且つ周波数オフセットに対しても定常位相誤
差が発生しないという効果を奏する。
【図面の簡単な説明】
【図１】本発明の実施例に係る位相同期ループを示すブ
ロック図である。
【図２】同じくその位相周波数比較器を示す回路図であ
る。
【図３】同じくそのランダムウォークフィルタの動作を
示す状態遷移図である。
【図４】同じくそのカウンタの動作を示す状態遷移図で
ある。
【図５】同じくその発振回路の一例を示す回路図であ
る。
【図６】２次のチャージポンプ型位相同期ループを示す
ブロック図である。
【図７】本発明の実施例に係る位相同期ループのループ
フィルタ及び発振回路部分を示すブロック図である。
【図８】発振回路の他の例を示すブロック図である。
【図９】従来のジッタアッテネータ用位相同期ループの
構成を示すブロック図である。
【符号の説明】
２；位相周波数比較器 ３，７３；ランダムウォークフィルタ ４，７４；カウンタ ５，７５；レジスタ ６，７６；加算器 ７，６６，７７；発振回路 １１〜１９；ＮＡＮＤゲート ３４；水晶発振子 ３６〜４７，６４，６４；スイッチ

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項１】 電圧制御発振回路と、入力信号と前記電
    圧制御発振回路の出力との位相を比較する位相比較器
    と、この位相比較器の出力端と前記電圧制御発振回路の
    入力端との間に介装されたループフィルタとを有し、前
    記ループフィルタは、前記位相比較器の出力に応じてア
    ップパルス及びダウンパルスを選択的に出力するランダ
    ムウォークフィルタと、前記アップパルス及びダウンパ
    ルスを累算するカウンタと、前記位相比較器の出力に応
    じて特定の値を出力するレジスタと、前記カウンタの出
    力と前記レジスタの出力とを加算する加算器とにより構
    成されており、前記電圧制御発振回路は前記加算器の出
    力に応じた周波数の信号を出力することを特徴とする位
    相同期ループ。
JP4077880A 1992-03-31 1992-03-31 位相同期ループ Expired - Fee Related JP2985489B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP4077880A JP2985489B2 (ja) 1992-03-31 1992-03-31 位相同期ループ
EP93105377A EP0563945A1 (en) 1992-03-31 1993-03-31 Phase locked loop
US08/041,317 US5349309A (en) 1992-03-31 1993-03-31 Second order phase locked loop

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4077880A JP2985489B2 (ja) 1992-03-31 1992-03-31 位相同期ループ

Publications (2)

Publication Number Publication Date
JPH05284016A JPH05284016A (ja) 1993-10-29
JP2985489B2 true JP2985489B2 (ja) 1999-11-29

Family

ID=13646391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4077880A Expired - Fee Related JP2985489B2 (ja) 1992-03-31 1992-03-31 位相同期ループ

Country Status (3)

Country Link
US (1) US5349309A (ja)
EP (1) EP0563945A1 (ja)
JP (1) JP2985489B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3080805B2 (ja) * 1993-02-26 2000-08-28 株式会社東芝 デジタル・フェイズ・ロックド・ループ回路
US5422918A (en) * 1993-12-09 1995-06-06 Unisys Corporation Clock phase detecting system for detecting the phase difference between two clock phases regardless of which of the two clock phases leads the other
FI98480C (fi) * 1993-12-23 1997-06-25 Nokia Mobile Phones Ltd Menetelmä ja järjestely silmukkasuodattimen ohjaamiseksi
JPH0884071A (ja) * 1994-09-12 1996-03-26 Nec Corp 完全２次系ｄｐｌｌおよびそれを用いたデスタッフ回路
US5528199A (en) * 1994-12-30 1996-06-18 At&T Corp. Closed-loop frequency control of an oscillator circuit
JP3467888B2 (ja) * 1995-02-08 2003-11-17 三菱電機株式会社 受信装置及び送受信装置
DE19601013A1 (de) * 1996-01-13 1997-07-17 Bosch Gmbh Robert Verfahren und Anordnung zur Frequenzmodulation eines hochfrequenten Signals
US5757238A (en) * 1996-08-19 1998-05-26 International Business Machines Corporation Fast locking variable frequency phase-locked loop
EP0841754A3 (en) * 1996-11-08 1998-12-16 Texas Instruments Incorporated A digitally-controlled oscillator
US6028488A (en) 1996-11-08 2000-02-22 Texas Instruments Incorporated Digitally-controlled oscillator with switched-capacitor frequency selection
DE19738718A1 (de) * 1997-09-04 1999-03-25 Siemens Ag Oszillatorschaltung mit einem Schwingquarz
US5844448A (en) * 1997-09-12 1998-12-01 Motorola, Inc. Method and apparatus for optimizing an oscillator start up time
US6094105A (en) * 1998-05-29 2000-07-25 Intel Corporation Oscillator with digital frequency control
US6100721A (en) * 1999-02-01 2000-08-08 Motorola, Inc. Circuit and method of extending the linear range of a phase frequency detector
GB9916901D0 (en) * 1999-07-19 1999-09-22 Cambridge Silicon Radio Ltd Adjustable filter
US6798301B1 (en) * 2001-06-11 2004-09-28 Lsi Logic Corporation Method and apparatus for controlling oscillation amplitude and oscillation frequency of crystal oscillator
US7477713B2 (en) * 2004-03-02 2009-01-13 International Business Machines Corporation method for providing automatic adaptation to frequency offsets in high speed serial links
US7352837B2 (en) * 2004-05-28 2008-04-01 Agere Systems Inc. Digital phase-locked loop
JP2007142791A (ja) * 2005-11-18 2007-06-07 Neuro Solution Corp 周波数シンセサイザ
KR100712431B1 (ko) * 2005-12-19 2007-04-27 한국해양연구원 수중 통신을 위한 2차 ｐｌｌ의 잡음등가대역폭 조절 방법및 그 장치
US8766729B2 (en) * 2011-10-05 2014-07-01 Blackberry Limited Apparatus, and associated method, for forming a synthesized oscillating signal
US10367450B2 (en) 2015-12-15 2019-07-30 Mediatek Inc. Oscillator scheme capable of reducing far-out phase noise and closed-in phase noise
US10158364B1 (en) * 2017-08-31 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Realignment strength controller for solving loop conflict of realignment phase lock loop

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5057794A (en) * 1991-02-26 1991-10-15 Level One Communications, Inc. Phase-locked loop with pattern controlled bandwidth circuit

Also Published As

Publication number Publication date
JPH05284016A (ja) 1993-10-29
EP0563945A1 (en) 1993-10-06
US5349309A (en) 1994-09-20

Similar Documents

Publication Publication Date Title
JP2985489B2 (ja) 位相同期ループ
JP2710214B2 (ja) フェーズロックドループ回路
US6906565B2 (en) Fast lock phase lock loop and method thereof
JP4220828B2 (ja) 低域ろ波回路、フィードバックシステムおよび半導体集積回路
US5889436A (en) Phase locked loop fractional pulse swallowing frequency synthesizer
US8306175B2 (en) Clock and data recovery circuit
JPH0537364A (ja) 位相同期ループ
EP1022857A2 (en) Phase locked loop and method that provide fail-over redundant clocking
KR100204842B1 (ko) 단축된 로크시간을 갖는 피엘엘 회로
US20110156773A1 (en) Low Noise Fractional Divider Using A Multiphase Oscillator
US6998923B2 (en) Low-noise loop filter for a phase-locked loop system
US6900675B2 (en) All digital PLL trimming circuit
JP2001007698A (ja) データｐｌｌ回路
SE516301C2 (sv) N-fraktionell frekvenssyntes med restfelsrättning
WO2001011782A9 (en) Stable phase locked loop having separated pole
EP1820271A2 (en) Jitter reduction circuit and frequency synthesizer.
Yang Delay-locked loops-an overview
JP2002164782A (ja) クロック再生器およびクロック信号再生方法
JP2876426B2 (ja) 位相検波器
US6518845B2 (en) PLL frequency synthesizer circuit
JP4015254B2 (ja) ロック検出回路及びｐｌｌ周波数シンセサイザ
US4972446A (en) Voltage controlled oscillator using dual modulus divider
US6919759B2 (en) Digitally controlled tuner circuit
CN114244350A (zh) 加速充电帮浦及锁相回路以及其操作方法
WO2000035094A1 (en) Low jitter high phase resolution pll-based timing recovery system

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees