JP2976686B2 - IC test method and IC tester - Google Patents
IC test method and IC testerInfo
- Publication number
- JP2976686B2 JP2976686B2 JP4072841A JP7284192A JP2976686B2 JP 2976686 B2 JP2976686 B2 JP 2976686B2 JP 4072841 A JP4072841 A JP 4072841A JP 7284192 A JP7284192 A JP 7284192A JP 2976686 B2 JP2976686 B2 JP 2976686B2
- Authority
- JP
- Japan
- Prior art keywords
- test
- program
- tester
- unit
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、ＩＣ試験方法及びＩＣ
テスタに関するものである。 BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an IC test method and an IC.
It is about testers .
【０００２】[0002]
【従来の技術】従来のＩＣテスタは、被試験ＩＣ（以
下、ＤＵＴという）に電源電圧や信号を印加し、ＤＵＴ
からの出力信号を期待値と比較することにより、ＤＵＴ
の電気的特性をテストするものである。図５は、従来の
ＩＣテスタの概要を示した図である。図中、１は制御
部、２はメモリ部、５はタイミング発生部、６はパタン
発生部、７は波形形成部、８はピンエレクトロニクス部
（以下、ピンエレ部という）、９はＤＣ測定部、１０は
切換部、１１はＤＵＴ、１２は比較部である。2. Description of the Related Art A conventional IC tester applies a power supply voltage or a signal to an IC under test (hereinafter referred to as a DUT),
DUT by comparing the output signal from
This test tests the electrical characteristics of the device. FIG. 5 is a diagram showing an outline of a conventional IC tester. In the figure, 1 is a control unit, 2 is a memory unit, 5 is a timing generation unit, 6 is a pattern generation unit, 7 is a waveform forming unit, 8 is a pin electronics unit (hereinafter referred to as a pin electronics unit), 9 is a DC measurement unit, Reference numeral 10 denotes a switching unit, 11 denotes a DUT, and 12 denotes a comparison unit.
【０００３】図６は、テストプログラムを示している。
ＩＣテスタの動作を説明すると、制御部１は、メモリ部
２に格納されたテストプログラムに従って、ＩＣテスタ
内部の各ハードウェアを制御し、動作させる。パタン発
生部６は、タイミング発生部５より発生するタイミング
に基づいてテストパタンを発生し、波形形成部７に送出
する。FIG. 6 shows a test program.
The operation of the IC tester will be described. The control unit 1 controls and operates each hardware inside the IC tester according to a test program stored in the memory unit 2. The pattern generation unit 6 generates a test pattern based on the timing generated by the timing generation unit 5 and sends it to the waveform forming unit 7.
【０００４】このテストパタンはＤＵＴ１１の機能をテ
ストする際に用いるものであり、ＤＵＴ１１の入出力論
理データつまり真理値表に相当するものであったり、Ｄ
ＵＴ１１がメモリＩＣの場合はアルゴリズミックパタン
（ＧＡＬＬＯＰＩＮＧ，ＰＩＮＧ−ＰＯＮＧ等）であ
る。[0004] This test pattern is used when testing the function of the DUT 11, and is equivalent to input / output logical data of the DUT 11, that is, a truth table.
When the UT 11 is a memory IC, it is an algorithmic pattern (GALLOPING, PING-PONG, etc.).
【０００５】波形形成部７は、パタン発生部６からの信
号を所定のタイミングで波形を形成し、ピンエレ部８に
送出する。ピンエレ部８は、波形形成部７からの信号を
所定の電圧に増幅し、ＤＵＴ１１に印加する。ＤＵＴ１
１の出力信号は、ピンエレ部８を介して比較部１２に取
り込まれる。比較部１２は、ＤＵＴ１１の出力信号とパ
タン発生部６の期待値信号と比較し、比較結果を制御部
１に送出する。[0005] The waveform forming section 7 forms a waveform of the signal from the pattern generating section 6 at a predetermined timing and sends it to the pin element section 8. The pin element section 8 amplifies the signal from the waveform forming section 7 to a predetermined voltage and applies the signal to the DUT 11. DUT1
The output signal of 1 is taken into the comparison unit 12 via the pin element unit 8. The comparison unit 12 compares the output signal of the DUT 11 with the expected value signal of the pattern generation unit 6, and sends the comparison result to the control unit 1.
【０００６】また、ＤＣパラメトリックテストは、制御
部１の制御のもとで、ＤＣ測定部９で行う。ＤＣ測定部
９は、切換部１０及びピンエレ部８を介してＤＵＴ１１
に電流あるいは電圧を印加し、ＤＵＴ１１より発生する
電圧あるいは電流をテストする。The DC parametric test is performed by the DC measuring unit 9 under the control of the control unit 1. The DC measuring unit 9 is connected to the DUT 11 via the switching unit 10 and the pinele unit 8.
And a voltage or current generated from the DUT 11 is tested.
【０００７】通常ＩＣテスタは、ＤＵＴの電気特性を評
価するための種々の評価ソフトウェアを有し、これ等評
価ソフトウェアによるテスト結果データは、コンソール
ディスプレイあるいはプリンタに出力される。これ等ソ
フトウェアには、ＤＣパラメトリックテスト結果をモニ
タできるＤＣロギング、ファンクションテスト結果をモ
ニタできるファンクションロギング、シュムと呼ばれる
テスト条件内の複数のパラメータ値を変化させながら、
パス、フェイル領域をプロットするソフトウェア、ＤＵ
Ｔの出力信号波形をモニタするソフトウェア等がある。Normally, an IC tester has various evaluation software for evaluating the electrical characteristics of the DUT, and test result data by these evaluation software is output to a console display or a printer. These softwares include DC logging that can monitor DC parametric test results, function logging that can monitor function test results, and changing multiple parameter values in test conditions called shum.
Software to plot paths and fail areas, DU
There is software for monitoring the T output signal waveform.
【０００８】これ等評価ソフトウェアは、ＩＣテスタ操
作者が、テストプログラムを実行しながら、使用するソ
フトウェアを起動させ、評価条件を設定しながら使用し
ていた。この様子を示したのが図７である。図６のテス
トプログラムにおいて、テスト２でＤＣロギング、テス
ト３でシュムを実行する場合、ＩＣテスタ操作者は、テ
スト２の直前でテストを中断させるようにブレークポイ
ントを指定し、テストを開始する。[0008] These evaluation software is used by an IC tester operator while activating the software to be used while executing a test program and setting evaluation conditions. FIG. 7 shows this state. In the test program of FIG. 6, when DC logging is performed in test 2 and shum is performed in test 3, the IC tester operator specifies a breakpoint so as to interrupt the test immediately before test 2, and starts the test.
【０００９】ＩＣテスタの制御部１はテスト１を実行
し、テスト２の直前でテスト実行を中断させる。次に、
操作者は、ＤＣロギングソフトウェアを起動させ、ロギ
ングすべきＤＵＴの端子、ディスプレイやプリンタの出
力フォーマット等の条件を指定し、テスト２を実行させ
る。The control unit 1 of the IC tester executes the test 1 and interrupts the test execution immediately before the test 2. next,
The operator activates the DC logging software, specifies conditions such as the terminal of the DUT to be logged, the output format of the display and the printer, and executes the test 2.
【００１０】制御部１はＤＣロギングソフトウェアをこ
の条件に基づいて、テスト２を実行しながらＤＣロギン
グを実行させ、テストｎまで実行させる。次に、テスト
３でのシュムを実行する場合も、上述と同様にテスト２
でテストを中断し、シュムソフトウェアを起動し、シュ
ム条件を設定し、テスト３を実行し、シュムを実行して
いた。The control unit 1 causes the DC logging software to execute the DC logging while executing the test 2 on the basis of these conditions, and to execute the test up to the test n. Next, when executing the shum in the test 3, the test 2
, The test was interrupted, the shum software was started, the shum conditions were set, test 3 was executed, and the shum was executed.
【００１１】[0011]
【発明が解決しようとする課題】上述した従来のＩＣテ
スタでの評価ソフトウェアによるデータ採取は、ＩＣテ
スタの操作者が、評価するテスト直前でテスト中断させ
るためのブレークポイントを指定し、使用する評価ソフ
トウェアを起動させ、評価条件を指定し、テストを実行
させてデータを採取していた。In the above-described data collection by the evaluation software in the conventional IC tester, the operator of the IC tester specifies a breakpoint for interrupting the test immediately before the test to be evaluated, and uses the evaluation. The software was started, the evaluation conditions were specified, and the test was executed to collect data.
【００１２】このような方法では、ＩＣテスタ操作者
が、テスタの実行処理を常時指定する必要がある。一般
に、テスト実行時間は長くても数秒であり、これに対
し、操作者の操作時間は数分程度と長く、随時ＩＣテス
タ操作者がテスト実行処理を指定するため、テスト及び
評価実行時間が長大化するために、テスタのスループッ
トが劣化するという欠点がある。In such a method, it is necessary for the operator of the IC tester to always specify the execution process of the tester. In general, the test execution time is a few seconds at most, whereas the operator's operation time is as long as several minutes, and the test and evaluation execution time is long because the IC tester operator specifies the test execution process as needed. Therefore, there is a disadvantage that the throughput of the tester is deteriorated.
【００１３】また、テスト実行時間の長大化は、テスト
プログラムによっては、ＤＵＴに電圧を印加した状態で
テストを一時中断させるため、ＤＵＴが自己発熱により
ＤＵＴの電気特性が変化し、正確なデータを採取できな
いという欠点があった。[0013] In order to lengthen the test execution time, depending on the test program, the test is temporarily interrupted while a voltage is applied to the DUT. There was a drawback that it could not be collected.
【００１４】本発明の目的は、前記課題を解決したＩＣ
試験方法及びＩＣテスタを提供することにある。An object of the present invention is to provide an IC which solves the above problems.
It is to provide a test method and an IC tester.
【００１５】前記目的を達成するため、本発明に係るＩ
Ｃ試験方法は、ＩＣテスタの有する一連の評価ソフトウ
ェアを起動、実行させるための条件を、テストプログラ
ムとは独立した一つのプログラムに定義し、そのプログ
ラムを専用のメモリ部に格納し、 テストプログラム実行
と同期し、専用メモリ部の条件プログラムに従って評価
ソフトウェアを実行するものである。 また、本発明に係
るＩＣテスタは、ＩＣテスタの有する一連の評価ソフト
ウェアを起動、実行させるための条件を、テストプログ
ラムとは独立した一つのプログラムに定義し、そのプロ
グラムを格納する専用のメモリ部と、テストプログラム
実行と同期し、専用メモリ部の条件プログラムに従って
評価ソフトウェアを実行する専用の制御部あるいは制御
処理ソフトウェアとを有するものである。[0015] To achieve the above object, I according to the present invention
The C test method is a series of evaluation software of IC tester.
The conditions for starting and executing the software are specified in the test program.
Program and define it in a single program.
Storing the RAM in a dedicated memory section and executing the test program
Synchronized with, and evaluated according to the condition program of the dedicated memory
It runs software. Further, the IC tester according to the present invention defines a condition for starting and executing a series of evaluation software of the IC tester in one program independent of the test program, and a dedicated memory unit for storing the program. And a dedicated control unit or control processing software that executes the evaluation software in accordance with the condition program in the dedicated memory unit in synchronization with the execution of the test program.
【００１６】[0016]
【作用】専用の制御部あるいは、制御処理ソフトウェア
がＩＣテスタ操作者の操作手順を代わりに処理すること
により、テスト実行時間の短縮を図り、正確な評価を図
れる。A dedicated control unit or control processing software processes the operation procedure of the IC tester operator instead, thereby shortening the test execution time and achieving accurate evaluation.
【００１７】[0017]
【実施例】次に、本発明について図面を参照して説明す
る。Next, the present invention will be described with reference to the drawings.
【００１８】（実施例１）図１は、本発明の実施例１を
示すブロック図である。(First Embodiment) FIG. 1 is a block diagram showing a first embodiment of the present invention.
【００１９】図１において、１は制御部、２はメモリ
部、５はタイミング発生部、６はパタン発生部、７は波
形形成部、８はピンエレ部、９はＤＣ測定部、１０は切
換部、１１はＤＵＴである。In FIG. 1, 1 is a control unit, 2 is a memory unit, 5 is a timing generation unit, 6 is a pattern generation unit, 7 is a waveform formation unit, 8 is a pin element unit, 9 is a DC measurement unit, and 10 is a switching unit. , 11 are DUTs.
【００２０】さらに、４は、評価するテスト項目、使用
する評価ソフトウェア、評価条件等のデータを格納する
専用メモリ部、３は、これ等データを基にテスト実行処
理を制御する専用制御部である。図６のようにテスト２
でＤＣロギング、テスト３でシュムを実行する場合につ
いて説明する。Reference numeral 4 denotes a dedicated memory unit for storing data such as test items to be evaluated, evaluation software to be used, evaluation conditions, and the like. Reference numeral 3 denotes a dedicated control unit for controlling a test execution process based on these data. . Test 2 as shown in FIG.
A case where DC logging is performed and a shum is executed in test 3 will be described.
【００２１】専用メモリ部４には、予め、テスト２でＤ
Ｃロギング及びその条件と、テスト３でシュム及びその
条件データとがテストプログラムとは独立した一つのプ
ログラムに定義され格納されている。In the dedicated memory unit 4, D
The C logging and its condition, and the shum and its condition data in Test 3 are defined and stored in one program independent of the test program.
【００２２】図２に、その条件プログラム例を示す。Ｉ
Ｃテスタ操作者は、テストを開始する前に、テストプロ
グラムと条件プログラムをそれぞれメモリ部２と専用メ
モリ部４に格納する。FIG. 2 shows an example of the condition program. I
Before starting the test, the C tester stores the test program and the condition program in the memory unit 2 and the dedicated memory unit 4, respectively.
【００２３】次に、ＩＣテスタ操作者は、評価モードで
あるか通常モードであるかテストを開始前に指定する。
制御部１は、評価モードと指定された場合、ＩＣテスタ
の制御処理を専用制御部３に移す。操作者がテスト開始
を指定したら、専用制御部３は、専用メモリ部４の条件
プログラムを参照し、評価するテスト項目の直前、この
場合はテスト１までテストを制御部１に指示する。Next, the operator of the IC tester specifies whether the mode is the evaluation mode or the normal mode before starting the test.
When the evaluation mode is designated, the control unit 1 transfers the control processing of the IC tester to the dedicated control unit 3. When the operator designates the start of the test, the dedicated control unit 3 refers to the condition program in the dedicated memory unit 4 and instructs the control unit 1 to perform a test immediately before the test item to be evaluated, in this case, up to test 1.
【００２４】制御部１は、テスト１を実行し、中断し、
専用制御部３に中断情報を送出する。専用制御部３は、
この中断情報を受けて、テスト２でＤＣロギング条件を
制御部１に設定し、テスト２を実行、且つＤＣロギング
を処理させる。制御部１は、テスト２の実行及びＤＣロ
ギング完了情報を、専用制御部３に送出する。専用制御
部３は、テスト３のシュム処理に関しても、制御部１に
実行させる。図３に、ＩＣテスタの制御部３及び専用制
御部のテスト，評価処理を示す。The control unit 1 executes the test 1, interrupts the test,
The interruption information is sent to the dedicated control unit 3. The dedicated control unit 3
In response to the interruption information, a DC logging condition is set in the control unit 1 in a test 2, and the test 2 is executed and the DC logging is processed. The control unit 1 sends the execution of the test 2 and the DC logging completion information to the dedicated control unit 3. The dedicated control unit 3 also causes the control unit 1 to execute the shum process of the test 3. FIG. 3 shows a test and evaluation process of the control unit 3 and the dedicated control unit of the IC tester.
【００２５】（実施例２）図４は、本発明の実施例２を
示すブロック図である。本実施例は、実施例１の専用制
御部の機能を制御部１′に組み込んだ例である。本実施
例では、最近のＩＣテスタの制御部１′は、多重処理対
応のコンピュータを使用して行うことに着目し、実施例
１の専用制御部の機能を、１つの制御部で処理させた例
である。(Embodiment 2) FIG. 4 is a block diagram showing Embodiment 2 of the present invention. This embodiment is an example in which the function of the dedicated control unit of the first embodiment is incorporated in the control unit 1 '. In the present embodiment, the control unit 1 'of a recent IC tester pays attention to performing the processing using a computer capable of multiplex processing, and the function of the dedicated control unit of the first embodiment is processed by one control unit. It is an example.
【００２６】[0026]
【発明の効果】以上説明したように本発明のＩＣテスタ
は、ＩＣテスタの有する一連の評価ソフトウェアを起
動、実行させるための条件を、テストプログラムとは独
立した一つのプログラムに定義し、そのプログラムを格
納する専用のメモリ部と、テストプログラム実行と同期
し、専用メモリ部の条件プログラムに従って評価ソフト
ウェアを実行する専用の制御部あるいは制御処理ソフト
ウェアとを有することにより、専用の制御部あるいは、
制御処理ソフトウェアがＩＣテスタ操作者の操作手順を
代わりに処理することにより、テスト実行時間の短縮を
はかり正確な評価を図れるという効果がある。As described above, the IC tester of the present invention defines the conditions for starting and executing a series of evaluation software of the IC tester in one program independent of the test program, Having a dedicated control unit or control processing software for executing the evaluation software in accordance with the condition program of the dedicated memory unit in synchronization with the execution of the test program, and a dedicated control unit or
Since the control processing software processes the operation procedure of the IC tester operator instead, there is an effect that the test execution time can be reduced and accurate evaluation can be achieved.
【図１】本発明の実施例１を示すブロック図である。FIG. 1 is a block diagram showing a first embodiment of the present invention.
【図２】評価条件プログラムとテストプログラムの概要
を示す図である。FIG. 2 is a diagram showing an outline of an evaluation condition program and a test program.
【図３】ＩＣテスタの制御部及び専用制御部のテスト、
評価処理を示す図である。FIG. 3 shows a test of a control unit and a dedicated control unit of the IC tester,
It is a figure showing an evaluation processing.
【図４】本発明の実施例２を示すブロック図である。FIG. 4 is a block diagram showing a second embodiment of the present invention.
【図５】従来のＩＣテスタの概要を示す図である。FIG. 5 is a diagram showing an outline of a conventional IC tester.
【図６】テストプログラムを示す図である。FIG. 6 is a diagram showing a test program.
【図７】図６のテストプログラムに対し、ＩＣテスタ操
作手順、ＩＣテスタの制御部及び専用制御部のテスト、
評価処理を示す図である。7 shows an operation procedure of an IC tester, a test of a control unit and a dedicated control unit of the IC tester for the test program of FIG. 6,
It is a figure showing an evaluation processing.
１，１′ 制御部 ２ メモリ部 ３ 専用制御部 ４ 専用メモリ部 ５ タイミング発生部 ６ パタン発生部 ７ 波形形成部 ８ ピンエレ部 ９ ＤＣ測定部 １０ 切換部 １１ ＤＵＴ １２ 比較部 1, 1 'control unit 2 memory unit 3 dedicated control unit 4 dedicated memory unit 5 timing generation unit 6 pattern generation unit 7 waveform formation unit 8 pin electronics unit 9 DC measurement unit 10 switching unit 11 DUT 12 comparison unit
Claims (2)
ェアを起動、実行させるための条件を、テストプログラ
ムとは独立した一つのプログラムに定義し、そのプログ
ラムを専用のメモリ部に格納し、 テストプログラム実行と同期し、専用メモリ部の条件プ
ログラムに従って評価ソフトウェアを実行する ことを特
徴とするＩＣ試験方法。1. A series of evaluation software of an IC tester
The conditions for starting and executing the software are specified in the test program.
Program and define it in a single program.
The program is stored in the dedicated memory, synchronized with the test program execution, and the condition
An IC test method characterized by executing evaluation software according to a program .
ェアを起動、実行させるための条件を、テストプログラ
ムとは独立した一つのプログラムに定義し、そのプログ
ラムを格納する専用のメモリ部と、 テストプログラム実行と同期し、専用メモリ部の条件プ
ログラムに従って評価ソフトウェアを実行する専用の制
御部あるいは制御処理ソフトウェアとを有することを特
徴とするＩＣテスタ。2. A condition for activating and executing a series of evaluation software included in an IC tester is defined in one program independent of a test program, and a dedicated memory unit for storing the program is provided. An IC tester comprising: a dedicated control unit or control processing software that executes evaluation software in accordance with a condition program in a dedicated memory unit in synchronization with the control program.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4072841A JP2976686B2 (en) | 1992-02-24 | 1992-02-24 | IC test method and IC tester |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4072841A JP2976686B2 (en) | 1992-02-24 | 1992-02-24 | IC test method and IC tester |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05232191A JPH05232191A (en) | 1993-09-07 |
| JP2976686B2 true JP2976686B2 (en) | 1999-11-10 |
Family
ID=13501028
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4072841A Expired - Fee Related JP2976686B2 (en) | 1992-02-24 | 1992-02-24 | IC test method and IC tester |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2976686B2 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008070294A (en) * | 2006-09-15 | 2008-03-27 | Yokogawa Electric Corp | Debugging assistance method for ic tester |
| JP2009250908A (en) * | 2008-04-10 | 2009-10-29 | Yokogawa Electric Corp | Shmoo parameter setting device and shmoo parameter setting method |
-
1992
- 1992-02-24 JP JP4072841A patent/JP2976686B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05232191A (en) | 1993-09-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4249402B2 (en) | Semiconductor test system | |
| JP2001318130A (en) | Test system for semiconductor | |
| JP2976686B2 (en) | IC test method and IC tester | |
| JPH04361180A (en) | Measuring device for semiconductor and preparation of program for debugging | |
| US6480011B2 (en) | Screening of semiconductor integrated circuit devices | |
| US6781584B2 (en) | Recapture of a portion of a displayed waveform without loss of existing data in the waveform display | |
| US6833695B2 (en) | Simultaneous display of data gathered using multiple data gathering mechanisms | |
| US6738940B1 (en) | Integrated circuit including a test signal generator | |
| US6099161A (en) | Asynchronous analog or digital frequency measurement on digital test equipment | |
| US5398197A (en) | Method of creating debug specification and test program creating specification | |
| JP3220040B2 (en) | Self-diagnosis execution method of semiconductor test equipment | |
| JPS6329277A (en) | Testing device for logic integrated circuit | |
| US6125461A (en) | Method for identifying long paths in integrated circuits | |
| JP3765262B2 (en) | Control apparatus, semiconductor test apparatus, and program | |
| JP2003066124A (en) | Semiconductor integrated circuit tester | |
| JPH1152016A (en) | Ic-testing apparatus and method for parallel measurement at ic-testing apparatus | |
| KR200146658Y1 (en) | Test apparatus for semiconductor device | |
| JP2001056357A (en) | Ic tester, test method for ic tester and storage medium | |
| JP2630933B2 (en) | IC internal logic test equipment | |
| JPH1048296A (en) | Ic inspection device | |
| US5841965A (en) | System and method for automatically determining test point for DC parametric test | |
| JPH04313079A (en) | Semiconductor testing apparatus | |
| JPH04270978A (en) | Ic tester | |
| JP2002221557A (en) | Burn-in testing device and method | |
| JPH05267417A (en) | Ic test system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |