JP2975807B2 - VTR video signal processing circuit - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、ＶＴＲの再生映像信号
からの水平同期信号を連続的に発生させるＶＴＲの映像
信号処理回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a video signal processing circuit of a VTR which continuously generates a horizontal synchronizing signal from a reproduced video signal of the VTR.

【０００２】[0002]

【従来の技術】ＶＴＲの再生回路では、再生輝度信号中
から水平同期信号を分離し、該水平同期信号を色信号の
再生時の位相推移回路や、ＮＴＳＣ方式の映像信号をＰ
ＡＬ方式の映像信号に変換（ＰＡＬ方式のＶＴＲでＮＴ
ＳＣ方式の信号を再生する。）する際のトリガ信号とし
て利用している。その際、単に分離された水平同期信号
では、欠落等に対して安定性がないため、ＰＬＬ回路を
前記水平同期信号にロックさせ、前記ＰＬＬ回路の出力
信号を水平同期信号として利用している。2. Description of the Related Art In a VTR reproducing circuit, a horizontal synchronizing signal is separated from a reproduced luminance signal, and the horizontal synchronizing signal is converted into a phase transition circuit at the time of reproducing a chrominance signal, and an NTSC video signal is converted into a P signal.
Convert to AL system video signal (NT with PAL system VTR)
Reproduce the SC signal. ) Is used as a trigger signal. At this time, since the separated horizontal synchronizing signal is not stable against loss or the like, the PLL circuit is locked to the horizontal synchronizing signal, and the output signal of the PLL circuit is used as the horizontal synchronizing signal.

【０００３】図２は、そのようなＰＬＬ回路を示すブロ
ック図で、端子（１）からの再生輝度信号は、同期分離
回路（２）で、複合同期信号が分離される。分離された
複合同期信号は、等化パルス除去回路（３）で、等化パ
ルス等の不要な成分が除去され、水平同期信号周波数
（ｆ_H＝１５．７３４ＫＨｚ）の連続した信号が、波形
整形回路（４）に印加される。波形整形回路（４）で
は、入力信号のパルス幅が一定となるように、波形整形
が行なわれる。その結果、パルス幅が一定の水平同期信
号が、位相比較器として動作するアンドゲート（５）に
印加される。一方、３２０ｆ_Hの周波数で発振するＶＣ
Ｏ（６）の発振出力信号は、スイッチ（７）を介して分
周回路（８）で１／３００分周され、分周された信号が
アンドゲート（５）に印加される。尚、分周回路（８）
は、カウントアップ後、自動的に初期値に戻る。FIG. 2 is a block diagram showing such a PLL circuit. A reproduced synchronizing signal from a terminal (1) is separated from a composite synchronizing signal by a synchronizing separation circuit (2). The separated composite sync signal, equalization pulse removing circuit (3), the unnecessary components such as equalizing pulses are removed, a continuous signal of the horizontal synchronizing signal frequency (f _H = 15.734 KHz), the waveform shaping Applied to circuit (4). The waveform shaping circuit (4) shapes the waveform so that the pulse width of the input signal is constant. As a result, a horizontal synchronizing signal having a constant pulse width is applied to the AND gate (5) operating as a phase comparator. Meanwhile, VC which oscillates at a frequency of 320f _H
The O (6) oscillation output signal is frequency-divided by 1/300 in the frequency dividing circuit (8) via the switch (7), and the frequency-divided signal is applied to the AND gate (5). In addition, the frequency dividing circuit (8)
Automatically returns to the initial value after counting up.

【０００４】今、波形整形回路（４）の出力信号を図３
（イ）、分周回路（８）の出力信号を図３（ロ）とし、
両信号の位相が一致していたとする。すると、アンドゲ
ート（５）の出力端には図３（ハ）の信号が発生し、該
信号の「Ｈ」レベル期間、スイッチ（７）を開く。する
と、ＶＣＯ（６）から分周回路（８）へのクロック信号
の供給が停止し、分周回路（８）は、その期間中（２０
クロック期間）動作を停止する。このように分周回路
（８）は、カウント動作停止時間を有し、その時間を変
化させることにより、水平同期信号の位相にロックす
る。例えば、初期状態において、分周回路（８）の出力
信号が図３（ニ）の如き状態であり、時刻ｔ ₁におい
て、ロック状態から３０クロック分、前に進んでいたと
する。すると、分周回路（８）は、初期値から３０クロ
ック計数した後、図３（ホ）のアンドゲート（５）出力
によりカウント停止状態となり、時刻ｔ₂から再びカウ
ントを再開し、時刻ｔ₃で３００クロックカウントし
て、初期値に戻る。この為、分周回路（８）の動作停止
期間が、ロック時より２０クロック分長くなり、図３
（ニ）の信号の時刻ｔ₃後の位相進み量は、１０クロッ
クに低下する。すると、次に分周回路（８）は、２９０
クロックで初期値に戻り、更に位相進み量が小さくな
る。そして、その次の位相比較時には位相がロックす
る。Now, the output signal of the waveform shaping circuit (4) is shown in FIG.
(A), the output signal of the frequency dividing circuit (8) is shown in FIG.
It is assumed that the phases of both signals match. Then, Andge
A signal shown in FIG. 3C is generated at the output terminal of the port (5).
The switch (7) is opened during the "H" level period of the signal. Do
And a clock signal from the VCO (6) to the frequency dividing circuit (8)
Supply is stopped, and the frequency divider (8) operates during the period (20
(Clock period) Stop the operation. In this way, the frequency divider
(8) has a count operation stop time, and changes the time.
Lock to the phase of the horizontal sync signal.
You. For example, in the initial state, the output of the frequency divider (8)
The signal is in a state as shown in FIG. ₁smell
And it was 30 clocks ahead of the locked state
I do. Then, the frequency dividing circuit (8) sets 30 clocks from the initial value.
After counting clocks, the output of AND gate (5) in FIG.
At the time t_TwoCow again from
Resumes at time t_ThreeCount 300 clocks with
To return to the initial value. Therefore, the operation of the frequency dividing circuit (8) is stopped.
The period is longer by 20 clocks than when locked, and FIG.
(D) Time t of the signal_ThreeThe amount of phase advance after 10 clocks
To drop. Then, next, the frequency divider (8)
Returns to the initial value by the clock, and the phase lead amount becomes smaller.
You. The phase locks during the next phase comparison.
You.

【０００５】従って、分周回路（８）の出力信号位相
は、水平同期信号位相にロックし、端子（９）から所望
のパルス幅の水平同期信号が得られる。Accordingly, the phase of the output signal of the frequency dividing circuit (8) is locked to the phase of the horizontal synchronizing signal, and a horizontal synchronizing signal having a desired pulse width is obtained from the terminal (9).

【０００６】[0006]

【発明が解決しようとする課題】図２の回路において、
波形整形回路（４）からアンドゲート（５）に印加され
る水平同期信号が欠落すると、アンドゲート（５）の出
力信号が発生せずスイッチ（７）が閉じたままとなる。
前記信号の欠落が数回程度であるならば、問題とならな
いが、ＶＴＲのサーチ再生時のノイズバー期間のように
長い時間に渡り、続くと再生される映像信号の画質が低
下するという問題がある。スイッチ（７）が閉じたまま
であると、分周回路（８）の出力信号位相は、１水平周
期毎に２０クロックづつずれることになる。この状態に
なると、前述の位相推移回路の位相ローテーションの切
換わりタイミングがずれてしまい再生色信号を正しく位
相復元できなくなるなどの問題が生ずる。In the circuit of FIG.
When the horizontal synchronizing signal applied from the waveform shaping circuit (4) to the AND gate (5) is lost, the output signal of the AND gate (5) is not generated, and the switch (7) remains closed.
This is not a problem if the signal is lost several times, but there is a problem that the picture quality of the reproduced video signal is deteriorated if the signal continues for a long time, such as a noise bar period during VTR search reproduction. . If the switch (7) is kept closed, the output signal phase of the frequency dividing circuit (8) will be shifted by 20 clocks every one horizontal cycle. In this state, the switching timing of the phase rotation of the phase shift circuit is shifted, and a problem occurs such that the phase of the reproduced color signal cannot be correctly restored.

【０００７】[0007]

【課題を解決するための手段】本発明は上述の点に鑑み
成されたもので、水平同期信号周波数のｎ倍（ｎは自然
数）の周波数で発振するＶＣＯと、該ＶＣＯの発振出力
信号を１／ｎの分周比で分周する第１の分周器と１／ｍ
（ｍはｎより小さい自然数）の分周比で分周する第２の
分周器とを有し第１のスイッチによって分周比を切換え
ることが可能な可変分周回路と、ＶＴＲの再生映像信号
中の水平同期信号と前記可変分周回路の分周出力信号と
の位相比較を行う位相比較回路と、前記ＶＣＯと前記可
変分周回路との間に接続され前記位相比較回路の出力信
号に応じて開閉する第２のスイッチと、ＶＴＲの再生映
像信号が欠落していることを検出するドロップアウト検
出回路と、を有し、前記ドロップアウト検出回路の検出
出力に応じて、ドロップアウトを検出しない場合には、
前記可変分周回路の分周比が１／ｍとなるように第１の
スイッチを切換え、ドロップアウトを検出した場合に
は、前記可変分周回路の分周比が１／ｎとなるように第
１のスイッチを切換える共に、前記第２のスイッチを強
制的に閉じることを特徴とする。 The present invention SUMMARY OF] has been made in view of the above points, the natural n times (n horizontal synchronizing signal frequency
A VCO that oscillates at a frequency of ( number ), and an oscillation output of the VCO
A first frequency divider for dividing the signal by a division ratio of 1 / n and 1 / m
(M is a natural number smaller than n)
Frequency divider having a frequency divider and a frequency division ratio being switched by a first switch
A variable frequency divider circuit, a phase comparator circuit for comparing a phase of a horizontal synchronizing signal in a reproduced video signal of a VTR with a frequency-divided output signal of the variable frequency divider circuit, the VCO and the variable frequency divider A second switch, which is connected between the first and second circuits and opens and closes in response to an output signal of the phase comparison circuit, and a dropout detection circuit that detects that a reproduced video signal of the VTR is missing, If dropout is not detected according to the detection output of the dropout detection circuit ,
A first frequency division ratio of the variable frequency division circuit is set to 1 / m.
When the switch is switched and dropout is detected
Is such that the frequency division ratio of the variable frequency dividing circuit is 1 / n.
Switch 1 and switch the second switch on.
It is characteristically closed.

【０００８】[0008]

【作用】本発明に依れば、映像信号のドロップアウトを
検出すると、その検出出力信号に応じて、可変分周回路
の分周数を切換えて、本来の水平同期信号周波数の信号
を可変分周回路から発生させている。According to the present invention, when a dropout of a video signal is detected, the frequency division number of the variable frequency dividing circuit is switched according to the detected output signal, and the signal of the original horizontal synchronizing signal frequency is variably divided. It is generated from the peripheral circuit.

【０００９】[0009]

【実施例】図１は、本発明の一実施例を示す回路図で、
（１０）はＶＴＲの映像信号の再生ヘッド、（１１）は
ＨＰＦ（１２）により抽出された輝度信号を復調等の処
理する輝度信号処理回路、（１３）はＬＰＦ（１４）に
より抽出された色信号を元の周波数（ＮＴＳＣ方式であ
れば、３．５８ＭＨｚ）に変換するメインコンバータ、
（１５）は復調処理された輝度信号と色信号を混合し、
端子（１６）に映像信号を発生する混合回路、（１７）
は再生ヘッド（１０）からの映像信号が欠落したことを
検出するドロップアウト検出回路、（１８）は該ドロッ
プアウト検出回路（１７）の出力信号を積分する積分回
路、（１９）は、１／３００分周器（２０）、１／３２
０分周器（２１）、及びスイッチ（２２）を有する可変
分周回路、（２３）は、波形整形回路（４）からの水平
同期信号と可変分周回路（１９）の分周出力信号との位
相比較を行なうと共に積分回路（１８）の出力信号に応
じて、スイッチ（７）を強制的に閉じるアンドゲートで
ある。FIG. 1 is a circuit diagram showing an embodiment of the present invention.
(10) is a reproducing head of a video signal of a VTR, (11) is a luminance signal processing circuit for performing processing such as demodulation of a luminance signal extracted by the HPF (12), and (13) is a color signal extracted by the LPF (14). A main converter for converting the signal to the original frequency (3.58 MHz in the case of the NTSC system);
(15) mixes the demodulated luminance signal and chrominance signal,
A mixing circuit for generating a video signal at a terminal (16), (17)
Is a dropout detection circuit for detecting that a video signal from the reproduction head (10) is lost, (18) is an integration circuit for integrating an output signal of the dropout detection circuit (17), and (19) is 1 / 300 frequency divider (20), 1/32
A variable frequency divider having a zero frequency divider (21) and a switch (22), (23) is a circuit for synchronizing the horizontal synchronizing signal from the waveform shaping circuit (4) and the frequency-divided output signal of the variable frequency divider (19). And a gate forcibly closing the switch (7) in accordance with the output signal of the integration circuit (18).

【００１０】尚、図１において、図２と同一の回路素子
については同一の符号を付し、説明を省略する。図１に
おいて、ＶＴＲの再生時には再生ヘッド（１０）からの
映像信号からＨＰＦ（１２）により輝度信号が抽出さ
れ、該輝度信号が輝度信号処理回路（１１）において処
理され同期分離回路（２）に印加される。In FIG. 1, the same circuit elements as those in FIG. 2 are denoted by the same reference numerals, and description thereof will be omitted. In FIG. 1, during reproduction of a VTR, a luminance signal is extracted from a video signal from a reproduction head (10) by an HPF (12), and the luminance signal is processed in a luminance signal processing circuit (11) and sent to a sync separation circuit (2). Applied.

【００１１】一方、ＬＰＦ（１４）で抽出された周波数
約６２９ＫＨｚの色信号は、メインコンバータ（１３）
で周波数が３．５８ＭＨｚに変換される。発振器（２
４）は、再生時の色信号位相の基準となるもので、ＮＴ
ＳＣ方式であれば約３．５８ＭＨｚの周波数で発振し、
ＡＰＣ（自動位相制御）回路（２５）において、再生バ
ースト信号と位相比較される。そして、ＡＰＣ回路（２
５）から発生する位相比較エラー電圧は、ＶＣＯ（６）
の発振周波数を制御する。ＶＣＯ（６）の発振出力信号
である周波数３２０ｆ_Hの信号は、位相推移回路（２
６）において１／８に分周されると同時に位相復元の為
に１Ｈ（Ｈは１水平同期信号周期）毎に位相が９０度づ
つ変化させられる。その結果、周波数４０ｆ_H（約６２
９ＫＨｚ）の信号がサブコンバータ（２７）に印加さ
れ、発振器（２４）からの周波数３．５８ＭＨｚの信号
と掛算され、和の周波数約４．２１ＭＨｚの信号がメイ
ンコンバータ（１３）に印加される。従って、メインコ
ンバータ（１３）から、周波数変換された３．５８ＭＨ
ｚの色信号が発生し、混合回路（１５）において輝度信
号と混合され、再生された映像信号が端子（１６）に発
生する。On the other hand, the color signal having a frequency of about 629 KHz extracted by the LPF (14) is supplied to the main converter (13).
Converts the frequency to 3.58 MHz. Oscillator (2
4) is a reference of the color signal phase at the time of reproduction, and NT
In the case of the SC system, it oscillates at a frequency of about 3.58 MHz,
An APC (automatic phase control) circuit (25) compares the phase with the reproduced burst signal. Then, the APC circuit (2
The phase comparison error voltage generated from 5) is VCO (6)
Control the oscillation frequency of Signal frequency 320f _H is an oscillation output signal of the VCO (6), the phase shift circuit (2
In step 6), the frequency is divided by 1/8, and at the same time, the phase is changed by 90 degrees every 1H (H is one horizontal synchronizing signal cycle) for phase recovery. As a result, the frequency 40f _H (about 62
The signal of 9 KHz) is applied to the sub-converter (27), multiplied by the signal of frequency 3.58 MHz from the oscillator (24), and the sum signal of about 4.21 MHz is applied to the main converter (13). Therefore, the frequency-converted 3.58 MH is output from the main converter (13).
A color signal of z is generated, mixed with the luminance signal in the mixing circuit (15), and a reproduced video signal is generated at the terminal (16).

【００１２】図１において、再生映像信号の欠落がない
時にはドロップアウト検出回路（１７）の出力は「Ｌ」
レベルを保ち、積分回路（１８）の出力も「Ｌ」を保
つ。すると、可変分周回路（１９）内のスイッチ（２
２）は、図示の如く切換わっている。又、積分回路（１
８）は、アンドゲート（２３）の位相比較動作に影響を
与えない状態となっている。In FIG. 1, when there is no loss of the reproduced video signal, the output of the dropout detection circuit (17) is "L".
The level is maintained, and the output of the integration circuit (18) is also maintained at "L". Then, the switch (2) in the variable frequency dividing circuit (19)
2) is switched as shown. In addition, the integration circuit (1
8) is a state in which the phase comparison operation of the AND gate (23) is not affected.

【００１３】従って、この状態では、図１の回路は、図
３の波形図の如き動作を行なっている。次に、再生映像
信号の欠落が続いた場合を図４を参照しながら説明す
る。等化パルス除去回路（３）の出力信号として図４
（ａ）に示す如き、２発目から信号が欠落してしまった
ものが発生したとすると、波形整形回路（４）の出力信
号として図４（ｂ）が発生する。図４（ａ）の信号の時
刻ｔ₁₀及びｔ₁₁に発生したノイズに応答して図４（ｂ）
には、誤まった同期信号が発生してしまう。図４（ｃ）
は、可変分周回路（１９）の出力信号を示すもので、図
４（ｂ）の信号にロックしている。図４（ｄ）は、アン
ドゲート（２３）の出力信号を示すもので「Ｈ」レベル
の出力によりスイッチ（７）を開放する。図４（ｅ）
は、ドロップアウト検出回路（１７）の出力信号を示す
もので、時刻ｔ₁₂に、図４（ａ）の水平同期信号の欠落
の原因となるドロップアウトを検出する。すると、図４
（ｅ）の信号は、充電時定数が短かい積分回路（１８）
で積分され、図４（ｆ）の如くなる。すると、図４
（ｆ）の信号に応じてスイッチ（２２）が、図示と逆に
切換わりＶＣＯ（６）の出力信号は、１／３２０分周回
路（２１）で１／３２０分周され、周波数がｆ_Hとな
る。一方、図４（ｆ）の信号に応じて、アンドゲート
（２３）の出力は、位相比較結果に拘わらず「Ｌ」レベ
ルとなりスイッチ（７）を閉じる。その為、図４（ａ）
の時刻ｔ₁₁に発生するノイズを起因としたパルスによる
位相比較結果がアンドゲート（２３）から出力されるこ
とはない。水平同期信号が連続して欠落するような場合
には、ノイズの混入が多くなる。そこで、可変分周回路
（１９）が安定に周波数ｆ_Hの信号を発生できるよう
に、スイッチ（７）を閉成している。Therefore, in this state, the circuit of FIG. 1 operates as shown in the waveform diagram of FIG. Next, the case where the loss of the reproduced video signal continues will be described with reference to FIG. FIG. 4 shows an output signal of the equalizing pulse removal circuit (3).
As shown in FIG. 4A, assuming that a signal is missing from the second shot, FIG. 4B is generated as an output signal of the waveform shaping circuit (4). Figure 4 in response to noise generated at time t ₁₀ and t ₁₁ signals (a) 4 (b)
Causes an erroneous synchronization signal. FIG. 4 (c)
Indicates an output signal of the variable frequency dividing circuit (19), and is locked to the signal of FIG. FIG. 4D shows the output signal of the AND gate (23), and the switch (7) is opened by the output of the "H" level. FIG. 4 (e)
Is shows the output signal of the dropout detector (17), at time t _12, detects a dropout that causes loss of the horizontal synchronizing signal of FIG. 4 (a). Then, FIG.
The signal (e) is an integration circuit (18) having a short charging time constant.
And integrated as shown in FIG. Then, FIG.
In response to a signal (f) switch (22) is the output signal of the switched VCO (6) in the figure opposite is circumferential 1/320 minutes 1/320 divider circuit (21), frequency f _H Becomes On the other hand, in response to the signal of FIG. 4 (f), the output of the AND gate (23) becomes "L" level irrespective of the phase comparison result, and the switch (7) is closed. Therefore, FIG.
Phase comparison result of the pulses originating from noise generated at time t ₁₁ of never outputted from the AND gate (23). When the horizontal synchronizing signal is continuously lost, noise increases. Therefore, the variable frequency divider circuit (19) to allow generating a signal of a stable frequency f _H, are closing the switch (7).

【００１４】従って、図１の回路に依れば、再生映像信
号のドロップアウトが生じても、図４（ｇ）に示す如
き、周波数ｆ_Hの信号を得ることができ、端子（９）か
ら位相推移回路（２６）に印加できる。図４（ｇ）の信
号は、図４（ｃ）の信号より位相が２０クロック分早い
ものであり、１／３００分周回路（２０）及び１／３２
０分周回路（２１）のいずれからも容易に得ることがで
きる。Therefore, according to the circuit of FIG. 1, even if a dropout of the reproduced video signal occurs, a signal of frequency f _H can be obtained as shown in FIG. It can be applied to the phase shift circuit (26). The signal in FIG. 4G has a phase 20 clocks earlier than the signal in FIG. 4C, and is divided into a 1/300 frequency dividing circuit (20) and a 1/32
It can be easily obtained from any of the divide-by-zero circuits (21).

【００１５】[0015]

【発明の効果】以上に述べた如く、本発明に依れば、Ｖ
ＴＲの再生時にドロップアウトが発生しても、正しい位
相の水平同期信号を連続して発生させることができるＶ
ＴＲの映像信号処理回路を提供できる。その為、ＶＴＲ
のサーチ再生を行なっても画質の劣化を低減できる。As described above, according to the present invention, V
Even if a dropout occurs during the reproduction of the TR, a V-sync signal that can continuously generate a horizontal synchronization signal of the correct phase can be generated.
A video signal processing circuit of the TR can be provided. Therefore, VTR
Even when search reproduction is performed, deterioration of image quality can be reduced.

【図面の簡単な説明】[Brief description of the drawings]

【図１】図１は、本発明のＶＴＲの映像信号処理回路を
示すブロック図である。FIG. 1 is a block diagram showing a video signal processing circuit of a VTR according to the present invention.

【図２】図２は、従来のＶＴＲの映像信号処理回路を示
すブロック図である。FIG. 2 is a block diagram showing a video signal processing circuit of a conventional VTR.

【図３】図３は、図２の説明に供する為の波形図であ
る。FIG. 3 is a waveform chart for explaining FIG. 2;

【図４】図４は、図１の説明に供する為の波形図であ
る。FIG. 4 is a waveform chart for use in explaining FIG. 1;

【符号の説明】[Explanation of symbols]

（６） ＶＣＯ （７） スイッチ （１７） ドロップアウト検出回路 （１９） 可変分周回路 （２３） アンドゲート (6) VCO (7) Switch (17) Dropout detection circuit (19) Variable frequency divider circuit (23) AND gate

Claims (3)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】水平同期信号周波数のｎ倍（ｎは自然数）
の周波数で発振するＶＣＯと、該ＶＣＯの発振出力信号
を１／ｎの分周比で分周する第１の分周器と１／ｍ（ｍ
はｎより小さい自然数）の分周比で分周する第２の分周
器とを有し第１のスイッチによって分周比を切換えるこ
とが可能な可変分周回路と、ＶＴＲの再生映像信号中の
水平同期信号と前記可変分周回路の分周出力信号との位
相比較を行う位相比較回路と、前記ＶＣＯと前記可変分
周回路との間に接続され前記位相比較回路の出力信号に
応じて開閉する第２のスイッチと、ＶＴＲの再生映像信
号が欠落していることを検出するドロップアウト検出回
路と、を有し、前記ドロップアウト検出回路の検出出力
に応じて、ドロップアウトを検出しない場合には、前記
可変分周回路の分周比が１／ｍとなるように第１のスイ
ッチを切換え、ドロップアウトを検出した場合には、前
記可変分周回路の分周比が１／ｎとなるように第１のス
イッチを切換える共に、前記第２のスイッチを強制的に
閉じることを特徴とするＶＴＲの映像信号処理回路。1. The frequency of a horizontal synchronization signal is n times (n is a natural number )
And an oscillation output signal of the VCO
And a 1 / m (m
Is a natural number smaller than n).
And a divider for switching the frequency division ratio by the first switch.
A variable frequency dividing circuit, a phase comparing circuit for comparing a phase of a horizontal synchronizing signal in a reproduced video signal of a VTR with a frequency divided output signal of the variable frequency dividing circuit, the VCO and the variable frequency dividing circuit A second switch that is connected between the first and second switches and that opens and closes in response to the output signal of the phase comparison circuit; and a dropout detection circuit that detects that a reproduced video signal of the VTR is missing. If dropout is not detected according to the detection output of the out detection circuit ,
The first switch is set such that the frequency division ratio of the variable frequency divider becomes 1 / m.
Switch, and if a dropout is detected,
The first switch is set such that the frequency division ratio of the variable frequency divider becomes 1 / n.
Switch, and forcibly switch the second switch.
A video signal processing circuit of a VTR characterized by closing . 【請求項２】前記ドロップアウト検出回路の検出出力信
号を積分する積分回路を備え、該積分回路の出力信号に
応じて前記第１のスイッチを切換えると共に前記第２の
スイッチを強制的に閉じることを特徴とする請求項１記
載のＶＴＲの映像信号処理回路。2. An integrated circuit for integrating a detection output signal of the dropout detection circuit, wherein the first switch is switched according to an output signal of the integration circuit and the second switch is switched.
2. The video signal processing circuit according to claim 1 , wherein the switch is forcibly closed . 【請求項３】前記位相比較回路はアンドゲートで構成さ
れ、前記積分回路の出力信号を該アンドゲートに入力し
たことを特徴とする請求項２記載のＶＴＲの映像信号処
理回路。3. A phase comparison circuit comprising an AND gate.
The output signal of the integration circuit is input to the AND gate.
3. The video signal processing circuit of a VTR according to claim 2, wherein