JP2970598B2

JP2970598B2 - 最適なサイズの受信メモリを自動で選択するａｔｍコントローラ

Info

Publication number: JP2970598B2
Application number: JP15772297A
Authority: JP
Inventors: 嘉信大音
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1997-05-30
Filing date: 1997-05-30
Publication date: 1999-11-02
Anticipated expiration: 2017-05-30
Also published as: JPH10336211A

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ルータ装置やアダ
プタ・カードに実装され、ＡＴＭ（ＡsyncronousＴrans
fer Ｍode；非同期転送モード）伝送方式を実現するＡ
ＴＭコントローラに関し、特に、受信すべきセルを検出
し、一度受信バッファ・メモリに格納する機能を有する
ＡＴＭコントロールＬＳＩに関する。

【０００２】

【従来の技術】ＡＴＭ伝送方式において、送信装置は、
任意長で構成されるパケットを４８バイト固定長に分割
し、それぞれに５バイトのヘッダを加え、５３バイトの
セルとし、それを一定時間内に流す数を制御して伝送路
に送出する。

【０００３】受信側の装置では、このセルが着信する度
に、受信すべきセルか否かを判断し、ヘッダ分離や誤り
符号のチェックなどの適切な処理を行った後、受信メモ
リに転送してパケットを復元する。

【０００４】このようなＡＴＭ伝送方式では、送受信側
の伝送装置が固有に持つセルの処理能力の相違から、セ
ル廃棄が生じる場合がある。セル廃棄が起こる原因の一
つに、受信側の受信バッファ・メモリ・アンダーランが
ある。

【０００５】受信バッファ・メモリ・アンダーランは、
装置内の受信バッファ・メモリが全て消費されたとき、
メモリを補充しようとする以前に次のセルが到着してし
まい格納先が得られない場合に発生する。

【０００６】アンダーラン状態によるセル廃棄が生ずる
と、そのパケットの再送処理が行われ、再送パケットが
回線上を行き交うことにより、回線活用上の非効率に繋
がる。

【０００７】通常、図２に示すように、ＡＴＭ伝送方式
を用いた伝送装置の受信側は、主にＡＴＭプロトコル機
能の一部をハードウェアで実現するＡＴＭコントロール
ＬＳＩ３、受信メモリアドレスを格納するテーブルとし
て使用するテーブル・メモリ４、コントローラの制御、
及びメモリの管理をするＣＰＵ５、受信パケットを格納
するメモリ６で構成される。

【０００８】ＣＰＵ５が実行するソフトウェアは、まず
受信データを格納する受信バッファ・メモリ領域を確保
し、そのアドレス情報を、ＡＴＭコントローラＬＳＩ３
がアクセスするテーブル４に設定する。

【０００９】ＡＴＭコントローラＬＳＩ３は、セルが着
信する度に、テーブル・メモリ４にアクセスし、そのセ
ル・データを格納する受信メモリ６のアドレスを取得し
て転送する。ＡＴＭコントロールＬＳＩ３は、受信メモ
リ領域の残量が少なくなると、割り込み信号などの手段
を通じてＣＰＵ５に警報を発する。警報を受けたＣＰＵ
５はメモリの追加、補充を実行する。

【００１０】受信バッファ・メモリの空きが零（０）に
到達するよりも、ＣＰＵ５がソフトウェアで行うメモリ
補充の処理が十分に早ければ、アンダーランは発生する
ことは無い。しかし、相手局との間に張るチャネルが多
数になると、受信バッファ・メモリの数も増え、補充す
る処理頻度が上がり、ＣＰＵ５の処理がより厳しくな
る。

【００１１】ＣＰＵがメモリ補充する頻度は、予め受信
バッファ・メモリに割り当てられるメモリ容量の大きさ
と警報を通知する境界線の設定、更に着信するセル・レ
ートに依存する。

【００１２】自局の装置に実装するメモリ容量、及びＣ
ＰＵの処理速度などは把握できるが、相手局からのセル
・レートは相手局の送信能力、上位に走るアプリケーシ
ョンなどによって異なるため、事前に把握できるケース
は少なく受信してみなければ分からないケースも多々あ
る。

【００１３】どのような、セル・レートのチャネルでも
対応できるように十分なメモリ領域を確保することが望
ましい。しかし、たくさんのメモリの実装はシステムの
コストアップになるため、避けるべきであり、限られた
メモリ容量を有効活用する方法が要求される。

【００１４】従来の技術では、メモリ容量の割り当て
は、装置が導入される環境条件から、相手局との間で張
るチャネル数、あるいは各チャネルのレートを推察して
決めるケースが多い。

【００１５】相手局との間でやりとりするパケットの中
でも、そのＶＰＩ／ＶＣＩ（Ｖirtual Ｐath Ｉdenti
fier／Ｖirtual Ｃhannel Ｉdentifier）の値から把
握できるシグナリング用パケット、リソース・マネージ
メント・セル、ＯＡＭ（Ｏperation, Ａdministratio
n, Ｍaintenance）セルなどは、パケットのサイズも小
型であることが把握できるため、それらを格納するため
には比較的小さい受信バッファ・メモリを用意する。

【００１６】他の一般データをやりとりするチャネル用
には、一元的に決まったサイズを割り当てる。このよう
に静的に複数種の大きさを持つ受信バッファ・メモリを
用意した。

【００１７】また、設定したメモリ容量とＣＰＵの処理
能力から装置が許容できるセル・レート及び同時に張れ
るチャネル数が把握できる。

【００１８】相手局と自局が共にＣＡＣ（Ｃonnection
Ａdmission Ｃontrol）制御方式をサポートしている
場合は、相手局よりチャネルの接続要求があった場合
に、セル廃棄率を推定し、セル廃棄率が予め定められた
許容セル廃棄率以下となる場合にのみ接続を許可すると
いう方式もある。

【００１９】

【発明が解決しようとする課題】従来のＡＴＭコントロ
ーラにおけるメモリ設定方式では、決まったメモリ資源
から、いかなるチャネルに対しても受信バッファ・メモ
リ領域が固定的に割り当てられているか、あるいは、レ
ートを予め推測に基づいて割り当てられている。

【００２０】このうち、固定的に割り当てられる場合、
セル・レートが速いために、補充処理が頻繁に発生する
受信バッファ・メモリに、低速であるため余裕のある受
信バッファ・メモリを使用することができず、多種類の
セル・レートに応じてメモリ領域を効率よく割り当てる
ことができない。チャネルのセル速度、タイプによって
はその空きメモリ領域を用いることができない。

【００２１】後者の場合、予測したレートと実際のセル
・レートに大幅な相違が生じた場合に、メモリ補充が間
に合わないという可能性がある。

【００２２】限られたメモリ容量を各チャネルに受信バ
ッファ・メモリとして割り当てる場合、ＣＰＵのソフト
ウェア処理を軽減し、アンダーランを回避するためにも
セル・レートが速いチャネルに対しては、容量の大きい
受信バッファ・メモリを、遅いレートのチャネルに対し
ては容量の小さい受信バッファ・メモリを割り当てられ
ていることが望ましい。

【００２３】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、ＣＰＵのソフト
ウェア処理の軽減、アンダーランの発生の頻度の軽減に
貢献するため、受信するチャネルのセル・レートに応じ
て、適した大きさの受信バッファ・メモリを自動的に選
択するＡＴＭコントローラを提供することにある。

【００２４】

【課題を解決するための手段】前記目的を達成するた
め、本発明のＡＴＭコントローラは、ＡＴＭネットワー
ク上のルータ装置やアダプタ・カードに実装され、着信
するセルを受信すべきか否かを判断し、ヘッダ分離や誤
り符号のチェックなどの処理を行った後、互いにサイズ
が異なる各受信バッファ・メモリのアドレス情報及び前
記各受信バッファ・メモリの残量をテーブルに保持して
おき、前記アドレス情報に従って転送しパケットを復元
するＡＴＭコントローラにおいて、複数チャネルのセル
を同時に受信した場合に、前記複数チャネルの各チャネ
ルのセル・レートを一定期間観測する手段と、前記テー
ブルのアドレス情報と前記手段により得られた情報とに
基づき、前記各チャネルのセル・レートと、互いにサイ
ズが異なる前記各受信バッファ・メモリのアドレスと、
を対応付けて前記各チャネルに適した前記受信バッファ
・メモリを自動で選択する手段と、を有することを特徴
とする。

【００２５】

【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の実施の形態においては、ＡＴＭネ
ットワーク上のルータ装置や端末のアダプタ・カードに
実装されるＡＴＭコントローラに、受信チャネルごとの
セルの間隔時間を観測し、これにより把握したセル・レ
ートに応じて、ＣＰＵが予め大きさを段階的に分けて用
意した受信バッファ・メモリの中で適切なものを選択す
る手段を備えたことを特徴としたものである。

【００２６】本発明の実施の形態においては、実際に着
信するセルの間隔をモニタしてチャネルのセル・レート
を把握し、予め大きさを段階的に分けて用意した受信バ
ッファ・メモリからセル・レートが速いチャネルに対し
ては大きい受信バッファ・メモリを、低速のチャネルに
対しては小さい容量の受信バッファ・メモリを割り当て
る。

【００２７】これにより、チャネルのセル・レートに応
じて適した受信バッファ・メモリをダイナミックに選択
することによって、ＣＰＵのメモリ補充の処理が急務に
なることを避け、アンダーランが発生する可能性を削減
し、伝送路の活用効率を下げないことに貢献する。ま
た、メモリ資源を効率的に使用することができる。

【００２８】すなわち、セル・レートの遅いチャネルが
無用に大きな受信バッファ・メモリをシェアすることを
無くし、無駄な空き領域を少なくする。また、速いチャ
ネルに対して小さいセル受信バッファ・メモリを与える
ことが無くなるため、ＣＰＵが頻繁にメモリ容量を補充
しなくても済むようになる。

【００２９】

【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。

【００３０】本発明の一実施例のＡＴＭコントローラ
は、セル・レートをモニタし、得たセル・レートに従っ
て、複数種のサイズで準備する受信バッファ・メモリの
内から最適なものを選択することができる手段を組み込
んだものである。

【００３１】図１は、ＡＴＭ伝送装置１に実装されるＡ
ＴＭコントローラに本発明を適用した場合の一実施例の
構成を示す図である。

【００３２】図１を参照すると、受信を開始する前、Ｃ
ＰＵ５が実行するソフトウェアは、予め受信データ格納
用の受信バッファ・メモリ領域をメモリ６に確保する。
１つの受信バッファ・メモリ領域は実際に受信データが
格納されるデータ・バッファ７、そのデータ・バッファ
を指し示すアドレスを複数束ねたポインタ領域８で構成
される。

【００３３】それぞれのポインタ領域の最終段には、次
のポインタ領域を指し示すリンク・ポインタを設定し、
各ポインタはチェーン状にリンクさせる。

【００３４】受信バッファ・メモリ領域の数は、受信チ
ャネル数、装置のメモリ搭載量に依存するが、本実施例
では、３つの受信バッファ・メモリ領域を用意する場合
を例とする。

【００３５】受信バッファ・メモリ領域１は、セル・レ
ートが高速で、且つ１パケットのサイズが大きいチャネ
ルのデータを格納することを想定し、ポインタ領域の
数、１つのポインタ領域が束ねるデータ・バッファの数
を多くし、更に個々のデータ・バッファ自体のサイズも
大きく確保する。残る受信バッファ・メモリ２、受信バ
ッファ・メモリ３も同時に、設定するが、ポインタ領域
の数、ポインタ領域に束ねられるデータ・バッファの
数、データ・バッファ自体のサイズは、（受信データ・バッファ１）＞（受信データ・バッファ
２）＞（受信データ・バッファ３）となるよう設定する。

【００３６】続いて、ＣＰＵ５の処理は、その受信バッ
ファ・メモリ領域の先頭ポインタ領域を指し示すアドレ
スを、ＡＴＭコントローラ３のアクセスするテーブル・
メモリ４に設定する。

【００３７】このとき、テーブル・メモリ４に設定する
アドレスの位置は、受信データ・バッファ領域のサイズ
に応じて設定する箇所を決める。すなわち、ＡＴＭコン
トローラ３が、受信バッファ・メモリの大きさ順を判別
できるように設定方法に規制を設ける。

【００３８】本実施例では、テーブル・メモリ４のアド
レスが若い方から順に、サイズの大きい受信バッファ・
メモリ１、次のアドレスに受信バッファ・メモリ２と設
定する。

【００３９】テーブル・メモリ４には、個々の受信バッ
ファ・メモリ領域の未使用ポインタ領域、データ・バッ
ファのサイズを格納する領域を設け、ＣＰＵ５は初期値
を設定する。

【００４０】更に、この領域には、個々の受信バッファ
・メモリ領域には、未使用ポインタ領域の残数がそこに
到達した際に警告をあげる未使用ポインタ領域残数の警
告レベルを設定する。

【００４１】受信バッファ・メモリ１の場合には、セル
・レートが高速である故、警告レベルも十分に余裕を持
って設定する。

【００４２】本実施例では、ＡＴＭコントローラ３は、
相手局２との間にはＡ、Ｂ、Ｃの３チャネルのコネクシ
ョンを張っている。本来、自局と相手局２との間では全
２重通信が行われ、送受信のチャネルが張られるべきで
あるが、本発明は受信に関するものであるため、送信側
の処理に関する図および説明は省略する。

【００４３】チャネルＡのセルは、単位時間当たりに多
くのセルが送信されてくるため、セル・レートが比較的
速いチャネルを意味し、続いてチャネルＢは中段、チャ
ネルＣは低速となる。

【００４４】自局のＡＴＭコントローラ３は、セルを受
信すると、一旦内蔵するＦＩＦＯ３−１に格納する。

【００４５】ＦＩＦＯ３−１に格納されたセルは、その
ヘッダ部に持つＶＰＩ／ＶＣＩフィールドと、ＡＴＭコ
ントローラ３が備えるヘッダ・テーブル３−２の内容と
照合され、一致するＶＰＩ／ＶＣＩが存在するか否かチ
ェックされる。

【００４６】一致するヘッダが無かった場合、新規チャ
ネルのセルが着信したものと判断し、ヘッダ・テーブル
３−２にＶＰＩ／ＶＣＩ値を設定する。このとき、着信
した時点での、タイマ３−３の値を一緒に格納する。

【００４７】ＡＴＭコントローラ４が内蔵するタイマ３
−３は、随時カウント・アップしているカウンタであ
り、セル間隔を測るための時計の役目を果たす。

【００４８】ヘッダ・テーブル３−２に、既に同じＶＰ
Ｉ／ＶＣＩが存在していた場合、再度、タイマ３−３の
カウンタ値を参照し前値と比較することで、そのチャネ
ルのセル・レートを知ることができる。

【００４９】ＡＴＭコントローラ３は、セルの間隔時間
に応じてそれに対応する受信バッファ・メモリを選択す
る。

【００５０】たとえば、観測したセル間隔が、タイマ３
−３のカウント値で「５０」であった場合、ＡＴＭコン
トローラ３は、テーブル・メモリの一番若いアドレスに
ポインタが納められている受信バッファ・メモリ１を選
択し、タイマ３−３のカウント値が「１００」であった
場合には、２番目に位置する受信バッファ・メモリを、
タイマ３−３のカウント値が「１５０」以上であった場
合には、受信バッファ・メモリ３のポインタ領域アドレ
スを得る。

【００５１】この際のセル間隔値とメモリ・アドレスと
の対応付けは、任意に設定できる手段も提供することが
できる。

【００５２】また、着信するセル・レートが、時間と共
に変化しない固定速度であれば、１セル目を２セル目の
間隔を測ることで、セル・レートを知りことができる
が、可変速度の場合、複数セルの間隔を測る必要があ
る。

【００５３】この場合、いくつまでのセルの間隔を測り
統計をとるなどの手段も考え得るが、その間受信バッフ
ァ・メモリへ転送できないため、ＡＴＭコントローラ３
が内蔵するＦＩＦＯを大きくする必要がある。

【００５４】更に、セル・レートを観測する手段とし
て、例えば特開平８−１９１３０９号公報などに記載さ
れるように、定められた観測期間内で、ピーク・セル速
度と、平均セル速度を求める手段等が参照される。この
方式を適用することもできる。

【００５５】チャネルＡのセルが着信し、その１セル目
と２セル目の間隔が、タイマ３−３のカウント値では
「５０」以下であったため、ＡＴＭコントローラは、テ
ーブル・メモリから受信バッファ・メモリ１のポインタ
領域のアドレスをリードする。

【００５６】次にポインタ領域のアドレスに格納されて
いる最初のデータ・バッファのアドレスをリードする。
そして、データ・バッファにチャネルＡのセル・データ
を転送する。

【００５７】セルが着信してデータ・バッファに転送す
る度に、テーブル・メモリにある受信バッファ・メモリ
のステータスのデータ・バッファ・サイズを転送バイト
分デクリメントする。データ・バッファの空きが「０」
に到達したときは、ポインタ領域から新しいデータ・バ
ッファのアドレスを取得する。

【００５８】１つのポインタ領域が指す全てのデータ・
バッファを使い果たすと、リンク・ポインタが指し示す
次のポインタ領域を使用する。その際、テーブル・メモ
リ４にある受信バッファ・メモリ１のポインタ領域の残
量数をデクリメントする。そして、ポインタ領域の残量
数をデクリメントするとき、予め設定されていた警告数
と比較し、一致した場合には、割り込み信号を通じてＣ
ＰＵ５に通知する。

【００５９】ＣＰＵ５は、ＡＴＭコントローラ３からの
通知を受けると、その受信バッファ・メモリ６でチェー
ンを構成するポインタ領域の最後に新たなポインタ領域
を追加し、更にテーブル・メモリ４のポインタ領域残量
をインクリメントしてメモリを補充する。

【００６０】チャネルＢ、チャネルＣにおいても、上記
流れ同様に、セル・レートに応じて受信バッファ・メモ
リを選択する。中速であるチャネルＢは受信バッファ・
メモリ２にチャネルＣは受信バッファ・メモリ３に転送
される。

【００６１】

【発明の効果】以上説明したように、本発明によれば、
ＡＴＭコントローラがチャネルのセル・レートに応じ
て、適した受信バッファ・メモリを自動でダイナミック
に選択することができる。このため、頻繁に補充が発生
する受信バッファを減らすことができ、それはチャネル
のセル・レートに依存してＣＰＵのソフトウェアが急務
になることを避けることになり、アンダーランを引き起
こす頻度を低減できる。

【００６２】この結果、本発明によれば、装置全体のパ
フォーマンス・アップに貢献し、また、限られたメモリ
資源をチャネルに応じて有効に活用できることになる。

【図面の簡単な説明】

【図１】本発明の一実施例のＡＴＭコントローラを実装
したＡＴＭ伝送装置である。

【図２】従来技術を説明するための図である。

【符号の説明】

１ＡＴＭ伝送装置（受信側）２ＡＴＭ伝送装置（送信側）３ＡＴＭコントローラ３−１受信ＦＩＦＯ３−２ヘッダテーブル３−３タイマ４テーブル・メモリ５ＣＰＵ６メモリ７データ・バッファ８ポインタ領域９受信バッファ・アドレス

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 12/28 H04L 13/08

Claims

(57)【特許請求の範囲】

【請求項１】ＡＴＭネットワーク上のルータ装置やアダ
プタ・カードに実装され、着信するセルを受信すべきか
否かを判断し、ヘッダ分離や誤り符号のチェックなどの
処理を行った後、互いにサイズが異なる各受信バッファ
・メモリのアドレス情報及び前記各受信バッファ・メモ
リの残量をテーブルに保持しておき、前記アドレス情報
に従って転送しパケットを復元するＡＴＭコントローラ
において、複数チャネルのセルを同時に受信した場合に、前記複数
チャネルの各チャネルのセル・レートを一定期間観測す
る手段と、前記テーブルのアドレス情報と前記手段により得られた
情報とに基づき、前記各チャネルのセル・レートと、互
いにサイズが異なる前記各受信バッファ・メモリのアド
レスと、を対応付けて前記各チャネルに適した前記受信
バッファ・メモリを自動で選択する手段と、を有することを特徴とするＡＴＭコントローラ。
【請求項２】請求項１記載の前記ＡＴＭコントローラ
が、受信チャネル毎のセルの間隔時間の観測結果情報
と、前記テーブルに保持されている前記アドレス情報
と、に基づいて前記受信バッファメモリを選択する、こ
とを特徴とするＡＴＭコントローラ。
【請求項３】ＡＴＭネットワーク上のルータ装置や端末
のアダプタ・カードに実装されるＡＴコントローラに、複数の受信チャネルについて受信チャネル毎のセルの間
隔時間を観測する手段と、予めサイズを段階的に分けて用意した複数の受信バッフ
ァ・メモリと、前記各受信バッファ・メモリのアドレス情報及び前記各
受信バッファ・メモリの残量を保持するテーブルと、前記受信チャネル毎のセルの間隔時間の観測結果情報
と、前記テーブルに保持されている前記アドレス情報と
に基づいて、前記複数の受信バッファメモリの中から、
セル・レートが速いチャネルに対しては大きい受信バッ
ファ・メモリを、低速のチャネルに対しては小さい容量
の受信バッファ・メモリを割り当てるという具合に、把
握したセル・レートに応じて最適な受信バッファメモリ
を選択する手段とを備えた、ことを特徴とするＡＴＭコ
ントロール装置。