JP2970598B2 - 最適なサイズの受信メモリを自動で選択するatmコントローラ - Google Patents
最適なサイズの受信メモリを自動で選択するatmコントローラInfo
- Publication number
- JP2970598B2 JP2970598B2 JP15772297A JP15772297A JP2970598B2 JP 2970598 B2 JP2970598 B2 JP 2970598B2 JP 15772297 A JP15772297 A JP 15772297A JP 15772297 A JP15772297 A JP 15772297A JP 2970598 B2 JP2970598 B2 JP 2970598B2
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- channel
- cell
- reception
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
- Communication Control (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、ルータ装置やアダ
プタ・カードに実装され、ATM(AsyncronousTrans
fer Mode;非同期転送モード)伝送方式を実現するA
TMコントローラに関し、特に、受信すべきセルを検出
し、一度受信バッファ・メモリに格納する機能を有する
ATMコントロールLSIに関する。
プタ・カードに実装され、ATM(AsyncronousTrans
fer Mode;非同期転送モード)伝送方式を実現するA
TMコントローラに関し、特に、受信すべきセルを検出
し、一度受信バッファ・メモリに格納する機能を有する
ATMコントロールLSIに関する。
【0002】
【従来の技術】ATM伝送方式において、送信装置は、
任意長で構成されるパケットを48バイト固定長に分割
し、それぞれに5バイトのヘッダを加え、53バイトの
セルとし、それを一定時間内に流す数を制御して伝送路
に送出する。
任意長で構成されるパケットを48バイト固定長に分割
し、それぞれに5バイトのヘッダを加え、53バイトの
セルとし、それを一定時間内に流す数を制御して伝送路
に送出する。
【0003】受信側の装置では、このセルが着信する度
に、受信すべきセルか否かを判断し、ヘッダ分離や誤り
符号のチェックなどの適切な処理を行った後、受信メモ
リに転送してパケットを復元する。
に、受信すべきセルか否かを判断し、ヘッダ分離や誤り
符号のチェックなどの適切な処理を行った後、受信メモ
リに転送してパケットを復元する。
【0004】このようなATM伝送方式では、送受信側
の伝送装置が固有に持つセルの処理能力の相違から、セ
ル廃棄が生じる場合がある。セル廃棄が起こる原因の一
つに、受信側の受信バッファ・メモリ・アンダーランが
ある。
の伝送装置が固有に持つセルの処理能力の相違から、セ
ル廃棄が生じる場合がある。セル廃棄が起こる原因の一
つに、受信側の受信バッファ・メモリ・アンダーランが
ある。
【0005】受信バッファ・メモリ・アンダーランは、
装置内の受信バッファ・メモリが全て消費されたとき、
メモリを補充しようとする以前に次のセルが到着してし
まい格納先が得られない場合に発生する。
装置内の受信バッファ・メモリが全て消費されたとき、
メモリを補充しようとする以前に次のセルが到着してし
まい格納先が得られない場合に発生する。
【0006】アンダーラン状態によるセル廃棄が生ずる
と、そのパケットの再送処理が行われ、再送パケットが
回線上を行き交うことにより、回線活用上の非効率に繋
がる。
と、そのパケットの再送処理が行われ、再送パケットが
回線上を行き交うことにより、回線活用上の非効率に繋
がる。
【0007】通常、図2に示すように、ATM伝送方式
を用いた伝送装置の受信側は、主にATMプロトコル機
能の一部をハードウェアで実現するATMコントロール
LSI3、受信メモリアドレスを格納するテーブルとし
て使用するテーブル・メモリ4、コントローラの制御、
及びメモリの管理をするCPU5、受信パケットを格納
するメモリ6で構成される。
を用いた伝送装置の受信側は、主にATMプロトコル機
能の一部をハードウェアで実現するATMコントロール
LSI3、受信メモリアドレスを格納するテーブルとし
て使用するテーブル・メモリ4、コントローラの制御、
及びメモリの管理をするCPU5、受信パケットを格納
するメモリ6で構成される。
【0008】CPU5が実行するソフトウェアは、まず
受信データを格納する受信バッファ・メモリ領域を確保
し、そのアドレス情報を、ATMコントローラLSI3
がアクセスするテーブル4に設定する。
受信データを格納する受信バッファ・メモリ領域を確保
し、そのアドレス情報を、ATMコントローラLSI3
がアクセスするテーブル4に設定する。
【0009】ATMコントローラLSI3は、セルが着
信する度に、テーブル・メモリ4にアクセスし、そのセ
ル・データを格納する受信メモリ6のアドレスを取得し
て転送する。ATMコントロールLSI3は、受信メモ
リ領域の残量が少なくなると、割り込み信号などの手段
を通じてCPU5に警報を発する。警報を受けたCPU
5はメモリの追加、補充を実行する。
信する度に、テーブル・メモリ4にアクセスし、そのセ
ル・データを格納する受信メモリ6のアドレスを取得し
て転送する。ATMコントロールLSI3は、受信メモ
リ領域の残量が少なくなると、割り込み信号などの手段
を通じてCPU5に警報を発する。警報を受けたCPU
5はメモリの追加、補充を実行する。
【0010】受信バッファ・メモリの空きが零(0)に
到達するよりも、CPU5がソフトウェアで行うメモリ
補充の処理が十分に早ければ、アンダーランは発生する
ことは無い。しかし、相手局との間に張るチャネルが多
数になると、受信バッファ・メモリの数も増え、補充す
る処理頻度が上がり、CPU5の処理がより厳しくな
る。
到達するよりも、CPU5がソフトウェアで行うメモリ
補充の処理が十分に早ければ、アンダーランは発生する
ことは無い。しかし、相手局との間に張るチャネルが多
数になると、受信バッファ・メモリの数も増え、補充す
る処理頻度が上がり、CPU5の処理がより厳しくな
る。
【0011】CPUがメモリ補充する頻度は、予め受信
バッファ・メモリに割り当てられるメモリ容量の大きさ
と警報を通知する境界線の設定、更に着信するセル・レ
ートに依存する。
バッファ・メモリに割り当てられるメモリ容量の大きさ
と警報を通知する境界線の設定、更に着信するセル・レ
ートに依存する。
【0012】自局の装置に実装するメモリ容量、及びC
PUの処理速度などは把握できるが、相手局からのセル
・レートは相手局の送信能力、上位に走るアプリケーシ
ョンなどによって異なるため、事前に把握できるケース
は少なく受信してみなければ分からないケースも多々あ
る。
PUの処理速度などは把握できるが、相手局からのセル
・レートは相手局の送信能力、上位に走るアプリケーシ
ョンなどによって異なるため、事前に把握できるケース
は少なく受信してみなければ分からないケースも多々あ
る。
【0013】どのような、セル・レートのチャネルでも
対応できるように十分なメモリ領域を確保することが望
ましい。しかし、たくさんのメモリの実装はシステムの
コストアップになるため、避けるべきであり、限られた
メモリ容量を有効活用する方法が要求される。
対応できるように十分なメモリ領域を確保することが望
ましい。しかし、たくさんのメモリの実装はシステムの
コストアップになるため、避けるべきであり、限られた
メモリ容量を有効活用する方法が要求される。
【0014】従来の技術では、メモリ容量の割り当て
は、装置が導入される環境条件から、相手局との間で張
るチャネル数、あるいは各チャネルのレートを推察して
決めるケースが多い。
は、装置が導入される環境条件から、相手局との間で張
るチャネル数、あるいは各チャネルのレートを推察して
決めるケースが多い。
【0015】相手局との間でやりとりするパケットの中
でも、そのVPI/VCI(Virtual Path Identi
fier/Virtual Channel Identifier)の値から把
握できるシグナリング用パケット、リソース・マネージ
メント・セル、OAM(Operation, Administratio
n, Maintenance)セルなどは、パケットのサイズも小
型であることが把握できるため、それらを格納するため
には比較的小さい受信バッファ・メモリを用意する。
でも、そのVPI/VCI(Virtual Path Identi
fier/Virtual Channel Identifier)の値から把
握できるシグナリング用パケット、リソース・マネージ
メント・セル、OAM(Operation, Administratio
n, Maintenance)セルなどは、パケットのサイズも小
型であることが把握できるため、それらを格納するため
には比較的小さい受信バッファ・メモリを用意する。
【0016】他の一般データをやりとりするチャネル用
には、一元的に決まったサイズを割り当てる。このよう
に静的に複数種の大きさを持つ受信バッファ・メモリを
用意した。
には、一元的に決まったサイズを割り当てる。このよう
に静的に複数種の大きさを持つ受信バッファ・メモリを
用意した。
【0017】また、設定したメモリ容量とCPUの処理
能力から装置が許容できるセル・レート及び同時に張れ
るチャネル数が把握できる。
能力から装置が許容できるセル・レート及び同時に張れ
るチャネル数が把握できる。
【0018】相手局と自局が共にCAC(Connection
Admission Control)制御方式をサポートしている
場合は、相手局よりチャネルの接続要求があった場合
に、セル廃棄率を推定し、セル廃棄率が予め定められた
許容セル廃棄率以下となる場合にのみ接続を許可すると
いう方式もある。
Admission Control)制御方式をサポートしている
場合は、相手局よりチャネルの接続要求があった場合
に、セル廃棄率を推定し、セル廃棄率が予め定められた
許容セル廃棄率以下となる場合にのみ接続を許可すると
いう方式もある。
【0019】
【発明が解決しようとする課題】従来のATMコントロ
ーラにおけるメモリ設定方式では、決まったメモリ資源
から、いかなるチャネルに対しても受信バッファ・メモ
リ領域が固定的に割り当てられているか、あるいは、レ
ートを予め推測に基づいて割り当てられている。
ーラにおけるメモリ設定方式では、決まったメモリ資源
から、いかなるチャネルに対しても受信バッファ・メモ
リ領域が固定的に割り当てられているか、あるいは、レ
ートを予め推測に基づいて割り当てられている。
【0020】このうち、固定的に割り当てられる場合、
セル・レートが速いために、補充処理が頻繁に発生する
受信バッファ・メモリに、低速であるため余裕のある受
信バッファ・メモリを使用することができず、多種類の
セル・レートに応じてメモリ領域を効率よく割り当てる
ことができない。チャネルのセル速度、タイプによって
はその空きメモリ領域を用いることができない。
セル・レートが速いために、補充処理が頻繁に発生する
受信バッファ・メモリに、低速であるため余裕のある受
信バッファ・メモリを使用することができず、多種類の
セル・レートに応じてメモリ領域を効率よく割り当てる
ことができない。チャネルのセル速度、タイプによって
はその空きメモリ領域を用いることができない。
【0021】後者の場合、予測したレートと実際のセル
・レートに大幅な相違が生じた場合に、メモリ補充が間
に合わないという可能性がある。
・レートに大幅な相違が生じた場合に、メモリ補充が間
に合わないという可能性がある。
【0022】限られたメモリ容量を各チャネルに受信バ
ッファ・メモリとして割り当てる場合、CPUのソフト
ウェア処理を軽減し、アンダーランを回避するためにも
セル・レートが速いチャネルに対しては、容量の大きい
受信バッファ・メモリを、遅いレートのチャネルに対し
ては容量の小さい受信バッファ・メモリを割り当てられ
ていることが望ましい。
ッファ・メモリとして割り当てる場合、CPUのソフト
ウェア処理を軽減し、アンダーランを回避するためにも
セル・レートが速いチャネルに対しては、容量の大きい
受信バッファ・メモリを、遅いレートのチャネルに対し
ては容量の小さい受信バッファ・メモリを割り当てられ
ていることが望ましい。
【0023】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、CPUのソフト
ウェア処理の軽減、アンダーランの発生の頻度の軽減に
貢献するため、受信するチャネルのセル・レートに応じ
て、適した大きさの受信バッファ・メモリを自動的に選
択するATMコントローラを提供することにある。
てなされたものであって、その目的は、CPUのソフト
ウェア処理の軽減、アンダーランの発生の頻度の軽減に
貢献するため、受信するチャネルのセル・レートに応じ
て、適した大きさの受信バッファ・メモリを自動的に選
択するATMコントローラを提供することにある。
【0024】
【課題を解決するための手段】前記目的を達成するた
め、本発明のATMコントローラは、ATMネットワー
ク上のルータ装置やアダプタ・カードに実装され、着信
するセルを受信すべきか否かを判断し、ヘッダ分離や誤
り符号のチェックなどの処理を行った後、互いにサイズ
が異なる各受信バッファ・メモリのアドレス情報及び前
記各受信バッファ・メモリの残量をテーブルに保持して
おき、前記アドレス情報に従って転送しパケットを復元
するATMコントローラにおいて、複数チャネルのセル
を同時に受信した場合に、前記複数チャネルの各チャネ
ルのセル・レートを一定期間観測する手段と、前記テー
ブルのアドレス情報と前記手段により得られた情報とに
基づき、前記各チャネルのセル・レートと、互いにサイ
ズが異なる前記各受信バッファ・メモリのアドレスと、
を対応付けて前記各チャネルに適した前記受信バッファ
・メモリを自動で選択する手段と、を有することを特徴
とする。
め、本発明のATMコントローラは、ATMネットワー
ク上のルータ装置やアダプタ・カードに実装され、着信
するセルを受信すべきか否かを判断し、ヘッダ分離や誤
り符号のチェックなどの処理を行った後、互いにサイズ
が異なる各受信バッファ・メモリのアドレス情報及び前
記各受信バッファ・メモリの残量をテーブルに保持して
おき、前記アドレス情報に従って転送しパケットを復元
するATMコントローラにおいて、複数チャネルのセル
を同時に受信した場合に、前記複数チャネルの各チャネ
ルのセル・レートを一定期間観測する手段と、前記テー
ブルのアドレス情報と前記手段により得られた情報とに
基づき、前記各チャネルのセル・レートと、互いにサイ
ズが異なる前記各受信バッファ・メモリのアドレスと、
を対応付けて前記各チャネルに適した前記受信バッファ
・メモリを自動で選択する手段と、を有することを特徴
とする。
【0025】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明の実施の形態においては、ATMネ
ットワーク上のルータ装置や端末のアダプタ・カードに
実装されるATMコントローラに、受信チャネルごとの
セルの間隔時間を観測し、これにより把握したセル・レ
ートに応じて、CPUが予め大きさを段階的に分けて用
意した受信バッファ・メモリの中で適切なものを選択す
る手段を備えたことを特徴としたものである。
に説明する。本発明の実施の形態においては、ATMネ
ットワーク上のルータ装置や端末のアダプタ・カードに
実装されるATMコントローラに、受信チャネルごとの
セルの間隔時間を観測し、これにより把握したセル・レ
ートに応じて、CPUが予め大きさを段階的に分けて用
意した受信バッファ・メモリの中で適切なものを選択す
る手段を備えたことを特徴としたものである。
【0026】本発明の実施の形態においては、実際に着
信するセルの間隔をモニタしてチャネルのセル・レート
を把握し、予め大きさを段階的に分けて用意した受信バ
ッファ・メモリからセル・レートが速いチャネルに対し
ては大きい受信バッファ・メモリを、低速のチャネルに
対しては小さい容量の受信バッファ・メモリを割り当て
る。
信するセルの間隔をモニタしてチャネルのセル・レート
を把握し、予め大きさを段階的に分けて用意した受信バ
ッファ・メモリからセル・レートが速いチャネルに対し
ては大きい受信バッファ・メモリを、低速のチャネルに
対しては小さい容量の受信バッファ・メモリを割り当て
る。
【0027】これにより、チャネルのセル・レートに応
じて適した受信バッファ・メモリをダイナミックに選択
することによって、CPUのメモリ補充の処理が急務に
なることを避け、アンダーランが発生する可能性を削減
し、伝送路の活用効率を下げないことに貢献する。ま
た、メモリ資源を効率的に使用することができる。
じて適した受信バッファ・メモリをダイナミックに選択
することによって、CPUのメモリ補充の処理が急務に
なることを避け、アンダーランが発生する可能性を削減
し、伝送路の活用効率を下げないことに貢献する。ま
た、メモリ資源を効率的に使用することができる。
【0028】すなわち、セル・レートの遅いチャネルが
無用に大きな受信バッファ・メモリをシェアすることを
無くし、無駄な空き領域を少なくする。また、速いチャ
ネルに対して小さいセル受信バッファ・メモリを与える
ことが無くなるため、CPUが頻繁にメモリ容量を補充
しなくても済むようになる。
無用に大きな受信バッファ・メモリをシェアすることを
無くし、無駄な空き領域を少なくする。また、速いチャ
ネルに対して小さいセル受信バッファ・メモリを与える
ことが無くなるため、CPUが頻繁にメモリ容量を補充
しなくても済むようになる。
【0029】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
【0030】本発明の一実施例のATMコントローラ
は、セル・レートをモニタし、得たセル・レートに従っ
て、複数種のサイズで準備する受信バッファ・メモリの
内から最適なものを選択することができる手段を組み込
んだものである。
は、セル・レートをモニタし、得たセル・レートに従っ
て、複数種のサイズで準備する受信バッファ・メモリの
内から最適なものを選択することができる手段を組み込
んだものである。
【0031】図1は、ATM伝送装置1に実装されるA
TMコントローラに本発明を適用した場合の一実施例の
構成を示す図である。
TMコントローラに本発明を適用した場合の一実施例の
構成を示す図である。
【0032】図1を参照すると、受信を開始する前、C
PU5が実行するソフトウェアは、予め受信データ格納
用の受信バッファ・メモリ領域をメモリ6に確保する。
1つの受信バッファ・メモリ領域は実際に受信データが
格納されるデータ・バッファ7、そのデータ・バッファ
を指し示すアドレスを複数束ねたポインタ領域8で構成
される。
PU5が実行するソフトウェアは、予め受信データ格納
用の受信バッファ・メモリ領域をメモリ6に確保する。
1つの受信バッファ・メモリ領域は実際に受信データが
格納されるデータ・バッファ7、そのデータ・バッファ
を指し示すアドレスを複数束ねたポインタ領域8で構成
される。
【0033】それぞれのポインタ領域の最終段には、次
のポインタ領域を指し示すリンク・ポインタを設定し、
各ポインタはチェーン状にリンクさせる。
のポインタ領域を指し示すリンク・ポインタを設定し、
各ポインタはチェーン状にリンクさせる。
【0034】受信バッファ・メモリ領域の数は、受信チ
ャネル数、装置のメモリ搭載量に依存するが、本実施例
では、3つの受信バッファ・メモリ領域を用意する場合
を例とする。
ャネル数、装置のメモリ搭載量に依存するが、本実施例
では、3つの受信バッファ・メモリ領域を用意する場合
を例とする。
【0035】受信バッファ・メモリ領域1は、セル・レ
ートが高速で、且つ1パケットのサイズが大きいチャネ
ルのデータを格納することを想定し、ポインタ領域の
数、1つのポインタ領域が束ねるデータ・バッファの数
を多くし、更に個々のデータ・バッファ自体のサイズも
大きく確保する。残る受信バッファ・メモリ2、受信バ
ッファ・メモリ3も同時に、設定するが、ポインタ領域
の数、ポインタ領域に束ねられるデータ・バッファの
数、データ・バッファ自体のサイズは、 (受信データ・バッファ1)>(受信データ・バッファ
2)>(受信データ・バッファ3) となるよう設定する。
ートが高速で、且つ1パケットのサイズが大きいチャネ
ルのデータを格納することを想定し、ポインタ領域の
数、1つのポインタ領域が束ねるデータ・バッファの数
を多くし、更に個々のデータ・バッファ自体のサイズも
大きく確保する。残る受信バッファ・メモリ2、受信バ
ッファ・メモリ3も同時に、設定するが、ポインタ領域
の数、ポインタ領域に束ねられるデータ・バッファの
数、データ・バッファ自体のサイズは、 (受信データ・バッファ1)>(受信データ・バッファ
2)>(受信データ・バッファ3) となるよう設定する。
【0036】続いて、CPU5の処理は、その受信バッ
ファ・メモリ領域の先頭ポインタ領域を指し示すアドレ
スを、ATMコントローラ3のアクセスするテーブル・
メモリ4に設定する。
ファ・メモリ領域の先頭ポインタ領域を指し示すアドレ
スを、ATMコントローラ3のアクセスするテーブル・
メモリ4に設定する。
【0037】このとき、テーブル・メモリ4に設定する
アドレスの位置は、受信データ・バッファ領域のサイズ
に応じて設定する箇所を決める。すなわち、ATMコン
トローラ3が、受信バッファ・メモリの大きさ順を判別
できるように設定方法に規制を設ける。
アドレスの位置は、受信データ・バッファ領域のサイズ
に応じて設定する箇所を決める。すなわち、ATMコン
トローラ3が、受信バッファ・メモリの大きさ順を判別
できるように設定方法に規制を設ける。
【0038】本実施例では、テーブル・メモリ4のアド
レスが若い方から順に、サイズの大きい受信バッファ・
メモリ1、次のアドレスに受信バッファ・メモリ2と設
定する。
レスが若い方から順に、サイズの大きい受信バッファ・
メモリ1、次のアドレスに受信バッファ・メモリ2と設
定する。
【0039】テーブル・メモリ4には、個々の受信バッ
ファ・メモリ領域の未使用ポインタ領域、データ・バッ
ファのサイズを格納する領域を設け、CPU5は初期値
を設定する。
ファ・メモリ領域の未使用ポインタ領域、データ・バッ
ファのサイズを格納する領域を設け、CPU5は初期値
を設定する。
【0040】更に、この領域には、個々の受信バッファ
・メモリ領域には、未使用ポインタ領域の残数がそこに
到達した際に警告をあげる未使用ポインタ領域残数の警
告レベルを設定する。
・メモリ領域には、未使用ポインタ領域の残数がそこに
到達した際に警告をあげる未使用ポインタ領域残数の警
告レベルを設定する。
【0041】受信バッファ・メモリ1の場合には、セル
・レートが高速である故、警告レベルも十分に余裕を持
って設定する。
・レートが高速である故、警告レベルも十分に余裕を持
って設定する。
【0042】本実施例では、ATMコントローラ3は、
相手局2との間にはA、B、Cの3チャネルのコネクシ
ョンを張っている。本来、自局と相手局2との間では全
2重通信が行われ、送受信のチャネルが張られるべきで
あるが、本発明は受信に関するものであるため、送信側
の処理に関する図および説明は省略する。
相手局2との間にはA、B、Cの3チャネルのコネクシ
ョンを張っている。本来、自局と相手局2との間では全
2重通信が行われ、送受信のチャネルが張られるべきで
あるが、本発明は受信に関するものであるため、送信側
の処理に関する図および説明は省略する。
【0043】チャネルAのセルは、単位時間当たりに多
くのセルが送信されてくるため、セル・レートが比較的
速いチャネルを意味し、続いてチャネルBは中段、チャ
ネルCは低速となる。
くのセルが送信されてくるため、セル・レートが比較的
速いチャネルを意味し、続いてチャネルBは中段、チャ
ネルCは低速となる。
【0044】自局のATMコントローラ3は、セルを受
信すると、一旦内蔵するFIFO3−1に格納する。
信すると、一旦内蔵するFIFO3−1に格納する。
【0045】FIFO3−1に格納されたセルは、その
ヘッダ部に持つVPI/VCIフィールドと、ATMコ
ントローラ3が備えるヘッダ・テーブル3−2の内容と
照合され、一致するVPI/VCIが存在するか否かチ
ェックされる。
ヘッダ部に持つVPI/VCIフィールドと、ATMコ
ントローラ3が備えるヘッダ・テーブル3−2の内容と
照合され、一致するVPI/VCIが存在するか否かチ
ェックされる。
【0046】一致するヘッダが無かった場合、新規チャ
ネルのセルが着信したものと判断し、ヘッダ・テーブル
3−2にVPI/VCI値を設定する。このとき、着信
した時点での、タイマ3−3の値を一緒に格納する。
ネルのセルが着信したものと判断し、ヘッダ・テーブル
3−2にVPI/VCI値を設定する。このとき、着信
した時点での、タイマ3−3の値を一緒に格納する。
【0047】ATMコントローラ4が内蔵するタイマ3
−3は、随時カウント・アップしているカウンタであ
り、セル間隔を測るための時計の役目を果たす。
−3は、随時カウント・アップしているカウンタであ
り、セル間隔を測るための時計の役目を果たす。
【0048】ヘッダ・テーブル3−2に、既に同じVP
I/VCIが存在していた場合、再度、タイマ3−3の
カウンタ値を参照し前値と比較することで、そのチャネ
ルのセル・レートを知ることができる。
I/VCIが存在していた場合、再度、タイマ3−3の
カウンタ値を参照し前値と比較することで、そのチャネ
ルのセル・レートを知ることができる。
【0049】ATMコントローラ3は、セルの間隔時間
に応じてそれに対応する受信バッファ・メモリを選択す
る。
に応じてそれに対応する受信バッファ・メモリを選択す
る。
【0050】たとえば、観測したセル間隔が、タイマ3
−3のカウント値で「50」であった場合、ATMコン
トローラ3は、テーブル・メモリの一番若いアドレスに
ポインタが納められている受信バッファ・メモリ1を選
択し、タイマ3−3のカウント値が「100」であった
場合には、2番目に位置する受信バッファ・メモリを、
タイマ3−3のカウント値が「150」以上であった場
合には、受信バッファ・メモリ3のポインタ領域アドレ
スを得る。
−3のカウント値で「50」であった場合、ATMコン
トローラ3は、テーブル・メモリの一番若いアドレスに
ポインタが納められている受信バッファ・メモリ1を選
択し、タイマ3−3のカウント値が「100」であった
場合には、2番目に位置する受信バッファ・メモリを、
タイマ3−3のカウント値が「150」以上であった場
合には、受信バッファ・メモリ3のポインタ領域アドレ
スを得る。
【0051】この際のセル間隔値とメモリ・アドレスと
の対応付けは、任意に設定できる手段も提供することが
できる。
の対応付けは、任意に設定できる手段も提供することが
できる。
【0052】また、着信するセル・レートが、時間と共
に変化しない固定速度であれば、1セル目を2セル目の
間隔を測ることで、セル・レートを知りことができる
が、可変速度の場合、複数セルの間隔を測る必要があ
る。
に変化しない固定速度であれば、1セル目を2セル目の
間隔を測ることで、セル・レートを知りことができる
が、可変速度の場合、複数セルの間隔を測る必要があ
る。
【0053】この場合、いくつまでのセルの間隔を測り
統計をとるなどの手段も考え得るが、その間受信バッフ
ァ・メモリへ転送できないため、ATMコントローラ3
が内蔵するFIFOを大きくする必要がある。
統計をとるなどの手段も考え得るが、その間受信バッフ
ァ・メモリへ転送できないため、ATMコントローラ3
が内蔵するFIFOを大きくする必要がある。
【0054】更に、セル・レートを観測する手段とし
て、例えば特開平8−191309号公報などに記載さ
れるように、定められた観測期間内で、ピーク・セル速
度と、平均セル速度を求める手段等が参照される。この
方式を適用することもできる。
て、例えば特開平8−191309号公報などに記載さ
れるように、定められた観測期間内で、ピーク・セル速
度と、平均セル速度を求める手段等が参照される。この
方式を適用することもできる。
【0055】チャネルAのセルが着信し、その1セル目
と2セル目の間隔が、タイマ3−3のカウント値では
「50」以下であったため、ATMコントローラは、テ
ーブル・メモリから受信バッファ・メモリ1のポインタ
領域のアドレスをリードする。
と2セル目の間隔が、タイマ3−3のカウント値では
「50」以下であったため、ATMコントローラは、テ
ーブル・メモリから受信バッファ・メモリ1のポインタ
領域のアドレスをリードする。
【0056】次にポインタ領域のアドレスに格納されて
いる最初のデータ・バッファのアドレスをリードする。
そして、データ・バッファにチャネルAのセル・データ
を転送する。
いる最初のデータ・バッファのアドレスをリードする。
そして、データ・バッファにチャネルAのセル・データ
を転送する。
【0057】セルが着信してデータ・バッファに転送す
る度に、テーブル・メモリにある受信バッファ・メモリ
のステータスのデータ・バッファ・サイズを転送バイト
分デクリメントする。データ・バッファの空きが「0」
に到達したときは、ポインタ領域から新しいデータ・バ
ッファのアドレスを取得する。
る度に、テーブル・メモリにある受信バッファ・メモリ
のステータスのデータ・バッファ・サイズを転送バイト
分デクリメントする。データ・バッファの空きが「0」
に到達したときは、ポインタ領域から新しいデータ・バ
ッファのアドレスを取得する。
【0058】1つのポインタ領域が指す全てのデータ・
バッファを使い果たすと、リンク・ポインタが指し示す
次のポインタ領域を使用する。その際、テーブル・メモ
リ4にある受信バッファ・メモリ1のポインタ領域の残
量数をデクリメントする。そして、ポインタ領域の残量
数をデクリメントするとき、予め設定されていた警告数
と比較し、一致した場合には、割り込み信号を通じてC
PU5に通知する。
バッファを使い果たすと、リンク・ポインタが指し示す
次のポインタ領域を使用する。その際、テーブル・メモ
リ4にある受信バッファ・メモリ1のポインタ領域の残
量数をデクリメントする。そして、ポインタ領域の残量
数をデクリメントするとき、予め設定されていた警告数
と比較し、一致した場合には、割り込み信号を通じてC
PU5に通知する。
【0059】CPU5は、ATMコントローラ3からの
通知を受けると、その受信バッファ・メモリ6でチェー
ンを構成するポインタ領域の最後に新たなポインタ領域
を追加し、更にテーブル・メモリ4のポインタ領域残量
をインクリメントしてメモリを補充する。
通知を受けると、その受信バッファ・メモリ6でチェー
ンを構成するポインタ領域の最後に新たなポインタ領域
を追加し、更にテーブル・メモリ4のポインタ領域残量
をインクリメントしてメモリを補充する。
【0060】チャネルB、チャネルCにおいても、上記
流れ同様に、セル・レートに応じて受信バッファ・メモ
リを選択する。中速であるチャネルBは受信バッファ・
メモリ2にチャネルCは受信バッファ・メモリ3に転送
される。
流れ同様に、セル・レートに応じて受信バッファ・メモ
リを選択する。中速であるチャネルBは受信バッファ・
メモリ2にチャネルCは受信バッファ・メモリ3に転送
される。
【0061】
【発明の効果】以上説明したように、本発明によれば、
ATMコントローラがチャネルのセル・レートに応じ
て、適した受信バッファ・メモリを自動でダイナミック
に選択することができる。このため、頻繁に補充が発生
する受信バッファを減らすことができ、それはチャネル
のセル・レートに依存してCPUのソフトウェアが急務
になることを避けることになり、アンダーランを引き起
こす頻度を低減できる。
ATMコントローラがチャネルのセル・レートに応じ
て、適した受信バッファ・メモリを自動でダイナミック
に選択することができる。このため、頻繁に補充が発生
する受信バッファを減らすことができ、それはチャネル
のセル・レートに依存してCPUのソフトウェアが急務
になることを避けることになり、アンダーランを引き起
こす頻度を低減できる。
【0062】この結果、本発明によれば、装置全体のパ
フォーマンス・アップに貢献し、また、限られたメモリ
資源をチャネルに応じて有効に活用できることになる。
フォーマンス・アップに貢献し、また、限られたメモリ
資源をチャネルに応じて有効に活用できることになる。
【図1】本発明の一実施例のATMコントローラを実装
したATM伝送装置である。
したATM伝送装置である。
【図2】従来技術を説明するための図である。
1 ATM伝送装置(受信側) 2 ATM伝送装置(送信側) 3 ATMコントローラ 3−1 受信FIFO 3−2 ヘッダテーブル 3−3 タイマ 4 テーブル・メモリ 5 CPU 6 メモリ 7 データ・バッファ 8 ポインタ領域 9 受信バッファ・アドレス
フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H04L 12/28 H04L 13/08
Claims (3)
- 【請求項1】ATMネットワーク上のルータ装置やアダ
プタ・カードに実装され、着信するセルを受信すべきか
否かを判断し、ヘッダ分離や誤り符号のチェックなどの
処理を行った後、互いにサイズが異なる各受信バッファ
・メモリのアドレス情報及び前記各受信バッファ・メモ
リの残量をテーブルに保持しておき、前記アドレス情報
に従って転送しパケットを復元するATMコントローラ
において、 複数チャネルのセルを同時に受信した場合に、前記複数
チャネルの各チャネルのセル・レートを一定期間観測す
る手段と、前記テーブルのアドレス情報 と前記手段により得られた
情報とに基づき、前記各チャネルのセル・レートと、互
いにサイズが異なる前記各受信バッファ・メモリのアド
レスと、を対応付けて前記各チャネルに適した前記受信
バッファ・メモリを自動で選択する手段と、 を有することを特徴とするATMコントローラ。 - 【請求項2】請求項1記載の前記ATMコントローラ
が、受信チャネル毎のセルの間隔時間の観測結果情報
と、前記テーブルに保持されている前記アドレス情報
と、に基づいて前記受信バッファメモリを選択する、こ
とを特徴とするATMコントローラ。 - 【請求項3】ATMネットワーク上のルータ装置や端末
のアダプタ・カードに実装されるATコントローラに、複数の受信チャネルについて 受信チャネル毎のセルの間
隔時間を観測する手段と、 予めサイズを段階的に分けて用意した複数の受信バッフ
ァ・メモリと、前記各受信バッファ・メモリのアドレス情報及び前記各
受信バッファ・メモリの残量を保持するテーブルと 、前記受信チャネル毎のセルの間隔時間の観測結果情報
と、前記テーブルに保持されている前記アドレス情報と
に基づいて、前記複数の受信バッファメモリ の中から、
セル・レートが速いチャネルに対しては大きい受信バッ
ファ・メモリを、低速のチャネルに対しては小さい容量
の受信バッファ・メモリを割り当てるという具合に、把
握したセル・レートに応じて最適な受信バッファメモリ
を選択する手段とを備えた、ことを特徴とするATMコ
ントロール装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15772297A JP2970598B2 (ja) | 1997-05-30 | 1997-05-30 | 最適なサイズの受信メモリを自動で選択するatmコントローラ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15772297A JP2970598B2 (ja) | 1997-05-30 | 1997-05-30 | 最適なサイズの受信メモリを自動で選択するatmコントローラ |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10336211A JPH10336211A (ja) | 1998-12-18 |
JP2970598B2 true JP2970598B2 (ja) | 1999-11-02 |
Family
ID=15655947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP15772297A Expired - Fee Related JP2970598B2 (ja) | 1997-05-30 | 1997-05-30 | 最適なサイズの受信メモリを自動で選択するatmコントローラ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2970598B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000123059A (ja) | 1998-10-16 | 2000-04-28 | Matsushita Electric Ind Co Ltd | 集積回路装置の設計方法 |
US6751228B1 (en) | 1999-03-23 | 2004-06-15 | Yamaha Corporation | Packet handler of audio data by isochronous mode |
JP5958327B2 (ja) * | 2012-12-21 | 2016-07-27 | 富士通株式会社 | 中継装置およびバッファ制御方法 |
-
1997
- 1997-05-30 JP JP15772297A patent/JP2970598B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10336211A (ja) | 1998-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0810809B1 (en) | A scheduling method and apparatus for supporting ATM connections having a guaranteed minimum bandwidth | |
US6519595B1 (en) | Admission control, queue management, and shaping/scheduling for flows | |
JP3359499B2 (ja) | 送出トラヒック制御装置 | |
JP3813697B2 (ja) | トラフィック成形装置 | |
AU707294B2 (en) | ATM throttling | |
US5818815A (en) | Method and an apparatus for shaping the output traffic in a fixed length cell switching network node | |
US6501731B1 (en) | CBR/VBR traffic scheduler | |
US6175570B1 (en) | Method and an apparatus for shaping the output traffic in a fixed length cell switching network node | |
EP0647081A2 (en) | Method and apparatus for controlling congestion in a communication network | |
EP0706297A1 (en) | Method for operating traffic congestion control in a data communication network and system for implementing said method | |
US5511076A (en) | Method and apparatus to efficiently reuse virtual connections by means of chaser packets | |
WO2000001120A9 (en) | Cbr/vbr traffic scheduler | |
US6151321A (en) | Method and system for sending ATM cells to an ATM network from a host | |
US6292491B1 (en) | Distributed FIFO queuing for ATM systems | |
WO1995003657A1 (fr) | Central mta | |
JPH10135975A (ja) | セル交換機におけるフィードバック制御装置及びセルスケジューリング装置 | |
JP2000151630A (ja) | Atm装置における帯域制御装置 | |
US6026090A (en) | Method and system for receiving ATM cells from an ATM network by a host | |
JP2970598B2 (ja) | 最適なサイズの受信メモリを自動で選択するatmコントローラ | |
JPH09319671A (ja) | データ伝送装置 | |
US20040017781A1 (en) | Method and apparatus for varying bandwidth provided to virtual channels in a virtual path | |
JP3079793B2 (ja) | 輻輳制御方法および呼受付制御方法 | |
EP0604538B1 (en) | Method and apparatus for asynchronous transfer mode (atm) network | |
JP3112008B2 (ja) | Atm通信装置及びそのトラヒック制御方法 | |
JP3018975B2 (ja) | Atmプロトコル処理コントローラ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990727 |
|
LAPS | Cancellation because of no payment of annual fees |