JP2964605B2 - ドライエッチング方法 - Google Patents

ドライエッチング方法

Info

Publication number
JP2964605B2
JP2964605B2 JP2265235A JP26523590A JP2964605B2 JP 2964605 B2 JP2964605 B2 JP 2964605B2 JP 2265235 A JP2265235 A JP 2265235A JP 26523590 A JP26523590 A JP 26523590A JP 2964605 B2 JP2964605 B2 JP 2964605B2
Authority
JP
Japan
Prior art keywords
etching
gas
hbr
polycrystalline silicon
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2265235A
Other languages
English (en)
Other versions
JPH04142736A (ja
Inventor
新吾 門村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2265235A priority Critical patent/JP2964605B2/ja
Priority to KR1019910017259A priority patent/KR0181513B1/ko
Priority to US07/770,329 priority patent/US5118387A/en
Publication of JPH04142736A publication Critical patent/JPH04142736A/ja
Application granted granted Critical
Publication of JP2964605B2 publication Critical patent/JP2964605B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高集積度を有する半導体装置等の製造におい
て行われるドライエッチング方法に関し、特にフロン系
ガスを使用せずにゲート電極等に使用されるポリサイド
膜の異方性エッチングを行う方法に関する。
〔発明の概要〕
本発明は、ゲート電極等を構成するポリサイド膜のエ
ッチングを行うドライエッチング方法において、エッチ
ング・ガスとしてS2F2,SF2,SF4,S2F10のうち少なくとも
１種とHBrを含むエッチング・ガスを用いた低温エッチ
ングを行うことにより、SiBrxおよびＳの堆積による側
壁保護を行ってフロン系ガスを使用せずともポリサイド
膜の異方性加工を可能とすると共に、オーバーエッチン
グ時にもＳの堆積による側壁保護を行って多結晶シリコ
ン層におけるアンダカットの発生を抑制しようとするも
のである。
さらに本発明は、ポリサイド膜のエッチングを２段階
に分け、被エッチング基板を０℃以下に冷却しながらフ
ッ素系ガスとHBrを含むエッチング・ガスを用いて該ポ
リサイド膜のエッチングを行った後、H2SとHBrを含むエ
ッチング・ガスを用いて過剰なBrラジカルの捕捉とＳの
堆積を可能とするオーバーエッチングを行うことによ
り、同様に異方性加工とオーバーエッチング時における
アンダカットの発生を抑制しようとするものである。
〔従来の技術〕
LSIのゲート配線材料としては従来、多結晶シリコン
が広く使用されてきたが、高集積化メモリ装置における
アクセス時間の短縮等、デバイスの高速化への要求が高
まるにつれ、多結晶シリコンよりも約１桁低い抵抗値の
得られる高融点金属シリサイドが用いられるようになっ
ている。高融点金属シリサイドを用いてゲート配線層を
構成する場合、デバイス特性や信頼性に最も影響を与え
易いゲート絶縁膜との界面特性を考慮して、まずゲート
絶縁膜上に従来から実績のある不純物含有多結晶シリコ
ン（DOPOS）層を形成し、これに高融点金属シリサイド
層を積層する、いわゆるポリサイド膜構造を採用するこ
とが主流となっている。
ところで、かかるポリサイド膜は、異なる２種類の材
料に対して共に異方性を実現しなければならないことか
ら、ドライエッチング技術に新たな困難をもたらした。
すなわち、ポリサイド膜のエッチングにおいては、生成
するハロゲン化合物の蒸気圧の差に起因して上層の高融
点金属シリサイド層よりも下層の多結晶シリコン層が速
くエッチングされること、あるいは多結晶シリコン層と
高融点金属シリサイド層の界面に反応層が形成されるこ
と等の理由により、パターンにアンダカットやくびれが
生じやすい。これらの形状異常は、ソース・ドレイン領
域を形成するためのイオン注入時に不純物の導入されな
いオフセット領域を発生させたり、LDD構造を実現する
ためのサイドウォール形成時の寸法精度を低下させるこ
と等の原因となり、特にサブミクロン・デバイスでは許
容されないものである。
従来、ポリサイド膜のエッチング・ガスとして広く使
用されているものは、たとえばセミコンダクターワール
ド（プレスジャーナル社刊）1989年10月号126〜130ペー
ジにも報告されているように、フロン113（C2Cl3F3）に
代表されるフロン系ガスを主体とするガスである。この
ガスは、分子中にフッ素原子と塩素原子を有するために
ラジカル・モードおよびイオン・モードの双方により効
果的にエッチング反応を進行させ、かつ炭素系ポリマー
の堆積により側壁保護を行いながら高異方性エッチング
を可能とするものである。
しかしながら、フロン系ガスは周知のように地球のオ
ゾン層破壊の元凶となることが指摘されており、近い将
来にも生産・使用が禁止される運びである。したがっ
て、ドライエッチングの分野においてもフロン系ガスの
代替品を見出し、その効果的な利用方法、すなわち脱フ
ロン・プロセスを確立することが急務である。
以上のようなデバイスの微細化要求および脱フロン対
策の観点から、近年HBrがエッチング・ガスとして注目
されている。たとえば、ダイジェスト・オブ・ペーパー
ズ1989セカンド・マイクロプロセス・コンファレンス
（Digest of Papers 1989 2nd MicroProcess Conferenc
e）第190ページには、n+型多結晶シリコン層に対してHB
rを使用した反応性イオン・エッチングを行い、良好な
異方性形状を達成した例が報告されている。Brは原子半
径が大きく容易に被エッチング物の結晶格子内もしくは
結晶粒界内に侵入しないため、自発的なエッチング反応
を起こすことは困難であるが、イオン衝撃を伴った場合
にエッチング反応を起こすことができ、異方性の達成に
は有利なエッチング種を提供することができる。
ところが、上記HBrによるドライエッチングは、ポリ
サイド膜のエッチングに適用された場合、高融点金属シ
リサイド層のエッチング時にスパッタリング除去された
高融点金属の臭化物がエッチング室内を汚染すること、
および、元来反応性の低いBr系ラジカルをエッチング種
とするために、従来のフロン系ガスを使用するエッチン
グに比べてエッチング速度が大幅に低下してしまうこと
等の問題を有することが明らかとなった。
この問題を解決するために、本願出願人は先に特願平
２−10489号明細書において、上述のHBrにSF6等のフッ
素系ガスを添加したエッチング・ガスによるポリサイド
膜のドライエッチング方法を提案している。このエッチ
ング・ガスは、Ｆ系ラジカルの供給により実用的な速度
でエッチングを行うこと、および主としてレジスト材料
とBrとの反応生成物CBrxの側壁保護効果により高異方性
を達成することを意図したものである。さらに、同明細
書には、ポリサイド膜のエッチングがほぼ終了した後の
オーバーエッチングを、HBr単独により行うことも提案
されている。これは、全体としてのエッチング速度を大
幅に低下させることなく、ゲート酸化膜との選択比を大
きく維持したままウェハ全体にわたってポリサイド膜を
完全に除去することを意図したものである。
さらに、ドライエッチングの分野では、被エッチング
基板を０℃以下に保持しながらエッチングを行う、いわ
ゆる低温エッチングが近年改めて注目されている。これ
は、深さ方向のエッチング速度をイオン・アシスト効果
により維持したまま、側壁部におけるラジカル反応を凍
結してサイドエッチング等の形状不良を防止することを
目的とする技術である。これを、たとえばSF6/HBr系に
よるポリサイド膜のエッチングに適用すると、上述のレ
ジスト材料とBrとの反応生成物CBrxに加えて反応生成物
のSiBrxを堆積させ、これらの側壁保護膜として利用す
ることができるようになる。
〔発明が解決しようとする課題〕 しかしながら、SF6/HBr系に代表されるフッ素系ガス
とHBrとの混合ガスを用いたドライエッチングには、実
用化に際して未だ解決すべき問題も残されていること
が、その後の研究により明らかとなってきた。
まず第一に、常温におけるエッチングではエッチング
・ガス中におけるHBrの含有比がある程度高くないと高
異方性が達成できず、そのためエッチング速度が本質的
に遅いという問題がある。また、異方性を重視するあま
りHBrの含有比を高めて大量の反応生成物SiBrxを発生さ
せると、レジスト・パターンの側壁部等にもこれが堆積
し、アッシングによってレジスト・パターンが除去され
た後に、残存した該反応生成物が脱落してパーティクル
汚染を惹起させる虞れがある。さらに、HBrは危険かつ
吸収性の高い化合物であるため、この使用量を多くする
こと自体がプロセスの安定性を低下させる原因ともな
る。
第二の問題は、オーバーエッチング時に多結晶シリコ
ン層にアンダカットが入りやすいことである。
この現象を、ポリサイド・ゲート電極の形成工程を例
として、第２図（Ａ）および第２図（Ｂ）を参照しなが
ら説明する。第２図（Ａ）は、シリコン等からなる半導
体基板（11）上に、ゲート絶縁膜（12）を介して不純物
を含有する多結晶シリコン層（13），およびタングステ
ン等の高融点金属を含む高融点金属シリサイド層（14）
が順次積層された基体に対し、予め所定の形状にパター
ニングされたフォトレジスト・パターン（15）をマスク
としてSF6/HBr系のエッチング・ガスにより低温エッチ
ングを行った場合において、該多結晶シリコン層（13）
が途中までエッチングされた状態を示している。この段
階では、上記高融点金属シリサイド層（14）と多結晶シ
リコン層（13）の側壁部に側壁保護膜（16）が堆積する
ことにより、形状異方性が維持されている。上記側壁保
護膜（16）は、ファトレジスト・パターン（15）を構成
するレジスト材料とBrとの反応生成物、あるいはBrと主
として多結晶シリコン層（13）から供給されるSiとの反
応生成物であるSiBrx等から構成されるものである。
しかし、大方のエッチングが終了してオーバーエッチ
ングが開始されると、Siの供給源である多結晶シリコン
層（13）が少なくなっているためにSiBrxの堆積量が減
少する上、結合の相手を失って相対的に過剰となったBr
＊が該多結晶シリコン層（13）の側壁部を攻撃するよう
になる。これにより、第２図（Ｂ）に示されるようなア
ンダカット（17）が生じ、多結晶シリコン層（13）のパ
ターン幅は所望のパターン幅よりも狭くなってしまう。
このアッダカットは、条件によっては高融点金属シリサ
イド層（14）のエッチングが終了し、多結晶シリコン層
（13）の表面が露出した時点でエッチング速度が上昇す
ることによっても生ずる。このような現象は、低温エッ
チングの適用によっても効果的には抑制できないものが
実情である。
このアンダカットを防止するため、オーバーエッチン
グ時にエッチング・ガスをHBr単独の組成に切り替える
ことは、前述の特願平２−10489号明細書に提案される
ところである。また、多結晶シリコン層の露出時に上述
のように組成を切り替えることによっても、同様の効果
を得ることができる。しかし、オーバーエッチング時に
はエッチング種が過剰ととなるために本来のエッチング
中よりもさらに強固な側壁保護が必要であり、上記の技
術ではこの点において不十分である。さらに、高融点金
属シリサイド層と多結晶シリコン層の界面においてガス
組成を切り替えることは、終点判定の困難さを伴う。そ
れは、ドライエッチングのモニタに通常利用される発光
スペクトル測定において、高融点金属ハロゲン化物の有
用な発光種が知られていないからである。
そこで本発明は、上述の諸問題を解決し、ポリサイド
膜のオーバー・エッチング時におけるアンダカットの発
生を防止することが可能な脱フロン・プロセスを提供す
ることを目的とする。
〔課題を解決するための手段〕
本発明者は、少なくともオーバーエッチング時におい
て、被エッチング材料層ではなくエッチング・ガスに由
来する成分を堆積させるようにすれば、該被エッチング
材料層の有無とは無関係に側壁保護が可能となるとの考
えにもとづいて検討を進めた。その結果、低温下でイオ
ウを堆積し得るようなガス系を使用することにより、エ
ッチングの高速化を図り、かつSiBrxの堆積不足を補っ
て十分な側壁保護効果によりアンダカットの発生を防止
することが可能となることを見出した。
本発明のドライエッチング方法は、上述の知見にもと
づいて提案されるものである。
すなわち、本発明の第１の発明にかかるドライエッチ
ング方法は、被エッチング基板を０℃以下に冷却しなが
らS2F2,SF2,SF4,S2F10のうち少なくとも１種とHBrを含
むエッチング・ガスを用いて高融点金属シリサイド層と
多結晶シリコン層とからなるポリサイド膜のエッチング
を行うことを特徴とするものである。
さらに、本発明の第２の発明にかかるドライエッチン
グ方法は、被エッチング基板を０℃以下に冷却しながら
フッ素系ガスとHBrを含むエッチング・ガスを用いて高
融点金属シリサイド層と多結晶シリコン層からなるポリ
サイド膜のエッチングを行う第１のエッチング工程と、
H2SとHBrを含むエッチング・ガスを用いてオーバーエッ
チングを行う第２のエッチング工程を有することを特徴
とするものである。
〔作用〕
本発明では、オーバーエッチング時の多結晶シリコン
層におけるアンダカットを防止するために、プロセス
全体を通じてイオウを堆積し得るガス系を使用するこ
と、およびオーバーエッチング時のみイオウを堆積し
得るガス系を使用すること、の２種類の方法を、第１の
発明および第２の発明においてそれぞれ提案する。
本発明の第１の発明では、前者の考え方に立ち、HBr
と混合するガスとして、従来代表的に用いられてきたSF
6に代わり、本発明者が先に特願平２−198045号明細書
において酸化シリコン系材料層用のエッチング・ガスと
して提案したF/S比（１分子中におけるフッ素原子数と
イオウ原子数の比）の低いフッ化イオウガス、すなわち
S2F2,SF2,SF4,S2F10の少なくとも１種を使用する。これ
らのガスは、エッチングの過程においてプラズマ中でＦ
系化学種とＳ系化学種に解離し、エッチング種となるフ
ッ素系ラジカルを供給すると共に、低温下でＳを堆積さ
せることができる。したがって、オーバーエッチング時
にたとえSiBrxの堆積が不足したとしても、Ｓの堆積に
より側壁保護効果を補うことができる。これに対し、従
来のSF6では大量に発生したＦ＊がせっかく堆積したＳ
を除去してしまうので、このような効果が期待できない
ことは、本発明者が行った別の実験により確認済みであ
る。
また、本発明ではＳの堆積が期待できる分だけエッチ
ング・ガス中に占めるHBrの相対的な含有率を低下させ
ることができるので、レジスト・パターン側壁部への過
剰なSiBrxの堆積を防止することができ、またプロセス
の安定性やエッチング速度を高めることが可能となる。
一方、本発明の第２の発明では、後者の考え方に立
ち、ポリサイド膜の大方のエッチングが終了する段階ま
では従来どおりSF6等のフッ素系ガスとHBrとを含むエッ
チング・ガスを使用し、その後のオーバーエッチング時
に上記フッ素系ガスに代えてH2Sを添加する。H2Sはプラ
ズマ中でＨ系化学種とＳ系化学種に解離し、該Ｈ系化学
種により過剰なBr＊を捕捉すると共に、低温下でＳを堆
積させることができる。したがって、オーバーエッチン
グ時におけるアンダカットの発生を防止することができ
る。
したがって、いずれの発明においても脱フロン・プロ
セスによりポリサイド膜の良好な異方性加工が可能とな
る。
〔実施例〕
以下、本発明の好適な実施例について図面を参照しな
がら説明する。
実施例１ 本実施例は、本発明の第１の発明を適用してポリサイ
ド・ゲート電極を形成した例である。この工程を第１図
（Ａ）および第１図（Ｂ）を参照しながら説明する。
まず第１図（Ａ）に示されるように、単結晶シリコン
等からなる半導体基板（１）上にたとえば酸化シリコン
からなるゲート酸化膜（２）、ポリサイド膜（５）の下
層に相当し、ｎ型不純物をドープした多結晶シリコン層
（３）、ポリサイド膜（５）の上層に相当するタングス
テン・シリサイド層（４）を順次積層した後、上記タン
グステン・シリサイド層の表面に、上記ポリサイド膜
（５）のエッチング用マスクとしてフォトレジスト・パ
ターン（６）を選択的に形成した。
次に、被エッチング基板（ウェハ）を０℃以下に温度
制御できる冷却機構を備えてなる高周波バイアス印加型
ECRプラズマ・エッチング装置に上述の基体をセット
し、液体窒素を使用して被エッチング基板を約−100℃
に冷却した。この場合の冷却機構としては、ウェハ設置
電極に冷媒循環用の配管系やペルチェ素子等を内蔵させ
たもの、あるいはウェハ設置電極の一部が冷媒を満たし
た容器中に浸漬されるもの等、あやゆる形式のものが使
用できる。
ここで、S2F2流量35 SCCM,HBr流量15 SCCM,ガス圧1.3
Pa（＝10 mTorr），マイクロ波電力850W,高周波バイア
ス・パワー30 W（2MHz）、エッチング中の基板温度−50
℃の条件で終点付近までエッチングを行った。この条件
により、ラジカル反応を主体とするエッチング反応が速
やかに進行し、第１図（Ｂ）に示されるように、少なく
ともタングステン・シリサイド・パターン（4a）および
多結晶シリコン・パターン（3a）の側壁部に側壁保護膜
（７）が形成されながら、パターン幅0.35μｍのゲート
電極（5a）が良好な異方性形状をもって形成された。上
記側壁保護膜（７）は、フォトレジスト・パターン
（６）がBrによりスパッタリングされて生成したポリマ
ー、およびポリサイド膜（５）から供給されたSiがBrと
反応して生成したSiBrx、およびS2F2の解離により生じ
たＳ等が混在して低温下で堆積されてなるものである。
次に、このままの条件でオーバーエッチングを行い、
図示されない領域に残存する多結晶シリコン層（３）を
除去した。この過程では、SiBrxの十分な堆積が期待で
きないため、従来の技術ならば多結晶シリコン・パター
ン（3a）に直ちに第２図（Ｂ）に示されるようなアンダ
カットが生ずるところであるが、本実施例ではS2F2の解
離により生成するＳが堆積することにより、第１図
（Ｂ）に示されるような良好な異方性形状が維持され
た。
なお、上記のエッチング条件は、以下の点において従
来のSF6/HBr系によるエッチングより有利である。ま
ず、本発明ではＳの堆積が期待できる分だけエッチング
・ガス中に占めるHBrの割合を従来よりも低減すること
ができるので、プロセスを安定化かつ高速化できる。ま
た、このことによりフォトレジスト・パターン（６）の
側壁部へのSiBrxの付着も低減させることができるの
で、パーティクル汚染を防止することができる。さら
に、従来よりも低バイアス下で異方性加工が可能とな
り、エッチング・ダメージの減少や対下地選択性の向上
を図ることができる。なお、側壁保護膜（７）の一部を
構成するＳは、エッチング終了後に基体を常温に戻すこ
とにより、昇華除去することができる。
ところで、本発明は上述の実施例に何ら限定されるも
のではなく、たとえば上述のエッチング・ガスにN2やO2
を適宜添加し、これらのガスとSiとの反応生成物を側壁
保護膜の構成成分に加えて側壁保護効果を増強したり、
エッチング速度の制御を行っても良い。また、スパッタ
リング効果，希釈効果および冷却効果を期待する意味で
Ar,He等の希ガスを適宜混合しても良い。
また、上述の例ではポリサイド膜（５）の上層を構成
する高融点金属シリサイドとしてタングステン・シリサ
イドを使用したが、これ以外にモリブデン，チタン，タ
ンタル等を含む他の高融点金属シリサイドを使用しても
良い。
実施例２ 本発明は、本発明の第２の発明を適用してポリサイド
・ゲート電極を形成した例である。参照図は前述の第１
図（Ａ）および第１図（Ｂ）である。
まず、第１図（Ａ）に示される基体を高周波バイアス
印加型ECRプラズマ・エッチング装置にセットし、SF6流
量30 SCCM,HBr流量20 SCCM,ガス圧1.3Pa（＝10 mTor
r），マイクロ波電力850W,高周波バイアス・パワー50 W
（2MHz）、エッチング中の基板温度−50℃の条件で終点
付近まで第１のエッチングを行った。この条件により、
第１図（Ｂ）に示されるように、少なくともタングステ
ン・シリサイド・パターン（4a）および結晶シリコン・
パターン（3a）の側壁部に側壁保護膜（７）が形成され
ながら、パターン幅0.35μｍのゲート電極（5a）が良好
な異方性形状をもって形成された。
次に、オーバーエッチングを行うため、ガス供給条件
をH2S流量20 SCCM,HBr流量30 SCCM,に変更した他は第１
のエッチングと同様の条件にて第２のエッチングを行っ
た。この過程ではSiBrxの生成量が大幅に減少し、かつB
r＊が相対的に過剰となる。しかし、プラズマ中でH2Sの
解離により生成したＳがゲート電極（5a）の側壁部に堆
積して側壁保護作用を補うと共に、同じくH2Sの解離に
より生成したＨが過剰なBr＊を捕捉することにより、ア
ンダカットの発生は極めて効果的に抑制された。
なお、上述の例では第１のエッチングにおけるフッ素
系ガスとしてSF6を使用したが、他にもNF3,ClF3,F2,HF
等を使用することができる。これらのフッ素系ガスに対
するHBrの添加量は、10〜50％程度とすることが望まし
い。上記範囲よりも少ない場合には側壁保護効果が不足
し、上記範囲よりも多い場合にはエッチング速度が低下
する虞れがある。
〔発明の効果〕
以上の説明からも明らかなように、本発明では少なく
ともポリサイド膜のオーバーエッチング時においてＳの
堆積により側壁保護効果が補われるので、多結晶シリコ
ン層にアンダカットが入る虞れがない。したがって、本
発明は、脱フロン・プロセスによるポリサイド膜の極め
て有用なドライエッチング方法を提供し得るものであ
る。
【図面の簡単な説明】
第１図（Ａ）および第１図（Ｂ）は本発明のドライエッ
チング方法をポリサイド・ゲート電極の形成に適用した
場合の一例をその工程順にしたがって説明する概略断面
図であり、第１図（Ａ）はゲート酸化膜，ポリサイド
膜，フォトレジスト・パターンの形成工程、第１図
（Ｂ）はポリサイド膜のエッチング工程をそれぞれ示す
ものである。 第２図（Ａ）および第２図（Ｂ）は従来のポリサイド膜
のドライエッチングにおける問題点を説明するための概
略断面図であり、第２図（Ａ）は多結晶シリコン層が途
中までエッチングされた状態、第２図（Ｂ）はオーバー
エッチング時にアンダカットが生じた状態をそれぞれ示
すものである。 １……半導体基板 ２……ゲート酸化膜 ３……多結晶シリコン層 3a……多結晶シリコン・パターン ４……タングステン・シリサイド層 4a……タングステン・シリサイド・パターン ５……ポリサイド膜 5a……ゲート電極 ６……フォトレジスト・パターン ７……側壁保護膜

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】被エッチング基板を０℃以下に冷却しなが
    らS2F2,SF2,SF4,S2F10のうち少なくとも１種とHBrを含
    むエッチング・ガスを用いて高融点金属シリサイド層と
    多結晶シリコン層とからなるポリサイド膜のエッチング
    を行うことを特徴とするドライエッチング方法。
  2. 【請求項２】被エッチング基板を０℃以下に冷却しなが
    らフッ素系ガスとHBrを含むエッチング・ガスを用いて
    高融点金属シリサイド層と多結晶シリコン層からなるポ
    リサイド膜のエッチングを行う第１のエッチング工程
    と、 H2SとHBrを含むエッチング・ガスを用いてオーバーエッ
    チングを行う第２のエッチング工程を有することを特徴
    とするドライエッチング方法。
JP2265235A 1990-10-04 1990-10-04 ドライエッチング方法 Expired - Fee Related JP2964605B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2265235A JP2964605B2 (ja) 1990-10-04 1990-10-04 ドライエッチング方法
KR1019910017259A KR0181513B1 (ko) 1990-10-04 1991-10-02 드라이 에칭 방법
US07/770,329 US5118387A (en) 1990-10-04 1991-10-03 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2265235A JP2964605B2 (ja) 1990-10-04 1990-10-04 ドライエッチング方法

Publications (2)

Publication Number Publication Date
JPH04142736A JPH04142736A (ja) 1992-05-15
JP2964605B2 true JP2964605B2 (ja) 1999-10-18

Family

ID=17414399

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2265235A Expired - Fee Related JP2964605B2 (ja) 1990-10-04 1990-10-04 ドライエッチング方法

Country Status (3)

Country Link
US (1) US5118387A (ja)
JP (1) JP2964605B2 (ja)
KR (1) KR0181513B1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3220992B2 (ja) * 1991-01-22 2001-10-22 ソニー株式会社 ドライエッチング方法
JP3248222B2 (ja) * 1991-06-18 2002-01-21 ソニー株式会社 ドライエッチング方法
JP3198586B2 (ja) * 1992-02-14 2001-08-13 ソニー株式会社 ドライエッチング方法
US5756401A (en) * 1992-03-23 1998-05-26 Fujitsu Limited Process for the etching of polycide film
JPH0621018A (ja) * 1992-06-29 1994-01-28 Sony Corp ドライエッチング方法
US5324689A (en) * 1993-07-28 1994-06-28 Taiwan Semiconductor Manufacturing Company Critical dimension control with a planarized underlayer
US5354417A (en) * 1993-10-13 1994-10-11 Applied Materials, Inc. Etching MoSi2 using SF6, HBr and O2
KR0166205B1 (ko) * 1995-10-11 1999-02-01 김광호 반도체장치의 폴리사이드 게이트 형성방법
US5767018A (en) * 1995-11-08 1998-06-16 Advanced Micro Devices, Inc. Method of etching a polysilicon pattern
US5866483A (en) * 1997-04-04 1999-02-02 Applied Materials, Inc. Method for anisotropically etching tungsten using SF6, CHF3, and N2
US6322714B1 (en) 1997-11-12 2001-11-27 Applied Materials Inc. Process for etching silicon-containing material on substrates
US6136211A (en) * 1997-11-12 2000-10-24 Applied Materials, Inc. Self-cleaning etch process
US6872322B1 (en) 1997-11-12 2005-03-29 Applied Materials, Inc. Multiple stage process for cleaning process chambers
US6797188B1 (en) 1997-11-12 2004-09-28 Meihua Shen Self-cleaning process for etching silicon-containing material
TW501199B (en) 1999-03-05 2002-09-01 Applied Materials Inc Method for enhancing etching of TiSix
US6527968B1 (en) 2000-03-27 2003-03-04 Applied Materials Inc. Two-stage self-cleaning silicon etch process
US6905800B1 (en) 2000-11-21 2005-06-14 Stephen Yuen Etching a substrate in a process zone
US6852242B2 (en) 2001-02-23 2005-02-08 Zhi-Wen Sun Cleaning of multicompositional etchant residues
US8118946B2 (en) * 2007-11-30 2012-02-21 Wesley George Lau Cleaning process residues from substrate processing chamber components
JP5633588B2 (ja) * 2013-02-25 2014-12-03 富士通セミコンダクター株式会社 半導体装置の製造方法
EP2879165A1 (en) * 2013-11-28 2015-06-03 Solvay SA Etching Process
KR102016615B1 (ko) * 2017-09-14 2019-08-30 (주)코미코 내플라즈마 특성이 향상된 플라즈마 에칭 장치용 부재 및 그 제조 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6115500A (ja) * 1984-07-02 1986-01-23 Tdk Corp 超音波プロ−ブの製造方法
US4784720A (en) * 1985-05-03 1988-11-15 Texas Instruments Incorporated Trench etch process for a single-wafer RIE dry etch reactor
US4778563A (en) * 1987-03-26 1988-10-18 Applied Materials, Inc. Materials and methods for etching tungsten polycides using silicide as a mask
US4799991A (en) * 1987-11-02 1989-01-24 Motorola, Inc. Process for preferentially etching polycrystalline silicon
US4818334A (en) * 1988-03-15 1989-04-04 General Electric Company Method of etching a layer including polysilicon
US4997520A (en) * 1988-06-10 1991-03-05 Texas Instruments Incorporated Method for etching tungsten
US5013398A (en) * 1990-05-29 1991-05-07 Micron Technology, Inc. Anisotropic etch method for a sandwich structure

Also Published As

Publication number Publication date
US5118387A (en) 1992-06-02
KR0181513B1 (ko) 1999-04-15
JPH04142736A (ja) 1992-05-15

Similar Documents

Publication Publication Date Title
JP2964605B2 (ja) ドライエッチング方法
KR0176715B1 (ko) 드라이에칭방법
JP3220992B2 (ja) ドライエッチング方法
JP3248222B2 (ja) ドライエッチング方法
EP0555858B1 (en) Method of dry etching a polycide without using a CFC gas
KR100280866B1 (ko) 반도체장치의 제조방법
JP3160961B2 (ja) ドライエッチング方法
JPH10189537A (ja) ドライエッチング方法
JP3108929B2 (ja) ドライエッチング方法
JP2591209B2 (ja) ドライエッチング方法
JP2687769B2 (ja) ドライエッチング方法
JP3008543B2 (ja) ドライエッチング方法
JP3318777B2 (ja) ドライエッチング方法
JPH04234116A (ja) ドライエッチング方法
JPH07335624A (ja) ドライエッチング方法
JP3111640B2 (ja) ドライエッチング方法
JP3033128B2 (ja) ドライエッチング方法
JPH08274077A (ja) プラズマエッチング方法
JPH1056003A (ja) ドライエッチング方法
JP3365146B2 (ja) 高融点金属ポリサイド層のプラズマエッチング方法
JPH053177A (ja) ドライエツチング方法
JPH04148534A (ja) ドライエッチング方法
JP3116421B2 (ja) ドライエッチング方法
JP2855898B2 (ja) ドライエッチング方法
JPH06314674A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees