JP2963934B2 - 受光増幅回路 - Google Patents
受光増幅回路Info
- Publication number
- JP2963934B2 JP2963934B2 JP1284750A JP28475089A JP2963934B2 JP 2963934 B2 JP2963934 B2 JP 2963934B2 JP 1284750 A JP1284750 A JP 1284750A JP 28475089 A JP28475089 A JP 28475089A JP 2963934 B2 JP2963934 B2 JP 2963934B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- output
- transistor
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Networks Using Active Elements (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、受光素子で得た電流信号を電流／電圧変換
すると共に増幅して出力する受光増幅回路に関し、特に
受光素子で得たパルス光等の交流信号のみを増幅する受
光増幅回路に関する。
すると共に増幅して出力する受光増幅回路に関し、特に
受光素子で得たパルス光等の交流信号のみを増幅する受
光増幅回路に関する。
この種の回路として、従来から第３図に示す回路があ
る。この回路は、受光素子としてのホトダイオード１の
電流出力を抵抗R1で帰還をかけた演算増幅器２で電圧信
号に変換し、その電圧信号の内の交流成分のみを結合コ
ンデンサC1で取り出して次段の演算増幅器３で抵抗R2と
R3（各々その値をR2、R3とする。）で決まる増幅度（＝
R3/R2）だけ増幅して出力するものである。E1、E2はバ
イアス電源である。
る。この回路は、受光素子としてのホトダイオード１の
電流出力を抵抗R1で帰還をかけた演算増幅器２で電圧信
号に変換し、その電圧信号の内の交流成分のみを結合コ
ンデンサC1で取り出して次段の演算増幅器３で抵抗R2と
R3（各々その値をR2、R3とする。）で決まる増幅度（＝
R3/R2）だけ増幅して出力するものである。E1、E2はバ
イアス電源である。
よって、この回路では継続光（直流光）を受光したと
きは出力せず、パルス光を受光した場合にのみそのパル
ス光に対応した信号電圧が出力されることになる。
きは出力せず、パルス光を受光した場合にのみそのパル
ス光に対応した信号電圧が出力されることになる。
第４図はこの回路を具体化した回路図を示すものであ
る。演算増幅器２、３には同一の回路が使用されるので
一方の演算増幅器２を代表して説明する。
る。演算増幅器２、３には同一の回路が使用されるので
一方の演算増幅器２を代表して説明する。
Q1、Q2は入力トランジスタ、Q3、Q4は差動回路を構成
するトランジスタで、その共通接続のエミッタに定電流
源I1が接続される。Q5〜Q7は差動回路の能動負荷として
働くカレントミラー回路を構成するトランジスタであ
り、R4は抵抗である。以上で差動増幅回路が構成され、
その出力はトランスタQ7のコレクタから取り出されて、
トランジスタQ8〜Q10からなる出力回路に出力される。
この出力回路では、位相補償用のコンデンサC2が接続さ
れている。R5は、バイアス用抵抗、I2、I3は定電流源で
ある。
するトランジスタで、その共通接続のエミッタに定電流
源I1が接続される。Q5〜Q7は差動回路の能動負荷として
働くカレントミラー回路を構成するトランジスタであ
り、R4は抵抗である。以上で差動増幅回路が構成され、
その出力はトランスタQ7のコレクタから取り出されて、
トランジスタQ8〜Q10からなる出力回路に出力される。
この出力回路では、位相補償用のコンデンサC2が接続さ
れている。R5は、バイアス用抵抗、I2、I3は定電流源で
ある。
ところが、この第３図及び第４図に示した受光増幅回
路では、演算増幅器が２個必要であり、特にその内部に
形成される位相補償用コンデンサC2は大きな素子面積を
占有し、コストアップ増大につながるという問題があっ
た。
路では、演算増幅器が２個必要であり、特にその内部に
形成される位相補償用コンデンサC2は大きな素子面積を
占有し、コストアップ増大につながるという問題があっ
た。
本発明の目的は演算増幅器を１個として、簡単な回路
構成でパルス光信号を電圧変換及び増幅できるようにし
た受光増幅回路を提供することである。
構成でパルス光信号を電圧変換及び増幅できるようにし
た受光増幅回路を提供することである。
このために本発明は、第１のカレントミラー回路を能
動負荷として接続した差動増幅回路と該差動増幅回路の
出力電圧を増幅する出力回路とを具備する回路におい
て、 上記第１のカレントミラー回路のベース電流供給点と
基準側トランジスタのベースとの間及び上記ベース電流
供給点と出力側トランジスタのベースとの間の各々に接
続した抵抗と、受光素子の電流に対応する電流を基準電
流とし出力電流を上記第１のカレントミラー回路の基準
側のトランジスタのベースに供給する第２のカレントミ
ラー回路と、上記受光素子の電流に対応する電流を基準
電流とし出力電流を上記第１のカレントミラー回路の出
力側のトランジスタのベースに供給する第３のカレント
ミラー回路とを設け、上記第２と第３のカレントミラー
回路の一方を基準電流を積分して出力電流とする電流積
分型として構成した。
動負荷として接続した差動増幅回路と該差動増幅回路の
出力電圧を増幅する出力回路とを具備する回路におい
て、 上記第１のカレントミラー回路のベース電流供給点と
基準側トランジスタのベースとの間及び上記ベース電流
供給点と出力側トランジスタのベースとの間の各々に接
続した抵抗と、受光素子の電流に対応する電流を基準電
流とし出力電流を上記第１のカレントミラー回路の基準
側のトランジスタのベースに供給する第２のカレントミ
ラー回路と、上記受光素子の電流に対応する電流を基準
電流とし出力電流を上記第１のカレントミラー回路の出
力側のトランジスタのベースに供給する第３のカレント
ミラー回路とを設け、上記第２と第３のカレントミラー
回路の一方を基準電流を積分して出力電流とする電流積
分型として構成した。
以下、本発明の実施例について説明する。第１図はそ
の一実施例の受光増幅回路を示す図である。この第１図
において、第３図及び第４図で説明した素子と同一の素
子には同一の符号を付した。
の一実施例の受光増幅回路を示す図である。この第１図
において、第３図及び第４図で説明した素子と同一の素
子には同一の符号を付した。
本実施例では、ホトダイオード１の出力電流を基準電
流とするようにトランジスタQ11、Q12、Q13でカレント
ミラー回路を構成し、またトランジスタQ11、Q12、Q14
で別の同様のカレントミラー回路を構成して、出力側の
トランジスタQ13、Q14のコレクタにホトダイオード１の
出力電流と同一電流を流すようにした。つまり、ホトダ
イオード１の出力電流を分割するようにした。
流とするようにトランジスタQ11、Q12、Q13でカレント
ミラー回路を構成し、またトランジスタQ11、Q12、Q14
で別の同様のカレントミラー回路を構成して、出力側の
トランジスタQ13、Q14のコレクタにホトダイオード１の
出力電流と同一電流を流すようにした。つまり、ホトダ
イオード１の出力電流を分割するようにした。
そして、本実施例では、一方のトランジスタQ13のコ
レクタ電流を定電流源I4から引算した電流を、トランジ
スタQ15〜Q17からなるカレントミラー回路（第２のカレ
ントミラー回路）に基準電流として供給し、他方のトラ
ンジスタQ14のコレクタ電流を定電流源I5（定電流源I4
の出力電流と同一電流を出力する。）から引算した電流
を、トランジスタQ18〜Q20からなるカレントミラー回路
（第３のカレントミラー回路）に基準電流として供給す
るようにした。
レクタ電流を定電流源I4から引算した電流を、トランジ
スタQ15〜Q17からなるカレントミラー回路（第２のカレ
ントミラー回路）に基準電流として供給し、他方のトラ
ンジスタQ14のコレクタ電流を定電流源I5（定電流源I4
の出力電流と同一電流を出力する。）から引算した電流
を、トランジスタQ18〜Q20からなるカレントミラー回路
（第３のカレントミラー回路）に基準電流として供給す
るようにした。
なお、トランジスタQ15〜Q17からなるカレントミラー
回路については、トランジスタQ15のエミッタと接地間
にコンデンサC3を接続して、基準電流を積分した電流を
出力電流として出力する電流積分型として構成した。R6
〜R9は同一値の抵抗である。
回路については、トランジスタQ15のエミッタと接地間
にコンデンサC3を接続して、基準電流を積分した電流を
出力電流として出力する電流積分型として構成した。R6
〜R9は同一値の抵抗である。
また、本実施例では、上記したカレントミラー回路の
出力側を構成するトランジスタQ17、Q20のコレクタを、
差動増幅回路の能動負荷として働くトランジスタQ5〜Q7
からなるカレントミラー回路（第１のカレントミラー回
路）のトランジスタQ6、Q7のベースに各々接続してい
る。トランジスタQ6、Q7のベースに接続した抵抗R10、R
11は、電流／電圧変換用である。
出力側を構成するトランジスタQ17、Q20のコレクタを、
差動増幅回路の能動負荷として働くトランジスタQ5〜Q7
からなるカレントミラー回路（第１のカレントミラー回
路）のトランジスタQ6、Q7のベースに各々接続してい
る。トランジスタQ6、Q7のベースに接続した抵抗R10、R
11は、電流／電圧変換用である。
更に、トランジスタQ1〜Q7からなる差動増幅回路の一
方の入力トランジスタQ1のベース（反転入力端子）と出
力端子４との間には帰還抵抗R12を、また他方の入力ト
ランジスタQ2のベース（非反転入力端子）にはバイアス
電源E3を接続し、両入力トランジスタQ1、Q2のベース間
には抵抗13を接続した。
方の入力トランジスタQ1のベース（反転入力端子）と出
力端子４との間には帰還抵抗R12を、また他方の入力ト
ランジスタQ2のベース（非反転入力端子）にはバイアス
電源E3を接続し、両入力トランジスタQ1、Q2のベース間
には抵抗13を接続した。
以上の結果、このトランジスタQ1〜Q7からなる差動増
幅回路とトランジスタQ8〜Q10からなる出力回路とで構
成される回路は、トランジスタQ17、Q20がオフしている
状態、叉は同一コレクタ電流が流れている状態では、従
来の演算増幅器と同様に働き、このとき入力トランジス
タQ1、Q2に入力信号が加わらないので、出力端子４に
は、バイアス電源E3の電圧が現れる。
幅回路とトランジスタQ8〜Q10からなる出力回路とで構
成される回路は、トランジスタQ17、Q20がオフしている
状態、叉は同一コレクタ電流が流れている状態では、従
来の演算増幅器と同様に働き、このとき入力トランジス
タQ1、Q2に入力信号が加わらないので、出力端子４に
は、バイアス電源E3の電圧が現れる。
ここで、ホトダイオード１が直流光を受光し、そのホ
トダイオード１を流れる電流をIsとすると、トランジス
タQ13、Q14のコレクタにはその電流Isが流れる。このた
め、トランジスタQ16のコレクタには電流「I4−Is」（I
4は定電流源I4の出力電流）が流れ、従ってトランジス
タQ17のコレクタにもその電流「I4−Is」が流れる。ま
た、トランジスタQ19のコレクタには、電流「I5−Is」
（I5は定電流源I5の出力電流）が流れ、従ってトランジ
スタQ20のコレクタにもその電流「I5−Is」が流れる。
ここで、I4＝I5であるので、結局トランジスタQ17のコ
レクタ電流I17とトランジスタQ20のコレクタ電流I20は
同一となる。
トダイオード１を流れる電流をIsとすると、トランジス
タQ13、Q14のコレクタにはその電流Isが流れる。このた
め、トランジスタQ16のコレクタには電流「I4−Is」（I
4は定電流源I4の出力電流）が流れ、従ってトランジス
タQ17のコレクタにもその電流「I4−Is」が流れる。ま
た、トランジスタQ19のコレクタには、電流「I5−Is」
（I5は定電流源I5の出力電流）が流れ、従ってトランジ
スタQ20のコレクタにもその電流「I5−Is」が流れる。
ここで、I4＝I5であるので、結局トランジスタQ17のコ
レクタ電流I17とトランジスタQ20のコレクタ電流I20は
同一となる。
よって、トランジスタQ6、Q7のコレクタ電流は変化せ
ず、出力端子４の出力電圧は変化しない。
ず、出力端子４の出力電圧は変化しない。
次に、ホトダイオード１がパルス光を受光した場合に
は、トランジスタQ20にはこのパルス光に正確に対応し
たコレクタ電流が流れるが、トランジスタQ17について
は、そのベース回路にコンデンサC3が接地との間に接続
されているので、このパルス光に対応した電流がここで
積分されて、そのコレクタ電流は積分電流となり、ほと
んど変化しない。
は、トランジスタQ20にはこのパルス光に正確に対応し
たコレクタ電流が流れるが、トランジスタQ17について
は、そのベース回路にコンデンサC3が接地との間に接続
されているので、このパルス光に対応した電流がここで
積分されて、そのコレクタ電流は積分電流となり、ほと
んど変化しない。
この結果、トランジスタQ17のコレクタ電流I17とトラ
ンジスタQ20のコレクタ電流I20に差が生じて、抵抗R1
0、R11に生じる電圧に差が生じるので、オフセット電圧
が生じ、そのオフセット電圧が抵抗R12とR13の比によっ
て電圧増幅され、出力端子４に出力される。このパルス
光受光の場合の各電流の波形図を第２図に示した。
ンジスタQ20のコレクタ電流I20に差が生じて、抵抗R1
0、R11に生じる電圧に差が生じるので、オフセット電圧
が生じ、そのオフセット電圧が抵抗R12とR13の比によっ
て電圧増幅され、出力端子４に出力される。このパルス
光受光の場合の各電流の波形図を第２図に示した。
以上のように、ホトダイオード１が受光する光の内、
パルス光等のように交流的に変化している光信号のみを
選択的に増幅して出力することになるので、第３図及び
第４図で示した回路と全く同じ動作が行われることにな
る。
パルス光等のように交流的に変化している光信号のみを
選択的に増幅して出力することになるので、第３図及び
第４図で示した回路と全く同じ動作が行われることにな
る。
しかも本実施例では、この同じ動作を、１個の演算増
幅器に若干の素子を付加して構成した回路で実現してい
るので、従来では２個必要であった位相補償用コンデン
サが１個で済み、チップ面積を従来よりも小さくするこ
とができる。
幅器に若干の素子を付加して構成した回路で実現してい
るので、従来では２個必要であった位相補償用コンデン
サが１個で済み、チップ面積を従来よりも小さくするこ
とができる。
以上説明したように本発明によれば、１個の演算増幅
器に若干の素子を付加するのみでパルス光のみを検出す
る回路を構成することができるので、チップ面積を小さ
くでき、コストダウンを実現できるという利点がある。
器に若干の素子を付加するのみでパルス光のみを検出す
る回路を構成することができるので、チップ面積を小さ
くでき、コストダウンを実現できるという利点がある。
第１図は本発明の一実施例の受光増幅回路の回路図、第
２図はその動作時の各電流の波形図、第３図は従来の受
光増幅回路の回路図、第４図は第３図の具体的な回路図
である。 １……ホトダイオード、２、３……演算増幅器、４……
出力端子。
２図はその動作時の各電流の波形図、第３図は従来の受
光増幅回路の回路図、第４図は第３図の具体的な回路図
である。 １……ホトダイオード、２、３……演算増幅器、４……
出力端子。
Claims (1)
- 【請求項１】第１のカレントミラー回路を能動負荷とし
て接続した差動増幅回路と該差動増幅回路の出力電圧を
増幅する出力回路とを具備する回路において、 上記第１のカレントミラー回路のベース電流供給点と基
準側トランジスタのベースとの間及び上記ベース電流供
給点と出力側トランジスタのベースとの間の各々に接続
した抵抗と、受光素子の電流に対応する電流を基準電流
とし出力電流を上記第１のカレントミラー回路の基準側
のトランジスタのベースに供給する第２のカレントミラ
ー回路と、上記受光素子の電流に対応する電流を基準電
流とし出力電流を上記第１のカレントミラー回路の出力
側のトランジスタのベースに供給する第３のカレントミ
ラー回路とを設け、上記第２と第３のカレントミラー回
路の一方を基準電流を積分して出力電流とする電流積分
型としたことを特徴とする受光増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284750A JP2963934B2 (ja) | 1989-11-02 | 1989-11-02 | 受光増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1284750A JP2963934B2 (ja) | 1989-11-02 | 1989-11-02 | 受光増幅回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03147412A JPH03147412A (ja) | 1991-06-24 |
| JP2963934B2 true JP2963934B2 (ja) | 1999-10-18 |
Family
ID=17682515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1284750A Expired - Fee Related JP2963934B2 (ja) | 1989-11-02 | 1989-11-02 | 受光増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2963934B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2674544B2 (ja) * | 1995-01-13 | 1997-11-12 | 日本電気株式会社 | 光受信回路 |
| JP4680118B2 (ja) * | 2006-04-19 | 2011-05-11 | シャープ株式会社 | 受光増幅回路および光ピックアップ |
| JP5981007B1 (ja) * | 2015-09-24 | 2016-08-31 | 株式会社マグマスパジャパン | エクササイズスタジオの雰囲気調整システム及び雰囲気調整方法 |
-
1989
- 1989-11-02 JP JP1284750A patent/JP2963934B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03147412A (ja) | 1991-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4866396A (en) | Temperature stabilized RF detector | |
| EP0792012A3 (en) | Amplifier for burst signal and optical receiving circuit | |
| US5132609A (en) | Circuit for measuring the level of an electrical signal and including offset correction means, and application thereof to amplifiers having automatic gain control | |
| US4560920A (en) | Voltage to current converting circuit | |
| JP2559392B2 (ja) | ブリツジ増幅器 | |
| JP3697679B2 (ja) | 安定化電源回路 | |
| KR900008520B1 (ko) | Btl증폭회로 | |
| JP3203363B2 (ja) | ピーク検出器 | |
| JP2615269B2 (ja) | 差動増幅器のオフセット低減回路 | |
| JP2963934B2 (ja) | 受光増幅回路 | |
| JPH03173209A (ja) | 電流増幅回路 | |
| JP3095838B2 (ja) | 増幅回路 | |
| JP2661607B2 (ja) | 差動出力を有する差動増幅器 | |
| JPS6184913A (ja) | 高域通過回路装置 | |
| US4318050A (en) | AM Detecting circuit | |
| US4293824A (en) | Linear differential amplifier with unbalanced output | |
| JP2674544B2 (ja) | 光受信回路 | |
| JPS58103207A (ja) | 増幅器の電源供給回路 | |
| US5014019A (en) | Amplifier circuit operable at low power source voltage | |
| JPH08125445A (ja) | 高周波検波回路 | |
| RU2060579C1 (ru) | Двухтактный усилитель тока | |
| JPS6234283B2 (ja) | ||
| JP2566941B2 (ja) | 集積回路の直流オフセツト電圧補償回路 | |
| JP2963933B2 (ja) | 演算増幅回路 | |
| KR0144661B1 (ko) | 차동증폭기의 오프셋 저감회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |