JP2962944B2 - Tuning preset method - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は、周波数シンセサイザ方
式の選局装置等における選局プリセット方法に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a tuning preset method in a frequency synthesizer type tuning apparatus and the like.

【０００２】[0002]

【従来の技術】ビデオ・カセットテープレコーダ（ＶＣ
Ｒ）、ＴＶ受像機においては「表示チャンネルの変更」
という操作が行われる。この表示チャンネルの変更とい
う操作は、使用者が、例えば、”２８”チャンネルの放
送（ＮＨＫ（登録商標）神戸）を”２”チャンネル（通
常のＮＨＫ）として表示されるように設定し、かかる設
定で以降のＶＣＲの操作（チャンネル選局、タイマー予
約など）を行いたい場合に必要である。尚、このような
変更は、ＮＨＫ神戸の方が通常のＮＨＫ放送よりも鮮明
に映るような場合に要求される。2. Description of the Related Art A video cassette tape recorder (VC)
R), "Change of display channel" for TV receivers
Is performed. The operation of changing the display channel is performed by, for example, setting by the user to display “28” channel broadcast (NHK (registered trademark) Kobe) as “2” channel (normal NHK). This is necessary when the user wants to perform subsequent VCR operations (channel selection, timer reservation, etc.). Such a change is required when NHK Kobe appears sharper than normal NHK broadcasting.

【０００３】従来は、表示チャンネルを変更を行った場
合、次のような動作になる。Conventionally, when a display channel is changed, the following operation is performed.

【０００４】すなわち、例えば ４，６，８，２８，３
６の各チャンネルが、有局チャンネル（放送が受信され
るチャンネル）であるとする。このとき、初期設定時
に、図５のメモリマップに示す如く、表示チャンネル＝
実チャンネル（選局されるチャンネル）となるように、
表示チャンネルメモリおよび実チャンネルメモリがセッ
トされるので、図６の如く”２８”チャンネルを表示チ
ャンネル”２”に変更した場合、表示チャンネルメモリ
の内容だけが書き換えられるので、チャンネルＵＰ，Ｄ
ＯＷＮ選局を行うと、メモリのアドレス順にしか選局で
きず、このため選局表示は、 （ＵＰ方向）−４−６−８−２−３６−（ＤＯＷＮ方
向） の順になってしまう。That is, for example, 4,6,8,28,3
It is assumed that each channel of No. 6 is a station channel (a channel on which a broadcast is received). At this time, at the time of initial setting, as shown in the memory map of FIG.
To be the actual channel (the channel to be tuned),
Since the display channel memory and the actual channel memory are set, when the "28" channel is changed to the display channel "2" as shown in FIG. 6, only the contents of the display channel memory are rewritten.
When OWN channel selection is performed, channel selection can be performed only in the order of memory addresses. Therefore, channel selection display is in the order of (UP direction) -4-6-8-2-36- (DOWN direction).

【０００５】しかし、このように選局表示されると、例
えば８チャンネルを選局している時に、チャンネルＵＰ
をしても次に選局表示されるチャンネルは２チャンネル
であり、ＵＰ選局であるにもかかわらず表示されるチャ
ンネル番号の大きさが小さくなってしまう（ＤＯＷＮ方
向になる）ことになる。[0005] However, when a channel is selected and displayed in this way, for example, when channel 8 is being selected, channel UP is selected.
However, the channel to be selected and displayed next is two channels, and the size of the displayed channel number becomes small (in the DOWN direction) despite the UP channel selection.

【０００６】このような事態は、使用者にとって使い勝
手の悪いものとなっており、表示チャンネルの順番に選
局表示されることが望まれている。[0006] Such a situation is inconvenient for the user, and it is desired that channel selection and display be performed in the order of display channels.

【０００７】このための解決策として、 （イ）表示チャンネルが変更追加されたときに、図７の
如くメモリの内容を表示チャンネルの順番に並び替え
る。 （ロ）各チャンネルに対して、図８の如く表示する順番
を示すラベル（破線で示す）をメモリエリアに設ける。As a solution for this, (a) when the display channel is changed and added, the contents of the memory are rearranged in the order of the display channel as shown in FIG. (B) For each channel, a label (shown by a broken line) indicating the display order is provided in the memory area as shown in FIG.

【０００８】ことが考えられる。It is conceivable that:

【０００９】[0009]

【発明が解決しようとする課題】しかしながら、上記
（イ）の場合は、メモリに対してのアクセス回数が多く
なり、メモリの信頼性を低下せしめるばかりか、並び替
え処理に要する時間がかなりかかってしまう。また、
（ロ）の場合は、表示する順番を示すラベルのエリアを
メモリ上に持たなくてはならず、メモリ容量の増加に繋
がり、また選局処理が繁雑になってしまう。However, in the case of (a), the number of accesses to the memory is increased, which not only reduces the reliability of the memory but also requires a considerable time for the rearrangement process. I will. Also,
In the case of (b), the area of the label indicating the display order must be provided in the memory, which leads to an increase in the memory capacity and complicates the tuning process.

【００１０】したがって、本発明はかかる欠点を解決し
ようとするものである。Accordingly, the present invention seeks to overcome such disadvantages.

【００１１】[0011]

【課題を解決するための手段】本発明は、表示チャンネ
ルをそれぞれメモリアドレスのアドレス番号に一対一に
対応づける第１のステップと、前記メモリアドレスの番
号に一致するように実チャンネルデータを対応づける第
２のステップと、前記各実チャンネルデータに対応して
有局判定ビットを設定する第３のステップの各ステップ
により設定された書換え可能なメモリを備え、第２のス
テップで第１のメモリアドレスに設定された実チャンネ
ルデータ（第１実チャンネルデータ）を他の実チャンネ
ルデータ（第２実チャンネルデータ）に変更すると、該
第２実チャンネルデータと同一実チャンネルデータが格
納された第２のメモリアドレスの実チャンネルデータを
前記第１実チャンネルデータに変更するようにした選局
プリセット方法である。According to the present invention, there is provided a first step of associating display channels with address numbers of memory addresses one-to-one, and associating actual channel data with the memory address numbers. A second step, and a rewritable memory set in each step of a third step of setting a locality determination bit corresponding to each of the real channel data, wherein a first memory address is set in the second step. Is changed to another real channel data (second real channel data), the second memory in which the same real channel data as the second real channel data is stored A channel selection preset method in which the actual channel data of the address is changed to the first actual channel data That.

【００１２】また、前記実チャンネル変更時において、
第３のステップで設定された前記第２のメモリアドレス
に対応する有局判定ビットをＯＦＦにするようにした構
成である。Also, when the actual channel is changed,
This is a configuration in which the locality determination bit corresponding to the second memory address set in the third step is turned off.

【００１３】[0013]

【作用】上記の構成によれば、アップ・ダウン選局を行
った場合、表示チャンネルの番号の大きいまたは小さい
もの順に選局表示される。According to the above arrangement, when up / down channel selection is performed, channel selection is displayed in ascending or descending order of display channel numbers.

【００１４】[0014]

【実施例】図１は、ＶＣＲの選局回路に関連する部分の
構成図である。１は、電子同調型チューナであって、内
部に電圧制御型発振器からなる局部発振回路２を備えて
いる。FIG. 1 is a block diagram of a portion related to a channel selection circuit of a VCR. Reference numeral 1 denotes an electronic tuning type tuner, which internally includes a local oscillation circuit 2 including a voltage controlled oscillator.

【００１５】３は前記局部発振回路２とともにＰＬＬ
（Phase Locked Loop)回路を構成するＰＬＬ−ＩＣであ
る。このＰＬＬ−ＩＣ３は、プリスケーラ４、プログラ
マブル分周器（Ｎ分周器でＮは可変値）としてのプログ
ラマブルカウンタ５、位相比較器６、チャージポンプ
７、基準発振器８、分周器９、バンドスイッチ駆動回路
１０からなる。3 is a PLL together with the local oscillation circuit 2.
(Phase Locked Loop) is a PLL-IC constituting a circuit. The PLL-IC 3 includes a prescaler 4, a programmable counter 5 as a programmable frequency divider (N is a variable value with N frequency divider), a phase comparator 6, a charge pump 7, a reference oscillator 8, a frequency divider 9, a band switch. It comprises a drive circuit 10.

【００１６】前記局部発振器２から出力される局部発振
周波数は、プリスケーラ４にて分周された後、プログラ
マブルカンウタ５に加えられる。プログラマブルカンウ
タ５はプリスケーラ４の出力をＮ分周し、その出力を位
相比較器６の一方の入力として加える。The local oscillation frequency output from the local oscillator 2 is divided by a prescaler 4 and then applied to a programmable counter 5. The programmable counter 5 divides the output of the prescaler 4 by N and applies the output as one input of the phase comparator 6.

【００１７】ここで、Ｎの値はマイクロプロセッシング
ユニット１１内からの選局データとしてのチャンネルデ
ータ（分周データ）によって、決定される。Here, the value of N is determined by channel data (frequency-divided data) as channel selection data from within the microprocessing unit 11.

【００１８】基準発振器８の出力は分周器９にて分周さ
れ、その出力は位相比較器６の他方の入力として加えら
れる。前記位相比較器６の出力はチャージポンプ７に加
えられる。チャージポンプ７は位相比較器６の出力に応
じた制御電圧を局部発振器２に加える働きがあるが、こ
れによってチャンネルの選局がなされる。The output of the reference oscillator 8 is frequency-divided by a frequency divider 9, and the output is applied as the other input of the phase comparator 6. The output of the phase comparator 6 is applied to a charge pump 7. The charge pump 7 has a function of applying a control voltage corresponding to the output of the phase comparator 6 to the local oscillator 2, and thereby the channel is selected.

【００１９】マイクロプロセッシングユニット１１から
は選局データとしてのバンドデータを出力し、これをバ
ンドスイッチ駆動回路１０に加えるが、バンドスイッチ
駆動回路１０はこれを受けてバンドスイッチ１２を駆動
し、受信バンドをＶＨＦローバンド（ＶＬ）、ＶＨＦハ
イバンド（ＶＨ）、ＵＨＦバンド（Ｕ）のいずれかに設
定する。The band data as channel selection data is output from the microprocessing unit 11 and added to the band switch driving circuit 10. The band switch driving circuit 10 receives the data and drives the band switch 12 to receive the band data. Is set to one of VHF low band (VL), VHF high band (VH), and UHF band (U).

【００２０】１３はアップ・ダウンキー、１４はリモー
トコントロール送信器であって、この送信器１４には、
＜０＞〜＜９＞のテン・キー１５および＜１００位＞キ
ーを有する。Reference numeral 13 denotes an up / down key, and reference numeral 14 denotes a remote control transmitter.
It has ten keys 15 <0> to <9> and a <100th> key.

【００２１】１５はリモートコントロール受信回路であ
って、これらの出力信号は全てマイクロプロセッシング
ユニット１１に加えられる。１６はマイクロプロセッシ
ングユニット１１からの出力信号によって駆動されるデ
ィスプレイ装置であって、表示素子としては螢光表示管
が使用される。また、画面上にオンスクリーン表示する
ことによりテレビジョン受像機を表示装置として用いる
ことができる。Reference numeral 15 denotes a remote control receiving circuit, and all of these output signals are applied to the microprocessing unit 11. Reference numeral 16 denotes a display device driven by an output signal from the microprocessing unit 11, and a fluorescent display tube is used as a display element. Further, by performing on-screen display on a screen, a television receiver can be used as a display device.

【００２２】マイクロプロセッシングユニット１１には
更にＩＦ（中間周波数）回路から得られるＩＦ信号に基
づいて作成されるＡＦＴ−Ｓ字カーブ信号（ＳＣ）、お
よび同期分離回路からの水平同期信号が単位時間当りに
所定数検出すると得られる信号（ＳＤ）が入力される
が、マイクロプロセッシングユニット１１はこれらの信
号に基づいて有局（放送局あり）、無局（放送局なし）
の判定を行う。The microprocessing unit 11 further receives an AFT-S-curve signal (SC) generated based on an IF signal obtained from an IF (intermediate frequency) circuit and a horizontal synchronization signal from a synchronization separation circuit per unit time. A signal (SD) obtained when a predetermined number of signals are detected is input to the microprocessing unit 11 based on these signals.
Is determined.

【００２３】マイクロプロセッシングユニット１１の内
部にはＲＯＭ（リード・オンリー・メモリ）が設けられ
ており、このＲＯＭ内には選局動作を行うための一連の
プログラムが格納されている。A ROM (Read Only Memory) is provided inside the microprocessing unit 11, and a series of programs for performing a channel selection operation are stored in the ROM.

【００２４】１７は、ＭＰＵ１１の外部に設けられたメ
モリ（ＥＥＰＲＯＭ（書換え可能な不揮発性メモリ））
であって、その内部には図２に示すような内容がメモリ
に設定される。以下、本発明に従ったメモリ内容の設定
について説明する。Reference numeral 17 denotes a memory (EEPROM (rewritable nonvolatile memory)) provided outside the MPU 11
The contents as shown in FIG. 2 are set in the memory. Hereinafter, the setting of the memory contents according to the present invention will be described.

【００２５】即ち、発明では、まず、 （１）表示チャンネルをそれぞれメモリアドレスのアド
レス番号に一対一に対応づける。これによって、メモリ
アドレス＝表示チャンネルとなる。よって、ＵＰ／ＤＯ
ＷＮ選局した場合、アドレス順にアップダウン選局され
るが、メモリアドレス＝表示チャンネルであるから、表
示器１６に選局表示される番号は表示の番号も大きいも
の、または小さいもの順になる。That is, according to the present invention, first, (1) display channels are associated one-to-one with the address numbers of the memory addresses. Thus, the memory address = display channel. Therefore, UP / DO
When WN is selected, the channel is up-down selected in the address order. However, since the memory address = display channel, the number selected and displayed on the display 16 is in the order of the display number being large or small.

【００２６】（２）次に、前記メモリアドレスの番号に
一致するように実チャンネルデータを対応づける。(2) Next, the actual channel data is associated with the memory address numbers so as to match.

【００２７】尚、実チャンネルデータは実際に選局され
る放送局を特定するためのものであり、ＭＰＵ１１はこ
のデータを表すチャンネル番号に基づいて、所定の分周
比Ｎを計算して、プログラマブルカウンタ５をセットす
る。The actual channel data is for specifying a broadcasting station to be actually selected, and the MPU 11 calculates a predetermined frequency division ratio N based on the channel number representing this data, and The counter 5 is set.

【００２８】（３）（１）（２）が終了すると表示チャ
ンネルメモリアドレスに対応した実チャンネルおよび全
てのチャンネルに各々対応して、有局か、無局かを示す
データ（以下、「有局判定ビット」と言う）を付与す
る。このテーブルにおいて、ビットが「ＯＦＦ」ならば
放送局がないことを示し、ビットが「ＯＮ」ならば放送
局があることを示すことになる。(3) When (1) and (2) are completed, data indicating whether the station is occupied or unoccupied (hereinafter referred to as "occupied station") is provided for each of the real channel corresponding to the display channel memory address and all the channels. A "judgment bit"). In this table, if the bit is “OFF”, it indicates that there is no broadcast station, and if the bit is “ON”, it indicates that there is a broadcast station.

【００２９】尚、この有局判定ビットは、全チャンネル
をサーチし、各チャンネルに対してて、ＡＦＴ動作を行
いながらＳＣ，ＳＤ信号を検出し、この結果をみて設定
する。また、アップ・ダウン選局時には、有局判定ビッ
トが「ＯＮ」のみ選局する。即ち、有局判定ビットが
「ＯＦＦ」はスキップする。The occupancy determination bit is set by searching all the channels, detecting the SC and SD signals for each channel while performing the AFT operation, and checking the result. At the time of up / down channel selection, only the station determination bit is set to "ON". That is, the locality determination bit skips “OFF”.

【００３０】（１）〜（３）によるプリセット動作が終
了すると、図２の如くなる。この図から分かるように、
初期状態では表示チャンネルと実チャンネルは、全く同
じになるよう（表示チャンネル”１”＝実チャンネル”
１”，表示チャンネル”２”＝実チャンネル”２”表示
チャンネル”３”＝実チャンネル”３”・・・・・）に
設定される。When the preset operations of (1) to (3) are completed, the result is as shown in FIG. As you can see from this figure,
In the initial state, the display channel and the real channel are exactly the same (display channel “1” = real channel ”
1 ", display channel" 2 "= real channel" 2 "display channel" 3 "= real channel" 3 "...).

【００３１】次に、上記のような初期設定からチャンネ
ル表示変更を行うに当り、次の（Ａ）（Ｂ）で述べる動
作が行われる。Next, when the channel display is changed from the initial setting as described above, the following operations (A) and (B) are performed.

【００３２】尚、以下では表示チャンネル”２８”を”
２”チャンネルに表示変更する場合を例にとっている。In the following, the display channel "28" is set to "
The case where the display is changed to the 2 "channel is taken as an example.

【００３３】（Ａ）表示チャンネル”２”の実チャンネ
ルデータと表示チャンネル”２８”の実チャンネルデー
タを入れ替える（図３）。(A) The real channel data of the display channel "2" and the real channel data of the display channel "28" are exchanged (FIG. 3).

【００３４】（Ｂ）表示チャンネル”２”の有局判定ビ
ットを”ＯＮ”に、また表示チャンネル”２８”の有局
判定ビットを”ＯＦＦ”に設定する（図４）。(B) The locality determination bit of the display channel "2" is set to "ON", and the locality determination bit of the display channel "28" is set to "OFF" (FIG. 4).

【００３５】かかる（Ａ）（Ｂ）の操作により表示変更
は終了し、以降のチャンネルアップ・ダウン動作時に
は、メモリのアドレス順に選局していくだけで、容易に
表示チャンネルのアップ順またはダウン順にチャンネル
の表示および選局動作が行われる。The display change is completed by the operations of (A) and (B), and in the subsequent channel up / down operation, the channel is easily selected in the order of the display channel in the order of ascending or descending only by selecting the address in the memory address. Is displayed and a channel selection operation is performed.

【００３６】尚、上記実施例において、表示チャンネ
ル”２”の実チャンネルデータを”２８”にするだけで
なく、変更元の実チャンネルデータと入れ替えを行うの
は、同じチャンネルが２つの表示チャンネル（”２８”
と”２”）で存在するのを防ぎ、これによりタイマー予
約時などの操作・設定時に使用者の混乱を招かないよう
にするためである。In the above embodiment, not only the actual channel data of the display channel "2" is changed to "28", but the actual channel data of the display channel "2" is replaced with the real channel data of the change source because the same channel has two display channels ( "28"
And "2") to prevent the user from being confused at the time of operation / setting such as timer reservation.

【００３７】また、変更元のチャンネル（上記実施例で
は”２８”チャンネル）の有局判定ビットを”ＯＦＦ”
することにより、実チャンネルの入れ替えをしたことに
よる選局時の使用者の混乱を防ぐことができる。Also, the locality determination bit of the change source channel (the "28" channel in the above embodiment) is set to "OFF".
By doing so, it is possible to prevent the user from being confused when selecting a channel due to the replacement of the actual channel.

【００３８】さらに、転居や新たな放送局の開設などに
より、新たにチャンネルを追加しなくてはならなくなっ
たときにも、単に有局ビットを”ＯＮ”にするだけで、
並び換えや不必要なメモリへのアクセスなしに、表示チ
ャンネル順にチャンネルアップ・ダウン動作に追加する
ことができる。Further, when a new channel has to be added due to relocation, establishment of a new broadcasting station, etc., simply turning on the occupied bit turns ON.
It can be added to the channel up / down operation in the order of display channels without rearrangement or unnecessary access to the memory.

【００３９】[0039]

【発明の効果】以上の通り、本発明によれば、表示チャ
ンネル変更時にソーティング動作が伴わないので、メモ
リに対して、必要以上に書き込み動作を行わないので
（各チャンネルのデータを何度も書き換えないため）、
メモリの信頼性向上につながる。As described above, according to the present invention, since the sorting operation is not performed when the display channel is changed, the writing operation is not performed more than necessary on the memory (the data of each channel is rewritten many times). No)
This leads to improved memory reliability.

【００４０】また、表示の入れ替え、追加時に、処理時
間（ソーティング処理時間およびメモリへのアクセス時
間）がかからない。Further, when the display is replaced or added, processing time (sorting processing time and memory access time) is not required.

【００４１】さらに、表示入れ替え手段により、同じ表
示チャンネルが決して２つ存在しないため、以降の操作
（タイマー予約や選局動作）で使用者が混乱を起こすこ
ともない。Further, since two identical display channels never exist due to the display switching means, the user will not be confused by subsequent operations (timer reservation or channel selection operation).

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明を実施した選局装置のブロック図であ
る。FIG. 1 is a block diagram of a channel selection device embodying the present invention.

【図２】本発明の選局プリセット方法を説明するための
メモリマップを示す図である。FIG. 2 is a diagram showing a memory map for explaining a channel selection preset method of the present invention.

【図３】本発明の選局プリセット方法を説明するための
メモリマップを示す図である。FIG. 3 is a diagram showing a memory map for explaining a channel selection preset method of the present invention.

【図４】本発明の選局プリセット方法を説明するための
メモリマップを示す図である。FIG. 4 is a diagram showing a memory map for explaining a channel selection preset method of the present invention.

【図５】従来の選局プリセット方法を説明するためのメ
モリマップを示す図である。FIG. 5 is a diagram showing a memory map for explaining a conventional tuning selection method.

【図６】従来の選局プリセット方法を説明するためのメ
モリマップを示す図である。FIG. 6 is a diagram showing a memory map for explaining a conventional channel selection preset method.

【図７】従来の選局プリセット方法を説明するためのメ
モリマップを示す図である。FIG. 7 is a diagram showing a memory map for explaining a conventional channel selection preset method.

【図８】従来の選局プリセット方法を説明するためのメ
モリマップを示す図である。FIG. 8 is a diagram showing a memory map for explaining a conventional tuning selection method.

【符号の説明】[Explanation of symbols]

１ チューナ ２ 局部発振器 ４ プリスケーラ ５ プログラマブルカウンタ ６ 位相比較器 ７ チャージポンプ ８ 基準発振器 ９ 分周器 １０ バンドドライブ １１ マイクロプロセッシングユニット １２ バンドスイッチ １３ アップ・ダウンスイッチ １６ 表示器 １７ メモリ DESCRIPTION OF SYMBOLS 1 Tuner 2 Local oscillator 4 Prescaler 5 Programmable counter 6 Phase comparator 7 Charge pump 8 Reference oscillator 9 Divider 10 Band drive 11 Microprocessing unit 12 Band switch 13 Up / down switch 16 Display 17 Memory

Claims (2)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 表示チャンネルをそれぞれメモリアドレ
スのアドレス番号に一対一に対応づける第１のステップ
と、 前記メモリアドレスの番号に一致するように実チャンネ
ルデータを対応づける第２のステップと、 前記各実チャンネルデータに対応して有局判定ビットを
設定する第３のステップの各ステップにより設定された
書換え可能なメモリを備え、 第２のステップで第１のメモリアドレスに設定された実
チャンネルデータ（第１実チャンネルデータ）を他の実
チャンネルデータ（第２実チャンネルデータ）に変更す
ると、該第２実チャンネルデータと同一実チャンネルデ
ータが格納された第２のメモリアドレスの実チャンネル
データを前記第１実チャンネルデータに変更するように
した選局プリセット方法。A first step of associating each display channel with an address number of a memory address on a one-to-one basis; a second step of associating real channel data so as to match the memory address number; A rewritable memory set in each step of the third step of setting the occupancy determination bit corresponding to the actual channel data is provided. In the second step, the real channel data set in the first memory address ( When the first real channel data) is changed to another real channel data (second real channel data), the real channel data of the second memory address storing the same real channel data as the second real channel data is changed to the second real channel data. Channel selection preset method that changes to 1 real channel data. 【請求項２】 前記実チャンネル変更時において、第３
のステップで設定された前記第２のメモリアドレスに対
応する有局判定ビットをＯＦＦにするようにした請求項
１に記載の選局プリセット方法。2. When the actual channel is changed, a third
2. The channel selection preset method according to claim 1, wherein the station determination bit corresponding to the second memory address set in the step is turned off.