JP2956124B2 - Waveform generator - Google Patents
Waveform generatorInfo
- Publication number
- JP2956124B2 JP2956124B2 JP2117553A JP11755390A JP2956124B2 JP 2956124 B2 JP2956124 B2 JP 2956124B2 JP 2117553 A JP2117553 A JP 2117553A JP 11755390 A JP11755390 A JP 11755390A JP 2956124 B2 JP2956124 B2 JP 2956124B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- waveform
- output
- selector
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Description
【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、波形発生装置に関するものであり、詳しく
は、出力波形の切換の改善に関するものである。DETAILED DESCRIPTION OF THE INVENTION <Industrial Application Field> The present invention relates to a waveform generator, and more particularly, to an improvement in switching output waveforms.
〈従来の技術〉 波形発生装置を用いて測定を行うのにあたって、複数
種類の波形を連続的に切り換えて測定対象物に与えたい
場合がある。<Conventional Technology> In performing measurement using a waveform generator, there are cases in which a plurality of types of waveforms are desired to be continuously switched and applied to an object to be measured.
このような目的に適合するものとして、従来から第４
図〜第６図に示すような構成の装置が提案されている。Conventionally, the fourth
An apparatus having a configuration as shown in FIGS. 6 to 6 has been proposed.
第１従来例 第４図において、複数個の波形メモリ１にはそれぞれ
異なる出力波形A,B,C,…に対応した波形データが格納さ
れ、これら各波形メモリ１には波形データを読み出すた
めにアドレス発生部２から共通のアドレスが加えられて
いる。各波形メモリ１から読み出された波形データはそ
れぞれ対応するマルチプレクサ３に加えられてＮ倍の高
速波形データに変換される。各マルチプレクサ３の出力
データはそれぞれ対応するD/A変換器４に加えられてア
ナログ出力波形A,B,C,…に変換される。各D/A変換器４
の出力波形A,B,C,…は切換スイッチ５の対応する固定接
点に加えられている。この切換スイッチ５の可動接点は
コントロール部６により外部信号に同期して切り換えら
れる。First Conventional Example In FIG. 4, a plurality of waveform memories 1 store waveform data corresponding to different output waveforms A, B, C,..., Respectively. A common address is added from the address generator 2. The waveform data read from each waveform memory 1 is applied to the corresponding multiplexer 3 and converted into N-times high-speed waveform data. The output data of each multiplexer 3 is applied to a corresponding D / A converter 4 and converted into analog output waveforms A, B, C,. Each D / A converter 4
Are applied to the corresponding fixed contacts of the changeover switch 5. The output waveforms A, B, C,. The movable contact of the changeover switch 5 is switched by the control unit 6 in synchronization with an external signal.
これにより、出力端子７には切換スイッチ５の切り換
えに応じて複数種類の波形が選択的に出力されることに
なる。As a result, a plurality of types of waveforms are selectively output to the output terminal 7 according to the switching of the changeover switch 5.
第２従来例 第５図において、波形メモリ８には複数種類の波形デ
ータA,B,C,…が格納され、この波形メモリ８には波形デ
ータを読み出すためのアドレスがアドレス発生部９から
加えられている。アドレス発生部９はコントロール部10
に加えられる外部信号に同期して所望の波形データが格
納されている領域をアクセスするようにアドレスを切り
換えて出力する。波形メモリ８から読み出された波形デ
ータはマルチプレクサ11に加えられてＮ倍の高速波形デ
ータに変換される。マルチプレクサ11の出力データはD/
A変換器12に加えられてアナログ出力波形に変換され、
出力端子13に出力される。Second Conventional Example In FIG. 5, a plurality of types of waveform data A, B, C,... Are stored in a waveform memory 8, and an address for reading out the waveform data is added from an address generator 9 to the waveform memory 8. Have been. The address generator 9 is a control unit 10
The address is switched and output so as to access an area in which desired waveform data is stored in synchronization with an external signal applied to the device. The waveform data read from the waveform memory 8 is applied to the multiplexer 11 and converted into N-times high-speed waveform data. The output data of multiplexer 11 is D /
A is applied to the A converter 12 and converted into an analog output waveform.
Output to the output terminal 13.
第３従来例 第６図において、第４図と同一部分には同一符号を付
けている。第６図では、各マルチプレクサ３の出力デー
タはデータセレクタ14に加えられている。データセレク
タ14はコントロール部15に加えられる外部信号に同期し
て所望のマルチプレクサ３の出力データを選択してD/A
変換器16に出力する。これにより、出力端子17にはデー
タセレクタ14の選択に応じて複数種類の波形が出力され
ることになる。Third Conventional Example In FIG. 6, the same parts as those in FIG. 4 are denoted by the same reference numerals. In FIG. 6, the output data of each multiplexer 3 is applied to a data selector 14. The data selector 14 selects desired output data of the multiplexer 3 in synchronization with an external signal applied to the control unit 15 and performs D / A
Output to converter 16. As a result, a plurality of types of waveforms are output to the output terminal 17 in accordance with the selection of the data selector 14.
〈発明が解決しようとする課題〉 しかし、第１従来例によれば、切換スイッチ５の切換
動作に起因する時間遅れがある（例えばリレーを用いて
もmsオーダーは発生する）ことから、出力端子７に出力
される信号波形にスパイクが発生したり、出力信号が不
連続になってしまうという問題がある。<Problems to be Solved by the Invention> However, according to the first conventional example, there is a time delay due to the switching operation of the changeover switch 5 (for example, even if a relay is used, the ms order occurs). There is a problem that a spike occurs in the signal waveform output to the output signal 7 and the output signal becomes discontinuous.
一方、第２従来例によれば、マルチプレクサでデータ
を高速化していることから、メモリのアドレスの切り換
えは各波形データの終りでしか行えず、高速に任意の時
点で行うことはできない。On the other hand, according to the second conventional example, since the data is speeded up by the multiplexer, the address of the memory can be switched only at the end of each waveform data, and cannot be rapidly performed at any time.
さらに、第３従来例によれば、高速に任意の時点で切
り換えられるものの、D/A変換器の後段にはフィルタ，
アンプ，アッテネータなどが接続されることから、D/A
変換器16から出力される出力信号はこれら後段に接続さ
れる回路要素が共通に使用できる信号に制限されること
になり、出力信号の種類の自由度が低くなる。Further, according to the third conventional example, although switching can be performed at an arbitrary time at high speed, a filter,
Since an amplifier and attenuator are connected, D / A
The output signal output from the converter 16 is limited to a signal that can be commonly used by the circuit elements connected at the subsequent stages, and the degree of freedom of the type of the output signal is reduced.
本発明は、これらの点に着目したものであり、その目
的は、複数種類の波形が高速で連続した波形として任意
の時点で切り換えながら出力できる波形発生装置を提供
することにある。The present invention focuses on these points, and an object of the present invention is to provide a waveform generator that can output a plurality of types of waveforms as high-speed continuous waveforms while switching them at any time.
〈課題を解決するための手段〉 本発明の波形発生装置は、 任意の波形データが格納された複数個の波形メモリ
と、 これら波形メモリから波形データを読み出すためのア
ドレスを各波形メモリに共通に与えるアドレス発生部
と、 クロック信号に基づいて、前記各波形データを高速化
する複数個のマルチプレクサと、 一方の入力端子は対応するマルチプレクサから読み出
される波形データが入力され、他方の入力端子には0Vに
相当する基準データが共通に入力された複数個のデータ
セレクタと、 これらデータセレクタから選択的に波形メモリの波形
データが出力されるように制御するセレクタ制御部と、 各データセレクタから出力されるデータを個別にアナ
ログ信号に変換する複数個のD/A変換器と、 これら各D/A変換器の出力信号を加算する加算器と、 各部に共通のクロックを与えるクロック発生部、 とで構成されたことを特徴とする。<Means for Solving the Problems> The waveform generator of the present invention comprises a plurality of waveform memories in which arbitrary waveform data is stored, and an address for reading out the waveform data from these waveform memories being shared by each waveform memory. A plurality of multiplexers for accelerating each of the waveform data based on a clock signal; one input terminal receiving waveform data read from the corresponding multiplexer; and the other input terminal receiving 0 V A plurality of data selectors to which reference data corresponding to the data are input in common; a selector control unit that controls the waveform data of the waveform memory to be selectively output from the data selectors; A plurality of D / A converters that individually convert data into analog signals, and a process for adding the output signals of each of these D / A converters And a clock generation unit for providing a common clock to each unit.
〈作用〉 各D/A変換器にはそれぞれに対応したデータセレクタ
から所望の波形データまたは0Vに相当する基準データが
入力されてアナログ信号に変換され、これらアナログ信
号は加算器で加算されて出力端子に出力される。<Operation> Desired waveform data or reference data corresponding to 0 V is input to each D / A converter from the corresponding data selector and converted into analog signals. These analog signals are added by an adder and output. Output to terminal.
これにより、基準データが選択された系統の出力信号
は0Vになることから出力波形に実質的な影響を与えるこ
とはなく、波形データが選択された系統の出力波形が加
算されて出力されることになる。そして、各回路は共通
のクロックで駆動されるので、出力波形は連続したもの
になる。As a result, since the output signal of the system in which the reference data is selected becomes 0 V, there is no substantial effect on the output waveform, and the output waveform of the system in which the waveform data is selected is added and output. become. Since each circuit is driven by a common clock, the output waveform becomes continuous.
〈実施例〉 以下、図面を用いて本発明の実施例を詳細に説明す
る。<Example> Hereinafter, an example of the present invention will be described in detail with reference to the drawings.
第１図は本発明の原理説明図であり、第４図と同一部
分には同一符号を付けている。図において、波形メモリ
１にはそれぞれ任意の波形データが格納されていて、こ
れら波形メモリ１には波形データを読み出すためのアド
レスがアドレス発生部２から共通に与えられる。各波形
メモリ１から読み出される波形データは対応するデータ
セレクタ18の一方の入力端子に入力される。各データセ
レクタ18の他方の入力端子には出力信号の0Vに相当する
基準データが共通に入力される。これらデータセレクタ
18は、外部信号に従って選択的に波形メモリ１の波形デ
ータを出力するようにセレクタ制御部19で制御される。
各データセレクタ18から出力されるデータは個別にD/A
変換器４に加えられてアナログ信号に変換される。これ
ら各D/A変換器４の出力信号は加算器20に加えられて加
算される。この加算器20の出力信号はアンプ21を介して
出力端子22に出力される。これら各部にはクロック発生
部23から共通のクロックが与えられていて、一定のタイ
ミングで同期しながら動作する。FIG. 1 is a view for explaining the principle of the present invention, and the same parts as those in FIG. In the figure, arbitrary waveform data is stored in a waveform memory 1, and an address for reading out the waveform data is given to these waveform memories 1 in common from an address generator 2. The waveform data read from each waveform memory 1 is input to one input terminal of the corresponding data selector 18. Reference data corresponding to 0V of the output signal is commonly input to the other input terminal of each data selector 18. These data selectors
The selector 18 is controlled by the selector controller 19 so as to selectively output the waveform data of the waveform memory 1 according to an external signal.
Data output from each data selector 18 is individually D / A
The signal is applied to the converter 4 and converted into an analog signal. The output signals of these D / A converters 4 are added to an adder 20 and added. The output signal of the adder 20 is output to the output terminal 22 via the amplifier 21. These units are supplied with a common clock from the clock generation unit 23, and operate synchronously at a fixed timing.
第２図は本発明の一実施例を示す構成説明図であって
２系統1,2の波形を切り換える装置の例を示したもので
あり、第１図および第４図と同一部分には同一符号を付
けている。第２図において、クロック発生部23のクロッ
ク出力は直接各系統のマルチプレクサ3,D/A変換器4,セ
レクタ制御部19に加えられるとともに、分周部24で1/N
に分周されて各波形メモリ１およびアドレス発生部２に
加えられている。マルチプレクサ３は波形メモリ１から
読み出される波形データをクロック発生部23から加えら
れるクロックに従ってＮ倍に高速化する。FIG. 2 is a structural explanatory view showing one embodiment of the present invention and shows an example of a device for switching the waveforms of two systems 1 and 2, and the same parts as those in FIGS. 1 and 4 are the same. The sign is attached. In FIG. 2, the clock output of the clock generator 23 is directly applied to the multiplexer 3, the D / A converter 4, and the selector controller 19 of each system.
And is applied to each waveform memory 1 and address generator 2. The multiplexer 3 speeds up the waveform data read from the waveform memory 1 by N times according to the clock applied from the clock generator 23.
第３図は第２図の動作を説明するタイミングチャート
である。（ａ）に示すクロック発生部23の出力は分周部
24に加えられて（ｂ）に示すようにＮ＝８に分周され
る。アドレス発生部２から出力されるアドレスは（ｃ）
に示すように分周部24の出力の立ち上がりタイミングに
同期して更新される。このアドレス発生部２から出力さ
れるアドレスに従って、一方の系統１の波形メモリの出
力データは（ｄ）に示すように「Ａ」，「Ｂ」の順に更
新され、他方の系統２の波形メモリの出力データは
（ｅ）に示すように「Ｃ」，「Ｄ」の順に更新される。
第１系統の波形メモリから出力される「Ａ」，「Ｂ」の
波形データは第１系統のマルチプレクサに加えられて
（ｆ）に示すように「A1〜A8」，「B1〜B8」として８倍
に高速化され、第２系統の波形メモリから出力される
「Ｃ」，「Ｄ」の波形データは第２系統のマルチプレク
サに加えられて（ｇ）に示すように「C1〜C8」，「D1〜
D8」として８倍に高速化される。一方、セレクタ制御部
19は（ａ）に示すクロックとは非同期に加えられる
（ｈ）に示す外部信号に従って（ｉ），（ｊ）に示すよ
うな各系統のデータセレクタ18を相補的に駆動するため
の制御信号を出力する。ここで、各データセレクタ18は
（ａ）に示すクロックに同期してデータの切換を行うよ
うにする。第３図の場合、各データセレクタ18はＬアク
ティブに設定されているので、第１系統のデータセレク
タを駆動する制御信号がＬレベルの区間は第１系統では
データセレクタからD/A変換器にマルチプレクサの出力
データが出力されて第２系統ではデータセレクタからD/
A変換器に0Vの基準データが出力され、第２系統のデー
タセレクタを駆動する制御信号がＬレベルの区間は第２
系統ではデータセレクタからD/A変換器にマルチプレク
サの出力データが出力されて第１系統ではデータセレク
タからはD/A変換器に0Vの基準データが出力される。こ
れら各系統のD/A変換器４の出力信号は加算器20に加え
られて加算されるが、0Vの基準データのアナログ変換出
力は0Vになるので、結果的には（ｋ）に示すように他方
の系統のマルチプレクサの出力データのアナログ変換出
力が加算出力となる。すなわち、第３図の場合には、
「A1,A2」，「C3〜C8,D1」，「B2〜B6」の順序で波形の
切換が行われることになる。FIG. 3 is a timing chart for explaining the operation of FIG. The output of the clock generator 23 shown in FIG.
In addition, the frequency is divided by N = 8 as shown in FIG. The address output from the address generator 2 is (c)
Is updated in synchronization with the rising timing of the output of the frequency divider 24 as shown in FIG. In accordance with the address output from the address generator 2, the output data of the waveform memory of one system 1 is updated in the order of "A" and "B" as shown in FIG. The output data is updated in the order of "C" and "D" as shown in (e).
The waveform data of "A" and "B" output from the waveform memory of the first system are applied to the multiplexer of the first system, and as shown in (f) as "A1 to A8" and "B1 to B8". The waveform data of "C" and "D" output from the waveform memory of the second system, which is twice as fast, is added to the multiplexer of the second system, and "C1 to C8" and "C8" as shown in FIG. D1 ~
D8 ”is 8 times faster. Meanwhile, the selector control unit
Reference numeral 19 denotes a control signal for complementarily driving the data selectors 18 of each system as shown in (i) and (j) in accordance with an external signal shown in (h) which is asynchronously applied to the clock shown in (a). Output. Here, each data selector 18 switches data in synchronization with the clock shown in FIG. In the case of FIG. 3, since each data selector 18 is set to L active, the section in which the control signal for driving the first system data selector is at the L level is from the data selector to the D / A converter in the first system. The output data of the multiplexer is output.
The 0V reference data is output to the A converter, and the control signal for driving the data selector of the second system is at the L level in the second period.
In the system, the output data of the multiplexer is output from the data selector to the D / A converter, and in the first system, the data selector outputs the reference data of 0 V to the D / A converter. The output signals of the D / A converters 4 of these systems are added to the adder 20 and added. Since the analog conversion output of the reference data of 0 V becomes 0 V, as a result, as shown in (k). Then, the analog conversion output of the output data of the multiplexer of the other system becomes the addition output. That is, in the case of FIG.
The waveforms are switched in the order of “A1, A2”, “C3 to C8, D1”, and “B2 to B6”.
このように構成することにより、波形データの切換を
機械的な接点を用いることなく電気的に行っているの
で、従来の機械的な接点のような大きな時間遅れを伴う
ことなく高速切換が行える。With this configuration, since the switching of the waveform data is performed electrically without using a mechanical contact, high-speed switching can be performed without a large time delay unlike a conventional mechanical contact.
また、波形データの切換を波形メモリの出力データを
高速化した後に行っているので、任意の時点でクロック
に同期した状態で切り換えることができる。Further, since the switching of the waveform data is performed after the output data of the waveform memory is speeded up, the switching can be performed at an arbitrary time in a state synchronized with the clock.
また、各系統の出力をD/A変換器でアナログ信号に変
換した後に加算しているので、各系統毎に個別に出力さ
れる波形の特性に応じたフィルタ，アンプ，アッテネー
タなどを接続することができ、装置構成の自由度は高く
なる。In addition, since the output of each system is converted into an analog signal by a D / A converter and then added, it is necessary to connect filters, amplifiers, attenuators, etc., according to the characteristics of the waveform output individually for each system. And the degree of freedom of the device configuration is increased.
また、共通したクロックで波形データを切り換えてい
るので、出力波形は必ず連続したものになる。In addition, since the waveform data is switched by the common clock, the output waveform always becomes continuous.
なお、第２図では２系統の出力波形を選択的に切り換
える例を説明したが、３系統以上を選択的に切り換える
ことも可能である。その場合、同時に複数系統の出力波
形を加算することもできる。Although FIG. 2 illustrates an example in which the output waveforms of two systems are selectively switched, it is also possible to selectively switch three or more systems. In that case, output waveforms of a plurality of systems can be added simultaneously.
〈発明の効果〉 以上説明したように、本発明によれば、複数種類の波
形が高速で連続した波形として任意の時点で切り換えな
がら出力できる波形発生装置が実現できる。<Effects of the Invention> As described above, according to the present invention, it is possible to realize a waveform generator that can output a plurality of types of waveforms as continuous waveforms at high speed while switching them at any time.
第１図は本発明の原理説明図、第２図は本発明の一実施
例を示す構成説明図、第３図は第２図の動作を説明する
タイミングチャート、第４図〜第６図はそれぞれ従来の
装置の構成説明図である。 １…波形メモリ、２…アドレス発生部、４…D/A変換
器、18…データセレクタ、19…セレクタ制御部、20…加
算器、23…クロック発生部。1 is a diagram illustrating the principle of the present invention, FIG. 2 is a diagram illustrating the configuration of an embodiment of the present invention, FIG. 3 is a timing chart illustrating the operation of FIG. 2, and FIGS. It is a structural explanatory view of a conventional device. DESCRIPTION OF SYMBOLS 1 ... Waveform memory, 2 ... Address generation part, 4 ... D / A converter, 18 ... Data selector, 19 ... Selector control part, 20 ... Adder, 23 ... Clock generation part.
Claims (1)
形メモリと、 これら波形メモリから波形データを読み出すためのアド
レスを各波形メモリに共通に与えるアドレス発生部と、 クロック信号に基づいて、前記各波形データを高速化す
る複数個のマルチプレクサと、 一方の入力端子は対応するマルチプレクサから読み出さ
れる波形データが入力され、他方の入力端子には0Vに相
当する基準データが共通に入力された複数個のデータセ
レクタと、 これらデータセレクタから選択的に波形メモリの波形デ
ータが出力されるように制御するセレクタ制御部と、 各データセレクタから出力されるデータを個別にアナロ
グ信号に変換する複数個のD/A変換器と、 これら各D/A変換器の出力信号を加算する加算器と、 各部に共通のクロックを与えるクロック発生部、 とで構成されたことを特徴とする波形発生装置。A plurality of waveform memories storing arbitrary waveform data; an address generation unit for giving an address for reading waveform data from the waveform memories to each waveform memory in common; A plurality of multiplexers for speeding up each of the waveform data, a plurality of multiplexers having one input terminal receiving waveform data read from the corresponding multiplexer and the other input terminal commonly receiving reference data equivalent to 0V; Data selectors, a selector control unit that controls the waveform data of the waveform memory to be selectively output from the data selectors, and a plurality of data converters that individually convert the data output from each data selector into analog signals. A D / A converter, an adder for adding the output signals of these D / A converters, and a clock for providing a common clock to each unit. Click generator, waveform generator, characterized in that it consists of and.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2117553A JP2956124B2 (en) | 1990-05-09 | 1990-05-09 | Waveform generator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2117553A JP2956124B2 (en) | 1990-05-09 | 1990-05-09 | Waveform generator |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0414901A JPH0414901A (en) | 1992-01-20 |
| JP2956124B2 true JP2956124B2 (en) | 1999-10-04 |
Family
ID=14714664
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2117553A Expired - Fee Related JP2956124B2 (en) | 1990-05-09 | 1990-05-09 | Waveform generator |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2956124B2 (en) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19680782C2 (en) * | 1995-07-26 | 2002-11-21 | Advantest Corp | High speed pattern generation method and high speed pattern generator using this method |
| WO2001004732A1 (en) * | 1999-07-12 | 2001-01-18 | Advantest Corporation | Waveform generator and test apparatus |
| JP4696920B2 (en) * | 2006-01-13 | 2011-06-08 | 横河電機株式会社 | DDS signal generator |
| JP4951378B2 (en) * | 2007-03-20 | 2012-06-13 | 株式会社アドバンテスト | Waveform generator and test equipment |
| CN102520760B (en) * | 2011-12-20 | 2014-09-03 | 北京航天测控技术有限公司 | Processor for arbitrary waveform generating system |
| CN106625674B (en) * | 2016-12-29 | 2019-09-27 | 北京光年无限科技有限公司 | A kind of command processing method and robot for robot |
-
1990
- 1990-05-09 JP JP2117553A patent/JP2956124B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0414901A (en) | 1992-01-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5813864B2 (en) | Logic signal observation device | |
| WO1986004176A1 (en) | Apparatus for interpolating video data | |
| JP2956124B2 (en) | Waveform generator | |
| US5381045A (en) | Circuit for AC voltage application in synchronism with pattern signal generator | |
| JPH02304370A (en) | Waveform display device | |
| JPH0315372B2 (en) | ||
| JP3100907B2 (en) | Analog signal delay circuit | |
| JPS61114351A (en) | Memory controller | |
| JPH04373002A (en) | Programmable controller | |
| JPH01130199A (en) | Voice signal switch | |
| JPS62237896A (en) | Counter data controller | |
| JP2847887B2 (en) | Programmable scanner | |
| JPH03102278A (en) | Method of controlling nmr device in real time | |
| JPH01197666A (en) | Analog/digital converter | |
| JPH08202618A (en) | Memory control circuit | |
| JPS63204984A (en) | Signal conversion processing circuit | |
| JP2555293B2 (en) | Audio signal delay device | |
| JPS6376199A (en) | Analog memory circuit | |
| JPH04102080U (en) | waveform generator | |
| JPS61125700A (en) | Measuring input unit | |
| JPH03105397A (en) | Memory control device | |
| JPH02121507A (en) | Waveform generating device | |
| JPH04186938A (en) | Digital signal conversion system | |
| JPH05235770A (en) | D/a converter | |
| JPS60186944A (en) | Information processing system |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |