JP2954386B2 - 電子機器の製造方法 - Google Patents

電子機器の製造方法

Info

Publication number
JP2954386B2
JP2954386B2 JP3129610A JP12961091A JP2954386B2 JP 2954386 B2 JP2954386 B2 JP 2954386B2 JP 3129610 A JP3129610 A JP 3129610A JP 12961091 A JP12961091 A JP 12961091A JP 2954386 B2 JP2954386 B2 JP 2954386B2
Authority
JP
Japan
Prior art keywords
substrate
liquid crystal
film
aluminum
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3129610A
Other languages
English (en)
Other versions
JPH04226424A (ja
Inventor
寿 進藤
潤 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP3129610A priority Critical patent/JP2954386B2/ja
Publication of JPH04226424A publication Critical patent/JPH04226424A/ja
Application granted granted Critical
Publication of JP2954386B2 publication Critical patent/JP2954386B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Liquid Crystal (AREA)
  • Chemical Vapour Deposition (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶表示素子、光電変換
装置等の電子機器に関し、さらに詳しくは、電極以外の
金属領域を有する装置の製造方法に関するものである。
【0002】
【従来の技術】従来例として、液晶表示素子を例に挙げ
て説明する。平行な上下の基板に直交するようにして
透明電極が形成され、この2枚の基板の間に電気光学的
変調材料としてTN(twist mematic)液
晶や強誘電性液晶等を狭持してなる構造の時分割駆動型
液晶素子(通称、単純マトリクス方式という)、或いは
それぞれの表示画素ごとに薄膜トランジスター(通
称、TFT)やダイオード等のスイッチング素子を設け
たアクティブマトリクス駆動型液晶素子(通称、アクテ
ィブマトリクス方式という)が用いられている。
【0003】このようなパネル構成において、カラー表
示する為には、上記一対の基板の一方の基板上の液晶表
示面に赤、緑、青の色彩を有する透過型のカラーフィル
ターを配置することが必要である。さらにそれぞれの画
素の間のカラーフィルターの形成されていない部分には
迷光を避けるために遮光層を設けることが望ましい。
【0004】従来の液晶表示素子における上記遮光層の
形成の一例を図1を用いて説明する。図中、符号21は
一対の透明基板のうち一方の透明基板であり、この透明
基板21の上には第1の透明電極層22が形成されてい
る。前記第1の透明電極層22の上には、青色着色層2
3a−緑色着色層23b−赤色着色層23cが順次繰り
返し配列してなるフィルター層が形成されている。この
構成において、遮光層の形成は、Al,Cr等の金属膜
(遮光層)24を着色層23a,23b,23cの下層
に形成するか(図示)、または上層に形成する(不図
示)。あるいは、図示しないで説明するが、着色層の
赤,緑,青の3色を遮光層の部分で重ねる、あるいはポ
リビニルアルコール等の高分子膜を染料で染色するタイ
プのフィルターにおいては黒色の着色層を形成すること
により行なわれている。
【0005】ところで、上述の遮光層の形成方法におい
ては、いずれもフィルター層(着色層)と遮光層(金属
膜)の位置合わせが必要であるため、重なりあう部分が
でてしまう。これにより画素の開口率の低下、あるいは
強誘電性液晶を用いた場合などは、その段差部分から液
晶の配向に欠陥が発生することがある。
【0006】このような位置合わせの問題は図1のよう
に平面的に区画する為の遮光層に限らず、半導体基体の
主面側に光トランジスタ等の素子を形成し、この上に設
けられる配線層等を介してその上に遮光層を設けるよう
な立体的な遮光層構造であっても同じである。
【0007】また液晶表示素子用のスペーサあるいは密
着型イメージセンサ等の原稿に接触可能なマイクロシー
トガラス等の保護層をセンサ部より一定の距離に保つス
ペーサ等についても、その位置決めが、素子が均一な平
面性を保てるか否かを決定する。
【0008】次に、従来の液晶表示素子において、一対
の基板間距離を一定に保つスペーサに関して生じている
問題を説明する。
【0009】液晶パネルを製造するには、図3に示すよ
うに、まず、第1のガラス基板51の上に薄膜素子52
を形成する。その後、シール部印刷53を行い、第1の
ガラス基板51の上にスペーサー54の散布を行った
後、透明対向電極22と液晶配向膜56を設けた第2の
ガラス基板21を第1のガラス基板51と接着し、さら
に液晶58を封入する。
【0010】前記薄膜素子52は、具体的には、例え
ば、図3に示すような薄膜トランジスタである。この薄
膜トランジスタの構成を示す図3において、符号56は
液晶配向膜、59はゲート電極、60はゲート絶縁膜、
61は半導体層、62は低抵抗半導体層、63はドレイ
ン電極、64はソース電極、65は表示画素電極、66
はシリコン窒化膜(無機保護膜)、67はポリイミド膜
(有機保護膜)、68は遮光層、69は有機保護膜をそ
れぞれ示すものである。このような構成の薄膜トランジ
スタ、すなわち、薄膜素子52が第1のガラス基板51
の上に形成された後、前記したように、シール部印刷5
3を行い、第1のガラス基板51の上にスペーサー54
の散布を行い、この第1のガラス基板51に対して、透
明対向電極22と液晶配向膜56を設けた第2のガラス
基板21を形成して第1のガラス基板51に接着し、最
後に液晶58を封入して液晶パネルを得る。
【0011】ところで、上記従来例では、スペーサーの
位置が制御されずにランダムに配置されている。そのた
め、薄膜素子52の上に配置されたスペーサー54に液
晶58を封入する時の圧力が加わると、薄膜素子52の
保護膜がスペーサー54によって破壊されることが出来
し、それによって薄膜素子の特性不良が生じ、液晶パネ
ルの歩留りが低下する欠点があった。
【0012】
【発明が解決しようとする課題】本発明は、上記技術課
題に鑑みてなされたもので、位置決めを必要とするよう
な遮光部材あるいはスペーサ等の電極以外の機能部材を
もつ電子機器の組立精度を向上させることを主なる目的
とするものである。
【0013】
【課題を解決するための手段】前記課題を解決するため
に、本発明の請求項1にかかる電子機器の製造方法は、
一対の基板間に配されるスペーサーとしてアルミニウム
を主成分とする金属からなる金属部材を用いる電子機器
の製造方法において、前記一対の基板のうち一方の基板
の電子供与性の表面上に、開口部を有する絶縁膜を形成
する工程と、前記開口部から露出した電子供与性の表面
上に、アルキルアルミニウムハイドライドのガスと水素
ガスとを利用したCVD法により、前記アルミニウムを
主成分とする金属を選択的に堆積する工程と、を含むこ
とを特徴とする。また、本発明の請求項2にかかる電子
機器の製造方法は、前記請求項1の製造方法において、
前記電子供与性の表面が薄膜素子の配線からなることを
特徴とする。また、本発明の請求項3にかかる電子機器
の製造方法は、前記請求項1の製造方法において、前記
アルキルアルミニウムハイドライドがジメチルアルミニ
ウムハイドライドであることを特徴とする。また、本発
明の請求項4にかかる電子機器の製造方法は、前記請求
項1の製造方法において、前記スペーサーとしての前記
金属部材の表面に無機絶縁膜を形成する工程を含むこと
を特徴とする。
【0014】
【0015】
【0016】
【0017】
【0018】
【0019】
【0020】前記各製造方法において、前記アルキルア
ルミニウムハイドライドがジメチルアルミニウムハイド
ライドであることが好ましい。
【0021】
【作用】本発明によれば、単結晶Alを電極以外の機能
性部材として用いることにより各種電子機器に必要とさ
れる高精度な位置決めが可能となる。なぜなら、単結晶
Alはヒロックがほとんどなく、応力が強く、かつSi
等と共晶反応による悪影響を発生しにくいので物理的な
経時変化が小さいからである。
【0022】また、アルキルアルミニウムハイドライド
と水素とを利用したCVD法によればAlを主成分とす
る金属が非常に微細な部分であっても電子供与性の基体
表面に選択的に堆積するので容易に再現性に優れたセル
フアラインプロセスを達成できる。
【0023】さらに、本発明によれば、アルミニウムを
主成分とする金属の選択的化学気相成長法を用いて、薄
膜素子の配線上に平面性、耐久性に優れた金属堆積層を
形成することにより、電子機器である液晶パネルにおい
て、位置制御された良好な特性のスペーサーを液晶パネ
ルの基板上に形成することができ、それによりスペーサ
ーは液晶封入時等にかかる圧力に充分に耐えることがで
き、スペーサー不良によって薄膜素子の特性に不良が発
生するのを防止することができ、液晶パネルの歩留りを
向上させることができる。
【0024】
【実施例】本発明の好適な実施態様例は、単結晶Alの
良好な特性を利用し、このアルミニウムを、電子機器に
おいて、電流を流す電極ではなく遮光部材あるいはスペ
ーサといった機能性部材として利用するものである。
【0025】その為にアルキルアルミニウムハイドライ
ドのガスと水素ガスとを利用したCVD法によれば電子
供与性の基体表面のみにAlを主成分とする金属、すな
わち、純アルミニウム、他の原子を含むアルミニウム,
アルミニウム合金等が堆積し、この堆積膜は良好な平面
性、耐久性を有することから極めて優れた機能性部材と
して作用する。アルキルアルミニウムハイドライドとし
てはAl(CH32H(ジメチルアルミニウムハイド
ライド:DMAH)やAl(CH3 )H2 (モノメチル
アルミニウムハイドライド:MMAH)があり、とりわ
けDMAHが好ましい。
【0026】また、電子供与性の材料とは基体中に自由
電子が存在しているか、もしくは自由電子を意図的に生
成せしめたかしたもので、基体表面上に付着した原料ガ
ス分子との電子授受により化学反応が促進される表面を
有する材料をいう。例えば一般に金属や半導体がこれに
相当する。また、金属もしくは半導体表面に薄い酸化膜
が存在しているものも基体表面と付着原料分子間で電子
授受により化学反応が生じ得るため、本発明の電子供与
性材料に含まれる。また、同様に表面が絶縁性の材料で
形成されている場合であっても、例えば、α線,β線,
γ線,イオンビームまたは、電子ビーム等の高エネルギ
ービームを照射することにより、高エネルギービーム照
射を受けた絶縁膜表面の物理的構造または、化学的な結
合状態を変化させて基体表面と付着原料分子間で電子授
受により化学反応が生じ得るようにしたものも本発明の
電子供与性材料に含まれる。
【0027】電子供与性材料の具体例としては、P型,
I型,N型の半導体、例えば、III族元素としてのG
a,In,Al等とV族元素としてのP,As,N等と
を組み合わせて成る二元系もしくは三元系もしくはそれ
以上の多元系のIII−V族化合物半導体、または、単
結晶シリコン、非晶質シリコンなどの半導体材料、ある
いは以下に示す金属、合金、シリサイド等であり、例え
ば、タングステン,モリブデン,タンタル,銅,チタ
ン,アルミニウム,チタンアルミニウム,チタンナイト
ライド,アルミニウムシリコン銅,アルミニウムパラジ
ウム,タングステンシリサイド,チタンシリサイド,ア
ルミニウムシリサイド,モリブデンシリサイド,タンタ
ルシリサイド等が挙げられる。
【0028】さらに、絶縁性の材料の例としては高エネ
ルギービーム照射を受け化学的に活性な表面を有する酸
化シリコンや窒化シリコン等が挙げられる。
【0029】これに対して、Alあるいは、Al−Si
が選択的に堆積しない表面を形成する材料、すなわち非
電子供与性材料としては、熱酸化,CVD等により形成
された酸化シリコン,BSG,PSG,BPSG等のガ
ラスまたは酸化膜、熱窒化膜や、プラズマCVD法,減
圧CVD法,ECR−CVD法などにより形成されたシ
リコン窒化膜等の表面で電子授受を起こし難く、安定な
表面を有する絶縁性の材料が挙げられる。
【0030】Al選択堆積の際には直接加熱または間接
加熱により基体の表面温度をアルキルアルミニウムハイ
ドライドの分解温度以上450℃未満に保持することが
好ましく、より好ましくは260℃以上440℃以下が
よい。
【0031】基体を上記温度範囲になるべく加熱する方
法としては直接加熱と間接加熱とがあるが、特に直接加
熱により基体を上記温度に保持すれば高堆積速度で良質
のAl膜を形成することができる。例えば、Al膜形成
時の基体表面温度をより好ましい温度範囲である260
℃〜440℃とした時、300Å〜5000Å/分とい
う抵抗加熱の場合よりも高い堆積速度で良質な膜が得ら
れるのである。このような直接加熱(加熱手段からのエ
ネルギーが直接基体に伝達されて基体自体を加熱する)
の方法としては、例えば、ハロゲンランプ、キセノンラ
ンプ等によるランプ加熱があげられる。また、間接加熱
の方法としては抵抗加熱があり、堆積膜を形成すべき基
体を支持するための堆積膜形成用の空間に配設された基
体支持部材に設けられた発熱体等を用いて行うことが出
来る。
【0032】この方法により電子供与性の表面部分と非
電子供与性の表面部分とが共存する基体にCVD法を適
用すれば電子供与性の基体表面部分にのみ良好な選択性
のもとにAlの単結晶が形成される。このAlは電極/
配線材料として望まれるあらゆる特性に優れたものとな
る。即ち、ヒルロックの発生確率の低減、アロイスパイ
ク発生確率の低減が達成されるのである。
【0033】これは、電子供与性の表面としての半導体
や導電体からなる表面上に良質のAlを選択的に形成で
き、且つそのAlが結晶性に優れているが故に下地のシ
リコン等との共晶反応によるアロイスパイクの形成等が
ほとんどみられないか極めて少ないものと考えらる。
【0034】以上のように電子供与性の表面堆積された
Alは単結晶構造となることを説明したが、このAl−
CVD法によれば以下のようなAlを主成分とする金属
膜をも選択的に堆積でき、その膜質も優れた特性を示す
のである。
【0035】たとえば、アルキルアルミニウムハイドラ
イドのガスと水素とに加えてSiH4 ,Si26 ,S
38 ,Si(CH34 ,SiCl4 ,SiH2
2,SiHCl3 等のSi原子を含むガスや、TiC
4 ,TiBr4 ,Ti(CH34 等のTi原子を含む
ガスや、ビスアセチルアセトナト銅Cu(C57
2 ),ビスジピバロイルメタナイト銅Cu(C1119
22 ,ビスヘキサフルオロアセチルアセトナト銅Cu
(C5 HF622 等のCu原子を含むガスを適宜組
み合わせて導入して混合ガス雰囲気として、例えばAl
−Si,Al−Ti,Al−Cu,Al−Si−Ti,
Al−Si−Cu等の導電材料を選択的に堆積させて電
極を形成してもよい。
【0036】(実験例)以下に、上記Al−CVD法が
優れており、且つそれにより開孔内に堆積したAlがい
かに良質の膜であるかを実験結果をもとに説明する。
【0037】まず基体としてN型単結晶シリコンウエハ
ーの表面を熱酸化して8000ÅのSiO2 を形成し
0.25μm×0.25μm角から100μm×100
μm角の各種口径の開孔をパターニングして下地のSi
単結晶を露出させたものを複数個用意した(サンプル1
−1)。
【0038】これらを以下の条件によるAl−CVD法
によりAl膜を形成した。原料ガスとしてDMAH、反
応ガスとして水素、全圧力を1.5Torr、DMAH
分圧を5.0×10-3Torrという共通条件のもと
で、ハロゲンランプに通電する電力量を調整し直接加熱
により基体表面温度を200℃〜490℃の範囲で設定
し成膜を行った。
【0039】その結果を表1に示す。
【0040】
【表1】
【0041】表1から判るように、直接加熱による基体
表面温度が260℃以上では、Alが開孔内に3000
〜5000Å/分という高い堆積速度で選択的に堆積し
た。
【0042】基体表面温度が260℃〜440℃の範囲
での開孔内のAl膜の特性を調べてみると、炭素の含有
はなく、抵抗率2.8〜3.4μΩcm、反射率90〜
95%、1μm以上のヒロック密度が0〜10であり、
スパイク発生(0.15μm接合の破壊確率)がほとん
どない良好な特性であることが判明した。
【0043】これに対して基体表面温度が200℃〜2
50℃では、膜質は260℃〜440℃の場合に比較し
て若干悪いものの従来技術から見れば相当によい膜であ
るが、堆積速度が1000〜1500Å/分と決して十
分に高いとはいえず、スループットも7〜10枚/Hと
比較的低かった。
【0044】また、基体表面温度が450℃以上になる
と、反射率が60%以下、1μm以上のヒロック密度が
10〜104 cm-2、アロイスパイク発生が0〜30%
となり、開孔内のAl膜の特性は低下した。
【0045】次に上述した方法がコンタクトホールやス
ルーホールといった開孔にいかに好適に用いることがで
きるかを説明する。
【0046】即ち以下に述べる材料からなるコンタクト
ホール/スルーホール構造にも好ましく適用されるので
ある。
【0047】上述したサンプル1−1にAlを成膜した
時と同じ条件で以下に述べるような構成の基体(サンプ
ル)にAl膜を形成した。
【0048】第1の基体表面材料としての単結晶シリコ
ンの上に、第2の基体表面材料としてのCVD法による
酸化シリコン膜を形成し、フォトリソグラフィー工程に
よりパターニングを行い、単結晶シリコン表面を部分的
に吐出させた。
【0049】このときの熱酸化SiO2 膜の膜厚は80
00Å、単結晶シリコンの露出部即ち開口の大きさは
0.25μm×0.25μm〜100μm×100μm
であった。このようにしてサンプル1−2を準備した
(以下このようなサンプルを“CVDSiO2 (以下S
iO2 と略す)/単結晶シリコン”と表記することとす
る)。
【0050】サンプル1−3は常圧CVDによって成膜
したボロンドープの酸化膜(以下BSGと略す)/単結
晶シリコン、サンプル1−4は常圧CVDによって成膜
したリンドープの酸化膜(以下PSGと略す)/単結晶
シリコン、サンプル1−5は常圧CVDによって成膜し
たリンおよびボロンドープの酸化膜(以下BSPGと略
す)/単結晶シリコン、サンプル1−6はプラズマCV
Dによって成膜した窒化膜(以下P−SiNと略す)/
単結晶シリコン、サンプル1−7は熱窒化膜(以下T−
SiNと略す)/単結晶シリコン、サンプル1−8は減
圧CVDによって成膜した窒化膜(以下LP−SiNと
略す)/単結晶シリコン、サンプル1−9はECR装置
によって成膜した窒化膜(以下ECR−SiNと略す)
/単結晶シリコンである。
【0051】さらに以下に示す第1の基体表面材料(1
8種類)と第2の基体表面材料(9種類)の全組み合わ
せによりサンプル1−11〜1−179(注意:サンプ
ル番号1−10,20,30,40,50,60,7
0,80,90,100,110,120,130,1
40,150,160,170は欠番)を作成した。第
1の基体表面材料として単結晶シリコン(単結晶Si),
多結晶シリコン(多結晶Si),非晶質シリコン(非晶
質Si),タングステン(W),モリブデン(Mo),
タンタル(Ta),タングステンシリサイド(WS
i),チタンシリサイド(TiSi),アルミニウム
(Al),アルミニウムシリコン(Al−Si),チタ
ンアルミニウム(Al−Ti),チタンナイトライド
(Ti−N),銅(Cu),アルミニウムシリコン銅
(Al−Si−Cu),アルミニウムパラジウム(Al
−Pd),チタン(Ti),モリブデンシリサイド(M
o−Si),タンタルシリサイド(Ta−Si)を使用
した。第2の基体表面材料としてはT−SiO2 ,Si
2 ,BSG,PSG,BPSG,P−SiN,T−S
iN,LP−SiN,ECR−SiNである。以上のよ
うな全サンプルについても上述したサンプル1−1に匹
敵する良好なAl膜を形成することができた。
【0052】特に、カラー液晶表示素子のカラーフィル
ターを有する側の基板において、図4に示す様に、透明
基板1上に透明電極層2を堆積した後、カラーフィルタ
ーとして赤,緑,青の3色の着色層3a, 3b, 3cの
繰り返し配列からなるフィルター層を形成し、その後、
アルミニウムハイドライドと水素とを利用したCVD法
においてAlが電子供与性の基板上にのみ選択堆積する
ことを用い、Alを前記着色層3a, 3b, 3cの無い
部分に選択的に堆積することにより、遮光層4を形成し
たものである。これにより、着色層3a, 3b, 3cと
Al遮光層4とのセルフ・アラインが可能となり、開口
率が向上するようにしたものである。また図中、符号5
は液晶の配向層を示すものであり、前記の着色層3a,
3b, 3cとAl遮光層4とのセルフ・アラインが可能
となり、開口率が向上するようにしたものである。また
図中、符号5は液晶の配向層を示すものであり、前記の
着色層3a, 3b, 3cとAl遮光層4の厚さが同じに
なる様にする事により、表面の段差が無くなり、表面段
差による前記液晶配向層5の液晶の配向欠陥を無くした
ものである。また本発明では、TFTとカラーフィルタ
ー基板との間の容量を低減させるために、さらにその上
層に透明電極層を形成する。
【0053】以下、本発明を具体的実施例によりさらに
詳しく説明する。
【0054】前記したように、アルミニウムハイドライ
ドを原料としたAlの選択堆積は、本発明の主要な構成
要素であり、本発明では、このAlの選択堆積技術によ
り、カラー液晶表示素子における着色層とAl遮光層と
のセルフ・アラインを可能とし、開口率を向上させたも
のである。このAlの選択堆積方法および装置の説明
は、以下の各具体的実施例において行なう。
【0055】(実施例1)実施例1として、カラーフィ
ルターの着色材料を透明樹脂中に分散させた後、フォト
リソグラフィ工程によりパターニングする事により形成
し、TFTとしてはプラズマCVD法により堆積したa
−Si(非晶質シリコン)によるTFTを用い、液晶と
してはTN液晶を用いた場合を記す。
【0056】(i)はじめに図5に示す様にガラス基板
11上にITO(Indium Thin Oxid
e)をターゲットとしてAr+O2 ガスでスパッタリン
グする事によりITOからなる透明電極層12を100
0Åを堆積させた。
【0057】(ii)次に、図6に示す様に、芳香族ポ
リアミド樹脂[PA−100C(商品名、宇部興産社
製)]に青色着色材料として[ヘリオゲン ブルー(H
eliogen Blue)L7080(商品名、BA
SF社製、C.I.No.74160)]を分散させた
N−メチル−2−ピロイドン溶液をスピンナー塗布法に
より1.5μmの膜厚に塗布した。その後、高圧水銀灯
により露光した後、現像、洗浄し、150℃,30分の
焼成を行なうことにより所定パターンの青色着色層13
aを所定の位置に形成した。
【0058】(iii)続いて図7に示す様に、芳香族
ポリアミド樹脂に緑色着色材料として[リオノール グ
リーン(Lionol Green)6YK(商品名、
東洋インキ社製、C.I.No.74265)]を分散
させたN−メチル−2−ピロリドン溶液を用いて前記
(ii)と同様に所定パターンの緑色着色層13bを基
板の所定の位置に形成した。
【0059】(iv)さらに、このようにして青色及び
緑色パターンの形成された基板上に芳香族ポリアミド樹
脂に赤色着色材料として[イルガジン レッド(Irg
azin Red)BPT(商品名、チバガイギー(C
iba−Geigy)社製,C.I.No.7112
7)を分散させたN−メチル−2−ピロリドンを用いて
前記(ii)と同様にして,基板の所定の位置に所定パ
ターンの赤色着色層13cを形成し、R(赤),G
(緑),B(青)3色のストライブパターンのカラーフ
ィルター層を得た。
【0060】(v)次に前記の基板(図7)を図11に
示すようなCVD装置の予備排気室110に配置する。
この予備排気室110は水素雰囲気とされる。ゲートバ
ルブ113をあけ、その後、前記基板を反応室102に
搬送し、そして排気系109より反応室102内をほぼ
1×10-8Torrに排気する。但し反応室102内は
1×10-8Torrより悪くてもAlは成膜する。
【0061】そして、ガスラインからDMAH(ジメチ
ルアルミニウムハイドライド)を気化器106を通して
供給する。DMAHラインのキャリアガスはH2 を用い
る。
【0062】第2のガスラインは反応ガスとしてのH2
用であり、この第2のガスラインからH2 を流し、混合
器105においてDMAHと混合する。スローリークバ
ルブ108の開度を調整して反応室内102内の圧力を
所定の値にする。この場合の典型的な圧力は略々1.5
Torrとする。DMAHラインよりDMAHを導入す
る。全圧はほぼ1.5Torrであり、DMAH分圧は略々
5.0×10-3Torrとする。その後、基板ホルダー
103を抵抗発熱体104に通電し、ガラス基板101
を直接加熱する。このときのガラス基板の温度は200
℃であった。このようにして、図8に示す様に、Al遮
光層14を着色パターンと同じ厚さになる様に1.5μ
mの厚さに堆積した。このときAlはITOの表面が出
ているところ、すなわち着色パターンの無いところにの
み選択的に堆積する。
【0063】(vi)次に、図9に示す様に前記基板の
全面にポリイミド樹脂を1200Å厚に塗布し、250
℃,1時間の加熱硬化を行なってポリイミド樹脂の配向
層15を形成した後、該樹脂層の表面をラビング処理に
より液晶の配向機能を付与して、カラーフィルター基板
を形成した。
【0064】(vii)次に、図10に示す様に、別途
に形成しておいたプラズマCVD法により堆積したa−
SiをもちいたTFT(薄膜トランジスタ)を有するT
FT基板17と前記のカラーフィルター基板とを対抗さ
せ、貼り合わせた後、その間隙にTN液晶18を注入
し、封口して本発明のカラー液晶表示素子を得た。な
お、図中符号19はトランジスタ、20はトランジスタ
側の透明電極である。
【0065】本実施例のカラー液晶表示素子は良好な機
能を有し、また1画素の開口率は80%以上であった。
【0066】(実施例2)実施例2としては以下の場合
を示した。すなわち、液晶駆動用のTFTと対向基板の
透明電極との間の容量を低減させる為に、着色層13
a, 13b, 13cからなるカラーフィルター層上に第
2の透明電極層を形成した構成において、実施例1と同
様の方法でカラーフィルター層を形成し、TFTとして
は減圧CVD法により堆積したpoly−Si(多結晶
シリコン) によるTFTを用い、液晶としては強誘電性
液晶を用いた場合を記す。そのときのカラーフィルター
基板の断面構成図を図12に示す。
【0067】(i)ガラス基板1上に第1の透明電極1
2としてスパッタリング法によりITOを200Å堆積
させた。
【0068】(ii)次に、実施例1と同様に、赤,
緑,青の着色層13a,13b, 13cを形成した。
【0069】(iii)その後、上記基板に実施例1と
同様のDMAHを原料とするCVD法によりAl遮光層
14を着色パターンの形成されていない部分に選択堆積
させる。
【0070】(iv)次に、前記基板上に第2の透明電
極層16としてスパッタリング法によりITOを100
0Å堆積させた。
【0071】(v)次に、前記基板の全面に実施例1と
同様に、ポリイミド配向層15を形成した後、ラビング
処理を行う事によりカラーフィルター基板を形成した。
【0072】(vi)次に、別途形成しておいた減圧C
VD法により堆積したpoly−Siを用いたTFTを
有するTFT基板と、前記カラーフィルター基板とを対
向させて貼りわせた後、その間隙に強誘電性液晶を注
入、封口して、本発明のカラー液晶表示素子を得た。
【0073】本実施例のカラー液晶素子は実施例1と比
較して、TFTと対向電極のITOの間に着色層が存在
しないため、その分の容量が減少した。また、フィルタ
ー基板の表面が平坦であるため、着色層の段差による強
誘電性液晶の配向欠陥もなく、良好な機能を有した。ま
た1画素あたりの開口率も実施例1と同様に80%以上
であった。
【0074】(実施例3)本実施例は、電子機器が、ス
ペーサー構造を改良した液晶パネルである場合の例であ
る。
【0075】図13〜図16は、本実施例の液晶パネル
の製造方法を示す工程図である。
【0076】図13に示すように、第1のガラス基板5
1の上にゲート電極59としてクロム(Cr)を厚み1
000オングストローム蒸着してパターニングした。そ
の後、スパッタリングによりシリコン酸化膜を厚み10
00オングストローム堆積してゲート絶縁膜60を形成
した。さらに、画素表示電極65を形成し、半導体層6
1としてアモルファス・シリコンを厚み1000オング
ストローム、低抵抗半導体層62として燐を1×1020
(個/cm3)含むアモルファス・シリコンを堆積し
て、ゲート電極59上に島状に残るようにパターニング
し、ドレイン電極63およびソース電極64としてアル
ミニウムを厚み5000オングストローム蒸着した後、
無機保護膜66としてシリコン窒化膜を堆積し、ドレイ
ン電極63とソース電極64上に開口部70を設ける。
開口部70の一辺の長さは1μm〜4μmであり、開口
部70の位置はドレイン電極63、ソース電極64に限
らず、配線上であればよい。
【0077】次に、図14に示すように、TMA(トリ
メチルアルミニウム)を用いたアルミニウムの化学的気
相成長(CVD)法により開口部70上にのみ選択的に
アルミニウム71を3. 9μm堆積する。アルミニウム
71の厚さは、1μm〜15μmで、望ましくは1μm
〜10μmがよい。
【0078】本発明を良好に実施することを可能にして
いる前記アルミニウムまたはアルミニウムを主成分にし
た金属の選択的CVD法については、前述したが、ここ
で、本実施例に即して、この選択的CVD法を再度図1
7ないし図19を用いて説明する。
【0079】図17に示すように、アルミニウムまたは
アルミニウムを主成分とする金属膜の連続形成装置は、
ゲートバルブ73によって互いに連続外気遮断下で連通
可能に連接されているロードロック室74,CVD反応
室(第1の成膜室)75,ロードロック室76とから構
成されており、各室はそれぞれ排気系77a〜77cに
よって排気もしくは減圧されるように構成されている。
【0080】前記ロードロック室74は、スループット
性を向上させるために、堆積処理前の基板の雰囲気を、
排気後にH2 雰囲気に置き換える室である。
【0081】次のCVD反応室75は基板上に常圧また
は減圧下で選択堆積を行う室であり、抵抗加熱体(20
0℃〜430℃)78を有するガラス基板ホルダー79
が内部に設けられるとともに、CVD用ガス導入ライン
80によって室内にCVD用ガスが導入されるように構
成されている。
【0082】最後のロードロック室76は金属膜堆積完
了後の基板を外気中に出す前の調整室であり、雰囲気を
2 に置換するように構成されている。
【0083】上記構成の金属膜連続形成装置は、実際的
には、図18に示すように、搬送室81を中継室として
前記ロードロック室74,CVD反応室75,ロードロ
ック室76が相互に連結された構造となっている。この
構成ではロードロック室74はロードロック室76を兼
ねている。前記搬送室81には、図に示すように、AA
方向に正逆回転可能かつBB方向に伸縮可能なアーム
(搬送手段)82が設けられており、このアーム82に
よって、図19中に矢印で示すように、第1のガラス基
板を工程に従って順次ロードロック室74からCVD室
75,ロードロック室76へと、外気にさらすことなく
連続的に移動させることができるようになっている。
【0084】第1のガラス基板51上へのアルミニウム
成膜の手順は次の通りである。
【0085】まず、第1のガラス基板51をロードロッ
ク室74に配置する。このロードロック室74には前記
したように水素が導入されて水素雰囲気とされる。そし
て、排気系77bにより反応室75内をほぼ1×10-8
Torrに排気する。
【0086】ただし、反応室75内の真空度は1×10
-8Torrより悪くてもアルミニウムは成膜する。
【0087】そして、不図示のガスラインからジメチル
アルミニウムハイドライト(DMAH)を供給する。D
MAHラインのキャリアガスはH2 を用いる。なお、前
記DMAH[Al(CH32 H]の他にアルキルアル
ミニウムハイドライトとしては、モノメチルアルミニウ
ムハイドライト:MMAH[Al(CH3 )H2 ]も使
用可能である。
【0088】不図示の第2のガスラインは反応ガスとし
てのH2 用であり、この第2のガスラインからH2 を流
し、不図示のスローリークバルブの開度を調整して反応
室75内の圧力を所定の値にする。この場合の典型的圧
力はほぼ1. 5Torrとする。DMAHラインよりD
MAHを反応管内へ導入する。全圧はほぼ1. 5Tor
rであり、DMAH分圧をほぼ5. 0×10- 3Tor
rとする。その後、基板ホルダ79の抵抗加熱体78に
通電し、基板を直接加熱する。このようにして電子供与
性の基板の表面にのみアルミニウムを堆積させることが
できる。この堆積膜は良好な平面性、耐久性を有するこ
とから極めて優れた機能性部材として作用する。
【0089】上記直接加熱による第1のガラス基板51
の表面の温度は270℃とした。
【0090】上記アルミニウムの堆積終了後、CVD反
応室75は排気系77bにより5×10-3Torr以下
の真空度に到達するまで排気される。
【0091】本堆積条件では、第1のガラス基板1上の
ドレイン電極63とソース電極64上にのみ選択的に3
000オングストローム/分の速度で堆積し、13分間
の堆積を行う。
【0092】ロードロック室74(76)が5×10-3
Torr以下に排気された後、ゲートバルブ73が開
き、第1のガラス基板51が移動する。ゲートバルブ7
3が閉じた後、ロードロック室74(76)にはN2
スが大気圧に達するまで流入し、ゲートバルブ73を通
って基板は装置の外へ移動する。
【0093】次に、図15に示すように、無機保護膜7
2としてシリコン窒化膜を3000オングストローム堆
積した後、画素表示電極65上の無機保護膜66と72
を除去する。
【0094】そして、図16に示すように、ポリイミド
膜67を塗布して硬化させ、半導体層61上のポリイミ
ド膜67上に遮光層68を形成し、さらに有機保護膜6
9と印刷で液晶配向膜56を形成する。
【0095】その後、この第1のガラス基板51に、透
明対向電極22と液晶配向膜56を設けた別途形成の第
2のガラス基板21を接着し、さらに基板51,21間
に液晶58を封入する。
【0096】以上、第1のガラス基板1上にゲート電
極、ゲート絶縁膜60,半導体層61の順に形成した薄
膜トランジスタの例について説明したが、第1のガラス
基板1上に半導体層61,ゲート絶縁膜60,ゲート電
極59の順に形成した薄膜トランジスタにおいても同様
であり、半導体層61としてアモルファス・シリコンの
他に多結晶シリコンがある。
【0097】前記液晶配向膜56を表面に形成する第1
の基板1と第2の基板21の材質としては、ガラスの他
に、石英,プラスチックでもよい。
【0098】また、薄膜素子2としては薄膜トランジス
タの他にMIM(メタル・インシュレータ・メタル)ダ
イオードでもよい。
【0099】さらに、ドレイン電極63とソース電極6
4は、本実施例で説明したアルミニウム(Al)の他に
アルミニウム・シリコン(Al−Si),アルミニウム
・チタン(Al−Ti),アルミニウム・シリコン銅
(Al−Si−Cu)などのアルミニウム合金,チタン
(Ti),タングステン(W),モリブデン(Mo)な
どの高融点金属,チタンシリサイド(TiSi),タン
グステンシリサイド(WSi),モリブデンシリサイド
(MoSi)などのシリサイド,燐または砒素のN型不
純物またはボロン(硼素)のP型不純物を含むアモルフ
ァスシリコン、多結晶シリコン、単結晶シリコンでもよ
い。
【0100】さらにまた、アルミニウム71はDMAH
にシリコンを含むガスと水素により堆積するアルミニウ
ム・シリコン等のアルミニウムを主成分とする金属でも
よい。
【0101】
【発明の効果】以上説明したように、本発明は、アルキ
ルアルミニウムハイドライドと水素を用いたCVD法に
より、電子供与性の表面上に選択的に良質のアルミニウ
ムを堆積できるという事実に基づいてなされた発明であ
る。そして、本発明では、CVD法によるアルミニウム
の一般的用途である電極や配線ではなく、液晶素子のよ
うな電子機器のカラーフィルターのスペーサーに応用し
たことを特徴としている。本発明によれば、CVD法に
よるAlを電極以外の機能性部材として用いることによ
り各種電子機器に必要とされる高精度な位置決めが可能
となる。なぜなら、このAlはヒロックがほとんどな
く、応力が強く、かつSi等と共晶反応による悪影響を
発生しにくいので物理的な経時変化が小さいからであ
る。そして、アルキルアルミニウムハイドライドと水素
とを利用したCVD法によればAlを主成分とする金属
が非常に微細な部分であっても電子供与性の基体表面に
選択的に堆積するので容易に再現性に優れたセルフアラ
インプロセスを達成できる。したがって、本発明によれ
ば、アルミニウムを主成分とする金属の選択的化学気相
成長法を用いて、薄膜素子の配線上に平面性、耐久性に
優れた金属堆積層を形成することにより、液晶パネルの
ような電子機器において、位置制御された良好な特性の
スペーサーを一対の基板間に形成することができる。
【0102】また、本発明によれば、Alが選択的に堆
積形成され、このAlが単結晶となりその表面性、耐久
性に優れているために電極以外の機能性部材として利用
できる。
【0103】さらに、本発明によれば、液晶パネルにお
いて、位置制御されたスペーサーをアルミニウムまたは
アルミニウムを主成分とする金属の選択堆積を用いて薄
膜素子の配線上に形成することにより、スペーサーにか
かる圧力によって薄膜素子の特性不良が発生するのを防
止することができる。
【図面の簡単な説明】
【図1】従来技術により形成したカラーフィルター基板
の断面構成図である。
【図2】従来の薄膜トランジスタの断面図である。
【図3】従来の液晶パネルの断面図である。
【図4】本発明を説明するためのカラーフィルター基板
の断面構成図である。
【図5】本発明の第1の実施例を説明するためのもの
で、本発明の液晶素子の製造工程を示す素子の断面構成
図である。
【図6】本発明の第1の実施例を説明するためのもの
で、本発明の液晶素子の製造工程を示す素子の断面構成
図である。
【図7】本発明の第1の実施例を説明するためのもの
で、本発明の液晶素子の製造工程を示す素子の断面構成
図である。
【図8】本発明の第1の実施例を説明するためのもの
で、本発明の液晶素子の製造工程を示す素子の断面構成
図である。
【図9】本発明の第1の実施例を説明するためのもの
で、本発明の液晶素子の製造工程を示す素子の断面構成
図である。
【図10】本発明の第1の実施例を説明するためのもの
で、本発明の液晶素子の製造工程を示す素子の断面構成
図である。
【図11】本発明の第1の実施例に用いたAlのCVD
装置の概念図である。
【図12】本発明の第2の実施例のカラーフィルター基
板の断面構成図である。
【図13】本発明の第3の実施例である液晶パネルの製
造方法の一実施例を説明するためのパネルの断面構成図
である。
【図14】本発明の第3の実施例である液晶パネルの製
造方法の一実施例を説明するためのパネルの断面構成図
である。
【図15】本発明の第3の実施例である液晶パネルの製
造方法の一実施例を説明するためのパネルの断面構成図
である。
【図16】本発明の第3の実施例である液晶パネルの製
造方法の一実施例を説明するためのパネルの断面構成図
である。
【図17】本発明の第3の実施例を実施するに好適な金
属薄膜の堆積装置の工程順に示した構成図である。
【図18】同金属薄膜堆積装置の概略平面構成図であ
る。
【図19】第1のガラス基板に金属薄膜を堆積させる場
合の基板の移動順序を矢印で示した金属薄膜堆積装置の
概略平面構成図である。
【符号の説明】
1 透明基板 11 ガラス基板 2 第1の透明電極層 12 第1の透明電極層であるITO層 3a,13a,23a 青色着色層 3b,13b,23b 緑色着色層 3c,13c,23c 赤色着色層 4,14 Alによる遮光層 5 液晶の配向層 15 ポリイミドからなる配向層 16 ITOからなる第2の透明電極層 17 TFT基板 18 TN液晶層 21 透明基板(第2のガラス基板) 22 第1の透明電極層(透明対向電極) 24 遮光層 51 第1のガラス基板 52 薄膜素子 53 シール部 54 スペーサー 56 液晶配向膜 58 液晶 59 ゲート電極 60 ゲート絶縁膜 61 半導体層 62 低抵抗半導体層 63 ドレイン電極 64 ソース電極 65 表示画素電極 66,72 無機保護膜 67,69 有機保護膜 68 遮光層 70 開口部 71 アルミニウム 73 ゲートバルブ 74,76 ロードロック室 75 CVD反応室 77a〜77c 排気系 78 抵抗加熱体 79 ホルダ 80 CVD用ガス導入ライン 81 搬送室 82 アーム 101 ガラス基板 102 反応室 103 基板ホルダー 104 ヒーター 105 混合器 106 気化器 107,113 ゲートバルブ 108 スローリークバルブ 109,112 排気ユニット 110 ロードロック室 111 バルブ
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 FI G09F 9/30 320 G09F 9/30 320 (56)参考文献 特開 昭54−150149(JP,A) 特開 昭59−123766(JP,A) 特開 昭61−136681(JP,A) 特開 平1−100276(JP,A) 特開 平1−161714(JP,A) 実開 昭60−172131(JP,U) 特公 昭51−15427(JP,B1) (58)調査した分野(Int.Cl.6,DB名) G02F 1/1339 500 G02F 1/1343 C23C 16/04 C23C 16/20 G09F 9/30

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 一対の基板間に配されるスペーサーとし
    てアルミニウムを主成分とする金属からなる金属部材を
    用いる電子機器の製造方法において、 前記一対の基板のうち一方の基板の電子供与性の表面上
    に、開口部を有する絶縁膜を形成する工程と、 前記開口部から露出した電子供与性の表面上に、アルキ
    ルアルミニウムハイドライドのガスと水素ガスとを利用
    したCVD法により、前記アルミニウムを主成分とする
    金属を選択的に堆積する工程と、 を含むことを特徴とする電子機器の製造方法。
  2. 【請求項2】 前記電子供与性の表面が薄膜素子の配線
    からなることを特徴とする請求項1に記載の電子機器の
    製造方法。
  3. 【請求項3】 前記アルキルアルミニウムハイドライド
    がジメチルアルミニウムハイドライドであることを特徴
    とする請求項1に記載の電子機器の製造方法。
  4. 【請求項4】 前記スペーサーとしての前記金属部材の
    表面に無機絶縁膜を形成する工程を含むことを特徴とす
    る請求項1に記載の電子機器の製造方法。
JP3129610A 1990-05-31 1991-05-31 電子機器の製造方法 Expired - Fee Related JP2954386B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3129610A JP2954386B2 (ja) 1990-05-31 1991-05-31 電子機器の製造方法

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP13961790 1990-05-31
JP2-139617 1990-05-31
JP18197790 1990-07-10
JP2-181977 1990-07-10
JP3129610A JP2954386B2 (ja) 1990-05-31 1991-05-31 電子機器の製造方法

Publications (2)

Publication Number Publication Date
JPH04226424A JPH04226424A (ja) 1992-08-17
JP2954386B2 true JP2954386B2 (ja) 1999-09-27

Family

ID=27315967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3129610A Expired - Fee Related JP2954386B2 (ja) 1990-05-31 1991-05-31 電子機器の製造方法

Country Status (1)

Country Link
JP (1) JP2954386B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9827900D0 (en) * 1998-12-19 1999-02-10 Secr Defence Spacers for cells having spaced opposed substrates
JP3838818B2 (ja) 1999-06-17 2006-10-25 Nec液晶テクノロジー株式会社 液晶表示パネル及びその製造方法

Also Published As

Publication number Publication date
JPH04226424A (ja) 1992-08-17

Similar Documents

Publication Publication Date Title
US5181132A (en) Liquid crystal device and method for producing the same with metal spacer in hole of thin film device's insulator
US6887776B2 (en) Methods to form metal lines using selective electrochemical deposition
US6545295B2 (en) Transistor having ammonia free nitride between its gate electrode and gate insulation layers
CN101542696B (zh) 显示装置用Al合金膜、显示装置以及溅射靶材
US20050236624A1 (en) Thin film transistor array substrate for liquid crystal display and method of fabricating the same
US7713798B2 (en) Thin film transistor substrate having nickel-silicide layer
JP2001166338A (ja) 液晶表示装置用薄膜トランジスタ基板及びその製造方法
JPH1093102A (ja) 薄膜トランジスタの製造方法
US20070218576A1 (en) Method for fabricating polysilicon liquid crystal display device
US8273612B2 (en) Display panel and method of manufacturing the same
JP3122699B2 (ja) 薄膜状半導体装置の作製方法。
US5989782A (en) Method for producing liquid crystal display device
US8174660B2 (en) Metal line, method of forming the same, and a display using the same
JP2954386B2 (ja) 電子機器の製造方法
JPH0743744A (ja) 液晶表示装置およびその製造方法
JPH05160152A (ja) 薄膜トランジスタの製造方法
KR100922792B1 (ko) 액정표시장치의 어레이기판 제조방법
JP3170533B2 (ja) 薄膜状半導体装置の作製方法
KR100539583B1 (ko) 실리콘의 결정화 방법 및 이를 이용한 박막트랜지스터제조 방법
JPH052187A (ja) 液晶電気光学装置
JP3088484B2 (ja) 半導体装置の製造方法
KR100195253B1 (ko) 다결정실리콘-박막트랜지스터의 제조방법
JPH03116778A (ja) アクティブマトリクス基板の製造方法と表示装置の製造方法
KR101030523B1 (ko) 액정표시장치의 어레이기판 제조방법
JPH05144841A (ja) 薄膜トランジスタの製造方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees