JP2953273B2 - 低温に冷却する素子の接続方法 - Google Patents

低温に冷却する素子の接続方法

Info

Publication number
JP2953273B2
JP2953273B2 JP5287418A JP28741893A JP2953273B2 JP 2953273 B2 JP2953273 B2 JP 2953273B2 JP 5287418 A JP5287418 A JP 5287418A JP 28741893 A JP28741893 A JP 28741893A JP 2953273 B2 JP2953273 B2 JP 2953273B2
Authority
JP
Japan
Prior art keywords
conductor wire
cooled
cooling
present
superconducting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5287418A
Other languages
English (en)
Other versions
JPH07122788A (ja
Inventor
人基 徳田
道朝 飯山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP5287418A priority Critical patent/JP2953273B2/ja
Priority to DE69432624T priority patent/DE69432624T2/de
Priority to EP94402380A priority patent/EP0650192B1/en
Priority to US08/327,868 priority patent/US5977479A/en
Publication of JPH07122788A publication Critical patent/JPH07122788A/ja
Application granted granted Critical
Publication of JP2953273B2 publication Critical patent/JP2953273B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/44Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
    • H01L23/445Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air the fluid being a liquefied gas, e.g. in a cryogenic vessel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/34Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49175Parallel arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Superconductor Devices And Manufacturing Methods Thereof (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、低温に冷却する素子の
接続方法に関する。より詳細には、超電導素子、冷却状
態で使用するCMOS素子等室温よりもかなり低い温度
で冷却して使用する素子を外部と電気的に接続する方法
に関する。
【0002】
【従来の技術】超電導現象を利用した素子は、従来の半
導体素子に比較して高速であり、消費電力も小さく、飛
躍的に高性能化することができると考えられている。特
に近年研究が進んでいる酸化物超電導体を使用すること
により、比較的高い温度で動作する超電導素子を作製す
ることが可能である。現在、酸化物超電導体を使用した
ジョセフソン素子、超電導トランジスタ、超電導電界効
果型素子等の超電導素子の研究が進められている。
【0003】また、これとは逆に半導体素子を冷却して
使用し、動作速度を向上させるとともに熱雑音を下げ、
低電流電源で信頼性ある動作をさせようという試みもな
されている。半導体素子を低温で使用することは、強制
冷却と同じ効果があり、集積度向上、高速動作に必須で
ある。これら2つの研究の進展は、例えば、液体窒素温
度で半導体素子と超電導素子とを混合して使用するとい
う試みへもつながっている。
【0004】上記の酸化物超電導体を使用した超電導素
子は、従来の金属系超電導体を使用した超電導素子より
も相当高い温度で動作させ得るが、少なくとも液体窒素
による冷却が必要である。従って、動作中の上記超電導
素子は、依然室温とは 200℃以上の温度差がある。上記
の超電導素子と外部とを電気的に接続する場合には、半
導体素子で使用されている方法と同様の接続方法が採ら
れている。図3を参照して、超電導素子等冷却されてい
る素子と外部との従来の電気的接続の例を説明する。
【0005】図3(a)は、プリント基板等の配線基板2
上に配置された超電導素子1と、配線基板2に備えられ
たコネクタ3との接続方法を示している。図3(a)に示
した例では、超電導素子1のボンディングパッド11とコ
ネクタ3とをCu、Al、Au等のボンディングワイヤ4で接
続している。一方、図3(b)に示した例は、フリップチ
ップボンディングと称される接続法であり、超電導素子
1の裏面に設けられたパッド11上にHg、Gaやハンダのバ
ンプ12を形成し、基板の金属パッド21と接続するもので
ある。また、図3(c)は、超電導素子1の動作試験を行
う場合を示したものであり、超電導素子1のボンディン
グパッド11に試験装置50のプロービングピン5を当てて
いる。
【0006】
【発明が解決しようとする課題】上記従来の接続方法に
おいて、超電導素子1は液体窒素等で低温に冷却されて
いるが、コネクタ3、ボンディングワイヤ4、プロービ
ングピン5等は、冷却されていない。従って、ボンディ
ングワイヤ、プロービングピン等は超電導素子と外部と
の温度差を受ける。一方、ボンディングワイヤ、プロー
ビングピン等は、断面積が小さく、熱抵抗が大きい。そ
のために、熱応力がかかりやすく、室温と低温との熱サ
イクルを繰り返すと、破断することがある。
【0007】また、超電導素子の入出力端子が多数の場
合や、高周波プローブを使用した場合にはこれら超電導
素子のボンディングパッドからの熱伝導が無視できなく
なり、等価的に熱の入力源となり、超電導素子の温度が
上昇することがある。これは、超電導素子の性能を低下
させ、運転に要するコストを引き上げる原因となること
がある。また、部分的に超電導性が失われた結果、回路
が動作しなくなったり、破損することもある。
【0008】そこで、本発明の目的は、上記従来技術の
問題点を解決した超電導素子等冷却して使用する素子と
外部との新規な電気的接続方法を提供することにある。
【0009】
【課題を解決するための手段】本発明に従うと、外部と
の電気的接続のためのパッドを備え、このパッドに電気
的に接続された導体線を介して外部と電気的に接続さ
れ、冷媒により低温に冷却して使用される素子と、外部
との電気的接続方法において、前記導体線を、前記素子
を冷却する冷媒とは別に配置された冷媒により冷却する
ことを特徴とする方法が提供される。
【0010】本発明の方法では、上記の導体線の冷却
を、導体線の素子側とは反対側の端部が接続されている
部分に冷媒との接点を設けて行うか、上記の導体線の素
子側とは反対側の端部が接続されている部分にさらに接
続されている別の導体線に冷媒との接点を設けて行う
か、導体線の中間に冷媒との接点を設けて行うことが好
ましい。
【0011】
【作用】本発明の方法では、超電導素子等冷却して動作
させる素子と、外部との接続に、素子の冷却に使用する
冷媒とは別に配置された冷媒で冷却する導体線を使用す
るところにその主要な特徴がある。本発明の方法におい
て、この冷媒は液体窒素のような低温の液体、気体だけ
でなく、ペルチェ素子のような冷却能のあるものなら任
意のものが使用できる。本発明の方法では、上記の導体
線は、素子よりも高い温度に冷却されていることが好ま
しい。これは、導体線が素子の温度以下に冷却されてい
る場合、冷却されている部分と室温の部分との境界部分
は200 ℃以上の大きな温度差にさらされることになる。
従って、この部分に熱応力がかかることがあり、不具合
を拡大する恐れがあるためで、導体線は素子の温度と室
温との間の温度に冷却されることが好ましい。すなわ
ち、室温の部分から素子までの間に緩やかな温度勾配が
発生するよう、導体線を冷却することが好ましい。
【0012】本発明の方法において、導体線の冷却は、
液体窒素等の冷媒が入った容器またはペルチェ素子等の
冷却素子からひいたCu、Ag、Au等の熱の良伝導体の線を
冷却する部分に接続することによる。本発明の方法の一
態様では、導体線の冷却は、導体線の素子側とは反対側
の端部が接続されている部分に冷媒との接点を設けて行
うことが好ましい。本発明のこの態様の構成は、導体線
が接続されている部分の熱容量は導体線の熱容量に比較
して十分大きい場合、上述の適当な温度勾配を発生させ
易いので有効である。
【0013】また、本発明の別の態様では、導体線の冷
却は、上記の素子に接続されている導体線の素子側とは
反対側の端部が接続されている部分にさらに接続されて
いる別の導体線に冷媒との接点を設けて行うことが好ま
しい。本発明のこの態様の構成は、例えば、本発明が適
用される素子が、コネクタ等を介して高周波信号を入力
される素子である場合に特に有効である。
【0014】本発明のさらに別の態様では、導体線の冷
却は、上記の素子に接続されている導体線の中間部分に
冷媒との接点を設けて行うことが好ましい。本発明のこ
の態様の構成は、導体線の素子側とは反対側の端部が接
続されている部分の熱容量が比較的小さい場合に有効で
ある。また、本発明のこの態様では、導体線を冷却する
ための冷媒が、少量ですむという利点もある。
【0015】以下、本発明を実施例によりさらに詳しく
説明するが、以下の開示は本発明の単なる実施例に過ぎ
ず、本発明の技術的範囲をなんら制限するものではな
い。
【0016】
【実施例】図1(a)〜(c)にそれぞれ本発明の方法によ
り、外部と接続した超電導素子を示す。図1(a)〜(c)
は、それぞれ、プリント基板等の配線基板2上に配置さ
れ、40Kに冷却されている超電導素子1を、配線基板2
に備えられたコネクタ3を介して本発明の方法により外
部と接続する方法を示している。図1(a)〜(c)におい
て、超電導素子1のボンディングパッド11と配線基板2
上の金属パッド21とがボンディングワイヤ4で接続さ
れ、配線基板2上の金属配線パターン22により金属パッ
ド21とコネクタ3とが接続されている点は共通である。
また、コネクタ3に入出力用の複数の信号線31が接続さ
れている点も共通である。図1(a)では、液体窒素が入
っている冷媒容器60からひかれた冷却用Cu線61が、金属
パッド21に接続され、金属パッド21を介してボンディン
グワイヤ4が冷却されている。金属パッド21は、150K
以下に冷却されている。本発明のこの構成においては、
ボンディングワイヤ4の両端の温度差が極めて小さくな
るよう接続されている。従って、超電導素子1の使用に
伴う熱応力がボンディングワイヤ4にあまりかからず、
長期使用に耐えうる。一方、外部から見ると、冷却され
ている領域が限定されており、冷却コストを低減するこ
とができる。また、温度差は機械的強度が高い配線基板
2で吸収されており、熱応力の影響を軽減できる。
【0017】図1(b)では、液体窒素が入っている冷媒
容器60からひかれた冷却用Cu線61が、コネクタ3の複数
の箇所に接続され、コネクタ3、金属配線パターン22お
よび金属パッド21を介してボンディングワイヤ4が冷却
されている。コネクタ3は、150K以下に冷却されてい
る。本発明のこの構成では、ボンディングワイヤ4の両
端には温度差がほとんどない。従って、金属パッド21お
よび金属配線パターン22には応力がかからない。また、
配線基板2にも熱応力がほとんどかからないので、フレ
キシブルプリント基板等可撓性に富んだ基板を使用する
ことができる。この場合、コネクタ3は充分な保持力を
有するものを使用し、応力を吸収させることが必要であ
る。
【0018】図1(c)では、液体窒素が入っている冷媒
容器60からひかれた冷却用Cu線61が、信号線31に接続さ
れ、信号線31、コネクタ3、金属配線パターン22および
金属パッド21を介してボンディングワイヤ4が冷却され
ている。信号線31は、150 K以下に冷却されている。本
発明のこの構成では、コネクタ3、金属配線パターン2
2、金属パッド21およびボンディングワイヤ4全てが、
ほぼ同じ温度に冷却されているのでこれらの部分には応
力がかからない。従って、これらの部分の接続が安定し
ており、超電導素子1の動作も安定する。さらに、信号
線31の一部も冷却されており、冷却に伴い信号線の抵抗
が減少することが期待できる。一般に、冷却された素子
と、室温で動作する部分との間には長い信号線があり、
この部分の抵抗を低減できると、回路全体を高速に動作
させることが可能になる。
【0019】図2(a)〜(c)にそれぞれ本発明の方法によ
り、外部と接続した超電導マイクロ波回路を示す。図2
(a)〜(c)は、それぞれ、基板20上に配置され、40Kに冷
却されている超電導マイクロ波回路10の動作試験を行う
場合を示したものであり、マイクロ波回路10のボンディ
ングパッド11に試験装置50のプロービングピン5を当て
ている。試験装置50には、同軸ケーブル52から試験用の
高周波信号が供給される。
【0020】図2(a)では、液体窒素が入っている冷媒
容器60からひかれた冷却用Cu線61が、プロービングピン
5の中間に接続され、プロービングピン5が 150K以下
に冷却されている。本発明のこの構成では、プロービン
グピン5からの放熱を低減でき、冷却領域がプロービン
グピン5に限定されているので冷却コストも低減でき
る。また、冷却用Cu線61に、プロービングピン5のダン
パーの効果もあるので、プロービングピン5の振動が吸
収されてボンディングパッド11への接触が安定し、正確
な測定ができる。
【0021】図2(b)では、液体窒素が入っている冷媒
容器60からひかれた冷却用Cu線61が、試験装置50に接続
され、試験装置50を介してプロービングピン5が冷却さ
れている。試験装置50は、150 K以下に冷却されてい
る。本発明のこの構成では、同軸ケーブル52のアース領
域を冷却しているので、高周波に対する歪みが少なくな
る。また、図2(a)に示した構成のものほどではない
が、プロービングピン5に対するダンパー効果もある。
【0022】図2(c)では、液体窒素が入っている冷媒
容器60からひかれた冷却用Cu線61が、同軸ケーブル52に
接続され、同軸ケーブル52および試験装置50を介してプ
ロービングピン5が冷却されている。試験装置50は、15
0 K以下に冷却されている。本発明のこの構成では、冷
却されている同軸ケーブル52は機械的強度が高いので熱
歪み、熱応力は充分吸収され、他の部分に影響しない。
また、外部と接続部の例えば真空封止部等歪みを嫌う部
分との温度差も緩和されるので、動作が安定する。
【0023】本実施例では、配線基板上の超電導素子と
外部とをコネクタを介して接続する場合の本発明の方法
と、基板上の超電導マイクロ波回路と試験装置とを接続
する場合の本発明の方法とを説明したが、本発明の方法
はこれらに限定されるものではない。例えば、図3(b)
に示したフリップチップボンディングで超電導素子が接
続されている回路の一部に本発明の方法を適用し、温度
差にを緩和することもできる。また、本実施例では冷却
用にCu線を使用したが、冷却用の線はCu線に限られず、
導体線および熱伝導性のよい材料の線ならば任意のもの
が使用できる。導体を使用すると、信号を歪ませたり短
絡が問題となる場合には、AlN、SiC等熱伝導性が良好
な絶縁材料の線を使用することも可能である。
【0024】
【発明の効果】以上説明したように、本発明に従えば、
超電導素子、冷却状態で使用するCMOS素子等室温よ
りもかなり低い温度に冷却して使用する素子を外部と電
気的に接続する方法が提供される。本発明の方法によれ
ば、素子に接続されている導体線、プロービングピン等
熱抵抗が大きい部分に大きな温度勾配が発生せず、熱応
力によりこれらの部分が破壊されない。また、素子に多
数の入出力線が接続されている場合でも、素子の温度が
上昇することなく、素子の動作および特性が安定する。
また、素子の破損を防止する効果もある。
【図面の簡単な説明】
【図1】本発明の方法により、超電導素子と外部とを電
気的に接続する例の概念図である。
【図2】本発明の方法により、超電導マイクロ波回路と
試験装置とを電気的に接続する例の概念図である。
【図3】従来の素子と外部との電気的接続の例の概念図
である。
【符号の説明】
1 超電導素子 2 配線基板 3 コネクタ 4 ボンディングワイヤ 5 プロービングピン 10 超電導マイクロ波回路 11 ボンディングパッド 12 ハンダバンプ 20 基板 21 金属パッド 22 金属配線パターン 31 信号線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6,DB名) H01L 39/02 ZAA H01L 23/34 H01L 39/04

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項1】 外部との電気的接続のためのパッドを備
    え、このパッドに電気的に接続された導体線を介して外
    部と電気的に接続され、冷媒により低温に冷却して使用
    される素子と、外部との電気的接続方法において、前記
    導体線を前記素子を冷却する冷媒とは別に配置された冷
    媒により冷却することを特徴とする方法。
  2. 【請求項2】 前記導体線の冷却を、前記導体線の前記
    素子側とは反対側の端部が接続されている部分に前記冷
    媒との接点を設けて行うことを特徴とする請求項1に記
    載の方法。
  3. 【請求項3】 前記導体線の冷却を、前記導体線の前記
    素子側とは反対側の端部が接続されている部分にさらに
    接続されている別の導体線に前記冷媒との接点を設けて
    行うことを特徴とする請求項1に記載の方法。
  4. 【請求項4】 前記導体線の冷却を、前記導体線の中間
    に前記冷媒との接点を設けて行うことを特徴とする請求
    項1に記載の方法。
JP5287418A 1993-10-22 1993-10-22 低温に冷却する素子の接続方法 Expired - Fee Related JP2953273B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP5287418A JP2953273B2 (ja) 1993-10-22 1993-10-22 低温に冷却する素子の接続方法
DE69432624T DE69432624T2 (de) 1993-10-22 1994-10-21 Koppelungsstruktur zwischen einem Niedertemperatur- und einem Raumtemperatur-Schaltkreis
EP94402380A EP0650192B1 (en) 1993-10-22 1994-10-21 Structure for coupling between low temperature circuitry and room temperature circuitry
US08/327,868 US5977479A (en) 1993-10-22 1994-10-24 Structure for coupling between low temperature circuitry and room temperature circuitry

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5287418A JP2953273B2 (ja) 1993-10-22 1993-10-22 低温に冷却する素子の接続方法

Publications (2)

Publication Number Publication Date
JPH07122788A JPH07122788A (ja) 1995-05-12
JP2953273B2 true JP2953273B2 (ja) 1999-09-27

Family

ID=17717078

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5287418A Expired - Fee Related JP2953273B2 (ja) 1993-10-22 1993-10-22 低温に冷却する素子の接続方法

Country Status (4)

Country Link
US (1) US5977479A (ja)
EP (1) EP0650192B1 (ja)
JP (1) JP2953273B2 (ja)
DE (1) DE69432624T2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2326029A (en) * 1997-06-03 1998-12-09 Marconi Gec Ltd Cryogenic electronic assembly with stripline connection and adjustment means
US6586835B1 (en) * 1998-08-31 2003-07-01 Micron Technology, Inc. Compact system module with built-in thermoelectric cooling
JP4056348B2 (ja) * 2002-10-07 2008-03-05 株式会社ルネサステクノロジ 集積回路チップモジュールおよび携帯電話機
JP4278617B2 (ja) * 2002-11-12 2009-06-17 富士通株式会社 実装構造及び電子装置
US20130258595A1 (en) * 2012-03-27 2013-10-03 Microsoft Corporation Heat Transfer For Superconducting Integrated Circuits At Millikelvin Temperatures
US9736967B2 (en) * 2013-08-07 2017-08-15 Abb S.P.A. Cooling apparatus for an electrical or electronic device, and electrical or electronic device, in particular a circuit breaker, comprising such cooling apparatus
US10509448B2 (en) * 2015-09-24 2019-12-17 Rambus Inc. Thermal clamp for cyrogenic digital systems
CA3058731C (en) 2017-09-07 2022-07-05 Google Llc Flexible wiring for low temperature applications
US10891251B2 (en) * 2018-11-09 2021-01-12 International Business Machines Corporation Signal connector for microwave circuits
US11551125B2 (en) 2019-02-21 2023-01-10 International Business Machines Corporation High density microwave hermetic interconnects for quantum applications
JP7095136B2 (ja) * 2021-03-09 2022-07-04 グーグル エルエルシー 低温用途のためのフレキシブル配線

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60229353A (ja) * 1984-04-27 1985-11-14 Hitachi Ltd 熱伝達装置
US4739633A (en) * 1985-11-12 1988-04-26 Hypres, Inc. Room temperature to cryogenic electrical interface
EP0288022B1 (en) * 1987-04-22 1995-11-15 Sharp Kabushiki Kaisha Superconductive apparatus
US4805420A (en) * 1987-06-22 1989-02-21 Ncr Corporation Cryogenic vessel for cooling electronic components
US4950181A (en) * 1988-07-28 1990-08-21 Ncr Corporation Refrigerated plug-in module
JPH0242720A (ja) * 1988-08-01 1990-02-13 Matsushita Electric Ind Co Ltd 冷却装置
JP2681288B2 (ja) * 1988-11-02 1997-11-26 富士通株式会社 超伝導素子用パッケージ
US5028988A (en) * 1989-12-27 1991-07-02 Ncr Corporation Method and apparatus for low temperature integrated circuit chip testing and operation
FR2661775B1 (fr) * 1990-05-04 1994-03-04 Telemecanique Contacteur-disjoncteur.
EP0464498A3 (en) * 1990-06-22 1992-03-04 Kabushiki Kaisha Toshiba Current lead
US5075555A (en) * 1990-08-10 1991-12-24 Kevex Instruments Peltier cooled lithium-drifted silicon x-ray spectrometer

Also Published As

Publication number Publication date
EP0650192A2 (en) 1995-04-26
US5977479A (en) 1999-11-02
EP0650192B1 (en) 2003-05-07
EP0650192A3 (en) 1996-11-13
DE69432624T2 (de) 2004-01-22
DE69432624D1 (de) 2003-06-12
JPH07122788A (ja) 1995-05-12

Similar Documents

Publication Publication Date Title
US6687978B2 (en) Method of forming tester substrates
US6127833A (en) Test carrier for attaching a semiconductor device
US4672421A (en) Semiconductor packaging and method
US5075759A (en) Surface mounting semiconductor device and method
US6809416B1 (en) Package for integrated circuit with thermal vias and method thereof
US6094059A (en) Apparatus and method for burn-in/testing of integrated circuit devices
JP2953273B2 (ja) 低温に冷却する素子の接続方法
US6019166A (en) Pickup chuck with an integral heatsink
US5130768A (en) Compact, high-density packaging apparatus for high performance semiconductor devices
EP3669400B1 (en) Superconducting device with thermally conductive heat sink
JPS5975687A (ja) 低温で動作するサンプリング装置を用いた試験装置
US6072322A (en) Thermally enhanced test socket
US4734820A (en) Cryogenic packaging scheme
US7759789B2 (en) Local area semiconductor cooling system
US6049217A (en) Thermally enhanced test contactor
US5146310A (en) Thermally enhanced leadframe
US6669738B2 (en) Low profile semiconductor package
Hashimoto et al. Implementation and experimental evaluation of a cryocooled system prototype for high-throughput SFQ digital applications
US20090121340A1 (en) Fully testable surface mount die package configured for two-sided cooling
JPH01500945A (ja) 低温一体的チップ
US6395569B1 (en) Method for characterization of LDMOS devices at the die reference plane
US6720641B1 (en) Semiconductor structure having backside probe points for direct signal access from active and well regions
JP4519397B2 (ja) 超伝導回路及びその製造方法
KR200331875Y1 (ko) 반도체볼그리드어레이패키지
JPH0464467B2 (ja)

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19990615

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees