JP2681288B2 - 超伝導素子用パッケージ - Google Patents
超伝導素子用パッケージInfo
- Publication number
- JP2681288B2 JP2681288B2 JP63276023A JP27602388A JP2681288B2 JP 2681288 B2 JP2681288 B2 JP 2681288B2 JP 63276023 A JP63276023 A JP 63276023A JP 27602388 A JP27602388 A JP 27602388A JP 2681288 B2 JP2681288 B2 JP 2681288B2
- Authority
- JP
- Japan
- Prior art keywords
- heat insulating
- vacuum heat
- superconducting
- substrate
- ceramic substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/44—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air
- H01L23/445—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements the complete device being wholly immersed in a fluid other than air the fluid being a liquefied gas, e.g. in a cryogenic vessel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Containers, Films, And Cooling For Superconductive Devices (AREA)
Description
【発明の詳細な説明】 〔概要〕 寒剤で冷却することが必要な超伝導素子を実装するの
に好適なパッケージに関し、 超伝導素子の実装部分に対する半導体素子の実装部分
からの熱流入を少なく、しかも、それ等の実装部分が至
近距離にあるようにし、高速性能を維持できるようにす
ることを目的とし、 配線が形成されると共に超伝導素子が実装される基板
と、該基板の外方に設けられ且つ同じく配線が形成され
ると共に半導体素子が実装される基板と、それら基板間
に在って配線を電気接続するフィルム・ケーブルと、該
フィルム・ケーブルが貫通し且つ前記超伝導素子が実装
される基板を覆う真空断熱筐体と を備えてなるように構成する。
に好適なパッケージに関し、 超伝導素子の実装部分に対する半導体素子の実装部分
からの熱流入を少なく、しかも、それ等の実装部分が至
近距離にあるようにし、高速性能を維持できるようにす
ることを目的とし、 配線が形成されると共に超伝導素子が実装される基板
と、該基板の外方に設けられ且つ同じく配線が形成され
ると共に半導体素子が実装される基板と、それら基板間
に在って配線を電気接続するフィルム・ケーブルと、該
フィルム・ケーブルが貫通し且つ前記超伝導素子が実装
される基板を覆う真空断熱筐体と を備えてなるように構成する。
本発明は、寒剤で冷却することが必要な超伝導素子を
実装するのに好適なパッケージに関する。
実装するのに好適なパッケージに関する。
近年、例えばNbジョセフソン接合素子などの超伝導素
子を用いた集積回路装置が実現されつつある。
子を用いた集積回路装置が実現されつつある。
例えば、そのような超伝導素子を用いた論理回路は高
速で動作し、しかも、低消費電力である為、高速のプロ
セッサを容易に実現することが可能である。
速で動作し、しかも、低消費電力である為、高速のプロ
セッサを容易に実現することが可能である。
このような高速のプロセッサが実現された場合、外部
との信号の遣り取りについても高速性が要求され、これ
が解決されなければ、プロセッサのみが高速化されて
も、その利点を活かすことができない。
との信号の遣り取りについても高速性が要求され、これ
が解決されなければ、プロセッサのみが高速化されて
も、その利点を活かすことができない。
この問題を解決するには、超伝導素子を実装する為の
パッケージが重要な因子になる。
パッケージが重要な因子になる。
通常、超伝導素子を動作させるには、寒剤として液体
ヘリウム（He）を用いることが多い。
ヘリウム（He）を用いることが多い。
即ち、液体Heを収容したデューア瓶（Dewar vesse
l）内に超伝導回路チップを浸漬し、同軸ケーブルなど
を利用し、室温雰囲気中にある他の機器と電気的に接続
するようにしている。
l）内に超伝導回路チップを浸漬し、同軸ケーブルなど
を利用し、室温雰囲気中にある他の機器と電気的に接続
するようにしている。
このような手段を採った場合、同軸ケーブルの長さと
して、最短で１〔ｍ〕程度は必要であり、従って、伝播
遅延時間としては10〔ns〕程度になると見積もられ、こ
れでは、高速の、例えば１〔ns〕以下の超伝導回路の運
転は不可能である。
して、最短で１〔ｍ〕程度は必要であり、従って、伝播
遅延時間としては10〔ns〕程度になると見積もられ、こ
れでは、高速の、例えば１〔ns〕以下の超伝導回路の運
転は不可能である。
そこで、本発明者は、さきに超伝導回路を高速で運転
することを可能にする為のパッケージを提案した。
することを可能にする為のパッケージを提案した。
第６図はそのパッケージを解説する為の要部切断側面
図を表している。尚、この改良パッケージは、本発明の
パッケージを実現する為の多くの実験の中で得られたも
のの一つであり、比較的、良い成績を収めた部類に属す
るものであって、必要あれば、特開平１−298608号公報
（特願昭63−130814号：昭和63年５月27日出願）を参照
されると良い。
図を表している。尚、この改良パッケージは、本発明の
パッケージを実現する為の多くの実験の中で得られたも
のの一つであり、比較的、良い成績を収めた部類に属す
るものであって、必要あれば、特開平１−298608号公報
（特願昭63−130814号：昭和63年５月27日出願）を参照
されると良い。
図に於いて、１はセラミック基板、1Aはセラミック基
板１に形成された貫通孔、２は上側真空断熱筐体、３は
下側真空断熱筐体、４は寒剤供給管、５は寒剤排出管、
６は超伝導素子、７は半導体素子、８はコネクタをそれ
ぞれ示している。
板１に形成された貫通孔、２は上側真空断熱筐体、３は
下側真空断熱筐体、４は寒剤供給管、５は寒剤排出管、
６は超伝導素子、７は半導体素子、８はコネクタをそれ
ぞれ示している。
図示の上側真空断熱筐体２或いは下側真空断熱筐体３
はデューア瓶構造になっていることは勿論である。
はデューア瓶構造になっていることは勿論である。
このパッケージに依ると、超伝導素子６と外部の電子
機器の一部をなす室温動作の半導体素子７とは同一のセ
ラミック基板１上に近接して搭載され、そのセラミック
基板１に形成された配線に依って電気接続することが可
能であり、従って、伝播遅延時間に煩わされることなく
超伝導回路を高速運転できる。
機器の一部をなす室温動作の半導体素子７とは同一のセ
ラミック基板１上に近接して搭載され、そのセラミック
基板１に形成された配線に依って電気接続することが可
能であり、従って、伝播遅延時間に煩わされることなく
超伝導回路を高速運転できる。
第６図に見られるパッケージを用いると、超伝導素子
６を良好な状態で高速運転できるが、液体He温度、即
ち、−269〔℃〕と室温とがセラミック基板１の横断面
を介して結ばれ、従って、室温側からの熱の流入はかな
りの量となる。その為、液体Heの消費量が多くなり、そ
れを供給する液化器として大型の冷凍機が必要であり、
しかも、結露も多くなるから、それを除去する機構も設
けなければならない。
６を良好な状態で高速運転できるが、液体He温度、即
ち、−269〔℃〕と室温とがセラミック基板１の横断面
を介して結ばれ、従って、室温側からの熱の流入はかな
りの量となる。その為、液体Heの消費量が多くなり、そ
れを供給する液化器として大型の冷凍機が必要であり、
しかも、結露も多くなるから、それを除去する機構も設
けなければならない。
本発明は、超伝導素子の実装部分に対する半導体素子
の実装部分からの熱流入を少なく、しかも、それ等の実
装部分が至近距離にあるようにし、高速性能を維持でき
るようにする。
の実装部分からの熱流入を少なく、しかも、それ等の実
装部分が至近距離にあるようにし、高速性能を維持でき
るようにする。
本発明に依る超伝導素子用パッケージに於いては、配
線が形成されると共に超伝導素子（例えば超伝導素子
６）が実装される基板（例えばセラミック基板12）と、
該基板の外方に設けられ且つ同じく配線が形成されると
共に半導体素子（例えば半導体素子７）が実装される基
板（例えばセラミック基板11）と、それら基板間に在っ
て配線を電気接続するフィルム・ケーブル（例えばフィ
ルム・ケーブル13）と、該フィルム・ケーブルが貫通し
且つ前記超伝導素子が実装される基番を覆う真空断熱筐
体（例えば下側真空断熱筐体３と上側真空断熱筐体２、
或いは、下側真空断熱筐体３と真空断熱蓋板２′）とを
備えている。
線が形成されると共に超伝導素子（例えば超伝導素子
６）が実装される基板（例えばセラミック基板12）と、
該基板の外方に設けられ且つ同じく配線が形成されると
共に半導体素子（例えば半導体素子７）が実装される基
板（例えばセラミック基板11）と、それら基板間に在っ
て配線を電気接続するフィルム・ケーブル（例えばフィ
ルム・ケーブル13）と、該フィルム・ケーブルが貫通し
且つ前記超伝導素子が実装される基番を覆う真空断熱筐
体（例えば下側真空断熱筐体３と上側真空断熱筐体２、
或いは、下側真空断熱筐体３と真空断熱蓋板２′）とを
備えている。
前記手段を採ることに依り、下側真空断熱筐体及び上
側真空断熱筐体で覆われた領域と外部とは薄いフィルム
・ケーブルを介してのみ連絡されているので、半導体素
子が実装されている基板から前記領域内に流入する熱は
少なく、従って、寒剤の消費は少なくて済むので、寒剤
が液化Heなどである場合には液化器などが小型のもので
間に合うものである。
側真空断熱筐体で覆われた領域と外部とは薄いフィルム
・ケーブルを介してのみ連絡されているので、半導体素
子が実装されている基板から前記領域内に流入する熱は
少なく、従って、寒剤の消費は少なくて済むので、寒剤
が液化Heなどである場合には液化器などが小型のもので
間に合うものである。
第１図は本発明一実施例の要部切断側面図、第２図は
その要部平面図をそれぞれ表し、第６図に於いて用いた
記号と同記号は同部分を示すか或いは同じ意味を持つも
のとする。
その要部平面図をそれぞれ表し、第６図に於いて用いた
記号と同記号は同部分を示すか或いは同じ意味を持つも
のとする。
図に於いて、3Aはセラミック基板を支持する為に下側
真空断熱筐体に形成された段部、11は半導体素子を実装
するセラミック基板、12は超伝導素子を実装するセラミ
ック基板、12Aはセラミック基板12に形成された貫通
孔、13はセラミック基板11と12を結ぶフィルム・ケーブ
ルをそれぞれ示している。
真空断熱筐体に形成された段部、11は半導体素子を実装
するセラミック基板、12は超伝導素子を実装するセラミ
ック基板、12Aはセラミック基板12に形成された貫通
孔、13はセラミック基板11と12を結ぶフィルム・ケーブ
ルをそれぞれ示している。
図から明らかなように、本実施例では、超伝導素子６
が実装されるセラミック基板１を覆う真空断熱筐体は第
６図に見られる従来例と同様、下側真空断熱筐体３と上
側真空断熱筐体２とに分割されていて、その間をフィル
ム・ケーブル13が貫通するものであり、また、セラミッ
ク基板も11並びに12の二つに分けられていて、セラミッ
ク基板11は室温状態で使われる半導体素子を実装する部
分であり、そして、セラミック基板12は液体He温度で使
われる超伝導素子を実装する部分であって、それ等の間
はフィルム・ケーブル13で電気的に結合されている。室
温の半導体素子実装部分と液体He温度の超伝導素子実装
部分とを結んでいるのは薄いフィルム・ケーブル13のみ
であるから、半導体実装部分から超伝導素子実装部分へ
の熱の流入は少ない。
が実装されるセラミック基板１を覆う真空断熱筐体は第
６図に見られる従来例と同様、下側真空断熱筐体３と上
側真空断熱筐体２とに分割されていて、その間をフィル
ム・ケーブル13が貫通するものであり、また、セラミッ
ク基板も11並びに12の二つに分けられていて、セラミッ
ク基板11は室温状態で使われる半導体素子を実装する部
分であり、そして、セラミック基板12は液体He温度で使
われる超伝導素子を実装する部分であって、それ等の間
はフィルム・ケーブル13で電気的に結合されている。室
温の半導体素子実装部分と液体He温度の超伝導素子実装
部分とを結んでいるのは薄いフィルム・ケーブル13のみ
であるから、半導体実装部分から超伝導素子実装部分へ
の熱の流入は少ない。
第３図は第１図の一部を拡大して詳細に表した要部切
断側面図であり、第１図及び第２図に於いて用いた記号
と同記号は同部分を示すか或いは同じ意味を持つものと
する。
断側面図であり、第１図及び第２図に於いて用いた記号
と同記号は同部分を示すか或いは同じ意味を持つものと
する。
図に於いて、13Aはポリイミド膜、13Bは信号線、13C
はポリイミド膜、13Dは接地面、13Eはポリイミド膜、14
は半田で接着した部分、15は接着剤をそれぞれ示してい
る。
はポリイミド膜、13Dは接地面、13Eはポリイミド膜、14
は半田で接着した部分、15は接着剤をそれぞれ示してい
る。
図から判るように、フィルム・ケーブル13はポリイミ
ド膜13A、信号線13B・・・・を積層して構成されてい
る。
ド膜13A、信号線13B・・・・を積層して構成されてい
る。
このフィルム・ケーブル13は基本的にはポリイミド膜
及び銅の薄板から構成されていて、信号線13Bは銅の薄
板をエッチングして形成するものであり、ストリップ・
ライン構造、コプレーナ構造など高速の信号を伝播させ
るのに好都合な構成を採ることが可能であり、例えば 厚さ:35〔μｍ〕 幅:150〔μｍ〕 とし、そして、接地面13Dとの間にあるポリイミド膜13C
の厚さを25〔μｍ〕とすると特性インピーダンス50
〔Ω〕を実現することができる。また、接地面13Dはポ
リイミド膜を貫通するスルー・ホールを介してセラミッ
ク基板11或いは12上に形成された配線と半田接着部分14
を介して接続される。接地面13Dを構成する銅の薄板に
於ける厚さは適当で良いが、薄い方が熱の流入を抑止す
る面で好ましく、例えば10〔μｍ〕程度にすると良い。
このような諸条件の下に於いては、フィルム・ケーブル
13全体の厚さは約0.1〔mm〕程度となり、第６図につい
て説明した従来例に於けるセラミック基板１の厚さが約
２〔mm〕程度であったのに比較すると約1/20であって単
純には熱の流入量も1/20となるから寒剤、即ち、液体He
の消費は大幅に低減される。
及び銅の薄板から構成されていて、信号線13Bは銅の薄
板をエッチングして形成するものであり、ストリップ・
ライン構造、コプレーナ構造など高速の信号を伝播させ
るのに好都合な構成を採ることが可能であり、例えば 厚さ:35〔μｍ〕 幅:150〔μｍ〕 とし、そして、接地面13Dとの間にあるポリイミド膜13C
の厚さを25〔μｍ〕とすると特性インピーダンス50
〔Ω〕を実現することができる。また、接地面13Dはポ
リイミド膜を貫通するスルー・ホールを介してセラミッ
ク基板11或いは12上に形成された配線と半田接着部分14
を介して接続される。接地面13Dを構成する銅の薄板に
於ける厚さは適当で良いが、薄い方が熱の流入を抑止す
る面で好ましく、例えば10〔μｍ〕程度にすると良い。
このような諸条件の下に於いては、フィルム・ケーブル
13全体の厚さは約0.1〔mm〕程度となり、第６図につい
て説明した従来例に於けるセラミック基板１の厚さが約
２〔mm〕程度であったのに比較すると約1/20であって単
純には熱の流入量も1/20となるから寒剤、即ち、液体He
の消費は大幅に低減される。
第４図は本発明に於ける他の実施例の要部切断側面
図、第５図は第４図の一部を拡大して詳細に表した要部
切断側面図であり、第１図乃至第３図及び第６図に於い
て用いた記号と同記号は同部分を示すか或いは同じ意味
を持つものとする。
図、第５図は第４図の一部を拡大して詳細に表した要部
切断側面図であり、第１図乃至第３図及び第６図に於い
て用いた記号と同記号は同部分を示すか或いは同じ意味
を持つものとする。
本実施例が第１図乃至第３図について説明した実施例
と相違する点は、真空断熱筐体が深く形成された下側真
空断熱筐体３並びにそれを覆う真空断熱蓋板２′からな
っていて、フィルム・ケーブル13は下側真空断熱筐体３
の側壁に設けられたスリットを貫通するように設けられ
ていることである。
と相違する点は、真空断熱筐体が深く形成された下側真
空断熱筐体３並びにそれを覆う真空断熱蓋板２′からな
っていて、フィルム・ケーブル13は下側真空断熱筐体３
の側壁に設けられたスリットを貫通するように設けられ
ていることである。
フィルム・ケーブル13が貫通するスリットに於いて真
空を維持するには、エポキシ系の接着剤15を用いて下側
真空断熱筐体３とフィルム・ケーブル13とを一体的に接
着することが必要である。
空を維持するには、エポキシ系の接着剤15を用いて下側
真空断熱筐体３とフィルム・ケーブル13とを一体的に接
着することが必要である。
本実施例に依ると、下側真空断熱筐体３と真空断熱蓋
板２′との衝合部分は寒剤の表面よりも上方にすること
が可能であるから、その消費を更に低減することが可能
である。
板２′との衝合部分は寒剤の表面よりも上方にすること
が可能であるから、その消費を更に低減することが可能
である。
本発明に依る超伝導素子用パッケージに於いては、例
えば液体He温度に冷却された超伝導素子の実装部分と室
温の状態にある半導体素子の実装部分とは至近距離に在
って、且つ、薄いフィルム・ケーブルでのみ連絡されて
いる。
えば液体He温度に冷却された超伝導素子の実装部分と室
温の状態にある半導体素子の実装部分とは至近距離に在
って、且つ、薄いフィルム・ケーブルでのみ連絡されて
いる。
前記構成を採ることに依り、下側真空断熱筐体及び上
側真空断熱筐体で覆われた領域と外部とは薄いフィルム
・ケーブルを介してのみ連絡されているので、半導体素
子が実装されている基板から前記領域内に流入する熱は
少なく、従って、寒剤の消費は少なくて済むので、寒剤
が液化Heなどである場合には液化器などが小型のもので
間に合い、また、超伝導素子と半導体素子とは近接して
配置することができるから、信号の伝播遅延は無視して
良く、従って、超伝導素子の高速運転が可能である。
側真空断熱筐体で覆われた領域と外部とは薄いフィルム
・ケーブルを介してのみ連絡されているので、半導体素
子が実装されている基板から前記領域内に流入する熱は
少なく、従って、寒剤の消費は少なくて済むので、寒剤
が液化Heなどである場合には液化器などが小型のもので
間に合い、また、超伝導素子と半導体素子とは近接して
配置することができるから、信号の伝播遅延は無視して
良く、従って、超伝導素子の高速運転が可能である。
第１図は本発明一実施例の要部切断側面図、第２図は第
１図に見られる実施例の要部平面図、第３図は第１図に
見られる実施例の一部を拡大且つ詳細にした要部切断側
面図、第４図は本発明に於ける他の実施例の要部切断側
面図、第５図は第４図に見られる実施例の一部を拡大且
つ詳細にした要部切断側面図、第６図は従来例の要部切
断側面図をそれぞれ表している。 図に於いて、１はセラミック基板、1Aは貫通孔、２は上
側真空断熱筐体、３は下側真空断熱筐体、3Aはセラミッ
ク基板を支持する為に下側真空断熱筐体に形成された段
部、４は寒剤供給管、５は寒剤排出管、６は超伝導素
子、７は半導体素子、８はコネクタ、11は半導体素子を
実装するセラミック基板、12は超伝導素子を実装するセ
ラミック基板、12Aはセラミック基板12に形成された貫
通孔、13はセラミック基板11及び12を結ぶフィルム・ケ
ーブルをそれぞれ示している。
１図に見られる実施例の要部平面図、第３図は第１図に
見られる実施例の一部を拡大且つ詳細にした要部切断側
面図、第４図は本発明に於ける他の実施例の要部切断側
面図、第５図は第４図に見られる実施例の一部を拡大且
つ詳細にした要部切断側面図、第６図は従来例の要部切
断側面図をそれぞれ表している。 図に於いて、１はセラミック基板、1Aは貫通孔、２は上
側真空断熱筐体、３は下側真空断熱筐体、3Aはセラミッ
ク基板を支持する為に下側真空断熱筐体に形成された段
部、４は寒剤供給管、５は寒剤排出管、６は超伝導素
子、７は半導体素子、８はコネクタ、11は半導体素子を
実装するセラミック基板、12は超伝導素子を実装するセ
ラミック基板、12Aはセラミック基板12に形成された貫
通孔、13はセラミック基板11及び12を結ぶフィルム・ケ
ーブルをそれぞれ示している。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 竹之内 敏一 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (72)発明者 宮川 文雄 長野県長野市大字栗田字舎利田711番地 新光電気工業株式会社内 (56)参考文献 特開 平１−313862（ＪＰ，Ａ) 実開 昭62−62460（ＪＰ，Ｕ) 実開 昭62−62461（ＪＰ，Ｕ)
Claims (1)
- 【請求項１】配線が形成されると共に超伝導素子が実装
される基板と、 該基板の外方に設けられ且つ同じく配線が形成されると
共に半導体素子が実装される基板と、 それら基板間に在って配線を電気接続するフィルム・ケ
ーブルと、 該フィルム・ケーブルが貫通し且つ前記超伝導素子が実
装される基板を覆う真空断熱筐体と を備えてなることを特徴とする超伝導素子用パッケー
ジ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276023A JP2681288B2 (ja) | 1988-11-02 | 1988-11-02 | 超伝導素子用パッケージ |
| US07/428,673 US4980754A (en) | 1988-11-02 | 1989-10-30 | Package for superconducting devices |
| EP89311436A EP0367630B1 (en) | 1988-11-02 | 1989-11-02 | Package for electronic devices operating at different respective temperatures |
| DE68925939T DE68925939T2 (de) | 1988-11-02 | 1989-11-02 | Packung für elektronische Anordnungen zum Betrieb bei verschiedenen jeweiligen Temperaturen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63276023A JP2681288B2 (ja) | 1988-11-02 | 1988-11-02 | 超伝導素子用パッケージ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02123774A JPH02123774A (ja) | 1990-05-11 |
| JP2681288B2 true JP2681288B2 (ja) | 1997-11-26 |
Family
ID=17563717
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63276023A Expired - Lifetime JP2681288B2 (ja) | 1988-11-02 | 1988-11-02 | 超伝導素子用パッケージ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4980754A (ja) |
| EP (1) | EP0367630B1 (ja) |
| JP (1) | JP2681288B2 (ja) |
| DE (1) | DE68925939T2 (ja) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0710005B2 (ja) * | 1989-08-31 | 1995-02-01 | アメリカン テレフォン アンド テレグラフ カムパニー | 超伝導体相互接続装置 |
| US5126830A (en) * | 1989-10-31 | 1992-06-30 | General Electric Company | Cryogenic semiconductor power devices |
| US5247189A (en) * | 1989-11-15 | 1993-09-21 | Sumitomo Electric Industries, Ltd. | Superconducting device composed of oxide superconductor material |
| US5121292A (en) * | 1990-01-23 | 1992-06-09 | International Business Machines Corporation | Field replaceable cryocooled computer logic unit |
| US5212626A (en) * | 1990-11-09 | 1993-05-18 | International Business Machines Corporation | Electronic packaging and cooling system using superconductors for power distribution |
| CA2088821C (en) * | 1992-02-05 | 1999-09-07 | Hironobu Ikeda | Cooling structure for integrated circuit |
| US5474834A (en) * | 1992-03-09 | 1995-12-12 | Kyocera Corporation | Superconducting circuit sub-assembly having an oxygen shielding barrier layer |
| JPH063427A (ja) * | 1992-06-23 | 1994-01-11 | Fujitsu Ltd | 磁気検出装置 |
| US5436793A (en) * | 1993-03-31 | 1995-07-25 | Ncr Corporation | Apparatus for containing and cooling an integrated circuit device having a thermally insulative positioning member |
| US5861574A (en) * | 1993-04-14 | 1999-01-19 | Fujitsu Limited | Apparatus for mounting a superconducting element |
| JPH06350146A (ja) * | 1993-06-14 | 1994-12-22 | Sharp Corp | 超電導装置 |
| JP2953273B2 (ja) * | 1993-10-22 | 1999-09-27 | 住友電気工業株式会社 | 低温に冷却する素子の接続方法 |
| US5448108A (en) * | 1993-11-02 | 1995-09-05 | Hughes Aircraft Company | Cooling of semiconductor power modules by flushing with dielectric liquid |
| US5789704A (en) * | 1995-12-06 | 1998-08-04 | Sumitomo Wiring Systems, Ltd. | Container with heat removing features for containing an electronic contol unit |
| US6188358B1 (en) * | 1997-10-20 | 2001-02-13 | Infrared Components Corporation | Antenna signal conduit for different temperature and pressure environments |
| US6434000B1 (en) * | 1998-12-03 | 2002-08-13 | Iv Phoenix Group, Inc. | Environmental system for rugged disk drive |
| US7335965B2 (en) | 1999-08-25 | 2008-02-26 | Micron Technology, Inc. | Packaging of electronic chips with air-bridge structures |
| JP2001093821A (ja) * | 1999-09-24 | 2001-04-06 | Toshiba Corp | 製造装置組立部品、製造装置組立部品の製造方法、半導体製造装置及び電子ビーム露光装置 |
| EP1253602B1 (en) * | 2000-01-31 | 2007-08-29 | Fujitsu Limited | Heat-insulated signal transmission unit and superconducting signal transmission device |
| US20020053215A1 (en) * | 2000-09-07 | 2002-05-09 | Laubacher Daniel B. | Cryogenic devices |
| US6744136B2 (en) * | 2001-10-29 | 2004-06-01 | International Rectifier Corporation | Sealed liquid cooled electronic device |
| US7300821B2 (en) * | 2004-08-31 | 2007-11-27 | Micron Technology, Inc. | Integrated circuit cooling and insulating device and method |
| US7202562B2 (en) * | 2004-12-02 | 2007-04-10 | Micron Technology, Inc. | Integrated circuit cooling system and method |
| US20060274502A1 (en) * | 2005-06-01 | 2006-12-07 | Rapp Robert J | Electronic package whereby an electronic assembly is packaged within an enclosure that is designed to act as a heat pipe |
| DE102014013958B4 (de) * | 2014-09-19 | 2017-06-08 | Audi Ag | Kühlanordnung für ein Kraftfahrzeugsteuergerät, Kraftfahrzeug und Kraftfahrzeugsteuergerät |
| US9524470B1 (en) * | 2015-06-12 | 2016-12-20 | International Business Machines Corporation | Modular array of vertically integrated superconducting qubit devices for scalable quantum computing |
| US9702906B2 (en) * | 2015-06-26 | 2017-07-11 | International Business Machines Corporation | Non-permanent termination structure for microprobe measurements |
| US10390455B2 (en) * | 2017-03-27 | 2019-08-20 | Raytheon Company | Thermal isolation of cryo-cooled components from circuit boards or other structures |
| US11159127B2 (en) | 2019-04-30 | 2021-10-26 | Quantum Opus, LLC | Noise suppressing interface circuit for device with control circuits in different noise environments |
| US11917794B2 (en) * | 2020-10-30 | 2024-02-27 | Advanced Micro Devices, Inc. | Separating temperature domains in cooled systems |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4245273A (en) * | 1979-06-29 | 1981-01-13 | International Business Machines Corporation | Package for mounting and interconnecting a plurality of large scale integrated semiconductor devices |
| JPS59144190A (ja) * | 1983-02-08 | 1984-08-18 | Agency Of Ind Science & Technol | 超伝導回路用実装基板 |
| EP0213421A3 (en) * | 1985-08-07 | 1989-02-22 | Honeywell Inc. | Infrared detector assembly having vacuum chambers |
| JPH0325420Y2 (ja) * | 1985-10-07 | 1991-06-03 | ||
| JPH0325419Y2 (ja) * | 1985-10-07 | 1991-06-03 | ||
| EP0228212B1 (en) * | 1985-12-16 | 1991-08-07 | Hitachi, Ltd. | Integrated circuit device |
| US4734820A (en) * | 1987-04-16 | 1988-03-29 | Ncr Corporation | Cryogenic packaging scheme |
| US4805420A (en) * | 1987-06-22 | 1989-02-21 | Ncr Corporation | Cryogenic vessel for cooling electronic components |
-
1988
- 1988-11-02 JP JP63276023A patent/JP2681288B2/ja not_active Expired - Lifetime
-
1989
- 1989-10-30 US US07/428,673 patent/US4980754A/en not_active Expired - Lifetime
- 1989-11-02 DE DE68925939T patent/DE68925939T2/de not_active Expired - Fee Related
- 1989-11-02 EP EP89311436A patent/EP0367630B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE68925939T2 (de) | 1996-08-08 |
| DE68925939D1 (de) | 1996-04-18 |
| EP0367630A1 (en) | 1990-05-09 |
| EP0367630B1 (en) | 1996-03-13 |
| JPH02123774A (ja) | 1990-05-11 |
| US4980754A (en) | 1990-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2681288B2 (ja) | 超伝導素子用パッケージ | |
| EP0343400B1 (en) | Electronic package assembly with flexible carrier and method of making it | |
| US4866501A (en) | Wafer scale integration | |
| US4987100A (en) | Flexible carrier for an electronic device | |
| US5060052A (en) | TAB bonded semiconductor device having off-chip power and ground distribution | |
| US6440770B1 (en) | Integrated circuit package | |
| JP3335227B2 (ja) | 集積回路実装システム | |
| SE514426C2 (sv) | Anordning för chipmontering i kavitet i flerlagers mönsterkort | |
| JPS6338247A (ja) | Ｉｃチップ用高密度マイクロパッケ−ジ | |
| KR100420793B1 (ko) | 파워마이크로웨이브하이브리드집적회로 | |
| US20080017406A1 (en) | Thermal conduit | |
| JP3858545B2 (ja) | 半導体モジュール及び電子機器 | |
| US5966803A (en) | Ball grid array having no through holes or via interconnections | |
| US4996588A (en) | Device for interconnection and protection of a bare microwave component chip | |
| JPS634712B2 (ja) | ||
| US6303877B2 (en) | Multilayer thin-film wiring board | |
| JP3176381B2 (ja) | 多層フィルムケーブル及びこれを用いた超伝導素子搭載装置 | |
| KR20010110341A (ko) | 고전력 애플리케이션에 사용하기 위한 다중칩 모듈 | |
| JP2691352B2 (ja) | 電子部品塔載装置 | |
| JPH05335475A (ja) | 回路チップ実装装置 | |
| JPH11251516A (ja) | 半導体モジュール | |
| JPH0513610A (ja) | 半導体集積回路チツプ実装用基板 | |
| JPH05243418A (ja) | プラスチックｐｇａ型半導体装置 | |
| JPH0831972A (ja) | Ｉｃ化実装用基板 | |
| JP2603101B2 (ja) | 電子部品搭載用基板 |