JP2944676B2

JP2944676B2 - テレビジョン装置

Info

Publication number: JP2944676B2
Application number: JP1080217A
Authority: JP
Inventors: バジルレンダーロジエフリー
Original assignee: RCA Licensing Corp
Current assignee: RCA Licensing Corp
Priority date: 1988-03-29
Filing date: 1989-03-29
Publication date: 1999-09-06
Anticipated expiration: 2014-09-06
Also published as: GB8906806D0; CA1317670C; GB2217126B; DE3909086C2; FR2629657B1; JPH0211066A; KR970005220B1; GB2217126A; HK87897A; US4855828A; DE3909086A1; FR2629657A1; CA1309169C; KR890015566A

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、テレビジョン装置に、特にテレビジョン
装置用偏向同期回路に関する。

〔発明の背景〕

テレビジョン信号による映像の表示は、例えば電子ビ
ームに映像管観察スクリーンの表面を繰返し走査させる
ことによって行われる。ビーム強度が表示すべき映像を
表わすビデオ信号によって変調されて映像がスクリーン
に形成される。ビームの走査を表示情報に同期させるた
めに、ビーム走査回路即ち偏向回路は、例えば合成ビデ
オ信号中で映像情報と合成されている同期信号に同期化
される。この同期信号は、受信された際に電気的ノイズ
の形で歪みを含んでいることがある。

この同期信号のパルスは、伝送される際に安定した割
合で繰返し発生する。ノイズが存在するため、通常は発
振器を使用して水平偏向回路を水平同期信号パルスに同
期させている。この発振器は位相ロックループ（PLL）
によって制御され、かつこのPLL中に含まれている。こ
の発振器は、例えば同期信号周波数f_Hの大きな倍数の周
波数に等しい周波数をもった信号を発生する。PLL動作
が行われるので、例えば１つの同期パルスがノイズによ
って不明瞭になっても発振器の周波数は実質的に不変で
あり、従って偏向回路は規則正しい偏向制御パルスを受
信し続ける。

上述のように、PLLの安定性を得るためにf_Hよりも高
い周波数で動作する発振器を使用することが望ましい。
このような発振器の後段には、発振器信号から安定性の
高い水平周波数出力信号を生成する分周器が設けられて
いる。この水平周波数出力信号は、PLLによって入来同
期信号の位相にロックされる。

このようなPLLは集積回路（IC）内部に設けることが
出来る。このような集積回路としては例えば東芝社製の
TA7777がある。このIC或いはこれに類似した他のICは、
対応する一対の出力端子に、水平周波数f_Hを持つ第１の
出力信号と水平周波数f_Hの32倍である発振器周波数を持
つ第２の出力信号とをそれぞれ発生する。この第１の出
力信号はテレビジョン受像機中で水平周波数偏向電流を
生成するのに使用されるものである。

テレビジョン受像機の正常な動作時には、水平偏向回
路出力段が高電圧の帰線パルスを発生する。通常この高
電圧パルスを整流し濾波することによって受像機の映像
管の動作に必要な高電圧のアルタ電圧を得ている。

偏向巻線中の偏向電流と水平編向回路出力段によって
生成される帰線パルスとの両タイミングは、アルタ電圧
発生回路の負荷に依存する態様で変動する。例えばこの
負荷は映像管に表示されている映像の輝度に映像してい
る。水平帰線パルスのタイミングの変動によって、表示
されている映像が歪むという不都合が生じる可能性があ
る。

同期信号に対する偏向電流のタイミングに変動が生じ
るのを防ぐために二重帰還ループ回路構成を使用するこ
とができる。この構成では、水平発振器は例えば水平周
波数より高い周波数の信号を発生する。この発振器によ
り発生された信号は分周器によって分周されて水平周波
数を持つ出力信号が発生される。比較的長い時定数を持
つPLLがこの発振器を制御し、発振器出力信号は水平同
期信号に対して周波数及び位相が同期するように維持さ
れる。上記分周器はこのPLL中に設けることが出来る。
水平偏向回路のタイミングのこの負荷依存性変動を補償
するために、位相制御ループ回路（PCL）を使用するこ
とができる、このPCLには位相検知器が含まれており、
この位相検知器の第１の入力端子はPLLの出力に接続さ
れ、第２の入力端子は、帰線パルスに応答するために偏
向回路出力段に接続されている。位相検知器は、第１及
び第２入力端子における信号の位相差を表わす信号を生
成する。ループ濾波器が位相検知器の出力に接続されて
いて制御信号を生成する。制御可能移相器がこのループ
濾波器により発生された制御信号に応答して水平周波数
駆動パルスを発生する。この駆動パルスは、ビーム電流
負荷が変動しても帰線パルスをPLLの出力信号に同期さ
せる可変位相を持っている。PCLでは、水平周波数の倍
数である種々の周波数を持つその内部動作タイミング信
号がPLLの水平周波数出力信号に対して対応する所定の
一定の位相を持つことが必要な場合がある。このような
タイミングの各々は、例えば、PLLによって発生され且
つ水平周波数の大きな倍数（例えば32倍）の周波数を持
つ第２の出力信号から生成される。

PCLは、第２の出力信号を発生する第１の集積回路と
は別個の第２の集積回路（IC）内に設けてもよい。前述
したように第２の出力信号は、32×f_Hに等しい基本周波
数を持つ。この32×f_Hの基本周波数の信号成分に加えて
第２の出力信号には、この第２の出力信号の波形を理想
の矩形波形から逸脱させる原因となる不所望な高次の高
調波が含まれていることがある。この不所望な高調波に
よって第２のICのPCLの同期が乱されるという不都合が
生じることがある。

第１のICからの32×f_Hの信号を第２のICに供給する
際、例えばPLLからの高次高調波が第２のIC中のPCLの動
作に悪影響を及ぼすのを防ぐ結合回路を介して行うこと
が望ましい。

例えば観察者が新しいテレビジョンチャンネルを選択
する時、第１のIC中のPLLによって発生される32×f_Hの
第２の出力信号が、水平同期信号の消失の結果として過
渡期間中著しく妨害されることがある。このような妨害
によってPCLにより発生される駆動信号が一時的に消失
し、偏向回路出力段が一時的に停止するという不都合が
生じることがある。これは、第２のIC中のPCLによって
発生される駆動信号が消失されると上記出力段はアルタ
電圧及びテレビジョン受像機を動作させるのに必要な他
の付勢電圧を生成できないためである。更に、この駆動
信号が誤って公称周波数f_Hよりも可成り低い周波数で発
生されると、アルタ電圧が、高電圧保護回路が動作して
完全な停止を行うようなレベルにまで増大することがあ
る。従って、第２の出力信号が著しく妨害された場合、
この妨害が生じている期間中第２のICのPCLに32×f_Hに
ほぼ等しい周波数の信号を供給することが望ましい。

〔発明の概要〕

この発明の１つの特徴に従えば、第２のICには正の帰
還を備えた再生増幅器段が含まれている。正常な安定状
態動作中、第１のIC中のPLLによって発生された32×f_H
の周波数を持つ第２の出力信号はタンク回路に容量的に
供給される。このタンク回路は、第２のIC中の上記再生
増幅器段の入力端子に接続されており、第１のICによっ
て発生された第２の出力信号に対するこの増幅器段の出
力信号の同期を維持する。この再生増幅器段の出力信号
はPCLに供給される。またこの再生増幅器段の出力信号
の波形は、タンク回路の素子によって決定される。再生
増幅器段の正の帰還は、第２の出力信号の不所望な高調
波が再生増幅器段の出力信号の波形に悪影響を及ぼすの
を防ぐヒステリシスを与えるという利点がある。

通常の動作中、PLLの第２の出力信号は再生増幅記段
の出力信号の位相を具合よく制御する。この制御は、再
生増幅器段の出力信号をPLLの第２の出力信号に同期さ
せることによって行われる。同時に、不都合な高調波に
よって起こることのある第２の出力信号の乱れが再生増
幅器段出力信号の波形に悪影響を及ぼすことが防止され
る利点がある。

この発明の別の特徴に従えば、再生増幅器段は発振器
として動作するように構成されている。第１のIC中のPL
Lの第２の出力信号が、例えばテレビジョン受像機のチ
ャンネル選択の切替によって、著しく乱されると、発振
器として動作するこの再生増幅器の作用によって、公称
周波数に近い周波数を持つ駆動信号が中断されずに発生
される。このようにして、例えば偏向回路出力段中の高
電圧電源の停止が防止されるという利点がある。

この発明の更に別の特徴に従えば、テレビジョン偏向
装置には、偏向周波数に関連する周波数を持つ同期入力
信号の信号源と、共振回路と、この入力信号に応答する
第１の発振器を含む位相ロックループとが含まれてい
る。第１の発振器は、偏向周波数に関連する周波数を持
った第１の信号を発生する。この第１の信号は上記共振
回路に供給される。この共振回路は、第２の信号から不
所望な高次高調波が濾波除去された形で第１の信号に同
期した第２の信号を発生するように同調されている。再
生帰還を有し上記第２の信号が供給される入力端子を有
する増幅器が、対応する周波数を持った第３の信号を発
生する。この第３の信号に応答するランプ波発生器があ
って、鋸歯波形を持ったランプ信号を第３の信号の位相
によって決定される位相で発生する。制御信号に応答す
る偏向回路出力段が、偏向巻線中にこの制御信号の位相
によって決定される位相で偏向電流を発生し、且つこの
偏向電流の位相を表わす位相表示信号を発生する。同期
信号と位相表示信号とに応答する位相検知器がこの同黄
信号と位相表示信号との間の位相差に従って位相差表示
信号を発生する。この位相差表示信号とランプ信号とに
応答する移相回路が、位相差表示信号に従って変化する
位相を持つ制御信号を発生する。

次に、この発明のテレビジョン装置の要旨とする構成
を、理解の便のため実施例図面中に用いられている参照
符号を付加して説明する。すなわち、この発明のテレビ
ジョン装置は、同期入力信号（S_H）に同期化された出力
信号（36）を生成する機能を持ったテレビジョン装置で
あり、主たる構成要素として、同期入力信号（S_H）の信
号源（位相検知器30の一方の入力）と、共振周波数決定
素子（XTL）を持っていて制御信号（P_H）に応答して同
期入力信号（S_H）の周波数（f_H）よりも高い基本周波数
（32×f_H）を有しかつ制御信号（P_H）の変動に伴って変
動する高調波信号成分（111）を含んでいる第１の信号
（O_32H）を生成する制御可能な発振器（31）と、上記の
同期入力信号（S_H）と上記第１の信号（O_32H）とに応答
してこれら両信号（S_HとO_32H）相互間の位相差に従った
上記の制御信号（P_H）を発生する手段（PLL20）とを具
えている。この手段（PLL20）は、上記の制御可能な発
振器（31）と協働して位相ロックループ回路（PLL20）
を構成するものである。このテレビジョン装置は、上記
の諸要素の他に、更に、上記の第１の信号（O_32H）から
上記の高調波信号成分（111）を濾波除去して第１の信
号（O_32H）の基本周波数（32×f_H）を有する第２の信号
（O_32H′）を生成する同調濾波回路（Ｌ、C1）と、分周
段（40、41、42、43、44）を有しこの第２の信号
（O_32H′）に応答して出力信号（36）を生成する手段
（45）と、を具備して成るものである。

〔実施例の詳細な説明〕

添付図面にはこの発明の一実施例である水平偏向回路
が示されている。この回路において、NTSC方式では63.5
マイクロ秒の周期Ｈとこれに対応する15.75KH_Hの周波数
f_Hを持った水平同期パルスS_Hが、例えばテレビジョン受
像機の通常の同期分離器（図示せず）から第１の位相検
知器（DET）30の入力端子30aに供給される。安定状態動
作期間中の周波数がf_Hである信号O_Hが、キャパシタC_cを
介してこの位相検知器30の別の入力端子30bに供給され
る。この位相検知器30に発生された、信号S_Hと信号O_Hと
の位相差を表わす位相差表示信号P_Hは、電圧制御発振器
（VCO）31の周波数制御入力端子31aに供給される。この
発振器31は、誘導性−容量性の周波数決定共振素子であ
るクリスタルXTLに従って32×f_Hの周波数を持つ出力信
号O_32Hを発生する。この信号O_32Hは分周器32によって32
分の１に分周されて、信号O_Hが生成される。位相検知器
30、発振器31及び分周器32は位相ロックループ（PLL）2
0を形成し、このPLL 20は例えば前述の東芝社製集積回
路（IC）のような第１のIC100中に組込まれている。PLL
20の動作によって、信号O_Hと信号O_32Hとは信号S_Hに同
期される。第２の集積回路（IC）200内に設けることが
出来る制御部を持つ位相制御ループ（PCL）70は、この
発明の１つの特徴を実施した波形成形同期回路300によ
って発生される32×f_Hの周波数を持った信号O_32H′に応
答する。

回路300には、差動増幅器を構成するように接続され
たトランジスタQ49及びQ50が設けられている。このトラ
ンジスタQ49及びQ50の両エミッタ電極にはトランジスタ
Q62のコレクタ電流が供給される。エミッタホロワとし
て動作するトランジスタQ51のエミッタ電極は、トラン
ジスタQ50のベース電極に接続されている。トランジス
タQ51のエミッタ電流は、このトランジスタQ51のエミッ
タとトランジスタQ50のベースとの接合点に接続された
コレクタ電極を持つトランジスタQ63によって供給され
る。供給電圧VccとトランジスタQ49との間にダイオード
として接続されたトランジスタQ48は、トランジスタQ51
のエミッタ−ベース接合の温度依存性変動に対して温度
補償を行う。したがって、差動増幅器の閾値は電圧V_CC
にほぼ等しい。

トランジスタQ49のベースとトランジスタQ48のエミッ
タとの相互接合点に接続されたコレクタを持つトランジ
スタQ61はトランジスタQ48のエミッタ電流を供給する。
トランジスタQ61、Q62及びQ63の各ベース電極は、図示
されていない回路によって生成された温度補償された電
圧Ｖによって制御される。この電圧Ｖによって、トラン
ジスタQ61、Q62、及びQ63の各コレクタ電流は、周知の
ように動作温度範囲全体に亘って実質的に温度と無関係
になる。トランジスタQ49のコレクタ電極はトランジス
タQ51のベース電極へ戻るように接続されて、差動増幅
器中に正の帰還路を形成している。この増幅器をヒステ
リシスを持った再生増幅器段として動作させるために十
分な正の帰還が与えられる。トランジスタQ51のベース
電極はIC200の入力端子であるピン７に接続されてい
る。外部に並列に接続されたインダクタＬ、抵抗Ｒ及び
キャパスタC1は、ほぼ32×f_Hの周波数に同調する共振タ
ンク回路を形成している。キャパスタC2によって信号O
_32Hがこのタンク回路に供給され、同期が与えられる。
抵抗Ｒはタンク回路のＱを制御する。

トランジスタQ50のコレクタは、トランジスタQ998及
び999を含む第１の電流ミラー回路と、トランジスタQ99
6及びQ997を含む第２の電流ミラー回路と、ゲート990と
を介してフリップ・フロップ40の入力端子40aに接続さ
れており、この入力端子40aに信号O_32H′が生成され
る。

この発明の１つの特徴に従えば、抵抗Ｒの値を十分に
大きく選定することによって、回路300が正の帰還のた
めに自走発振器として約32×f_Hの周波数で動作するよう
に設計できる。この発振器として動作する回路300は、
その正常動作期間中、直流阻止キャパシタC2を介してタ
ンク回路に供給される信号O_32Hに同期化される。即ち、
この信号O_32Hに引込まれる。回路300は、同期化される
と、PLL 20のVCO 31がこの回路300の位相及び周波数を
制御するマスタとなるスレーブモードの発振器として動
作する。また、抵抗Ｒの値をより小さくすることによっ
て、差動増幅器が発振作用なしに動作するように設計す
ることも出来る。

信号O_32Hには、例えば図示のようにこの波形にスパイ
ク111を形成する不所望な高次の高調波が含まれている
ことがある。この不所望な高次の高調波はPLL 20のVCO
31で発生されるもので、例えば信号O_23Hが前記東芝社製
のICのピン63から取出される時に発生する。この高次高
調波の各々の位相は、32×f_Hの基本周波数を持つ信号O
_32Hの信号成分の位相に対して変動することがある。こ
の変動は、例えばPLL 20が信号S_Hにロックされるまでの
過渡動作モードにある時に生じる可能性がある。この各
高調波の位相変動のために、信号O_32H′に不都合な位相
のゆらぎ（ジッタ）が生じる可能性があり、また信号O
_32H′のデユーティ・サイクルがその公称値50％からず
れることがある。このデユーティ・サイクルの公称値か
らのずれは、後程詳しく述べるPCL 70の動作に悪影響を
及ぼすことがある。

インダクタＬ、キャパシタC1及び抵抗Ｒによって形成
されるタンク回路によって、ピン７におけるIC200の入
力信号から32×f_Hの基本周波数と異なる周波数を持つス
プリアス信号成分が濾波除去されるという利点がある。
更に、トランジスタQ49のコレクタを含む正の帰還路に
より与えられるヒステリシスによって、不所望な高次高
調波がトランジスタQ49及びQ50の切替え遷移時間に影響
を及ぼすことが防止されるという利点がある。これらの
遷移時間によって、PLL 20によって発生する必要な位相
情報がPCL 70に与えられる。

差動増幅器のヒステリシスの特質とタンク回路の濾波
効果の両方或いは何れか一方によって、信号O_32H′は、
50％のデユーティ・サイクルを持った矩形波形になる。
50％のデユーティ・サイクルは、後程述べるPCL 70内に
含まれるデジタル回路が適切に動作するために必要であ
る。

PCL 70は、周波数f_Hを持った信号D_Hを発生する。この
信号D_Hはインバータ133を介して水平駆動器333に供給さ
れ、この水平駆動器33は信号33aを発生し、この信号33a
は切替トランジスタQ1のベース電極に供給される。この
トランジスタQ1は例えば通常の水平出力段99中に含まれ
ている素子である。この出力段99はフライバック変成器
T0の巻線34に高電圧の帰線パルスを生成する。高電圧供
給源35がこのパルスを使用して端子35aにアルタ電圧Ｕ
を発生する。このアルタ電圧Ｕは、テレビジョン受像機
の陰極線管のアルタ電極（図示せず）に供給される。PC
L 70は信号O_Hに同期化される。この同期化は、偏向巻線
L_Yの偏向電流i_Yが、後程詳述する様に巻線34に掛かるビ
ーム電流負荷の変動にもかからず信号O_Hに対して一定の
位相関係に維持されるように行われる。

前述したように、回路300は、発振器として動作する
ように設計できる。このような実施例では回路300は、
これを発振器として動作させるトランジスタQ49のコレ
クタを介する正帰還があるために信号O_32Hが無くても信
号O_32H′を発生する。従って、例えばテレビジョン受像
機を新しいテレビジョンチャンネルを受信するように合
わせたために信号O_32Hが乱された場合、回路300は、VCO
31が信号S_Hに位相ロックされるまで持続する対応する
過渡期間中マスタモードの発振器として動作する。従っ
て、水平出力段99は、この過渡期間中うまく動作して続
けてアルタ電圧Ｕを生成する。

IC 200には分周回路45が含まれている。この回路45に
は、32×f_Hの周波数を持った信号O_32H′を受信するクロ
ック受信入力端子40aを有するフリップ・フロップ（F
F）40が含まれている。このフリップ・フロップ40は、
信号O_32H′のクロック端（クロックエッジ）が表われる
ごとに、トグルする、即ち状態を変える、出力信号E_16H
を発生する。この信号E_16Hは、信号O_32Hの周波数の２分
の１である16×f_Hの周波数を持っている。フリップ・フ
ロップ40は、フリップ・フロップ40乃至44を持つ５段の
縦続接続された分周回路45中の第１段を形成している。
この回路45は、それぞれ16×f_H、８×f_H、４×f_H、２×
f_H、及びf_Hの周波数を有する対応出力信号E_16H、E_8H、E
_4H、E_2H及びE_Hをそれらに対応するフリップ・フロップ4
0乃至44の出力端子に発生する。この回路45が適切に動
作するには、信号O_32H′が、50％のデユーティ・サイク
ルを有する形で、前述のように発生されることを要す
る。

フリップ・フロップ40乃至44の各リセットパルス受信
端子RESETには、ANDゲート52を介して水平周波数信号O_H
が供給され、それによりフリップ・フロップ40乃至44は
信号E_16H、E_8H、E_4H、E_2H及びE_Hの各々の位相を急速に
リセットして信号O_Hの位相と確実に一致させるようにす
る。この様な信号の位相のリセットは、後程述べるよう
にフリップ・フロップ40乃至44の各々が信号O_Hの立上が
り端O_Haが現われた時に急速にFALSE状態になるようにす
ることによって行われる。フリップ・フロップ40乃至44
はこのようにして初期状態に設定される、このフリップ
・フロップ40乃至44の初期状態の設定は、これらがPLL
20の帰還ループ外に設けられているために必要である。
仮にフリップ・フロップ40乃至44が初期状態に設定され
ないとしたら、これらの出力信号の各々の位相は所定の
ものとはならず、その結果PCL 70が適切に動作しないこ
とになる。

フリップ・フロップ（FF）51は信号O_Hを約１マイクロ
秒だけ遅延させて極性の反転した遅延信号51aを生成す
る。この１マイクロ秒の遅延時間は、信号O_32H′の遷移
端を用いてフリップ・フロップ51をクロックするために
生ずるものである。この遷移端は、分周器32をクロック
するのに使用された繊維端相互間に生ずる。遅延信号51
aは、ANDゲート51の入力端子51aに供給されて、信号O_H
の前端（立上がり端）O_Haの１マイクロ秒後にゲート52
を非可動状態とする。従って、信号51aとO_Hの両者が同
時対応するTRUE状態にある時に、パルス50が導体49上に
発生される。パルス50は約１マイクロ秒の持続時間とf_H
の水平周波数とを持ち、信号O_Hに同期化されている。パ
ルス50が現われると。フリップ・フロップ40乃至44の各
々は初期状態化されて、それぞれ例えばFALSE状態のよ
うな所定状態の出力信号を発生する。

フリップ・フロップ40乃至44の各出力信号も信号O_H或
は信号50の周波数f_Hの周期性を持っている。従って、PL
L 20の信号O_H及びO_32H′に著しい位相変動が生じなけれ
ば、フリップ・フロップ40乃至44の対応する各出力信号
は、信号O_Hに対してそれぞれ一定の位相関係を保ってい
る。

信号E_16H、E_8H、E_4H、E_2H及びE_Hを信号O_Hに同期化さ
せることによって、これらの信号を用いて信号O_Hの各周
期Ｈ中に所定の時点で生じるパルス端を持つタイミング
信号を得ることが出来る。このようなタイミングパルス
即ちタイミング信号が生成される解像度は、信号O_32H或
いは信号O_32H′の周期によって決定される。PCL 70にお
いて鋸歯状基準信号を発生するために使用されるフリッ
プ・フロップ53の出力端子53aに生成される水平周波数
信号36は、このようなタイミング信号の代表例である。

信号36を発生するために、信号E_4H、E_2H及びE_HはAND
ゲート54の対応する入力端子に供給され、このゲート54
はこれらの信号の各々が他の信号と同時にTRUE状態にあ
る時にTRUE状態の信号54aを生成する。この信号54aはフ
リップ・フロップ（FF）53のデータ入力受信端子53cに
供給される。また信号E_8Hは、フリップ・フロップ53の
クロック入力受信端子53bに供給される。フリップ・フ
ロップ53は、信号54aに信号E_8Hにより決定される期間だ
け遅延させて信号36を生成する。この信号36は、周期Ｈ
中の約８マイクロ秒間はTRUE状態にあり、周期Ｈの残り
の期間はFALSE状態にある。ANDゲート54とフリップ・フ
ロップ53とによって信号36は、信号E_8H、E_4H、E_2H及びE
_Hによって決定される所定の遅延時間例えば４マイクロ
秒だけ信号O_Hに対して遅延させられる。この信号36はIC
200のランプ波発生器37のタイミングを制御するのに使
用される。このランプ波発生器37は、PCL 70において以
下に述べるように使用される。

ランプ波発生器37は鋸歯状信号37aを発生し、この信
号37aは電圧比較器（COMP）38の入力端子38aに供給され
る。ランプ波発生器37には電流源icsが含まれ、この電
流源icsはIC 200の外部に設けてもよいキャパシタC₃₇に
接続されている。このキャパシタC₃₇の両端間にはスイ
ッチ37bが接続されていて、これを放電させ、またその
後この両端間の鋸歯状信号37aを水平周波数制御信号36
がTRUE状態にある限り一定のレベルに維持する。信号36
がFALSE状態にある時、電流源icsはキャパシタC₃₇を充
電して信号37aの上向きランプ部分37cを形成する。

信号O_Hは、またフリップ・フロップ（FF）39を介して
第２の位相検知器（DET）57の入力端子57aにも供給され
る。フリップ・フロップ39は、信号E_8Hによってクロッ
クされて、信号O_Hに対して約４マイクロ秒遅延した遅延
信号39aを発生する。この４マイクロ秒の遅延を行う目
的は、PCL 70中の種々の遅延、例えば次に述べる遅延及
びパルス成形回路網58における遅延等を補償することで
ある。フライバック変性器T0の巻線136に発生した信号F
_Hが、上述の遅延及びパルス成形回路網58を介して位相
検知器57の第２の入力端子57bに供給される。この信号F
_Hは、偏向巻線L_Yを流れる偏向電流i_yの位相を表わして
いる。信号39aと信号F_Hとの位相差を表わす検知器57の
出力信号59が低域通過フィルタ（キャパシタ）66にサン
プル保持され、制御信号66aが比較器38の第２の入力端
子38bに形成される。

所定の期間Ｈ中に信号37aのランプ部分37cが比較器38
の端子38bにおける信号66aよりも大きくなると、比較器
38は出力信号60の信号遷移端を発生し、この出力信号60
はワンショット・フリップ・フロップ（FF）61のトリガ
入力端子61aに供給される。次にフリップ・フロップ61
は例えば一定の持続時間を持つパルスD_Haを発生する。
このパルスD_Haは水平駆動器33に供給され、これによっ
てトランジスタQ₁は例えは非導通になる。比較器38は信
号F_Hが信号O_Hに対して一定の位相関係を持つようにパル
スD_Haの位相を信号O_Hの位相に対して変化させる。従っ
て、信号F_Hの位相に変化を起こす傾向のある高電圧供給
源35の端子35aにおけるアルタ負荷の変化は制御信号66a
に対応する変化を起こし、この制御信号66aの変化によ
り、ワンショット・フリップフロップ（FF）61の出力パ
ルスD_H（一連のパルスD_Haより成る）の遅延の位相が負
帰還的に変えられる。信号F_Hの位相が変化してもパルス
D_Haの位相の変化によって、信号F_Hと偏向電流i_yの位相
が信号O_Hに対して一定に維持される。

帰線信号F_Hの位相変動に対するPCL 70のトラッキング
応答時間は、同期入力信号S_Hの位相変動に対するPLL 20
のける対応するトラッキング応答よりも速い。この理由
は、PCL 70が、例えば電子ビーム電流が速く変化するた
めに起きる出力段99における速い切替え時間変動に適応
できるように最適化されており、一方PLL 20が信号S_H中
の同期パルスに伴うノイズ或いはジッタを排除できるよ
うに最適化されているためである。

例えば視聴者の希望で新しいテレビジョン・チャンネ
ルが選択された直後に起こるロック・インの期間中、基
本周波数を持つ信号O_32Hの信号成分の位相が信号S_Hの位
相に対して変動することがある。同時に信号O_32Hの高調
波の位相も基本周波数の位相に対して変動することがあ
る。その結果信号O_32Hの波形はロック・イン期間中変化
する。もし回路300が動作しなければ、この信号O_32Hの
波形変化のために信号O_32Hのデユーティ・サイクルは50
％の規定値にならないことになる。このようにデユーテ
ィ・サイクルが変動することは望ましくない。即ち、こ
のデユーティ・サイクルの変動のために分周回路45とフ
リップ・フロップ51を含むこの分周回路45を初期状態化
するための回路とが誤った状態をとることになり、PCL
70に不所望な過渡状態が生じる。このPCL 70の不所望な
過渡状態のために、例えば高電圧保護回路（図示せず）
が動作するという不都合が生じることがある。このよう
な不所望な過渡状態を防止するために、回路300は、信
号O_32H′を50％のデユーティ・サイクルに維持し、且つ
信号O_32H′の位相を32×f_Hの基本周波数を持つ信号O_32H
の信号成分と同じになるように維持するという利点があ
る。

【図面の簡単な説明】

図は、位相ロックループ回路と位相制御ループ回路との
間に設けられ、偏向巻線の偏向電流の位相を制御するこ
の発明を実施した回路を示す図である。 36……出力信号、S_H……同期入力信号、31……可制御発
振器、XTL……共振周波数決定素子、P_H……制御信号、O
_32H……第１の信号、111……高調波信号成分、20……位
相ロックループ回路（PLL）、30……制御信号発生手
段、Ｌ、C1……同調濾波回路、O_32H′……第２の信号、
40、41、42、43、44……分周段を構成する各フリップ・
フロップ、45……出力信号発生手段、70……位相制御ル
ープ回路（PCL）。

───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04N 5/12

Claims

(57)【特許請求の範囲】

【請求項１】同期入力信号に同期化された出力信号を発
生するテレビジョン装置であって；上記同期入力信号の信号源と、共振周波数決定素子を有し、制御信号に応答して、上記
入力信号の周波数よりも高い基本周波数を持ち、且つ上
記制御信号が変動すると変動する高調波信号成分を含む
第１の信号を生成する可制御発振器と、上記入力信号と上記第１の信号とに応答して、上記入力
信号と上記第１の信号との間の位相差に応じる上記制御
信号を発生し、上記発振器と共に位相ロックループ回路
を形成する手段と、上記第１の信号を受信して上記高調波信号成分を濾波
し、この高調波信号成分が実質的に低減された、上記第
１の信号の基本周波数を持つ濾波された第２の信号を生
成する同調濾波回路と、分周段より成り、上記第２の信号に応答して、上記出力
信号を発生する手段と、を備えて成るテレビジョン装置。