JP2944590B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2944590B2 JP2944590B2 JP9252234A JP25223497A JP2944590B2 JP 2944590 B2 JP2944590 B2 JP 2944590B2 JP 9252234 A JP9252234 A JP 9252234A JP 25223497 A JP25223497 A JP 25223497A JP 2944590 B2 JP2944590 B2 JP 2944590B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- lead frame
- bonding
- semiconductor device
- bonding wires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73215—Layer and wire connectors
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Wire Bonding (AREA)
Description
【0001】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関し、特にその生産性を向上させた半導体
装置およびその製造方法に関する。
の製造方法に関し、特にその生産性を向上させた半導体
装置およびその製造方法に関する。
【0002】
【従来の技術】従来例の半導体装置として、図4(a)
(b)に示すように、リードフレーム4上に半導体チッ
プ3を搭載したリード・オン・チップ構造のものがあ
る。これは、リードフレーム4に予め接合した接着テー
プ9上に半導体チップ3を熱圧着することにより、リー
ドフレーム4と半導体チップ3とを固定し、これらの間
をボンディングワイヤ2でボンディングし、樹脂(モー
ルド)5により封入して、これらを覆った構造となって
いる。
(b)に示すように、リードフレーム4上に半導体チッ
プ3を搭載したリード・オン・チップ構造のものがあ
る。これは、リードフレーム4に予め接合した接着テー
プ9上に半導体チップ3を熱圧着することにより、リー
ドフレーム4と半導体チップ3とを固定し、これらの間
をボンディングワイヤ2でボンディングし、樹脂(モー
ルド)5により封入して、これらを覆った構造となって
いる。
【0003】また他の従来例として、特開昭63―25
4759号公報のように、アイランドに半導体チップを
搭載したものがある。これは、図5(a)(b)に示す
ように、リードフレーム4のアイランド10上に半導体
チップ3を銀ペースト等の接着剤で固定し、ボンディン
グワイヤ2でボンディングし、モールド封入により半導
体チップ3とリードフレーム4とボンディングワイヤ2
とをモールド5で覆った構造となっている。
4759号公報のように、アイランドに半導体チップを
搭載したものがある。これは、図5(a)(b)に示す
ように、リードフレーム4のアイランド10上に半導体
チップ3を銀ペースト等の接着剤で固定し、ボンディン
グワイヤ2でボンディングし、モールド封入により半導
体チップ3とリードフレーム4とボンディングワイヤ2
とをモールド5で覆った構造となっている。
【0004】これら従来例の半導体装置の製造工程は、
図6のフロー図に示される。すなわち、まずステップS
1(ペレッタイズ)では、半導体チップ(ペレット)3
をリードフレーム4上(図4)またはアイランド10上
(図5)に載置する。次に、ステップ11で、接着テー
プ9(図4)またはダイボンディング接着層(図5)を
介して接着し、この接着をステップS12でベーキング
して固着させる。さらに、ステップS2で、半導体チッ
プ3とリードフレーム4との間を、ボンディングワイヤ
2でボンディングし、これらをステップS3で、樹脂モ
ールドにより封止し、ステップS3でその仕上げを行っ
ている。
図6のフロー図に示される。すなわち、まずステップS
1(ペレッタイズ)では、半導体チップ(ペレット)3
をリードフレーム4上(図4)またはアイランド10上
(図5)に載置する。次に、ステップ11で、接着テー
プ9(図4)またはダイボンディング接着層(図5)を
介して接着し、この接着をステップS12でベーキング
して固着させる。さらに、ステップS2で、半導体チッ
プ3とリードフレーム4との間を、ボンディングワイヤ
2でボンディングし、これらをステップS3で、樹脂モ
ールドにより封止し、ステップS3でその仕上げを行っ
ている。
【0005】
【発明が解決しようとする課題】上述した従来技術にお
いては、半導体チップ3とリードフレーム4との固定に
コクトが高くかかる。例えば、半導体チップ3とリード
フレーム4との固定に接着テープ9を使用した場合、接
着テープ9の材料費および接着テープ9を所定寸法に加
工したりリードフレーム4に接合する加工費がかかり
(例えばIC1個当り約7円かかる)、また半導体チッ
プ3とリードフレーム4との固定に銀ペーストを使用し
た場合、銀ペーストの材料費がかかる(IC1個当り約
0.5円かかる)。
いては、半導体チップ3とリードフレーム4との固定に
コクトが高くかかる。例えば、半導体チップ3とリード
フレーム4との固定に接着テープ9を使用した場合、接
着テープ9の材料費および接着テープ9を所定寸法に加
工したりリードフレーム4に接合する加工費がかかり
(例えばIC1個当り約7円かかる)、また半導体チッ
プ3とリードフレーム4との固定に銀ペーストを使用し
た場合、銀ペーストの材料費がかかる(IC1個当り約
0.5円かかる)。
【0006】さらに従来技術の製造方法においては、図
6の工程図に示すように、ダイボンディング工程(S1
1)で、接着テープ9や銀ペーストを用いて半導体チッ
プ3とリードフレーム4とを接着し、さらにダイボンデ
ィングベーク工程(S12)で、接着剤を硬化させなけ
れば、次の工程に進めず、それだけ工数がかかり、TA
Tが長くなるという問題がある。
6の工程図に示すように、ダイボンディング工程(S1
1)で、接着テープ9や銀ペーストを用いて半導体チッ
プ3とリードフレーム4とを接着し、さらにダイボンデ
ィングベーク工程(S12)で、接着剤を硬化させなけ
れば、次の工程に進めず、それだけ工数がかかり、TA
Tが長くなるという問題がある。
【0007】本発明の目的は、これらの問題を解決し、
製造工程を簡略化し、短縮することにより、安価に製造
できるようにした半導体装置およびその製造方法を提供
することにある。
製造工程を簡略化し、短縮することにより、安価に製造
できるようにした半導体装置およびその製造方法を提供
することにある。
【0008】
【課題を解決するための手段】本発明の構成は、半導体
チップとリードフレームとをボンディングワイヤで電気
的に接続し、前記半導体チップと前記ボンディングワイ
ヤとを樹脂により封止した半導体装置において、前記半
導体チップと前記リードフレームとが、電気的接続の行
われない部分で、前記ボンディングワイヤまたは吊りボ
ンディングワイヤで支持し固定された構造としたことを
特徴とする。
チップとリードフレームとをボンディングワイヤで電気
的に接続し、前記半導体チップと前記ボンディングワイ
ヤとを樹脂により封止した半導体装置において、前記半
導体チップと前記リードフレームとが、電気的接続の行
われない部分で、前記ボンディングワイヤまたは吊りボ
ンディングワイヤで支持し固定された構造としたことを
特徴とする。
【0009】また本発明の半導体装置の製造方法の構成
は、半導体チップとこの半導体チップに対応したリード
フレームとをそれぞれ固定し、これら半導体チップとリ
ードフレームとの間をボンディングワイヤまたは吊りボ
ンディングワイヤで所定張力を持たせて接続し支持し、
これらボンディングワイヤとこれらボンディングワイヤ
の支持した半導体チップおよびリードフレームとを樹脂
封止することを特徴とする。
は、半導体チップとこの半導体チップに対応したリード
フレームとをそれぞれ固定し、これら半導体チップとリ
ードフレームとの間をボンディングワイヤまたは吊りボ
ンディングワイヤで所定張力を持たせて接続し支持し、
これらボンディングワイヤとこれらボンディングワイヤ
の支持した半導体チップおよびリードフレームとを樹脂
封止することを特徴とする。
【0010】本発明の構成によれば、ボンディングワイ
ヤまたは吊りボンディングワイヤで半導体チップとリー
ドフレームとを固定しているため、半導体チップとリー
ドフレームとの固定に、接着テープや銀ペーストを用い
る必要がなく、ダイボンディング工程、ダイボンディン
グベーク工程が不用となり、製造工程を短縮すると共
に、安価に半導体装置を製造することができる。
ヤまたは吊りボンディングワイヤで半導体チップとリー
ドフレームとを固定しているため、半導体チップとリー
ドフレームとの固定に、接着テープや銀ペーストを用い
る必要がなく、ダイボンディング工程、ダイボンディン
グベーク工程が不用となり、製造工程を短縮すると共
に、安価に半導体装置を製造することができる。
【0011】
【発明の実施の形態】次に本発明の実施の形態を図面に
より説明する。図1(a)(b)は本発明の一実施形態
の平面図およびそのAA断面図である。本実施形態は、
半導体チップ3とリードフレーム4とをボンディングワ
イヤ2で電気的に接続すると共に、半導体チップ3とリ
ードフレーム4とを電気的な接続と無関係な吊りボンデ
ィングワイヤ1を張ることにより固定したことを特徴と
する。これら吊りボンディングワイヤ1、ボンディング
ワイヤ2を張った後、これらは、半導体チップ3とリー
ドフレーム4と共にモールド5で覆っている。
より説明する。図1(a)(b)は本発明の一実施形態
の平面図およびそのAA断面図である。本実施形態は、
半導体チップ3とリードフレーム4とをボンディングワ
イヤ2で電気的に接続すると共に、半導体チップ3とリ
ードフレーム4とを電気的な接続と無関係な吊りボンデ
ィングワイヤ1を張ることにより固定したことを特徴と
する。これら吊りボンディングワイヤ1、ボンディング
ワイヤ2を張った後、これらは、半導体チップ3とリー
ドフレーム4と共にモールド5で覆っている。
【0012】この吊りボンディングワイヤ1はモールド
封入時のモールド射出圧力に耐え得る強度を持たせる必
要がある。例えば、封入時のモールド射出圧力により半
導体チップを押し上げる力が200g/cm2 、半導体
チップの面積が0.5cm2である場合、ボンディング
ワイヤの材質をAuとし、その直径を30μmとする
と、その強度が10gとなり、吊りボンディングワイヤ
は10本張ればよいことになる。
封入時のモールド射出圧力に耐え得る強度を持たせる必
要がある。例えば、封入時のモールド射出圧力により半
導体チップを押し上げる力が200g/cm2 、半導体
チップの面積が0.5cm2である場合、ボンディング
ワイヤの材質をAuとし、その直径を30μmとする
と、その強度が10gとなり、吊りボンディングワイヤ
は10本張ればよいことになる。
【0013】なお、特に吊りボンディングワイヤ1を設
けなくとも、電気的接続をするボンディングワイヤ2の
本数により、封入時のモールド射出圧力より強い強度が
得られる場合には、必ずしも吊りボンディングワイヤ1
を設ける必要性はない。
けなくとも、電気的接続をするボンディングワイヤ2の
本数により、封入時のモールド射出圧力より強い強度が
得られる場合には、必ずしも吊りボンディングワイヤ1
を設ける必要性はない。
【0014】図2(a)(b)は本実施形態の製造方法
を説明する平面図およびそのAA断面図である。まず半
導体チップ3をチップ位置決めポケット8に置き、真空
吸着機構7により吸着固定する。次にリードフレーム4
を搬送してリードフレーム抑え治具6により押さえて固
定する。そして半導体チップ3とリードフレーム4との
間を、吊りボンディングワイヤ1、ボンディングワイヤ
2で張った後、従来の製造方法と同様に、モールド5を
封入し、仕上げを行ない半導体装置を完成させる。なお
吊りボンディングワイヤ1は、半導体チップ3、リード
フレーム4との電気的接続をすることもできるが、その
必要性はない。
を説明する平面図およびそのAA断面図である。まず半
導体チップ3をチップ位置決めポケット8に置き、真空
吸着機構7により吸着固定する。次にリードフレーム4
を搬送してリードフレーム抑え治具6により押さえて固
定する。そして半導体チップ3とリードフレーム4との
間を、吊りボンディングワイヤ1、ボンディングワイヤ
2で張った後、従来の製造方法と同様に、モールド5を
封入し、仕上げを行ない半導体装置を完成させる。なお
吊りボンディングワイヤ1は、半導体チップ3、リード
フレーム4との電気的接続をすることもできるが、その
必要性はない。
【0015】図3は本実施形態の製造工程を説明するフ
ローである。すなわちステップS1(ペレッタイズ)で
は、半導体チップ3をリードフレーム4上に載置する。
次に、ステップS2で、半導体チップ3とリードフレー
ム4との間を、ボンディングワイヤ2でボンディング
し、これらをステップS3で、樹脂モールドにより封止
し、ステップS3でその仕上げを行っている。従って、
従来例の製造工程に対して、ダイボンディング工程(S
11)、ダイボンディングベーク工程(S12)が不用
となっている。
ローである。すなわちステップS1(ペレッタイズ)で
は、半導体チップ3をリードフレーム4上に載置する。
次に、ステップS2で、半導体チップ3とリードフレー
ム4との間を、ボンディングワイヤ2でボンディング
し、これらをステップS3で、樹脂モールドにより封止
し、ステップS3でその仕上げを行っている。従って、
従来例の製造工程に対して、ダイボンディング工程(S
11)、ダイボンディングベーク工程(S12)が不用
となっている。
【0016】
【発明の効果】以上説明したように、本発明の構成によ
れば、半導体チップとリードフレームとの固定に吊りボ
ンディングワイヤを使用するので、接着テープや銀ペー
スト等の接着剤を用いる必要がなく、接着テープや銀ペ
ーストの資材費、加工費が不要となり、コスト低減が可
能となる。また、半導体チップとリードフレームとの固
定を吊りボンディングワイヤで行うので、ダイボンディ
ング、ダイボンディングベークによる半導体チップとリ
ードフレームとの接着工程が不要となり、製造工程のT
ATを短縮することができるという効果がある。
れば、半導体チップとリードフレームとの固定に吊りボ
ンディングワイヤを使用するので、接着テープや銀ペー
スト等の接着剤を用いる必要がなく、接着テープや銀ペ
ーストの資材費、加工費が不要となり、コスト低減が可
能となる。また、半導体チップとリードフレームとの固
定を吊りボンディングワイヤで行うので、ダイボンディ
ング、ダイボンディングベークによる半導体チップとリ
ードフレームとの接着工程が不要となり、製造工程のT
ATを短縮することができるという効果がある。
【図1】本発明の第1の実施形態の半導体装置の平面図
およびそのAA断面図。
およびそのAA断面図。
【図2】本発明の第2の実施形態の半導体装置の製造方
法を説明する平面図およびその断面図。
法を説明する平面図およびその断面図。
【図3】本発明の第2の実施形態の半導体装置の製造方
法を説明するフロー図。
法を説明するフロー図。
【図4】従来例の半導体装置の平面図およびそのAA断
面図。
面図。
【図5】従来例の他の半導体装置の平面図およびそのA
A断面図。
A断面図。
【図6】従来例の半導体装置の製造方法を説明するフロ
ー図。
ー図。
1 吊りボンディングワイヤ 2 ボンディングワイヤ 3 半導体チップ 4 リードフレーム 5 モールド部 6 リードフレーム押さえ治具 7 真空吸着機構 8 チップ位置決めポケット 9 接着テープ 10 アイランド
Claims (6)
- 【請求項1】 半導体チップとリードフレームとをボン
ディングワイヤで電気的に接続し、前記半導体チップと
前記ボンディングワイヤとを樹脂により封止した半導体
装置において、前記半導体チップと前記リードフレーム
とが、前記ボンディングワイヤのみで支持し固定された
構造としたことを特徴とする半導体装置。 - 【請求項2】 半導体チップとリードフレームとをボン
ディングワイヤで電気的に接続し、前記半導体チップと
前記ボンディングワイヤとを樹脂により封止した半導体
装置において、前記半導体チップと前記リードフレーム
とが、電気的接続の行われない部分で、吊りボンディン
グワイヤで支持し固定された構造としたことを特徴とす
る半導体装置。 - 【請求項3】 吊りボンディングワイヤの支持する張力
を、他のボンディングワイヤの張力より大きくした請求
項2記載の半導体装置。 - 【請求項4】 吊りボンディングワイヤの強度が樹脂封
入時の封入圧力に耐えうる強度とした請求項2または3
記載の半導体装置。 - 【請求項5】 半導体チップとこの半導体チップに対応
したリードフレームとをそれぞれ固定し、これら半導体
チップとリードフレームとの間を複数のボンディングワ
イヤで所定張力を持たせて接続し支持し、これらボンデ
ィングワイヤとこれらボンディングワイヤの支持した半
導体チップおよびリードフレームとを樹脂封止すること
を特徴とする半導体装置の製造方法。 - 【請求項6】 半導体チップとこの半導体チップに対応
したリードフレームとをそれぞれ固定し、これら半導体
チップとリードフレームとの間を吊りボンディングワイ
ヤおよびボンディングワイヤで所定張力を持たせて接続
し支持し、これらボンディングワイヤとこれらボンディ
ングワイヤの支持した半導体チップおよびリードフレー
ムとを樹脂封止することを特徴とする半導体装置の製造
方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9252234A JP2944590B2 (ja) | 1997-09-17 | 1997-09-17 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP9252234A JP2944590B2 (ja) | 1997-09-17 | 1997-09-17 | 半導体装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1197474A JPH1197474A (ja) | 1999-04-09 |
JP2944590B2 true JP2944590B2 (ja) | 1999-09-06 |
Family
ID=17234392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP9252234A Expired - Fee Related JP2944590B2 (ja) | 1997-09-17 | 1997-09-17 | 半導体装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2944590B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3864952B2 (ja) | 2003-12-01 | 2007-01-10 | セイコーエプソン株式会社 | 振動子デバイス及びそれを備えた電子機器並びに振動子デバイスの製造方法 |
-
1997
- 1997-09-17 JP JP9252234A patent/JP2944590B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1197474A (ja) | 1999-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
KR101031394B1 (ko) | 광 센서 패키지 | |
JP2972096B2 (ja) | 樹脂封止型半導体装置 | |
JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
JPS6151933A (ja) | 半導体装置の製法 | |
JP2001250833A (ja) | 半導体装置及びその製造方法 | |
JP2944590B2 (ja) | 半導体装置及びその製造方法 | |
JPH08264569A (ja) | 樹脂封止型半導体装置の製造方法 | |
JPS60189940A (ja) | 樹脂封止型半導体装置の製法 | |
JP2634249B2 (ja) | 半導体集積回路モジュール | |
JP3036339B2 (ja) | 半導体装置 | |
JP2589520B2 (ja) | 樹脂封止型半導体装置の製造方法 | |
JPH0936300A (ja) | 半導体装置およびその製造方法 | |
JPH0621305A (ja) | 半導体装置 | |
JP2795069B2 (ja) | 半導体装置 | |
JPH10116953A (ja) | リードフレーム及びこれを用いた半導体装置 | |
JPS60113932A (ja) | 樹脂封止半導体装置の組立方法 | |
JP2003188332A (ja) | 半導体装置およびその製造方法 | |
JP2570123B2 (ja) | 半導体装置及びその製造方法 | |
JPH08162596A (ja) | リードフレーム及び半導体装置 | |
JPH08107178A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
JPH0487350A (ja) | 半導体装置の製造方法 | |
JPS61271848A (ja) | 半導体パツケ−ジの製法 | |
JPH06163789A (ja) | 半導体装置 | |
JPH02105545A (ja) | 樹脂封止型半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990601 |
|
LAPS | Cancellation because of no payment of annual fees |